JP4204074B2 - 低応力及び低抵抗金属膜 - Google Patents
低応力及び低抵抗金属膜 Download PDFInfo
- Publication number
- JP4204074B2 JP4204074B2 JP54173598A JP54173598A JP4204074B2 JP 4204074 B2 JP4204074 B2 JP 4204074B2 JP 54173598 A JP54173598 A JP 54173598A JP 54173598 A JP54173598 A JP 54173598A JP 4204074 B2 JP4204074 B2 JP 4204074B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- nitrogen
- chromium
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/86—Vessels; Containers; Vacuum locks
- H01J29/88—Vessels; Containers; Vacuum locks provided with coatings on the walls thereof; Selection of materials for the coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2211/00—Plasma display panels with alternate current induction of the discharge, e.g. AC-PDPs
- H01J2211/20—Constructional details
- H01J2211/22—Electrodes
- H01J2211/225—Material of electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
本発明は、広く遷移金属或は耐熱性金属の薄膜に関し、より特別には大型フラットパネルディスプレイに使用され得る低応力及び低抵抗の遷移金属或は耐熱性金属の薄膜に関する。
基板上への薄膜の付着は、難解だが興味をそそる問題である。基板上へ堆積した後、薄膜の多くのタイプは基板上にしっかりと付着しない。それらは、薄膜を堆積した基板上にスコッチテープをくっつけ、そしてそのテープを取り除くというテープテストに落ちてしまう。即ち、弱い付着力を持つ薄膜は、テープに残るのである。
付着の問題の原因となる一つの理由は、その膜が応力を受けていることである。それらの自然の状態は、平坦な基板に関して湾曲した状態である。それ故、それらは基板から持ち上げられようとする。一般的に、2000Åの膜には1.5×1010〜2.0×1010dynes/cm2の引張り応力が加えられている。もし、引張り応力が1×1010dynes/cm2であるならば、その膜は比較的低応力の膜であると考えられる。
応力問題は、種々の膜の積み重ねで強められる。例えば、フラットパネルディスプレイには、何千もの横の列と縦の列のバスがある。一つの具体例において、横の列の電極はクロム膜より作られ、そしてそれは抵抗性のある膜と誘電体膜によって被われる。そして、その誘電体膜の上には、クロムの縦の列のバスがある。そのクロムの縦の列のバスは、他の下にある膜のプロファイルと一致させなければならない。そして、クロムのバスが応力の結果、特に、誘電体/抵抗体界面で、壊れる傾向がある。ディスプレイのサイズが大きくなるに従い、その生産率は落ちる。実際に、320mm×340mmのパネルを持つ先行技術の大型ディスプレイの生産率は、バスの応力破壊の結果0%にまで減少している。
薄膜中で応力を減少させるための一つの方法は、クロム膜中に窒素を導入するような方法で、その薄膜に窒素をドープすることである。例えば、インラインスパッタリングシステム中の窒素5%−アルゴン混合ガスは、クロム膜中の応力を1.5×1010dynes/cm2から4.0×109dynes/cm2へと減少させる。しかしながら、そのような有利な点は、膜の面積抵抗の増加例えば2Ω/sq.から8Ω/sq.への増加、を犠牲にしているものである。
薄膜を用いた多くの応用は、低面積抵抗を持つ膜を必要とする。これは、低抵抗膜がより少ない電力を消費し、発熱を抑え、そしてRC時定数による信号の遅れを減少させるからである。
ジレンマがあることは、先行技術から明らかにすべきである。窒素をドープすることが応力を減少させることが知られている。しかしながら、窒素は膜の面積抵抗を著しく増加させるが、それは多くの応用にとって好ましくない。それ故、二つの相互に排他的な性質、即ち応力が低くそして面積抵抗が低い性質を備えた薄膜を持つ必要がある。
発明の要旨
本発明は、応力と面積抵抗の両方が低い薄膜を提供する。本発明に基づくと、生成された薄膜は、応力を減少させるための一つの層と面積抵抗を減少させるための他の層とから成る2つの層を含んでいる。両層の長所を結び付けることによって、本発明は低応力で低面積抵抗の薄膜を作製した。一つの具体例において、本発明は第1の層と第2の層を持つ薄膜を有する基板を含む。第1の層は遷移金属か耐熱性金属のどちらかよりなる。その層は応力レベルを減少させるために窒素をドープされる。第2の層は第1の層と同じ材料からなるが、窒素をドープされていない。その薄膜は、同じ材料からなりそして同様の厚さを持つが窒素をドープされていない薄膜よりも低い応力レベルを持つ。又、その薄膜は同じ材料からなり、薄膜として同様の厚さを持ち、そして第1の層と同様の窒素の原子百分率を持つ膜よりも低い面積抵抗を持つ。
他の具体的な例において、第1と第2の層の材料は周期律表中の(第4周期から第6周期の間のIVB族、VB族、そしてVIB族と、第4周期中のVIIB族とVIII族)のグループから選択される。
更に他の具体例においては、その材料はクロムであり、そして生成された2000Åの厚さの薄膜は約1×1010dynes/cm2以下の引張り応力と、約2.5Ω/sq.以下の面積抵抗を持つ。450℃で1時間のような条件でその薄膜を焼成することによって、大体同じ応力を保持した状態で、面積抵抗は更に2Ω/sq.まで減少され得る。そのような2層の薄膜の応力は、同じ材料と厚さの先行技術の膜よりも少なくとも50%低くなっているが、一方、約2Ω/sq.の同じ面積抵抗を維持している。
本発明は、多くの応用に適用され得るものである。一つの具体例においては、フラットパネルディスプレイで電子源をバイアスさせるためのバスに本発明が使用される。そのディスプレイは、基板上に多数の横の列のバスと、ほとんどすべての横の列のバスを覆っている抵抗性の膜と、そして抵抗性の膜の上にある金属の間に挟まれる誘電体の膜とを含む。誘電体膜の表面上には多数の縦の列のバスがあり、そしてそれは薄膜によって生成される。ディスプレイが320mm×340mmのパネルを持つ大型フラットパネルディスプレイである一つの具体例において、その縦の列のバスのうちいずれも応力によって壊れることはない。言い換えれば、本発明において応力による生産率の減少は0%である。
本発明の他の面と有利な点は、後に続く詳細な説明から明らかになるだろう。そしてそれは、添付している図面と関連して理解される時には、発明の原理が実施例に沿って説明される。
【図面の簡単な説明】
図1は、本発明の1つの具体例を示す。
図2は、本発明を説明する実験値の表である。
図3A-Cは、本発明を使用しているフラットパネルディスプレイの異なる角度の図を示すものである。
図1-3中における同じ数字は、すべての図面において同様の要素に割り当てられている。本発明の具体例は、以下で図1-3に関連して議論される。しかしながら、これらの図についてここに与えられる詳しい記載は、本発明がこれらの制限された具体例の範囲を超えて広がるように説明的な目的のためであることを技術に熟練した者は、容易に認識するだろう。
発明の詳細な説明
図1は、本発明の一つの具体例100を示す。それは、2つの層102と104を含む薄膜である。両層は同じ材料からなるが、一つの層は窒素がドープされ、他の層は窒素がドープされていない。
第1の層102は基板120に対して連結される。第1の層102と基板120との間に付加的な膜があっても良い。第2の層104は、第1の層102の表面上にある。第1の層102は窒素をドープされるが、第2の層104は窒素をドープされない。薄膜100は第1の層102の第1の厚さ112と第2の層104の第2の厚さ114から成る薄膜の厚さ110を持つ。
一つの発明された過程において、薄膜はインラインスパッタリングシステムによって生成される。イオン化されたアルゴンがある特定の圧力、体積、そして速度でそのシステムの中を流れる間、特定の電力がスパッタリングターゲットにかけられる。薄膜基板を運搬しているパレットがある一定の走査速度でターゲットを横切って移動する時に、そのターゲットはスパッターされる。
そのシステムに基づいて、ある特定の体積と速度で窒素がまたシステムを通じて流れる間に、第1の層は堆積される。真空を破ることなく、第2の層が続けて堆積されるが、窒素を流さないで行われる。
図2は、インラインスパッタリングシステムKurdex Model V3000によって生成されたクロムから成る薄膜のいくつかの実験結果を示している。そして、それは本発明を説明するために用いられるものである。他のスパッタリングシステムが等しく適用できることに注意すべきである。Kurdexシステムに基づく例として、
(1)1.5KWのスパッタリングターゲットの特定の電力150を持ち、(2)10mTorrのアルゴンイオンの特定の圧力152を持ち、(3)225standardcubic centimeter/min.(SCCM)のアルゴンの体積流量速度154を持ち、(4)9SCCMの窒素の体積流量速度156を持ち、(5)170mm/min.のターゲットの走査速度158を持つ、システムにおいて、
形成された薄膜100は、(1)膜厚の約50%は窒素をドープされた第1の層で、その膜の残りの部分は窒素をドープされていない第2の層である1997Åの厚さ160を持ち、(2)膜を横切る方向に2%の厚さの均一性162を持ち、(3)2.5Ω/sq.の面積抵抗164を持ち、そして(4)0.87×1010dynes/cm2の引張り応力166を持つ。その薄膜が450℃で、その温度まで昇温させ、そしてその温度から降温させるのに要する時間を除いて1時間、焼成される場合、実質上同じ程度のままである応力を持つと共に、その面積抵抗164は2Ω/sq.まで落ちる。
窒素をドープされていない厚さ2000Åの従来のクロム膜は、約1.5〜2.0×1010dynes/cm2の応力レベルを持っている。それ故、約2Ω/sq.の同じ面積抵抗を維持する限り、その2層薄膜の応力は、従来技術の膜よりも少なくとも50%低くなっている。
他の例においては、
(1)3KWのスパッタリングターゲットの特定の電力150を持ち、(2)15mTorrのアルゴンイオンの特定の圧力152を持ち、(3)225standardcubic centimeter/min.(SCCM)のアルゴンの体積流量速度154を持ち、(4)4.5SCCMの窒素の体積流量速度156を持ち、(5)170mm/min.のターゲットの走査速度158を持つ、システムにおいて、
形成された薄膜100は、(1)窒素がドープされている第1の層が膜厚の約50%の厚さを持ち、そしてドープされていない第2の層が膜の残りの部分である4771Åの厚さ160を持ち、(2)膜を横切る方向に1.1%の厚さの均一性162を持ち、(3)1.25Ω/sq.の平面抵抗164を持ち、そして(4)0.5×1010dynes/cm2の引張り応力166を持つ。
この例において、第1の層中の窒素の原子百分率は約3%であると測定されている。
図2の実験データによって示されるように、応力と抵抗の両方共、4000Åの厚さを持つ薄膜に対してさえも、低いものである。図2に示される薄膜中において、第1の層の厚さ112は大体第2の層の厚さ114と等しいこと、即ち、二つの層の厚さの比は大体1に等しいことに注意する必要がある。図2中に示されるパラメータは単に例として出しているに過ぎない。他の値もまた、適用可能である。
図2中の例に示されるように、薄膜は、同じ材料で作製され、そしてその薄膜と同じような厚さを持つが、窒素をドープされていない膜よりも、低い応力レベルを持つものである。また、その薄膜は、同じ材料で作製され、その薄膜と同じような厚さを持ち、そして第1の層と同じような窒素の原子百分率を持つ膜よりも、低い面積抵抗を持つ。
多くの応用において、低面積抵抗を維持したまま、できるだけ薄膜を薄く確保することに有利な点がある。なぜならば、膜が薄くなればなるほど、連続膜のためのよりよいステップの到達範囲をその膜が持つようになるからである。データから見られるように、もし2Ω/sq.の面積抵抗と低応力を持つクロム薄膜を持つことを望むならば、その膜の厚さはほんの2000Åの厚さを持つようにすればよい。
上述したように、第1の層中の窒素の原子百分率はかなり低く、一つの例においては約3%である。他の窒素の原子百分率もまた、膜の応力と抵抗を異なる望ましい値にすることができるように適用可能である。例えば、これはシステムを通じて流れる窒素の流量(SCCM)を変化させることによってなされる。
本発明は膜の応力と抵抗を与えられた応用に適合させることを可能にする。原子百分率が変化され得るだけでなく、第1層と第2層の厚さの比もまた、その面積抵抗に関連して薄膜の応力を釣り合わせるために、変化され得る。例えば、第1の層と第2の層の間の厚さの比が1に等しい薄膜に関連して、第1の層102は第2の層104よりも厚くし得る。即ち、これはより低い応力を持つが、より高い面積抵抗を持つ薄膜に転移させてしまうだろう。
本発明の他の有利な点は、450℃で1時間薄膜を焼成しても或はしなくてもどちらでも、生成された薄膜はテープテストに合格するということである。薄膜はとても良い付着性能を持つ。更に、図2に示される薄膜を焼成することによって、応力レベルに影響を与えないで面積抵抗をよりいっそう減少させることができる。
図3A-Cは、本発明を用いたフラットパネルディスプレイ400の異なる角度の図である。多くの要素は省略されており、そして図中の異なる成分は多数の独創的な面を強調するように一定の比率に拡大して描かれてはいない。図3Aはディスプレイ400の断面図を示し、図3Bはディスプレイ中のバスの平面図を示し、そして図3Cはディスプレイ中の種々の膜の積層の断面図を示す。
図3Aに示されるように、ディスプレイ400は基板402、面板404、そして基板402と面板404との間のフリットガラスの真空シールリング406を含む。リング406は基板402と面板404との間の空間408を真空シールする。一つの具体例において、基板402はガラスから成り、面板404は空間408に面する表面上に蛍光性の材料を含み、そしてリング406はフリットガラスから成る。
ディスプレイ400は多数の横の列のバス410と縦の列のバス412を含んでいる。横の列のバスは基板402の一部の表面と連結されている。それらは図3Bに良く示されている。一般的には、それらは周期的に配置され、そして大体互いに平行である。縦の列のバス412は大体横の列のバスに対して直交する。
図3A-Bに示されるように、縦の列と横の列のバスの両方は、バイアスする目的のためにリング406の範囲を越えて広がっている。それ故、そのシールの形成時において、フリットガラスは熔融されなければならないので、両方のバスは、熱に耐えることができる材料から作製されなければならない。バスの表面にあるフリットガラスと共に、バス、その伝導性のような性質は、逆にその過程によって影響されるべきではない。一つの具体例において、縦の列と横の列のバスは、クロムから成る。
図3Cは、ディスプレイ400の横の列と縦の列のバスの種々の膜の重なりの断面を示す。種々の膜の重なりは、基板402上に二酸化珪素のバリアー層414を含んでいる。横の列のバス410はバリアー層414の表面にある。横の列のバスの上を覆って、抵抗性の膜416があるが、それは炭化珪素から作製され得るものである。抵抗性の膜416を覆っている膜は、金属と金属との間に挟まれる誘電体膜418である。そして、縦の列のバス412に至る。
一つの具体例においては、縦の列のバスは薄膜100から成る。他の具体例においては、縦の列と横の列のバスの両方は、薄膜100から成る。上述したように、本発明は薄膜の応力と抵抗を与えられる応用に適合させるようにすることができる。例えば、本発明は、4×109dynes/cm2よりも低い応力レベルを持ち、4〜5Ω/sq.で3000Åの厚さの薄膜、即ち、第1の層が約2000Åの厚さであり、第2の層が約1000Åの厚さであり、そして第1の層中の窒素の原子百分率は約3%である薄膜を作製することに使用されている。作製された薄膜は、フラットパネルディスプレイの面板中に電極として使用され得る。更に他の具体例においては、薄膜100は、電界放射型のフラットパネルディスプレイの電界放射源のためのゲート電極として使用される。
クロムは第1と第2の層に使用ざれる材料の一例として使用されている。他の型の遷移金属や耐熱性金属ももちろん使用され得る。一つの具体例において、その材料は、周期律表中の(第4周期から第6周期の間のIVB族、VB族、そしてVIB族と、第4周期のVIIB族とVIII族)のひとそろいから選択されるものであり、そして、それらはチタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、モリブデン、タングステン、マンガン、鉄、コバルト、そしてニッケルを含むものである。
薄膜の厚さは、本発明の図2に示されるものに限定されない。他の厚さが使用され得るが、例えば、その厚さは大体400Åから1μm又はそれ以上までの範囲にわたるものである。
本発明の他の具体例は、この明細書の考察から、或はここに開示される発明の実行から、技術に熟練した者に対して明らかになるだろう。その明細書と実施例が、後に続く特許請求の範囲により示される本発明の真の範囲と精神を持つ代表的なものであるとみなされることが意図されるものである。
Claims (2)
- フラットパネルディスプレイの基板に結合されて基板上に列状の電極を提供する装置であって、
前記装置は、クロムからなる薄膜を含み、
前記薄膜は、
前記基板に結合され、応力レベルを減少させるために窒素がドープされた第1のクロム層と、
前記第1のクロム層の上に配置され、窒素がドープされていない第2のクロム層とを含む、焼成された薄膜であり、
前記薄膜の応力レベルは、クロムからなり、その薄膜と同一の膜厚を有し、かつドープされた窒素を含まないクロム膜の応力レベルより低く、
前記薄膜の面積抵抗は、クロムからなり、その薄膜と同一の膜厚を有し、かつ全体として前記第1のクロム層と同一の原子百分率で窒素を含むように窒素をドープされたクロム膜の面積抵抗より小さく、
且つ、クロムからなり、その薄膜と同一の膜厚を有し、且つ焼成されていないクロム膜の面積抵抗より小さいことを特徴とする装置。 - 前記薄膜の応力レベルが1×1010dynes/cm2以下であり、前記薄膜の面積抵抗が2.5Ω/sq.であることを特徴とする請求項1に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/839,757 US6084282A (en) | 1997-04-01 | 1997-04-01 | Low-stress and low-sensitivity metal film |
US08/839,757 | 1997-04-01 | ||
PCT/US1998/005716 WO1998044556A1 (en) | 1997-04-01 | 1998-03-24 | A low-stress and low-resistivity metal film |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2002513339A JP2002513339A (ja) | 2002-05-08 |
JP2002513339A5 JP2002513339A5 (ja) | 2008-04-03 |
JP4204074B2 true JP4204074B2 (ja) | 2009-01-07 |
Family
ID=25280554
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP54173598A Expired - Fee Related JP4204074B2 (ja) | 1997-04-01 | 1998-03-24 | 低応力及び低抵抗金属膜 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6084282A (ja) |
EP (1) | EP0974162A4 (ja) |
JP (1) | JP4204074B2 (ja) |
KR (1) | KR100562928B1 (ja) |
WO (1) | WO1998044556A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8445028B2 (en) | 2008-05-09 | 2013-05-21 | Rival, S.E.C. | Echinoderm-derived extracts, methods of preparation and uses thereof |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4702967A (en) * | 1986-06-16 | 1987-10-27 | Harris Corporation | Multiple-layer, multiple-phase titanium/nitrogen adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection |
DE68922118T2 (de) * | 1988-01-25 | 1995-10-12 | Toshiba Kawasaki Kk | Schaltungsplatte. |
JPH02137366A (ja) * | 1988-11-18 | 1990-05-25 | Nec Corp | ダイオード型アクティブマトリクス基板 |
JP2637804B2 (ja) * | 1988-12-20 | 1997-08-06 | 日本碍子株式会社 | メッキ付き基材 |
JPH0334599A (ja) * | 1989-06-30 | 1991-02-14 | Toshiba Corp | 回路基板 |
US5231306A (en) * | 1992-01-31 | 1993-07-27 | Micron Technology, Inc. | Titanium/aluminum/nitrogen material for semiconductor devices |
US5286676A (en) * | 1992-06-15 | 1994-02-15 | Hewlett-Packard Company | Methods of making integrated circuit barrier structures |
US5686790A (en) * | 1993-06-22 | 1997-11-11 | Candescent Technologies Corporation | Flat panel device with ceramic backplate |
JP3325720B2 (ja) * | 1993-12-03 | 2002-09-17 | 株式会社リコー | 半導体装置とその製造方法 |
US5747879A (en) * | 1995-09-29 | 1998-05-05 | Intel Corporation | Interface between titanium and aluminum-alloy in metal stack for integrated circuit |
-
1997
- 1997-04-01 US US08/839,757 patent/US6084282A/en not_active Expired - Lifetime
-
1998
- 1998-03-24 KR KR1019997008961A patent/KR100562928B1/ko not_active IP Right Cessation
- 1998-03-24 JP JP54173598A patent/JP4204074B2/ja not_active Expired - Fee Related
- 1998-03-24 EP EP98914287A patent/EP0974162A4/en not_active Withdrawn
- 1998-03-24 WO PCT/US1998/005716 patent/WO1998044556A1/en active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR100562928B1 (ko) | 2006-03-22 |
US6084282A (en) | 2000-07-04 |
EP0974162A1 (en) | 2000-01-26 |
EP0974162A4 (en) | 2001-05-09 |
KR20010005885A (ko) | 2001-01-15 |
WO1998044556A1 (en) | 1998-10-08 |
JP2002513339A (ja) | 2002-05-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6585871B1 (en) | Method of film deposition on substrate surface and substrate produced by the method | |
US4859036A (en) | Device plate having conductive films selected to prevent pin-holes | |
JP2009044194A (ja) | 多層メタル線を有する薄膜構造 | |
CN1108539C (zh) | 有源矩阵液晶显示器 | |
JPWO2004065656A1 (ja) | Ito薄膜、その成膜方法、透明導電性フィルム及びタッチパネル | |
JPH11110110A (ja) | タッチパネル用透明導電性フィルム | |
US5281554A (en) | Method for producing a semiconductor device having a tantalum thin film | |
JP4894103B2 (ja) | 透明導電フィルム及びタッチパネル | |
JP4204074B2 (ja) | 低応力及び低抵抗金属膜 | |
JP2740591B2 (ja) | 半導体装置の製造方法 | |
JPH0640585B2 (ja) | 薄膜トランジスタ | |
JPH06148658A (ja) | 配線構造 | |
JP3489844B2 (ja) | 透明導電性フィルムおよびその製造方法 | |
JPH0874033A (ja) | 液晶表示用電極 | |
JP3654841B2 (ja) | 透明導電性フィルムおよびその製造方法 | |
JPH08174747A (ja) | 透明導電性フィルム | |
US20030151365A1 (en) | Glass plate provided with electrodes made of a conducting material | |
WO2012074021A1 (ja) | タッチパネルセンサー | |
JPH11158613A (ja) | 電極基板、及び該電極基板の製造方法 | |
JPH07302893A (ja) | 薄膜構造のメタル層におけるヒロック阻止用双対絶縁キャッピング層 | |
JPH07146480A (ja) | 透明導電膜付きカラーフィルター基板の製造方法 | |
JPH05232488A (ja) | 透明導電膜の製造方法 | |
JP2000285736A (ja) | 電極基板 | |
JPH0631850A (ja) | 高ガスバリヤー性透明導電性フィルム | |
JPH08136940A (ja) | 液晶表示素子用電極フィルム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050318 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050318 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051202 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060110 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080603 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081014 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131024 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |