JPH0334599A - 回路基板 - Google Patents

回路基板

Info

Publication number
JPH0334599A
JPH0334599A JP1169597A JP16959789A JPH0334599A JP H0334599 A JPH0334599 A JP H0334599A JP 1169597 A JP1169597 A JP 1169597A JP 16959789 A JP16959789 A JP 16959789A JP H0334599 A JPH0334599 A JP H0334599A
Authority
JP
Japan
Prior art keywords
layer
thin film
circuit pattern
metal
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1169597A
Other languages
English (en)
Inventor
Yasuaki Yasumoto
恭章 安本
Nobuo Iwase
岩瀬 暢男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP1169597A priority Critical patent/JPH0334599A/ja
Publication of JPH0334599A publication Critical patent/JPH0334599A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は、回路基板に関する。
(従来の技術) 従来、薄膜配線実装モジュールに使用される薄膜回路基
板の基材としては、アルミナが主に用いられている。し
かしながら、実装される能動素子の性能向上に伴って稼
働時の素子からの発熱量が増大する傾向にあり、アルミ
ナの熱伝導率では能動素子の実装個数が制約されるとい
う問題があった。
このようなことから、アルミナに代わり高熱伝導率をも
つBeOを基材とした薄膜回路基板が使用されてきたが
、かかるBeOは製造時、研磨時の毒性が強いため、基
材としての応用範囲が限定されるという問題があった。
一方、AjlNは無毒であり、AjlN材料の酸素濃度
低下や緻密化を促進する焼結助剤の開発等により、Be
Oを上回る熱伝導率を得られることが報告されている。
このため、AINを薄膜回路基板に応用することが徐々
に始まっており、高熱伝導率を生かした高密度実装基板
として薄膜導体の多層配線化が具体化しつつある。
前述したAIN基材を用いた薄膜回路基板としては、A
jlN基材上にCu薄膜導体とAIN薄膜を交互に積層
した多層回路基板が知られている(特開昭82−219
693号公報)。しかしながら、かかる回路基板ではC
u薄膜導体とARNとの接合力が不十分なため、多層化
により基材表面に積層されたCu薄膜導体やAIIN薄
膜が剥離したり、Cu薄膜導体とAIN薄−膜界面の層
構造が破壊されてCu薄膜導体が断線する問題があった
一方、単層構造の回路基板においてAu/Pt/TI 
 Au/Pd/TI  Au/NiCr/Ta2N。
Au/Pd/N i Cr、A u/P d/N I 
Cr/T a 2 N等からなる薄膜導体を用いること
が黒用らが発表した信学会、 CP88B−59,19
88等に記載されている。
しかしながら、かかる回路基板では薄膜導体の一成分と
して貴金属を必要とするため、その応用は自ずと制限さ
れる。
なお、CuはA u SA f)等と同等の低抵抗率を
有し、かつ入手が容易であることから、Cu導体層の利
用は信号伝搬速度や配線ライン幅の微細化が問題となる
高速素子や高密度素子の実装に対して好ましく、AρN
基材へのCu多層配線化が要望されていた。
(発明が解決しようとする課題) 本発明は、上記要望を満たすべくなされたもので、Cu
をベースとした低抵抗の多層構造を有する回路パターン
をAρN基材やAfiN薄膜に対して良好に密着した高
信頼性で安価な回路基板を提供しようとするものである
[発明の構成] (課題を解決するための手段) 本発明の回路基板は、酸素含有量が0.005〜30a
ts%のAIN基材上に、例えばM、N。
(MはCr、Ti、Ta5W、Zr5Hr、Mo。
Nd5Ni、xsyは前記M%Nの価数で決まる整数を
示す)で表されるような金属窒化物層、前記Mからなる
金属層、Cu層、前記Mからなる金属層及び前記金属窒
化物層の多層構造を有する回路パターンと、酸素含有量
が0.005〜30atm%のAfIN薄膜とを繰り返
し設けたことを特徴とするものである。
上記AIN基板、AIN薄膜中の酸素含有量を限定した
のは次のような理由によるものである。
即ち、酸素含有量を0.O05atm%05atると回
路パターンとの境界層の内部応力緩和が不十分となり、
AjlN基材、薄膜AjlN層に対して密着性の高い回
路パターンの形成できなくなる。一方、酸素含有量が3
0atm%を越えると前記境界層中に含まれるAflz
Osの割合が増大し、回路パターンがAρN基材やIN
薄膜から剥離し易くなるばかりか、AIN基材やAII
N薄膜自体の熱伝導率が低下する。このようなAIN基
材とANN薄膜は、同一組成のものから形成することが
望ましい。
上記ApN薄膜の厚さは、10nm〜20μmの範囲と
することが望ましい。この理由は、AJN薄膜の厚さを
10n m未満にすると回路パターンを構成する導体層
との反応層の影響を受け、回路パターン間の抵抗を十分
実用レベルに保持することが困難となり、かといってそ
の厚さが20μmを越えると多層化のためのスルホール
形成した後に導体層をスルホール内に形成することが困
難となる恐れがある。
上記回路パターンを構成するMヨN、の金属窒化物層は
、主としてAINに対する接合層として作用する。前記
金属窒化物としては、例えばCrN5Ti Ns Ni
 s N2、W2 N% Ta N等を挙げることがで
きるが、多少の化学量論比からずれてもかまわない。か
かる金属窒化物層の−厚さは、この上の金属層の線熱膨
張係数、硬度等により一概に限定できないが、5〜50
nmの範囲とすることが望ましい。この理由は、金属窒
化物層の厚さを5nm未満にすると該金属窒化物層のA
IN基材やAfIN薄膜に対する密着強度が低下する恐
れがあり、かといってその厚さが50nmを越えると回
路パターンを構成する多層薄膜の内部応力分布が不均一
となり、金属窒化物層上の金属層が剥離する恐れがある
かである。
上記回路パターンを構成するMからなる金属層は、前記
金属窒化物層とCu層との密着性を図るための接合層と
して作用する。かかる金属層の厚さは、10〜900n
 mの範囲とすることが望ましい。
この理由は、金属層の厚さを10nm未満にすると金属
窒化物層とCu層との密着するための強度が低下する恐
れがあり、かといってその厚さが900nmを越えると
回路パターンを構成する多層薄膜の内部応力分布が不均
一となり、該金属層上のCu層が剥離する恐れがあるか
である。
上記回路パターンを構成するCu層は、回路パターンの
シート抵抗を決定する上で重要なものである。かかるC
u層の厚さは、50nm〜50μmの範囲とすることが
望ましい。この理由は、50nm未満にするとシート抵
抗が大きくなり、ライン幅を十分小さくすることが困難
となり、かといってその厚さが50μmを越えると内部
応力が前記金属層に対する密着強度以上となり、応力緩
和も難しくなるため回路パターンの長期信頼性を損なう
恐れがあるからである。
上記回路パターンの層形態を具体的に列挙すると、Cr
N/Cr/Cu10r/CrN、 TIN/TI/Cu
/Ti/TIN。
Ni3N 2 /Ni/Cu/Nl/Ni3N 2 、
TaN/Ta/Cu/Ta/TaN。
ZrN/Zr/Cu/Zr/ZrN5W2N/W/Cu
/Wハ2N等を挙げることができる。
また、本発明の別の回路基板はAIN基材上に、M、N
、(MはCr ST I  T a 5WSZ r s
HrSMosNdSNi%x−、yは前記M、Nの価数
で決まる整数を示す)の金属窒化物層、前記Mからなる
金属層、バリア層、Cu層、バリア層、前記Mからなる
金属層及び前記金属窒化物層の多層構造を有する回路パ
ターンとAI?N薄膜を繰り返し設けたことを特徴とす
るものである。
上記バリア層は、金属層とCu層の間に配置され、金属
層の種類によりその金属がCu層に拡散して抵抗率が高
くなるのを阻止する役目をする。
かかるバリア層としては、例えばNi 、Ti等を挙げ
ることができ、1層又は2層以上の形態をとることがで
きる。前記バリア層の厚さは、50〜1000n mの
範囲とすることが望ましい。
上記回路パターンの層形態を具体的に列挙すると、Ta
N/Ta/Ni/Cu/Ni/Ta/TaN、 ZrN
/Zr/Nl/Cu/Ni/Zr/ZrN、  W2N
/V/TI/Ni/Cu/Ni/Tiハ/wz N等を
挙げることができる。
次に、本発明の回路基板の製造方法を簡単に説明する。
まず、所望の熱伝導率を有し、表面粗さが下地層や薄膜
導体層を形成するのに適した値をもつAfIN基材を用
意する。表面粗さの調節は、焼結AJN基材の研磨もし
くはサブミクロン粒子を原料として製造された焼結Ap
N基材を用いることにより達成できる。また、AfIN
基材中に酸素を含有させるには原料段階で酸素を添加す
るか、該基材の焼結時に酸化物、酸素ガスを所定量添加
するか、又は基材を形成後に酸素プラズマ等で表面を酸
化する方法等を採用し得る。
次いで、前記基材上にM、N、の金属窒化物層を真空蒸
着法、スパッタ蒸着法等の一般的な成膜技術により形成
する。この時、必要に応じて基材温度、雰囲気、真空度
、成膜速度を調整する。金属窒化物層の成膜に先だって
基材表面を湿式洗浄法、逆スパツタ法などで充分な洗浄
を行なうが、ANN基材は強酸、強アルカリに対して不
安定であるため、洗浄液の選定に注意が必要で、通常中
性洗浄液を用いることが望ましい。つづいて、真空を破
らずにMからなる金属層、Cu層、Mからなる金属層及
び前記金属窒化物層を連続して形成するか、又はMから
なる金属層、バリア層、Cu層、バリア層、Mからなる
金属層及び前記金属窒化物層を連続して形成する。
次いで、前記多層導体上にポジ型又はネガ型レジストを
用いた写真蝕刻法によりレジストパターンを形成し、該
パターンをマスクとして湿式法又はドライ法によりエツ
チングして回路パターンを形成する。
次いで、前記回路パターンが形成されたAj7N基材上
にAfiN薄膜を形成する。この形成方法としては、ス
パッタ法、蒸着法、化学気相成長法を採用すればよく、
酸素を含有させる方法としてはAfiN薄膜の形成時に
ドープするか、AgN薄膜形成後にその表面に酸素プラ
ズマ等で酸化する方法を採用できる。つづいて、前記A
gN薄膜上にポジ型又はネガ型レジストを用いた写真蝕
刻法によりレジストパターンを形成し、該パターンをマ
スクとして湿式法又はドライ法によりエツチングしてス
ルホールを形成する。
次いで、前記AgN薄膜上に前述したのと同様な方法に
より第2層目の回路パターンの形成、第2層目のAgN
薄膜の形成等を繰り返して回路基板を製造する。前記第
2層目の回路パターン形成において、前記第一層目のA
、QN薄膜に開孔されたスルホール内に回路パターンを
構成する薄膜導体層が形成されて′!s1、第2層目の
回路パターンが相互に結線される。
なお、必要に応じて最上層のAgN薄膜に低抗体やキャ
パシタを形成してもよい。前記低抗体としては、Ni 
Crなどの合金やTaNなとの窒化物を使用でき、キャ
パシタとしては鉛ペロブスカイト等の酸化物を使用でき
る。
(作用) 本発明によれば、AjlN基材上に、M、N。
(MはCr、Tl、Ta、W、Zr、H1’SMo、N
d、Niqxsyは前記M、Nの価数で決まる整数を示
す)で表されるような金属窒化物層、前記Mからなる金
属層、Cu層、前記Mからなる金属層及び前記金属窒化
物層の多層構造を有する回路パターンと、AjlN薄膜
とを繰り返し設けることによって、低抵抗率で安価なC
uをベースとし、かつAIN基材及びAgN薄膜に対し
て密着性の高い回路パターンを有する回路基板を得るこ
とができる。
即ち、一般に薄膜導体層をAIN基材やAρN薄膜に高
い密着強度で形成する場合には、薄膜導体層と基材との
格子定数、線膨脹係数の差、化学反応性の有無に左右さ
れる。このうち格子定数に注目すると、AIN基材及び
AgN薄膜に直接接触する回路パターンを構成するM、
N、で示される金属窒化物層(例えばTI N層又はC
rN層)はNa Cfl型立方構造をとるが、[111
]方向の最密面を考えた場合、六方構造となりAINの
格子定数に近い値をもつ。この場合、AjlNの格子定
数とのミスフィツトの割合も低く、AIN基材やAfI
N薄膜に対して強固に密着させることが可能となる。別
の金属窒化物層としてのW2N及び813N2は、化学
反応性が良好であるためAjlN基材やAfiN薄膜に
密着性よく、かつ安定的に形成できる。また、回路パタ
ーンを構成するMからなる金属層は前記M、N、で示さ
れる金属窒化物層に対して充分な化学反応性を有し、か
つ該金属層はその上に積層されるCu層に対しても良好
な密着性を示す。
また、AIN基材及びAgN薄膜中に酸素を0.005
〜30 ats%含有させることによって、該AIN基
材等に直接接触する回路パターンの金属窒化物層の密着
強度を著しく向上できる。
従コて、本発明によればCu層を中心にして上下にMか
らなる金属層、M、N、で示される金属窒化物層を積層
した多層構造の回路パターンをAfIN基材及びAρN
薄膜に対して高い密着強度で設けることができるため、
使用時での薄膜導体層の剥離や断線等を防止でき、更に
Cuを回路パターンのベース材料として用いることがで
きるために低抵抗化を達成でき、ひいては高速素子や高
密度素子の実装に適したCu多層回路基板を得ることが
できる。
更に、Cu層とMからなる金属層の間にバリア層を介在
することによって、金属層の種類によりその金属がCu
層に拡散するのを前記バリア層で阻止できるため、安定
した低抵抗性を持つCu層を有する回路パターンを備え
た回路基板を得ることができる。
(実施例) 以下、本発明の実施例を図面を参照して詳細に説明する
実施例1 まず、熱伝導率270W/m−に1酸索含有量0.05
atm%のAfiN基材を表面粗さが150nsとなる
ようにラッピング、ポリッシングを行なった後、該基材
表面を湿式洗浄、逆スパツタを行なった。
つづいて、AIIN基材表面にスパッタ法により基材温
度200℃、圧力1.0Pasパワー600W 、ガス
種Arの条件にてCrN層15rv、Cr層50ns。
Cu層200ns+、Cr層50rvSCr N Jf
i 15nsを順次成膜した。つづいて、この多層導体
上に回路パターン形状のレジストパターンを形成し、該
レジストパターンをマイクとしてCrN層をドライエツ
チングにより、Cr層、Cu層を湿式エツチングにより
選択的に除去して第1層回路パターンを形成した。
次いで、前記第1層回路パターンを含むAfiN基材上
にスパッタ法により熱伝導率 270W / m ・K 、酸素含有量0.05atm
%の第1層AρN薄膜を成膜した。なお、成膜条件は基
材温度150℃、圧力1.OPa、パワー500W 、
ガス種A r / N 2とした。つづいて、前記第1
AfN薄膜上にスルボール予定部が開口されたレジスト
パターンを形成し、該レジストパターンをマスクとして
AIIN薄膜を選択的にドライエツチングしてスルホー
ルを開孔した。
次いで、スルホールが開孔された前記第1AfIN薄膜
上に前述したのと同様な方法によりCrN層15n1%
 Cr層り0n*SCu層200nm、 Cr層50n
−1CrN層15niを順次成膜し、バターニングして
多層構造を有する第2層回路パターンを形成した。この
工程において、第1層AIN薄膜のコンタクトホール内
に前記第1層、第2層回路パターンを相互に結線する多
層構造の導体が形成された。つづいて、第2層回路パタ
ーンを含む前記第1AfIN薄膜上に前述したのと同様
な方法により第2層AIN薄膜を形成し、コンタクトホ
ールを開孔した。この後、同様な方法により第3層回路
パターンの形成、第3層AJ7N薄膜の形成、コンタク
トホールの開孔を行った。
次いで、最上層である第1AfN薄膜上にスパッタ法に
よりNi Cr層50ngSP を層20(lnaを順
次成膜し、バターニングしてNI Crの低抗体、Ni
cr、/ptからなる第4層回路パターンを形成した。
つづいて、PCZMT層900n■を順次成膜した後、
バターニングして回路パターンの一部にオーバラップす
るPCZMTからなる誘電体層を形成した。
PCZMTは(Pb Ca) ((Zn+/i Nb2
/i ) o、 3(Hg+/s Nb2/s )。、
s Tio、z )  Osを示す。
次いで、全面にCr層30n−1Au層200n−を順
次成膜した後、バターニングしてキャパシタの上部電極
を形成して、多層回路基板を製造した。
このような工程により製造された多層回路基板を第1図
に示す。図中の1は、AIN基材であり、この基材l上
にはCr N/Cr /Cu /Cr /CrNからな
る多層構造の第1層回路パターン2が形成されている。
この回路パターン2を含む前記基材l上にはコンタクト
ホール3を有する第1AfN薄膜上が形成されている。
このAfiN薄1114上には、多層構造の!I!2層
回路パターン5が形成されており、かつ該回路パターン
5の一部は前記コンタクトホール3内の多層導体層6を
通して前記第1層回路パターン2に接続されている。
前記第2層回路パターン 5を含む前記第1AfIN薄
膜上にはコンタクトホール7を有する第1AfN薄膜上
が形成されている。このAIN薄膜8上には、多層構造
の第3層回路パターン9が形成されている。この回路パ
ターン9の一部は、前記コンタクトホール3.7内の多
層導体層8.10を通して前記第1層回路パターン2に
接続されており、かつ前記コンタクトホール7内の多層
導体層lOを通して前記第2層回路パターン5に接続さ
れている。前記第3層回路パターン9を含む前記第1A
fN薄膜上にはコンタクトホール11を有する第3層A
IN薄膜12が形成されている。このAIN薄1112
上には、NfCr/ptからなる第4層回路パターン1
3、キャパシタの下部電極14、NI Crからなる低
抗体(図示せず)形成され、かつ前記第4層回路パター
ン13は前記コンタクトホール11内の多層導体層15
を通して前記第3層回路パターン12に接続されている
前記下部電極14上の一部には、PCZMTからなる誘
電体層16が形成されいる。この誘電体層16上には、
Cr/Auからなる上部電極17が形成され、かつ前記
第3層AIN薄膜12に延在した上部電極17部分は前
記コンタクトホール11. 7内の多層導体層10.1
8を通して前記第2層回路パターン5に接続されている
実施例2〜8 下記第1表に示すAIN基材を用い、第1層〜第3層の
回路パターンの構成導体層、ARN薄膜の成膜を同第1
表に示す条件にて行った以外、実施例1と同様な方法に
より 7種の多層回路基板を製造した。
参照例1.2 下記第1表に示すAfIN基材を用い、第1層〜第3層
の回路パターンの構成導体層、AIN薄膜の成膜を同第
1表に示す条件にて行った以外、実施例1と同様な方法
により 2種の多層回路基板を製造した。
比較例 下記第1表に示すAIN基材を用い、第1層〜第3層の
回路パターンの構成導体層、AfIN薄膜の成膜を同第
1表に示す条件にて行った以外、実施例1と同様な方法
により多層回路基板を製造した。
しかして、本実施例1〜8、参照例1.2及び比較例の
多層回路基板について第1層〜第3層の回路パターンの
主導体層(本実施例1〜8、参照例1.2ではCu層、
比較例ではAu層)とAIN薄膜の抵抗率を測定した。
また、前記各多層回路基板の引張り試験による第1層〜
第3層の回路パターンと基材、AfiN薄膜との間の密
着強度を調べた。その結果を同第1表に併記した。
第1表から明らかなように本実施例1〜8の多層回路基
板は、回路パターンの主導体層の抵抗率が低く、かつそ
れら回路パターンを挾むAfIN薄膜の抵抗率が高く、
更に各回路パターンのAρN基材及びAgN薄膜に対す
る密着強度が極めて高いことがわかる。これに対し、1
 N基材及びIN薄膜中の酸素量が本発明の範囲(0,
005〜30atm%)を外れる参照例1.2の多層回
路基板は各回路パターンのAfIN基材及びAgN薄膜
に対する密着強度が不十分であることがわかる。
方、回路パターンがNl/Auからなる比較例の多層回
路基板は回路パターンのAjlN基材及びAgN薄膜に
対する密着強度が不十分であり、しかも導体層としてA
u層を用いるためコスト高となる。
[発明の効果] 以上詳述した如く、本発明によればCuをベースとした
低抵抗の多層構造を有する回路パターンをAjlN基材
やAjlN薄膜に対して良好に密着でき、ひいては能動
素子等の高密度実装が可能な半導体モジュールに有用な
高信頼性で安価な回路基板を提供できる。
【図面の簡単な説明】
第1図は、本発明に係わる多層回路基板を示す断面図で
ある。 l・・・AjlN基材、2.5.9.13・・・回路パ
ターン、4.8.12・・・AIIN薄膜、3.7.1
1・・・コンタクトホール。

Claims (2)

    【特許請求の範囲】
  1. (1)酸素含有量が0.005〜30atm%の窒化ア
    ルミニウム基材上に、金属M(MはCr、Ti、Ta、
    W、Zr、Hf、Mo、Nd、Niの少なくとも1種)
    の金属窒化物層、前記Mからなる金属層、Cu層、前記
    Mからなる金属層及び前記金属窒化物層の多層構造を有
    する回路パターンと酸素含有量が0.005〜30at
    m%の窒化アルミニウム薄膜とを繰り返し設けたことを
    特徴とする回路基板。
  2. (2)酸素含有量が0.005〜30atm%の窒化ア
    ルミニウム基材上に、M(MはCr、Ti、Ta、W、
    Zr、Hf、Mo、Nd、Niの少なくと1種)の金属
    窒化物層、前記Mからなる金属層、前記Mの拡散を防止
    するバリア層、Cu層、バリア層、前記Mからなる金属
    層及び前記金属窒化物層の多層構造を有する回路パター
    ンと酸素含有量が0.005〜30atm%の窒化アル
    ミニウム薄膜とを繰り返し設けたことを特徴とする回路
    基板。
JP1169597A 1989-06-30 1989-06-30 回路基板 Pending JPH0334599A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1169597A JPH0334599A (ja) 1989-06-30 1989-06-30 回路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1169597A JPH0334599A (ja) 1989-06-30 1989-06-30 回路基板

Publications (1)

Publication Number Publication Date
JPH0334599A true JPH0334599A (ja) 1991-02-14

Family

ID=15889441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1169597A Pending JPH0334599A (ja) 1989-06-30 1989-06-30 回路基板

Country Status (1)

Country Link
JP (1) JPH0334599A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0974162A1 (en) * 1997-04-01 2000-01-26 Candescent Technologies Corporation A low-stress and low-resistivity metal film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0974162A1 (en) * 1997-04-01 2000-01-26 Candescent Technologies Corporation A low-stress and low-resistivity metal film
EP0974162A4 (en) * 1997-04-01 2001-05-09 Candescent Tech Corp LOW STRESS METAL FILM AND LOW ELECTRIC RESISTIVITY

Similar Documents

Publication Publication Date Title
US5985068A (en) Method of manufacturing a monolithic ceramic electronic device
EP0326077B1 (en) Circuit board
US5326623A (en) Circuit board
US6459137B1 (en) Method for constructing ferroelectric capacitors on integrated circuit substrates
US5622769A (en) Ceramic circuit board having a thermal conductivity substrate
JPH0334599A (ja) 回路基板
JP2664744B2 (ja) 窒化アルミニウム薄膜回路基板
JP4398576B2 (ja) 抵抗体基板
JP3015491B2 (ja) AlN基板
JP2703276B2 (ja) 窒化アルミニウム薄膜回路基板
JPH08293654A (ja) セラミックへの金属被膜形成方法及び金属被覆セラミック構造体
JP3029702B2 (ja) AlN基板
KR20090093211A (ko) 다층 박막 기판의 제조 방법
JP2760560B2 (ja) 回路基板
JP2023123163A (ja) 薄膜電極及びその製造方法
JP2002075775A (ja) コンデンサの製造方法
JP2002203703A (ja) チップ型正特性サーミスタ
JPH03171732A (ja) 半導体装置
JPH06318591A (ja) 半導体集積回路の配線構造体
JPH04101489A (ja) 薄膜配線基板
JPH06163544A (ja) 半導体集積回路配線構造体及び製造方法
JPS612360A (ja) 半導体装置の製造方法
JPH05136137A (ja) 半導体装置の製造方法
JP2001332441A (ja) 単板コンデンサ
JPH0613754A (ja) 多層配線基板の製造方法