JP4188428B2 - 半導体装置及びその駆動方法 - Google Patents
半導体装置及びその駆動方法 Download PDFInfo
- Publication number
- JP4188428B2 JP4188428B2 JP55392699A JP55392699A JP4188428B2 JP 4188428 B2 JP4188428 B2 JP 4188428B2 JP 55392699 A JP55392699 A JP 55392699A JP 55392699 A JP55392699 A JP 55392699A JP 4188428 B2 JP4188428 B2 JP 4188428B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- electrode
- semiconductor device
- type base
- base region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 90
- 238000000034 method Methods 0.000 title claims description 12
- 239000000969 carrier Substances 0.000 claims description 25
- 238000000926 separation method Methods 0.000 claims description 3
- 230000015572 biosynthetic process Effects 0.000 description 9
- 230000007704 transition Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 6
- 230000008034 disappearance Effects 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000005215 recombination Methods 0.000 description 2
- 230000006798 recombination Effects 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000415 inactivating effect Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/7404—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device
- H01L29/742—Thyristor-type devices, e.g. having four-zone regenerative action structurally associated with at least one other device the device being a field effect transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Description
技術分野
この発明は、４層構造（ＰＮＰＮ構造）を有するゲート転流型ターンオフサイリスタ（ＧＣＴ）等の半導体装置に関するものである。
背景技術
大電力用の半導体装置は、高耐圧化及び大電流化が進み、例えばゲート転流型ターンオフサイリスタにおいては、スナバ回路を付加せずともＤＣ３０００Ｖの動作電圧で最大遮断電流４０００Ａを実現することが可能になっている。
このゲート転流型ターンオフサイリスタ素子（以下、ＧＣＴ素子と呼ぶ）のターンオフ動作は、ゲート電極に負の電圧を印加することにより、アノードからＧＣＴ素子を介してカソードに流れている主電流の全てを瞬時にゲート電極を介してゲート回路に転流し、ゲート・カソード間のＰＮ接合に空乏層が速やかに形成されるようにすることで、カソードからの電子の注入がなくなるようにさせている。
そして、このようにしてカソードからの電子の注入がなくなると、アノード・カソード間のＰＮＰＮ構造のサイリスタ動作からアノード・ゲート間のＰＮＰ構造のトランジスタ動作に移行し、擬似的にＰＮＰトランジスタのエミッタとベース間にバイアスなし状況が作られる。そのため、バイアスなしのトランジスタ動作と同様にターンオフ動作させることができる。
第７図は例えば従来のＧＣＴ素子の構成を示す断面図である。第８図は第７図に示したＧＣＴ素子をカソード側からみた上面図ある。なお、第７図は第８図のＡＡ断面での断面図である。図において、１０１はＮ型半導体からなる半導体基板のＮ型ベース領域、１０２はＮ型ベース領域１０１の一方の主面上に形成されたＰ型半導体からなるＰ型エミッタ領域、１０３はＮ型ベース領域１０１の他方の主面上に形成されたＰ型半導体からなるＰ型ベース領域、１０４はＰ型ベース領域１０３上部に選択的に形成されたＮ型半導体からなるＮ型エミッタ領域である。
１０５はＮ型エミッタ領域１０４上に形成されたカソード電極、１０６ａはＰ型ベース領域１０３におけるＮ型エミッタ領域１０４に取り囲まれた部位上に形成されたゲート電極、１０６ｂはＮ型ニミッタ領域１０４を取り囲むようにＰ型ベース領域１０３の縁部近傍部位に形成されたゲート電極、１０７はＰ型エミッタ領域１０２上に形成されたアノード電極である。
次に、第７図、第８図に示したＧＣＴ素子のターンオフ動作を説明する。オン状態においては、アノード電極１０７からＧＣＴ素子を介してカソード電極１０５に主電流が流れているが、このオン状態からオフ状態に切り換えるには、まずゲート電極１０６ａ、ｂの電位がカソード電極１０５の電位より低くなるように、ゲート電極１０６ａ、ｂに負電圧を印可する。このことにより、カソード電極１０５に流れていた主電流の全てがゲート電極１０６ａ、ｂに転流される。それに加えて、ゲート・カソード間のＰＮ接合に逆バイアスが形成されることより、ゲート・カソード間のＰＮ接合に速やかに空乏層が形成されることになる。そのため、このＰＮ接合を介したカソード電極１０５からの電子の注入がなくなる。
このように、カソード電極１０５からの電子の注入がなくなると、今までＰ型エミッタ領域１０２、Ｎ型ベース領域１０１、Ｐ型ベース領域１０３、Ｎ型エミッタ領域１０４を介して電流が流れるアノード・カソード間のＰＮＰＮ構造のサイリスタ動作からＰ型エミッタ領域１０２、Ｎ型ベース領域１０１、Ｐ型ベース領域１０３を介して電流が流れるアノード・ゲート間のＰＮＰトランジスタ動作に移行される。このとき、Ｎ型ベース領域１０１とＰ型ベース領域１０３間にはバイアス電圧が印加されていないので、Ｎ型ベース領域１０３中におけるキャリアの消滅は外部から制御されることなく、時間の経過とともに、再結合等により消滅していき、ターンオフ状態が終了する。
第９図は第７図、第８図に示した従来の半導体装置のアノード・カソード間電圧、及びアノード・カソード間電流を示す図である。図において、縦軸は電流値（Ａ）、及び電圧値（Ｖ）を、横軸は時間（ｓｅｃ）を表すものとする。第９図に示すように、主電流がカソード電極１０５からゲート電極１０６ａ、ｂに転流されると、アノード・カソード間に流れていた電流が急激に減少し、やがて電流が流れなくなる。
また、第９図に示すように、主電流がカソード電極１０５からゲート電極１０６ａ、ｂに転流され、サイリスタ動作からトランジスタ動作に移行すると、それに伴い、Ｐ型ベース領域１０３とＮ型ベース領域１０１間のＰＮ接合部に空乏層が形成されていき、アノード・カソード間の電圧値はこの空乏層の広がりにしたがって増加していく。そして、やがてアノード・カソード間の電圧が所定電圧値に集束する。
また、第７図、第８図に示した従来の半導体装置のように、Ｎ型エミッタ領域がＰ型ベース領域に埋め込まれるように形成されたものでなく、Ｎ型エミッタ領域がＰ型ベース領域の表面上に形成されたような半導体装置では、高速なスイッチ動作をさせた場合に、ゲート電極とカソード電極との間のＰ型ベース領域に電流が局所集中するため、素子破壊が生じる可能性がある。そこで、ゲート電極とカソード電極間にＰ-領域を設けるとともに、このＰ-領域上に酸化膜で覆われた補助ゲート電極を設け、スイッチ動作時には、この補助ゲート電極によりＰ-領域のキャリア粒子密度を希薄にし、制御電流を流れにくくすることにより、Ｐ型ベース領域に電流が局所集中するのを防止するサイリスタが特開平７−２２６０８号公報に記載されている。
また、制御ゲート付きＰＮＰＮサイリスタにおけるターンオフ時のゲート駆動電流を小さくするために、Ｎ型ベース領域上に互いに所定距離離れて形成されたＰ型ベース領域とＰ型コレクタ領域を設け、このＰ型ベース領域上にＮ型エミッタ領域及び第１カソード電極を設けるとともに、上記Ｐ型コレクタ領域上に第２カソード電極を設け、さらに、第１カソード電極と第２カソード電極間に酸化膜で覆われたゲート電極を新たに設け、ターンオフ時には、ゲート電極に電圧を印加しＰ型ベース領域とＰ型コレクタ領域をチャネルで接続して、アノード・カソード間に流れていた主電流をターンオフ状態に移行させるサイリスタが特開平５−１１００６８号公報に開示されている。
しかしながら、従来の半導体装置は以上のように構成されているので、以下のような問題があった。
従来の半導体装置では、ターンオフ動作において、カソード電極に流れていた主電流をゲート電極に転流させ、サイリスタ動作からトランジスタ動作に移行させると、このトランジスタ動作時においては、このトランジスタにおけるエミッタとベース間にバイアスがかけられていないので、このトランジスタ動作時における半導体装置内の残留キャリアの制御をすることができず、そのため、トランジスタ状態に移行後、ターンオフ動作が完了するまでの間外部回路側から半導体装置を制御することができないという問題点があった。
さらに、トランジスタ状態に移行後のターンオフのスピード（主電流の減少率）は、半導体装置内部の残留キャリアの再結合等による消滅スピードで決まるため、高速にターンオフ動作をさせることができないという問題点があった。
このように、トランジスタ動作時において、アノード・カソード間に電流が流れている時間が長くなり、ターンオフ損失が大きくなる。
また、特開平５−１１００６８号公報に開示されている従来の半導体装置では、第１カソード電極と第２カソード電極とは常に同電圧が印加されていることになるので、ターンオフ時に、チャネルが形成されＰ型ベース領域とＰ型コンクタ領域とが電気的に接続されても、第２カソード電極の電位を第１カソード電極の電位より低くするように負電圧を印加することができず、第１カソード電極に流れている主電流を効率よく第２カソード電極に転流させることができず、ターンオフ時間を高速にすることができないという問題点があった。
本発明は上記のような従来の半導体装置の問題点を解決するためになされたもので、ターンオフ動作において、カソード電極に流れていた主電流がゲート電極に転流された後のトランジスタ動作に移行後においても、ターンオフ動作を制御できる半導体装置及びその駆動方法を提供することを目的としている。
さらに、本発明は、上記トランジスタ動作に移行後に、半導体装置の内部キャリアの消滅速度を制御できる半導体装置及びその駆動方法を提供することを目的としている。
発明の開示
本発明に係る半導体装置は、第１の電極と、前記第１の電極上に設けられた第１導電型の第１の領域と、前記第１の領域上に設けられた第２導電型の第２の領域と、前記第２の領域上にチャネル領域形成可能に互いに所定距離離れて前記第２の領域上に設けられた第１導電型の第３の領域及び第４の領域（第３または第４の領域の一方が他力を取り囲むように形成されている）と、前記第３の領域上に設けられた第２導電型の第５の領域と、前記第５の領域上に設けられた第２の電極と、前記第４の領域上に接触して設けられたゲート電極と、前記第２の領域上における前記第３及び第４の領域間の離間領域上に絶縁膜を介して前記チャネル領域を制御するよう設けられた制御電極とを備えるようにしたものである。そのため、ターンオフ時に制御電極に電圧を印加してチャネルを形成して第３領域と第４の領域とを電気的に接続し、さらに、ゲート電極に電圧を印加することで、第１の電極、第２の電極間に流れていた主電流が第１の電極、ゲート電極間に流れるように主電流を転流させることができ、それに加えて、この電流転流後においても、制御電極に電圧を印加してチャネル領域を形成するとともに、前記制御電極の電圧印加により、第２の領域の残留キャリアをチャネル側に吸引することが可能となり、トランジスタ動作移行後においても半導体装置内の残留キャリアを制御することが可能になる。
さらに、制御電極の絶縁膜側の面が第３及び第４の領域の表面よりも低くなるようにしてもよい。この場合には、制御電極の絶縁膜側の面が第３及び第４の領域の表面上に形成されているものに比し、制御電極により、より第２の領域深くの残留キャリアを吸引させることが可能となり、より効果的に第２の領域の残留キャリアを吸引させることができる。
また、本発明に係る半導体装置の駆動方法は、上記半導体装置の駆動方法であって、前記半導体装置における第１、第２の電極間に電流が流れている前記半導体装置のオン状態時に、制御電極に電圧を印加することによりチャネル領域を形成して第３の領域と第４の領域とを電気的に接続し、さらに、ゲート電極に電圧を印加して前記第１、第２の電極間に流れていた電流が前記第１の電極、ゲート電極間に流れるようにする電流転流工程と、前記電流転流工程後に前記制御電極に電圧を印加することにより、チャネル領域を形成し前記第３の領域と前記第４の領域とを電気的に接続するとともに前記半導体装置内の残留キャリアを前記ゲート電極から吸引するキャリア吸引工程とを含んでいる。そのため、電流転流工程時に、第１、第２の電極間に流れていた主電流を瞬時に第１の電極、ゲート電極間に流れるよう転流させることができ、さらに、電流転流工程後のトランジスタ動作になっても、制御電極の電圧印加により、半導体装置内の残留キャリアをゲート電極から吸引することが可能になるので、トランジスタ動作時においてもターンオフ動作を制御することが可能となる。したがって、ターンオフ損失が小さくできるとともに、ターンオフ速度をより速くすることができる。
さらに、キャリア吸引過程において制御電極に印可する電圧を制御するようにしてもよい。この場合には、半導体装置内の残留キャリアの状況に応じた制御が可能となり、ターンオフ損失の小さいターンオフが可能となる。
さらに、キャリア吸引工程は、ゲート電極に流れる電流が最大になった後に、制御電極に印加する電圧を制御するようにしてもよい。この場合には、トランジスタ動作に移行後、すぐに、半導体装置内の残留キャリアの吸引が可能となり、ターンオフ損失の小さいターンオフが可能となる。
【図面の簡単な説明】
第１図は本発明の実施の形態１の半導体装置を示す断面図である。
第２図は本発明の実施の形態１の半導体装置を示す上面図である。
第３図は本発明の実施の形態１の半導体装置のターンオフ動作時における電流／電圧値を示す図である。
第４図は本発明の実施の形態２の半導体装置を示す断面図である。
第５図は本発明の実施の形態３の半導体装置を示す断面図である。
第６図は本発明の実施の形態３の半導体装置を示す上面図である。
第７図は従来の半導体装置を示す断面図である。
第８図は従来の半導体装置を示す上面図である。
第９図は従来の半導体装置のターンオフ動作時における電流／電圧値を示す図である。
発明を実施するための最良の形態
本発明をより詳細に説述するために、添付の図面に従ってこれを説明する。尚、本発明は例えば４層構造（ＰＮＰＮ構造）を有するゲート転流型ターンオフサイリスタ（ＧＣＴ）等の半導体装置に関するものである。
実施の形態１．
第１図は本発明の実施の形態１に係る半導体装置の構成を示す断面図である。第２図は本発明の実施の形態１に係る半導体装置のカソード側からみた上面図ある。なお、第１図は第２図に示したＡＡ断面での断面図である。
第１図、第２図において、１はＮ型の半導体基板よりなるＮ型ベース領域（第２の領域）、２はＮ型ベース領域１の一方の面に設けられたＰ型半導体よりなるＰ型エミッタ領域（第１の領域）、３ａはＮ型ベース領域１の他方の面に設けられたＰ型半導体よりなる第１のＰ型ベース領域（第３の領域）、３ｂはＮ型ベース領域１の他方の面に第１のＰ型ベース領域３ａと所定距離離れるように設けられた第２のＰ型ベース領域（第４の領域）で、第２のＰ型ベース領域３ｂはＮ型ベース領域１の他方の面の中心部位に円状になるように形成され、第１のＰ型ベース領域３ａが第２のＰ型ベース領域３ｂを所定間隔離れて取り囲むように形成されている。４は第１のＰ型ベース領域３ａ上に設けられた円環状のＮ型半導体よりなるＮ型エミッタ領域（第５の領域）である。
５はＮ型エミッタ領域４上に設けられた例えばアルミニウム等の金属から形成されたカソード電極（第２の電極）、６は第２のＰ型ベース領域３ｂ上に設けられた例えばアルミニウム等の金属から形成されたゲート電極、７はＰ型エミッタ領域２上に設けられた例えばアルミニウム等の金属から形成されたアノード電極（第１の電極）である。
８はＮ型ベース領域１上における第１、及び第２のＰ型ベース領域３ａ、３ｂ間の離間領域上に設けられた例えば酸化膜等からなる絶縁膜、９は絶縁膜８を介してチャネル形成領域のチャネルの制御、及びトランジスタ動作時の残留キャリアの吸引を可能にするための電圧を印加するための例えばアルミニウム等の金属で形成された制御電極である。
第２図に示すように、半導体装置における中心部位に円状のゲート電極６が形成され、このゲート電極６を取り囲むように再環状の絶縁膜８上に設けられた円環状の制御電極９が形成されている。そして、さらに、この絶縁膜８を取り囲むように円環状のカソード電極５が形成されている。
次に、第１図、第２図に示した半導体装置の動作について説明する。
はじめに、第１図、第２図に示した半導体装置のターンオン動作を説明する。上記半導体装置をオン状態にするには、第１図に示した半導体装置において、カソード電極５の電位に対してアノード電極７の電位が正になるようにアノード電極７、カソード電極５間に電圧を印可する。
その後、制御電極９に負の電圧を印加することにより、絶縁膜８を介してチャネル形成領域（第１のＰ型ベース領域３ａ、第２のＰ型ベース領域３ｂ間のＮ型ベース領域１）に負電圧が印加されるようにし、このチャネル形成領域にチャネルを形成する。このようにチャネルが形成されると、第１のＰ型ベース領域３ａ及び第２のＰ型ベース領域３ｂ間が電気的に接続されることになる。
この状態では、Ｎ型ベース領域１、第１、及び第２のＰ型ベース領域３ａ、３ｂ間のＰＮ接合に、逆バイアスがかかっていることになるので、アノード電極７、カソード電極５間には電流が流れない。
しかし、この状態で、第２のＰ型ベース領域３ｂ（第１のＰ型ベース領域３ａ）の電位がＮ型エミッタ領域４の電位より高くなるように、ゲート電極６に正の電圧を印加すると、Ｎ型エミッタ領域４と第１、第２のＰ型ベース領域３ａ、３ｂが順バイアスされることになり、第１、第２のＰ型ベース領域３ａ、３ｂに過剰キャリアが発生する。そのため、この過剰キャリアにより、第１、第２のＰ型ベース領域３ａ、３ｂが活性化され、その結果、Ｎ型エミッタ領域１、第１、第２のＰ型ベース領域３ａ、３ｂ間のＰＮ接合付近の空乏層がなくなり、このＰＮ接合を介して電流が流れることになる。すなわち、アノード電極７からカソード電極５に主電流が流れることになり、オン状態になる。
次に、第１図、第２図に示した半導体装置のターンオフ動作を説明する。ターンオフ動作は、ターンオン状態においてアノード電極７からカソード電極５に流れている主電流を遮断し、この半導体装置を非活性化状態にする動作である。
まず、アノード電極７からカソード電極５に主電流が流れている状態で、制御電極９に負の電圧を印可することにより、第１のＰ型ベース領域３ａ、第２のＰ型ベース領域３ｂ間にチャネルを形成し、第１のＰ型ベース領域３ａ、第２のＰ型ベース領域３ｂ間を導通状態にする。
この状態下で、カソード電極５からゲート電極６に電流が転流されるように、カソード電極５の電位に対して、ゲート電極６の電位が負になるよう、ゲート電極６に負の電圧を印可する。このようにすることで、カソード電極５とゲート電極６間が逆バイアスされ、カソード電極５に流れていた主電流がゲート電極６に瞬時に転流される。このように、主電流をゲート電極６に転流させることにより、オン状態においてＰ型エミッタ領域２、Ｎ型ベース領域１、第１のＰ型ベース領域３ａ、Ｎ型エミッタ領域４を介して主電流が流れるサイリスタ動作から、Ｐ型エミッタ領域２、Ｎ型ベース領域１、第１、第２のＰ型ベース領域３ａ、３ｂを介して流れるトランジスタ動作に移行される。
ここで、このトランジスタ動作の移行後においても、上記制御電極９に負電圧を印加しておく。このように制御電極９に負電圧を印加させることにより、Ｎ型ベース領域中に存在する残留キャリアをチャネル領域に吸引することができ、このチャネル領域を介してゲート電極６からキャリアを吸引することができる。そのため、半導体素子中の残留キャリアをより速く消滅させることができる。以上のように、制御電極９の電圧を制御することにより、Ｎ型ベース領域１中に存在する残留キャリアの吸引を制御でき、上記半導体装置がトランジスタ状態に移行したときにおいても、ターンオフ動作を制御することができる。
次に、上記ターンオフ動作における、制御電極９による制御方法を詳細に説明する。上記説明では、トランジスタ動作時に単に制御電極９に負の電圧を印加するようにしているが、例えば、制御電極９に印加する印加電圧値が時間とともに小さくなるように制御させたり、あるいは、ゲート電極６における電圧値または電流値に応じて制御するようにすれば、さらに、効率的に残留キャリアの吸引が可能になる。
また、上記トランジスタ動作移行後の制御電極９の電圧印加のタイミングとして、カソード電極５からゲート電極６に流れる電流が最大値になる点を電圧印加のタイミングとすれば、主電流の転流後に無駄なく、半導体素子中の残留キャリアを消滅させることができるので、より効率よく素子中の残留キャリアを消滅させることができる。
第３図は上記第１、２図に示した本実施の形態の半導体装置におけるターンオフ時のアノード・カソード間電圧、及びアノード・カソード間電流を示す図である。なお、図において、縦軸は電流値（Ａ）、及び電圧値（Ｖ）を、横軸は時間（ｓｅｃ）を表すものとする。第３図に示すように、主電流がカソード電極５からゲート電極６に転流されると、アノード・カソード間に流れていた電流が急激に減少し、やがて流れなくなる。本実施の形態では、トランジスタ動作に移行後においても、制御電極９により、半導体素子内の残留キャリアを制御することが可能であるので、残留キャリアの消滅を速めることができる。そのため、第９図に示した従来の半導体装置のアノード・カソード間電流よりも、より急激に電流値を減少させることができ、さらに、従来の半導体装置で生じていたテール電流も生じなくすることができる。
また、第３図に示すように、主電流がゲート電極６に転流され、サイリスタ動作からトランジスタ動作に移行すると、それに伴い、第１、第２のＰ型ベース領域３ａ、３ｂとＮ型ベース領域１間のＰＮ接合部に空乏層が形成されていく。そして、アノード・カソード間の電圧値は、この空乏層の広がりにしたがって増加していき、やがて、アノード・カソード間の電圧が所定電圧値に収束していく。本実施の形態では、トランジスタ動作に移行後においても、制御電極９により、半導体素子内の残留キャリアを制御することが可能であるので、残留キャリアの消滅を速めることができる。そのため、空乏層の形成が速められ、アノード・カソード間電圧を第９図に示した従来の半導体装置のアノード・カソード間電圧よりも、より速く所定電圧値にすることができる。
このように、本実施の形態では、所定距離離れて形成された第１のＰ型ベース領域と第２のＰ型ベース領域間にチャネル形成可能な絶縁膜及び制御電極を設けるようにしているので、ターンオフ時にカソード電極５に流れていた電流を瞬時にゲート電極に転流させ、その後のトランジスタ動作時になっても、制御電極の印加電圧を制御することにより、ターンオフ動作制御をすることが可能となる。したがって、ターンオフ損失が小さく、かつターンオフ速度の速い、高精度な制御が可能となる。
さらに、ターンオフ時にカソード電極に流れていた電流をゲート電極に転流させ、このゲート電流が最大値になった後に、制御電極の印加電圧を制御するようにしているので、転流後効率よく残留キャリアを消滅させることが可能である。
実施の形態２．
次に、本発明の実施の形態２に係る半導体装置について、第４図を用いて説明する。
第４図は本発明の実施の形態２に係る半導体装置の構成を示す断面図である。なお、第４図は第２図に示したＡＡ断面での断面図である。第４図で使用した符号のうち、第１図、第２図で使用した符号と同様のものは、説明を省略する。第４図において第１図と異なるところは、絶縁膜８の形成位置が異なっている点である、すなわち、本実施の形態２の半導体装置では、第１図に示したチャネル形成のための絶縁膜８、及び制御電極９が第１のＰ型ベース領域３ａ、第２のＰ型ベース領域３ｂ間に設けられるようにしている。つまり、制御電極の絶縁膜側の面が第１、第２のＰ型ベース領域３ａ、３ｂの表面よりも低くなるように形成されている。
図において、１０は第１、及び第２のＰ型ベース領域３ａ、３ｂ間をチャネルにより電気的接続可能にするために設けられた例えば酸化膜等からなる絶縁膜で、この絶縁膜１０の底部が第１のＰ型ベース領域３ａ、第２のＰ型ベース領域３ｂ間に形成されるように設けられている。１１は絶縁膜１０を介して電圧を印加するための制御電極で、絶縁膜１０の凹部内から延在して形成されている。すなわち、この制御電極１１の絶縁膜１０側の面が第１、第２のＰ型ベース領域３ａ、３ｂの表面よりも低くなるように形成されている。
このように制御電極１１が絶縁膜１０の凹部内部から延在するように形成し、絶縁膜１０を介して制御電極１１の絶縁膜側の面が第１、第２のＰ型ベース領域３ａ、３ｂの表面よりも低くなるように形成することによって、上記第１図に示した半導体装置と同様の作用効果を奏するとともに、さらに、Ｎ型ベース領域１における、より深い（よりアノード電極７側にある）位置にまで電圧を印加することが可能となり、より深い（よりアノード電極７側にある）位置にある残留キャリアを吸引することができる。そのため、より多くの残留キャリアの制御が可能になり、より精密な制御が可能になるとともに、より高速なターンオフ動作が可能になる。
なお、第４図に示した絶縁膜では、その断面形状を凹状のものにしているが、これは特に限定するものではなく、他の形状のものを用いてもよい。
実施の形態３．
第５図は本発明の実施の形態３に係る半導体装置の構成を示す断面図である。第６図は本発明の実施の形態３に係る半導体装置のカソード側からみた上面図である。なお、第５図は第６図に示したＡＡ断面での断面図である。
第５、第６図で使用した符号のうち、第１、第２図で使用した符号と同様のものは、説明を省略する。第５、第６図において第１、第２図と異なるところは、第１のＰ型ベース領域３ａと第２のＰ型ベース領域３ｂの形成位置が異なっている点である。すなわち、本実施の形態３の半導体装置では、第１のＰ型ベース領域３ａがＮ型ベース領域１の他方の面の中心部位に円状になるように形成され、第２のベース領域３ｂが第１のベース領域３ａを所定間隔離れて取り囲むように形成している。
図において、３ａはＮ型ベース領域１の他方の面に設けられたＰ型半導体よりなる第１のＰ型ベース領域、３ｂはＮ型ベース領域１の他方の面に第１のＰ型ベース領域３ａと所定距離離れるように設けられた第２のＰ型ベース領域で、第１のＰ型ベース領域３ａはＮ型ベース領域１の他方の面の中心部位に円状になるように形成され、第２のＰ型ベース領域３ｂが第１のＰ型ベース領域３ａを所定間隔離れて取り囲むように形成される。４は第１のＰ型ベース領域３ａ上に設けられたＮ型半導体よりなるＮ型エミッタ領域、５はこのＮ型エミッタ領域４上に設けられたカソード電極、６は第２のＰ型ベース領域３ｂ上に設けられたゲート電極である。その他は、実施の形態１の第１、第２図と同様であるので、説明は省略する。
第６図に示すように、半導体装置における中心部位に円状のカソード電極５が形成され、このカソード電極５を取り囲むように円環状の絶縁膜１０上に設けられた円環状の制御電極１１が形成されている。そして、さらに、この絶縁膜１０を取り囲むように円環状のゲート電極６が形成されている。
次に、第５、第６図に示した半導体装置の動作について説明する。この半導体装置は、第１、第２図に示した半導体装置と、第１のＰ型ベース領域３ａ、第２のＰ型ベース領域３ｂの形成位置が異なるだけであるので、その動作に関しても、実施の形態１の第１、第２図に示した半導体装置の動作と同様の動作をする。
このように、本実施の形態では、所定距離離れて形成された第１のＰ型ベース領域と第２のＰ型ベース領域間にチャネルを形成可能な絶縁膜及び制御電極を設けるようにしているので、ターンオフ時にカソード電極に流れていた電流を瞬時にゲート電極に転流させ、その後のトランジスタ動作時になっても、制御電極の印加電圧を制御することにより、ターンオフ動作制御をすることが可能となる。したがって、ターンオフ損失が小さく、かつターンオフ速度の速い、高精度な制御が可能となる、
また、上記各実施の形態では、Ｎ型半導体の基板をＮ型ベース領域とし、この基板の一方の面にＰ型エミッタ領域、Ｐ型ベース領域を設け、このＰ型ベース領域上にＮ型エミッタ領域を形成するようにしてるが、これとは逆に、Ｐ型半導体基板を用いて、Ｐ型半導体の基板をＰ型ベース領域とし、この基板の一方の面にＮ型エミッタ領域、Ｎ型ベース領域を設け、このＮ型ベース領域上にＰ型エミッタ領域を形成するようにしてよい。
産業上の利用可能性
以上のように、本発明にかかる半導体装置は、例えばＧＣＴ素子等のように、スナバ回路を付加せずともＤＣ３０００Ｖの動作電圧で最大遮断電流４０００Ａを実現可能な高耐圧及び大電流で使用可能な大電力用の半導体装置に用いるのに適している。
この発明は、４層構造（ＰＮＰＮ構造）を有するゲート転流型ターンオフサイリスタ（ＧＣＴ）等の半導体装置に関するものである。
背景技術
大電力用の半導体装置は、高耐圧化及び大電流化が進み、例えばゲート転流型ターンオフサイリスタにおいては、スナバ回路を付加せずともＤＣ３０００Ｖの動作電圧で最大遮断電流４０００Ａを実現することが可能になっている。
このゲート転流型ターンオフサイリスタ素子（以下、ＧＣＴ素子と呼ぶ）のターンオフ動作は、ゲート電極に負の電圧を印加することにより、アノードからＧＣＴ素子を介してカソードに流れている主電流の全てを瞬時にゲート電極を介してゲート回路に転流し、ゲート・カソード間のＰＮ接合に空乏層が速やかに形成されるようにすることで、カソードからの電子の注入がなくなるようにさせている。
そして、このようにしてカソードからの電子の注入がなくなると、アノード・カソード間のＰＮＰＮ構造のサイリスタ動作からアノード・ゲート間のＰＮＰ構造のトランジスタ動作に移行し、擬似的にＰＮＰトランジスタのエミッタとベース間にバイアスなし状況が作られる。そのため、バイアスなしのトランジスタ動作と同様にターンオフ動作させることができる。
第７図は例えば従来のＧＣＴ素子の構成を示す断面図である。第８図は第７図に示したＧＣＴ素子をカソード側からみた上面図ある。なお、第７図は第８図のＡＡ断面での断面図である。図において、１０１はＮ型半導体からなる半導体基板のＮ型ベース領域、１０２はＮ型ベース領域１０１の一方の主面上に形成されたＰ型半導体からなるＰ型エミッタ領域、１０３はＮ型ベース領域１０１の他方の主面上に形成されたＰ型半導体からなるＰ型ベース領域、１０４はＰ型ベース領域１０３上部に選択的に形成されたＮ型半導体からなるＮ型エミッタ領域である。
１０５はＮ型エミッタ領域１０４上に形成されたカソード電極、１０６ａはＰ型ベース領域１０３におけるＮ型エミッタ領域１０４に取り囲まれた部位上に形成されたゲート電極、１０６ｂはＮ型ニミッタ領域１０４を取り囲むようにＰ型ベース領域１０３の縁部近傍部位に形成されたゲート電極、１０７はＰ型エミッタ領域１０２上に形成されたアノード電極である。
次に、第７図、第８図に示したＧＣＴ素子のターンオフ動作を説明する。オン状態においては、アノード電極１０７からＧＣＴ素子を介してカソード電極１０５に主電流が流れているが、このオン状態からオフ状態に切り換えるには、まずゲート電極１０６ａ、ｂの電位がカソード電極１０５の電位より低くなるように、ゲート電極１０６ａ、ｂに負電圧を印可する。このことにより、カソード電極１０５に流れていた主電流の全てがゲート電極１０６ａ、ｂに転流される。それに加えて、ゲート・カソード間のＰＮ接合に逆バイアスが形成されることより、ゲート・カソード間のＰＮ接合に速やかに空乏層が形成されることになる。そのため、このＰＮ接合を介したカソード電極１０５からの電子の注入がなくなる。
このように、カソード電極１０５からの電子の注入がなくなると、今までＰ型エミッタ領域１０２、Ｎ型ベース領域１０１、Ｐ型ベース領域１０３、Ｎ型エミッタ領域１０４を介して電流が流れるアノード・カソード間のＰＮＰＮ構造のサイリスタ動作からＰ型エミッタ領域１０２、Ｎ型ベース領域１０１、Ｐ型ベース領域１０３を介して電流が流れるアノード・ゲート間のＰＮＰトランジスタ動作に移行される。このとき、Ｎ型ベース領域１０１とＰ型ベース領域１０３間にはバイアス電圧が印加されていないので、Ｎ型ベース領域１０３中におけるキャリアの消滅は外部から制御されることなく、時間の経過とともに、再結合等により消滅していき、ターンオフ状態が終了する。
第９図は第７図、第８図に示した従来の半導体装置のアノード・カソード間電圧、及びアノード・カソード間電流を示す図である。図において、縦軸は電流値（Ａ）、及び電圧値（Ｖ）を、横軸は時間（ｓｅｃ）を表すものとする。第９図に示すように、主電流がカソード電極１０５からゲート電極１０６ａ、ｂに転流されると、アノード・カソード間に流れていた電流が急激に減少し、やがて電流が流れなくなる。
また、第９図に示すように、主電流がカソード電極１０５からゲート電極１０６ａ、ｂに転流され、サイリスタ動作からトランジスタ動作に移行すると、それに伴い、Ｐ型ベース領域１０３とＮ型ベース領域１０１間のＰＮ接合部に空乏層が形成されていき、アノード・カソード間の電圧値はこの空乏層の広がりにしたがって増加していく。そして、やがてアノード・カソード間の電圧が所定電圧値に集束する。
また、第７図、第８図に示した従来の半導体装置のように、Ｎ型エミッタ領域がＰ型ベース領域に埋め込まれるように形成されたものでなく、Ｎ型エミッタ領域がＰ型ベース領域の表面上に形成されたような半導体装置では、高速なスイッチ動作をさせた場合に、ゲート電極とカソード電極との間のＰ型ベース領域に電流が局所集中するため、素子破壊が生じる可能性がある。そこで、ゲート電極とカソード電極間にＰ-領域を設けるとともに、このＰ-領域上に酸化膜で覆われた補助ゲート電極を設け、スイッチ動作時には、この補助ゲート電極によりＰ-領域のキャリア粒子密度を希薄にし、制御電流を流れにくくすることにより、Ｐ型ベース領域に電流が局所集中するのを防止するサイリスタが特開平７−２２６０８号公報に記載されている。
また、制御ゲート付きＰＮＰＮサイリスタにおけるターンオフ時のゲート駆動電流を小さくするために、Ｎ型ベース領域上に互いに所定距離離れて形成されたＰ型ベース領域とＰ型コレクタ領域を設け、このＰ型ベース領域上にＮ型エミッタ領域及び第１カソード電極を設けるとともに、上記Ｐ型コレクタ領域上に第２カソード電極を設け、さらに、第１カソード電極と第２カソード電極間に酸化膜で覆われたゲート電極を新たに設け、ターンオフ時には、ゲート電極に電圧を印加しＰ型ベース領域とＰ型コレクタ領域をチャネルで接続して、アノード・カソード間に流れていた主電流をターンオフ状態に移行させるサイリスタが特開平５−１１００６８号公報に開示されている。
しかしながら、従来の半導体装置は以上のように構成されているので、以下のような問題があった。
従来の半導体装置では、ターンオフ動作において、カソード電極に流れていた主電流をゲート電極に転流させ、サイリスタ動作からトランジスタ動作に移行させると、このトランジスタ動作時においては、このトランジスタにおけるエミッタとベース間にバイアスがかけられていないので、このトランジスタ動作時における半導体装置内の残留キャリアの制御をすることができず、そのため、トランジスタ状態に移行後、ターンオフ動作が完了するまでの間外部回路側から半導体装置を制御することができないという問題点があった。
さらに、トランジスタ状態に移行後のターンオフのスピード（主電流の減少率）は、半導体装置内部の残留キャリアの再結合等による消滅スピードで決まるため、高速にターンオフ動作をさせることができないという問題点があった。
このように、トランジスタ動作時において、アノード・カソード間に電流が流れている時間が長くなり、ターンオフ損失が大きくなる。
また、特開平５−１１００６８号公報に開示されている従来の半導体装置では、第１カソード電極と第２カソード電極とは常に同電圧が印加されていることになるので、ターンオフ時に、チャネルが形成されＰ型ベース領域とＰ型コンクタ領域とが電気的に接続されても、第２カソード電極の電位を第１カソード電極の電位より低くするように負電圧を印加することができず、第１カソード電極に流れている主電流を効率よく第２カソード電極に転流させることができず、ターンオフ時間を高速にすることができないという問題点があった。
本発明は上記のような従来の半導体装置の問題点を解決するためになされたもので、ターンオフ動作において、カソード電極に流れていた主電流がゲート電極に転流された後のトランジスタ動作に移行後においても、ターンオフ動作を制御できる半導体装置及びその駆動方法を提供することを目的としている。
さらに、本発明は、上記トランジスタ動作に移行後に、半導体装置の内部キャリアの消滅速度を制御できる半導体装置及びその駆動方法を提供することを目的としている。
発明の開示
本発明に係る半導体装置は、第１の電極と、前記第１の電極上に設けられた第１導電型の第１の領域と、前記第１の領域上に設けられた第２導電型の第２の領域と、前記第２の領域上にチャネル領域形成可能に互いに所定距離離れて前記第２の領域上に設けられた第１導電型の第３の領域及び第４の領域（第３または第４の領域の一方が他力を取り囲むように形成されている）と、前記第３の領域上に設けられた第２導電型の第５の領域と、前記第５の領域上に設けられた第２の電極と、前記第４の領域上に接触して設けられたゲート電極と、前記第２の領域上における前記第３及び第４の領域間の離間領域上に絶縁膜を介して前記チャネル領域を制御するよう設けられた制御電極とを備えるようにしたものである。そのため、ターンオフ時に制御電極に電圧を印加してチャネルを形成して第３領域と第４の領域とを電気的に接続し、さらに、ゲート電極に電圧を印加することで、第１の電極、第２の電極間に流れていた主電流が第１の電極、ゲート電極間に流れるように主電流を転流させることができ、それに加えて、この電流転流後においても、制御電極に電圧を印加してチャネル領域を形成するとともに、前記制御電極の電圧印加により、第２の領域の残留キャリアをチャネル側に吸引することが可能となり、トランジスタ動作移行後においても半導体装置内の残留キャリアを制御することが可能になる。
さらに、制御電極の絶縁膜側の面が第３及び第４の領域の表面よりも低くなるようにしてもよい。この場合には、制御電極の絶縁膜側の面が第３及び第４の領域の表面上に形成されているものに比し、制御電極により、より第２の領域深くの残留キャリアを吸引させることが可能となり、より効果的に第２の領域の残留キャリアを吸引させることができる。
また、本発明に係る半導体装置の駆動方法は、上記半導体装置の駆動方法であって、前記半導体装置における第１、第２の電極間に電流が流れている前記半導体装置のオン状態時に、制御電極に電圧を印加することによりチャネル領域を形成して第３の領域と第４の領域とを電気的に接続し、さらに、ゲート電極に電圧を印加して前記第１、第２の電極間に流れていた電流が前記第１の電極、ゲート電極間に流れるようにする電流転流工程と、前記電流転流工程後に前記制御電極に電圧を印加することにより、チャネル領域を形成し前記第３の領域と前記第４の領域とを電気的に接続するとともに前記半導体装置内の残留キャリアを前記ゲート電極から吸引するキャリア吸引工程とを含んでいる。そのため、電流転流工程時に、第１、第２の電極間に流れていた主電流を瞬時に第１の電極、ゲート電極間に流れるよう転流させることができ、さらに、電流転流工程後のトランジスタ動作になっても、制御電極の電圧印加により、半導体装置内の残留キャリアをゲート電極から吸引することが可能になるので、トランジスタ動作時においてもターンオフ動作を制御することが可能となる。したがって、ターンオフ損失が小さくできるとともに、ターンオフ速度をより速くすることができる。
さらに、キャリア吸引過程において制御電極に印可する電圧を制御するようにしてもよい。この場合には、半導体装置内の残留キャリアの状況に応じた制御が可能となり、ターンオフ損失の小さいターンオフが可能となる。
さらに、キャリア吸引工程は、ゲート電極に流れる電流が最大になった後に、制御電極に印加する電圧を制御するようにしてもよい。この場合には、トランジスタ動作に移行後、すぐに、半導体装置内の残留キャリアの吸引が可能となり、ターンオフ損失の小さいターンオフが可能となる。
【図面の簡単な説明】
第１図は本発明の実施の形態１の半導体装置を示す断面図である。
第２図は本発明の実施の形態１の半導体装置を示す上面図である。
第３図は本発明の実施の形態１の半導体装置のターンオフ動作時における電流／電圧値を示す図である。
第４図は本発明の実施の形態２の半導体装置を示す断面図である。
第５図は本発明の実施の形態３の半導体装置を示す断面図である。
第６図は本発明の実施の形態３の半導体装置を示す上面図である。
第７図は従来の半導体装置を示す断面図である。
第８図は従来の半導体装置を示す上面図である。
第９図は従来の半導体装置のターンオフ動作時における電流／電圧値を示す図である。
発明を実施するための最良の形態
本発明をより詳細に説述するために、添付の図面に従ってこれを説明する。尚、本発明は例えば４層構造（ＰＮＰＮ構造）を有するゲート転流型ターンオフサイリスタ（ＧＣＴ）等の半導体装置に関するものである。
実施の形態１．
第１図は本発明の実施の形態１に係る半導体装置の構成を示す断面図である。第２図は本発明の実施の形態１に係る半導体装置のカソード側からみた上面図ある。なお、第１図は第２図に示したＡＡ断面での断面図である。
第１図、第２図において、１はＮ型の半導体基板よりなるＮ型ベース領域（第２の領域）、２はＮ型ベース領域１の一方の面に設けられたＰ型半導体よりなるＰ型エミッタ領域（第１の領域）、３ａはＮ型ベース領域１の他方の面に設けられたＰ型半導体よりなる第１のＰ型ベース領域（第３の領域）、３ｂはＮ型ベース領域１の他方の面に第１のＰ型ベース領域３ａと所定距離離れるように設けられた第２のＰ型ベース領域（第４の領域）で、第２のＰ型ベース領域３ｂはＮ型ベース領域１の他方の面の中心部位に円状になるように形成され、第１のＰ型ベース領域３ａが第２のＰ型ベース領域３ｂを所定間隔離れて取り囲むように形成されている。４は第１のＰ型ベース領域３ａ上に設けられた円環状のＮ型半導体よりなるＮ型エミッタ領域（第５の領域）である。
５はＮ型エミッタ領域４上に設けられた例えばアルミニウム等の金属から形成されたカソード電極（第２の電極）、６は第２のＰ型ベース領域３ｂ上に設けられた例えばアルミニウム等の金属から形成されたゲート電極、７はＰ型エミッタ領域２上に設けられた例えばアルミニウム等の金属から形成されたアノード電極（第１の電極）である。
８はＮ型ベース領域１上における第１、及び第２のＰ型ベース領域３ａ、３ｂ間の離間領域上に設けられた例えば酸化膜等からなる絶縁膜、９は絶縁膜８を介してチャネル形成領域のチャネルの制御、及びトランジスタ動作時の残留キャリアの吸引を可能にするための電圧を印加するための例えばアルミニウム等の金属で形成された制御電極である。
第２図に示すように、半導体装置における中心部位に円状のゲート電極６が形成され、このゲート電極６を取り囲むように再環状の絶縁膜８上に設けられた円環状の制御電極９が形成されている。そして、さらに、この絶縁膜８を取り囲むように円環状のカソード電極５が形成されている。
次に、第１図、第２図に示した半導体装置の動作について説明する。
はじめに、第１図、第２図に示した半導体装置のターンオン動作を説明する。上記半導体装置をオン状態にするには、第１図に示した半導体装置において、カソード電極５の電位に対してアノード電極７の電位が正になるようにアノード電極７、カソード電極５間に電圧を印可する。
その後、制御電極９に負の電圧を印加することにより、絶縁膜８を介してチャネル形成領域（第１のＰ型ベース領域３ａ、第２のＰ型ベース領域３ｂ間のＮ型ベース領域１）に負電圧が印加されるようにし、このチャネル形成領域にチャネルを形成する。このようにチャネルが形成されると、第１のＰ型ベース領域３ａ及び第２のＰ型ベース領域３ｂ間が電気的に接続されることになる。
この状態では、Ｎ型ベース領域１、第１、及び第２のＰ型ベース領域３ａ、３ｂ間のＰＮ接合に、逆バイアスがかかっていることになるので、アノード電極７、カソード電極５間には電流が流れない。
しかし、この状態で、第２のＰ型ベース領域３ｂ（第１のＰ型ベース領域３ａ）の電位がＮ型エミッタ領域４の電位より高くなるように、ゲート電極６に正の電圧を印加すると、Ｎ型エミッタ領域４と第１、第２のＰ型ベース領域３ａ、３ｂが順バイアスされることになり、第１、第２のＰ型ベース領域３ａ、３ｂに過剰キャリアが発生する。そのため、この過剰キャリアにより、第１、第２のＰ型ベース領域３ａ、３ｂが活性化され、その結果、Ｎ型エミッタ領域１、第１、第２のＰ型ベース領域３ａ、３ｂ間のＰＮ接合付近の空乏層がなくなり、このＰＮ接合を介して電流が流れることになる。すなわち、アノード電極７からカソード電極５に主電流が流れることになり、オン状態になる。
次に、第１図、第２図に示した半導体装置のターンオフ動作を説明する。ターンオフ動作は、ターンオン状態においてアノード電極７からカソード電極５に流れている主電流を遮断し、この半導体装置を非活性化状態にする動作である。
まず、アノード電極７からカソード電極５に主電流が流れている状態で、制御電極９に負の電圧を印可することにより、第１のＰ型ベース領域３ａ、第２のＰ型ベース領域３ｂ間にチャネルを形成し、第１のＰ型ベース領域３ａ、第２のＰ型ベース領域３ｂ間を導通状態にする。
この状態下で、カソード電極５からゲート電極６に電流が転流されるように、カソード電極５の電位に対して、ゲート電極６の電位が負になるよう、ゲート電極６に負の電圧を印可する。このようにすることで、カソード電極５とゲート電極６間が逆バイアスされ、カソード電極５に流れていた主電流がゲート電極６に瞬時に転流される。このように、主電流をゲート電極６に転流させることにより、オン状態においてＰ型エミッタ領域２、Ｎ型ベース領域１、第１のＰ型ベース領域３ａ、Ｎ型エミッタ領域４を介して主電流が流れるサイリスタ動作から、Ｐ型エミッタ領域２、Ｎ型ベース領域１、第１、第２のＰ型ベース領域３ａ、３ｂを介して流れるトランジスタ動作に移行される。
ここで、このトランジスタ動作の移行後においても、上記制御電極９に負電圧を印加しておく。このように制御電極９に負電圧を印加させることにより、Ｎ型ベース領域中に存在する残留キャリアをチャネル領域に吸引することができ、このチャネル領域を介してゲート電極６からキャリアを吸引することができる。そのため、半導体素子中の残留キャリアをより速く消滅させることができる。以上のように、制御電極９の電圧を制御することにより、Ｎ型ベース領域１中に存在する残留キャリアの吸引を制御でき、上記半導体装置がトランジスタ状態に移行したときにおいても、ターンオフ動作を制御することができる。
次に、上記ターンオフ動作における、制御電極９による制御方法を詳細に説明する。上記説明では、トランジスタ動作時に単に制御電極９に負の電圧を印加するようにしているが、例えば、制御電極９に印加する印加電圧値が時間とともに小さくなるように制御させたり、あるいは、ゲート電極６における電圧値または電流値に応じて制御するようにすれば、さらに、効率的に残留キャリアの吸引が可能になる。
また、上記トランジスタ動作移行後の制御電極９の電圧印加のタイミングとして、カソード電極５からゲート電極６に流れる電流が最大値になる点を電圧印加のタイミングとすれば、主電流の転流後に無駄なく、半導体素子中の残留キャリアを消滅させることができるので、より効率よく素子中の残留キャリアを消滅させることができる。
第３図は上記第１、２図に示した本実施の形態の半導体装置におけるターンオフ時のアノード・カソード間電圧、及びアノード・カソード間電流を示す図である。なお、図において、縦軸は電流値（Ａ）、及び電圧値（Ｖ）を、横軸は時間（ｓｅｃ）を表すものとする。第３図に示すように、主電流がカソード電極５からゲート電極６に転流されると、アノード・カソード間に流れていた電流が急激に減少し、やがて流れなくなる。本実施の形態では、トランジスタ動作に移行後においても、制御電極９により、半導体素子内の残留キャリアを制御することが可能であるので、残留キャリアの消滅を速めることができる。そのため、第９図に示した従来の半導体装置のアノード・カソード間電流よりも、より急激に電流値を減少させることができ、さらに、従来の半導体装置で生じていたテール電流も生じなくすることができる。
また、第３図に示すように、主電流がゲート電極６に転流され、サイリスタ動作からトランジスタ動作に移行すると、それに伴い、第１、第２のＰ型ベース領域３ａ、３ｂとＮ型ベース領域１間のＰＮ接合部に空乏層が形成されていく。そして、アノード・カソード間の電圧値は、この空乏層の広がりにしたがって増加していき、やがて、アノード・カソード間の電圧が所定電圧値に収束していく。本実施の形態では、トランジスタ動作に移行後においても、制御電極９により、半導体素子内の残留キャリアを制御することが可能であるので、残留キャリアの消滅を速めることができる。そのため、空乏層の形成が速められ、アノード・カソード間電圧を第９図に示した従来の半導体装置のアノード・カソード間電圧よりも、より速く所定電圧値にすることができる。
このように、本実施の形態では、所定距離離れて形成された第１のＰ型ベース領域と第２のＰ型ベース領域間にチャネル形成可能な絶縁膜及び制御電極を設けるようにしているので、ターンオフ時にカソード電極５に流れていた電流を瞬時にゲート電極に転流させ、その後のトランジスタ動作時になっても、制御電極の印加電圧を制御することにより、ターンオフ動作制御をすることが可能となる。したがって、ターンオフ損失が小さく、かつターンオフ速度の速い、高精度な制御が可能となる。
さらに、ターンオフ時にカソード電極に流れていた電流をゲート電極に転流させ、このゲート電流が最大値になった後に、制御電極の印加電圧を制御するようにしているので、転流後効率よく残留キャリアを消滅させることが可能である。
実施の形態２．
次に、本発明の実施の形態２に係る半導体装置について、第４図を用いて説明する。
第４図は本発明の実施の形態２に係る半導体装置の構成を示す断面図である。なお、第４図は第２図に示したＡＡ断面での断面図である。第４図で使用した符号のうち、第１図、第２図で使用した符号と同様のものは、説明を省略する。第４図において第１図と異なるところは、絶縁膜８の形成位置が異なっている点である、すなわち、本実施の形態２の半導体装置では、第１図に示したチャネル形成のための絶縁膜８、及び制御電極９が第１のＰ型ベース領域３ａ、第２のＰ型ベース領域３ｂ間に設けられるようにしている。つまり、制御電極の絶縁膜側の面が第１、第２のＰ型ベース領域３ａ、３ｂの表面よりも低くなるように形成されている。
図において、１０は第１、及び第２のＰ型ベース領域３ａ、３ｂ間をチャネルにより電気的接続可能にするために設けられた例えば酸化膜等からなる絶縁膜で、この絶縁膜１０の底部が第１のＰ型ベース領域３ａ、第２のＰ型ベース領域３ｂ間に形成されるように設けられている。１１は絶縁膜１０を介して電圧を印加するための制御電極で、絶縁膜１０の凹部内から延在して形成されている。すなわち、この制御電極１１の絶縁膜１０側の面が第１、第２のＰ型ベース領域３ａ、３ｂの表面よりも低くなるように形成されている。
このように制御電極１１が絶縁膜１０の凹部内部から延在するように形成し、絶縁膜１０を介して制御電極１１の絶縁膜側の面が第１、第２のＰ型ベース領域３ａ、３ｂの表面よりも低くなるように形成することによって、上記第１図に示した半導体装置と同様の作用効果を奏するとともに、さらに、Ｎ型ベース領域１における、より深い（よりアノード電極７側にある）位置にまで電圧を印加することが可能となり、より深い（よりアノード電極７側にある）位置にある残留キャリアを吸引することができる。そのため、より多くの残留キャリアの制御が可能になり、より精密な制御が可能になるとともに、より高速なターンオフ動作が可能になる。
なお、第４図に示した絶縁膜では、その断面形状を凹状のものにしているが、これは特に限定するものではなく、他の形状のものを用いてもよい。
実施の形態３．
第５図は本発明の実施の形態３に係る半導体装置の構成を示す断面図である。第６図は本発明の実施の形態３に係る半導体装置のカソード側からみた上面図である。なお、第５図は第６図に示したＡＡ断面での断面図である。
第５、第６図で使用した符号のうち、第１、第２図で使用した符号と同様のものは、説明を省略する。第５、第６図において第１、第２図と異なるところは、第１のＰ型ベース領域３ａと第２のＰ型ベース領域３ｂの形成位置が異なっている点である。すなわち、本実施の形態３の半導体装置では、第１のＰ型ベース領域３ａがＮ型ベース領域１の他方の面の中心部位に円状になるように形成され、第２のベース領域３ｂが第１のベース領域３ａを所定間隔離れて取り囲むように形成している。
図において、３ａはＮ型ベース領域１の他方の面に設けられたＰ型半導体よりなる第１のＰ型ベース領域、３ｂはＮ型ベース領域１の他方の面に第１のＰ型ベース領域３ａと所定距離離れるように設けられた第２のＰ型ベース領域で、第１のＰ型ベース領域３ａはＮ型ベース領域１の他方の面の中心部位に円状になるように形成され、第２のＰ型ベース領域３ｂが第１のＰ型ベース領域３ａを所定間隔離れて取り囲むように形成される。４は第１のＰ型ベース領域３ａ上に設けられたＮ型半導体よりなるＮ型エミッタ領域、５はこのＮ型エミッタ領域４上に設けられたカソード電極、６は第２のＰ型ベース領域３ｂ上に設けられたゲート電極である。その他は、実施の形態１の第１、第２図と同様であるので、説明は省略する。
第６図に示すように、半導体装置における中心部位に円状のカソード電極５が形成され、このカソード電極５を取り囲むように円環状の絶縁膜１０上に設けられた円環状の制御電極１１が形成されている。そして、さらに、この絶縁膜１０を取り囲むように円環状のゲート電極６が形成されている。
次に、第５、第６図に示した半導体装置の動作について説明する。この半導体装置は、第１、第２図に示した半導体装置と、第１のＰ型ベース領域３ａ、第２のＰ型ベース領域３ｂの形成位置が異なるだけであるので、その動作に関しても、実施の形態１の第１、第２図に示した半導体装置の動作と同様の動作をする。
このように、本実施の形態では、所定距離離れて形成された第１のＰ型ベース領域と第２のＰ型ベース領域間にチャネルを形成可能な絶縁膜及び制御電極を設けるようにしているので、ターンオフ時にカソード電極に流れていた電流を瞬時にゲート電極に転流させ、その後のトランジスタ動作時になっても、制御電極の印加電圧を制御することにより、ターンオフ動作制御をすることが可能となる。したがって、ターンオフ損失が小さく、かつターンオフ速度の速い、高精度な制御が可能となる、
また、上記各実施の形態では、Ｎ型半導体の基板をＮ型ベース領域とし、この基板の一方の面にＰ型エミッタ領域、Ｐ型ベース領域を設け、このＰ型ベース領域上にＮ型エミッタ領域を形成するようにしてるが、これとは逆に、Ｐ型半導体基板を用いて、Ｐ型半導体の基板をＰ型ベース領域とし、この基板の一方の面にＮ型エミッタ領域、Ｎ型ベース領域を設け、このＮ型ベース領域上にＰ型エミッタ領域を形成するようにしてよい。
産業上の利用可能性
以上のように、本発明にかかる半導体装置は、例えばＧＣＴ素子等のように、スナバ回路を付加せずともＤＣ３０００Ｖの動作電圧で最大遮断電流４０００Ａを実現可能な高耐圧及び大電流で使用可能な大電力用の半導体装置に用いるのに適している。
Claims (7)
- 第１の電極と、前記第１の電極上に設けられた第１導電型の第１の領域と、前記第１の領域上に設けられた第２導電型の第２の領域と、前記第２の領域上にチャネル領域形成可能に互いに所定距離離れて前記第２の領域上に設けられた第１導電型の第３の領域及び第４の領域と、前記第３の領域上に設けられた第２導電型の第５の領域と、前記第５の領域上に設けられた第２の電極と、前記第４の領域上に接触して設けられたゲート電極と、前記第２の領域上における前記第３及び第４の領域間の離間領域上に絶縁膜を介して前記チャネル領域を制御するよう設けられた制御電極とを備えた半導体装置。
- 第３の領域は第４の領域を取り囲むように形成されていることを特徴とする請求項１記載の半導体装置。
- 第４の領域は第３の領域を取り囲むように形成されていることを特徴とする請求項１記載の半導体装置。
- 制御電極の絶縁膜側の面が第３及び第４の領域の表面よりも低くなるようにすることを特徴とする請求項１記載の半導体装置。
- 第１の電極と、前記第１の電極上に設けられた第１導電型の第１の領域と、前記第１の領域上に設けられた第２導電型の第２の領域と、前記第２の領域上にチャネル領域形成可能に互いに所定距離離れて前記第２の領域上に設けられた第１導電型の第３の領域及び第４の領域と、前記第３の領域上に設けられた第２導電型の第５の領域と、前記第５の領域上に設けられた第２の電極と、前記第４の領域上に接触して設けられたゲート電極と、前記第２の領域上における前記第３及び第４の領域間の離間領域上に絶縁膜を介して前記チャネル領域を制御するよう設けられた制御電極とを備えた半導体装置の駆動方法であって、
前記第１、第２の電極間に電流が流れている前記半導体装置のオン状態時に、前記制御電極に電圧を印加することによりチャネル領域を形成して前記第３の領域と前記第４の領域とを電気的に接続し、さらに、前記ゲート電極に電圧を印加して前記第１、第２の電極間に流れていた電流が前記第１の電極、ゲート電極間に流れるようにする電流転流工程と、前記電流転流工程後に前記制御電極に電圧を印加することにより、チャネル領域を形成し前記第３の領域と前記第４の領域とを電気的に接続するとともに前記半導体装置内の残留キャリアを前記ゲート電極から吸引するキャリア吸引工程とを含んでいることを特徴とする半導体装置の駆動方法。 - キャリア吸引過程において制御電極に印可する電圧を制御することを特徴とする請求項５記載の半導体装置の駆動方法。
- キャリア吸引工程は、ゲート電極に流れる電流が最大になった後に、制御電極に印加する電圧を制御することを特徴とする請求項６記載の半導体装置の駆動方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP1998/004057 WO2000016405A1 (fr) | 1998-09-10 | 1998-09-10 | Dispositif semi-conducteur et procede de commande d'un tel dispositif |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP4188428B2 true JP4188428B2 (ja) | 2008-11-26 |
Family
ID=14208953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55392699A Expired - Fee Related JP4188428B2 (ja) | 1998-09-10 | 1998-09-10 | 半導体装置及びその駆動方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6521918B2 (ja) |
| EP (2) | EP1030374B1 (ja) |
| JP (1) | JP4188428B2 (ja) |
| DE (1) | DE69839570D1 (ja) |
| WO (1) | WO2000016405A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103594490A (zh) * | 2012-08-13 | 2014-02-19 | 无锡维赛半导体有限公司 | 晶闸管及晶闸管封装件 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| SE392783B (sv) * | 1975-06-19 | 1977-04-18 | Asea Ab | Halvledaranordning innefattande en tyristor och en felteffekttransistordel |
| FR2542148B1 (fr) * | 1983-03-01 | 1986-12-05 | Telemecanique Electrique | Circuit de commande d'un dispositif a semi-conducteur sensible du type thyristor ou triac, avec impedance d'assistance a l'auto-allumage et son application a la realisation d'un montage commutateur associant un thyristor sensible a un thyristor moins sensible |
| DE3521079A1 (de) * | 1984-06-12 | 1985-12-12 | Kabushiki Kaisha Toshiba, Kawasaki, Kanagawa | Rueckwaerts leitende vollsteuergate-thyristoranordnung |
| FR2566582B1 (fr) * | 1984-06-22 | 1987-02-20 | Silicium Semiconducteur Ssc | Dispositif bidirectionnel de protection declenche par avalanche |
| US5428228A (en) * | 1991-06-10 | 1995-06-27 | Kabushiki Kaisha Toshiba | Method of operating thyristor with insulated gates |
| US5475243A (en) * | 1991-07-02 | 1995-12-12 | Fuji Electric Co., Ltd. | Semiconductor device including an IGBT and a current-regenerative diode |
| JP3110101B2 (ja) * | 1991-09-27 | 2000-11-20 | 株式会社東芝 | 絶縁ゲート付ターンオフサイリスタ |
| JP2562854B2 (ja) * | 1991-10-15 | 1996-12-11 | 松下電工株式会社 | 制御ゲート付きｐｎｐｎサイリスタ |
| JP2793936B2 (ja) * | 1992-11-25 | 1998-09-03 | 松下電工株式会社 | 絶縁ゲート型サイリスタ |
| US5369291A (en) * | 1993-03-29 | 1994-11-29 | Sunpower Corporation | Voltage controlled thyristor |
| JPH0722608A (ja) * | 1993-06-17 | 1995-01-24 | Hitachi Ltd | サイリスタおよび電力制御用装置 |
| US5446295A (en) * | 1993-08-23 | 1995-08-29 | Siemens Components, Inc. | Silicon controlled rectifier with a variable base-shunt resistant |
| DE4402877C2 (de) * | 1994-02-01 | 1995-12-14 | Daimler Benz Ag | Durch MOS-Gate schaltbares Leistungshalbleiterbauelement |
| JP3481287B2 (ja) * | 1994-02-24 | 2003-12-22 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JPH07335858A (ja) * | 1994-06-08 | 1995-12-22 | Fuji Electric Co Ltd | 絶縁ゲートサイリスタおよびその制御方法 |
| JP3211604B2 (ja) * | 1995-02-03 | 2001-09-25 | 株式会社日立製作所 | 半導体装置 |
| US5777346A (en) * | 1996-01-16 | 1998-07-07 | Harris Corporation | Metal oxide semiconductor controlled thyristor with an on-field effect transistor in a trench |
| FR2750536B1 (fr) * | 1996-06-28 | 1998-12-18 | Sgs Thomson Microelectronics | Reseau de triacs a gachettes referencees par rapport a une electrode commune de face opposee |
| WO1998012756A1 (fr) * | 1996-09-19 | 1998-03-26 | Ngk Insulators, Ltd. | Dispositif a semi-conducteurs et procede de fabrication |
-
1998
- 1998-09-10 DE DE69839570T patent/DE69839570D1/de not_active Expired - Lifetime
- 1998-09-10 EP EP98941793A patent/EP1030374B1/en not_active Expired - Lifetime
- 1998-09-10 WO PCT/JP1998/004057 patent/WO2000016405A1/ja active IP Right Grant
- 1998-09-10 EP EP06018228A patent/EP1746660B1/en not_active Expired - Lifetime
- 1998-09-10 JP JP55392699A patent/JP4188428B2/ja not_active Expired - Fee Related
-
2000
- 2000-05-09 US US09/566,738 patent/US6521918B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1030374A4 (en) | 2006-01-04 |
| EP1746660A2 (en) | 2007-01-24 |
| EP1746660A3 (en) | 2010-12-01 |
| EP1030374A1 (en) | 2000-08-23 |
| US20020105006A1 (en) | 2002-08-08 |
| DE69839570D1 (de) | 2008-07-10 |
| EP1746660B1 (en) | 2012-06-13 |
| US6521918B2 (en) | 2003-02-18 |
| WO2000016405A1 (fr) | 2000-03-23 |
| EP1030374B1 (en) | 2008-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0854518A1 (en) | Trench insulated gate bipolar transistor | |
| JPH0582775A (ja) | Ｍｉｓｆｅｔ制御型サイリスタを有する半導体装置 | |
| JP5458595B2 (ja) | 半導体装置、スイッチング装置、及び、半導体装置の制御方法。 | |
| JPH10261791A (ja) | 半導体整流装置 | |
| EP0118007B1 (en) | Electrical circuit comprising a hybrid power switching semiconductor device including an scr structure | |
| US6137122A (en) | Latch-up controllable insulated gate bipolar transistor | |
| JP3424579B2 (ja) | 半導体装置 | |
| US4952990A (en) | Gate turn-off power semiconductor component | |
| JPH10504940A (ja) | 半導体素子 | |
| JP4188428B2 (ja) | 半導体装置及びその駆動方法 | |
| US11296076B2 (en) | Semiconductor device | |
| US11335787B2 (en) | Semiconductor device | |
| JPH0241182B2 (ja) | ||
| JP2001044415A (ja) | サイリスタを有する半導体装置及びその製造方法 | |
| US20150187869A1 (en) | Power semiconductor device | |
| KR100463028B1 (ko) | 베이스 저항제어 사이리스터 | |
| JP4407172B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JPH10335649A (ja) | 半導体装置およびその製造方法 | |
| JP2562854B2 (ja) | 制御ゲート付きｐｎｐｎサイリスタ | |
| KR100320676B1 (ko) | 사이리스터 소자 | |
| KR100336521B1 (ko) | 코너 게이트형 사이리스터 소자 | |
| JPH11135775A (ja) | 半導体装置 | |
| JP3353529B2 (ja) | 横型絶縁ゲートバイポーラトランジスタ | |
| JP2003158269A (ja) | 絶縁ゲートバイポーラトランジスタ | |
| KR0149779B1 (ko) | 턴-오프 전류능력이 향상된 수평형 모스 제어 다이리스터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050411 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080902 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080911 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110919 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120919 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130919 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |