JP4174205B2 - 非可逆回路素子及び通信装置 - Google Patents
非可逆回路素子及び通信装置 Download PDFInfo
- Publication number
- JP4174205B2 JP4174205B2 JP2001351947A JP2001351947A JP4174205B2 JP 4174205 B2 JP4174205 B2 JP 4174205B2 JP 2001351947 A JP2001351947 A JP 2001351947A JP 2001351947 A JP2001351947 A JP 2001351947A JP 4174205 B2 JP4174205 B2 JP 4174205B2
- Authority
- JP
- Japan
- Prior art keywords
- center electrode
- electrically connected
- balanced
- isolator
- matching capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/36—Isolators
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
Landscapes
- Non-Reversible Transmitting Devices (AREA)
- Transceivers (AREA)
Description
【発明の属する技術分野】
本発明は、非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータ等の非可逆回路素子及び通信装置に関する。
【0002】
【従来の技術】
図13は、従来の携帯電話1のRF部分の電気回路ブロック図である。図13において、2はアンテナ素子、3はデュプレクサ、4,6は送信側電力増幅器、5は送信側段間用帯域通過フィルタ、7は送信側ミキサ、8は受信側低ノイズ増幅器、9は受信側段間用帯域通過フィルタ、10は受信側ミキサ、11はアイソレータ、12は電圧制御発振器(VCO)、13はローカル用帯域通過フィルタである。
【0003】
一般に、電圧制御発振器12と送受信側ミキサ7,10との間にはアイソレータ11を配置し、電圧制御発振器12と送受信側ミキサ7,10とのアイソレーションを図り、送受信側ミキサから反射した信号が電圧制御発振器12に戻らないようにしている。非可逆回路素子のアイソレータ11は、電力を必要としないため電池が長持ちし、携帯電話1の待ち受け時間や通話時間を長くすることができるという利点を有している。アイソレータ11の代わりにバッファ増幅器が用いられることもある。
【0004】
【発明が解決しようとする課題】
ところで、近年の携帯電話の小型化及び低コスト化の要求に伴って、送信側ミキサ7及び受信側ミキサ10を取り込んだIC(平衡入出力回路)が増えてきた。しかしながら、従来のアイソレータ11の入出力ポートはいずれも不平衡型ポートである。従って、ミキサを取り込んだICの平衡型入出力ポートとアイソレータ11とを電気的に接続するためには、バラン等を用いてICの平行信号をシングルエンデッド信号に変換すること等が必要であった。このため、構成部品点数が多くなって接続箇所が増え、実装面積が大きくなったり、故障率が増加したりする等の問題があった。
【0005】
そこで、本発明の目的は、バラン等を介さないで平衡回路に接続することができる非可逆回路素子及び通信装置を提供することにある。
【0006】
【課題を解決するための手段及び作用】
前記目的を達成するため、本発明に係る非可逆回路素子は、
不平衡型入力ポートと、
一対の端子からなる平衡型出力ポートと、
フェライト、第1の中心電極及び第2の中心電極からなる中心電極組立体と、
前記フェライトに直流磁界を印加する永久磁石と、
前記中心電極組立体及び永久磁石を収容する金属ケースと、を備え、
前記第1の中心電極の一端はアースに電気的に接続され、他端は前記不平衡型入力ポートに電気的に接続されると共に、第1の整合用コンデンサを介してアースに電気的に接続され、
前記第2の中心電極の両端は、それぞれ前記平衡型出力ポートの一対の端子に電気的に接続されると共に、互いに第2の整合用コンデンサを介して電気的に接続され、
抵抗の一端は前記第1の整合用コンデンサ及び前記第1の中心電極の他端に電気的に接続され、抵抗の他端は前記第2の整合用コンデンサ及び前記第2の中心電極の一端部に電気的に接続されていること、
を特徴とする。
【0008】
以上の構成からなる非可逆回路素子は、バラン等を介さないで、平衡回路に接続可能である。
【0009】
また、本発明に係る通信装置は、前述の特徴を有する非可逆回路素子を備えることにより、高信頼性が得られる。
【0010】
【発明の実施の形態】
以下に、本発明に係る非可逆回路素子及び通信装置の実施の形態について添付の図面を参照して説明する。各実施形態では、非可逆回路素子として集中定数型アイソレータを例にして説明し、同一部品及び同一部分には同じ符号を付し、重複した説明は省略する。
【0011】
[第1実施形態、図1〜図3]
図1に示すように、アイソレータ21は、概略、回路基板22と、金属製下側ケース24と、中心電極組立体43と、金属製上側ケース28と、永久磁石29と、抵抗Rと、整合用コンデンサC1,C2等を備えている。
【0012】
中心電極組立体43は、矩形体のマイクロ波フェライト40と、絶縁体を被覆した2本の導線(銅線や銀線など)を交差角が略90度になるように交差させてフェライト40の表面に巻回してなる中心電極41,42とで構成されている。中心電極組立体43は、金属製下側ケース24の上面に接着剤にて固定される。そして、中心電極41,42のそれぞれの一端41a,42aが金属製下側ケース24にはんだ付け等の方法により接続され、接地される。
【0013】
回路基板22は、ガラスエポキシ基板やフェライト基板などの絶縁性基板上に不平衡型入力端子(=アンバランス入力端子)31、平衡型出力端子(=バランス出力端子=差動出力端子)32,33、アース端子34及び1/2波長線路35を形成したものである。不平衡型入力端子31は回路基板22の左辺に露出し、一対の平衡型出力端子32,33は右辺に露出している。アース端子34は回路基板22の中央部に配置され、その両端部は回路基板22の手前側及び奥側の辺に露出している。平衡型出力端子32と33の間には、位相差が180度になるように、蛇行形状の1/2波長線路35が電気的に接続されている。1/2波長線路35を用いることにより、アイソレータ21の動作周波数を変更したいときには、動作周波数に応じて回路基板22に所定の長さの電極パターンを形成するだけで、所望の動作周波数の1/2波長線路35を容易に形成できる。さらに、回路基板22の誘電率を変えることにより、1/2波長線路35をより一層小型化できる。
【0014】
回路基板22のアース端子34上には、金属製下側ケース24がはんだ付けされている。さらに、この金属製下側ケース24の上面に、整合用コンデンサC1,C2及び抵抗Rが実装される。つまり、整合用コンデンサC1,C2は、コールド側コンデンサ電極が金属製下側ケース24にそれぞれはんだ付けされている。抵抗Rの一方は整合用コンデンサC1のホット側コンデンサ電極にはんだ付けされ、他方は整合用コンデンサC2のホット側コンデンサ電極にはんだ付けされている。そして、中心電極41の他端41bは、整合用コンデンサC1のホット側コンデンサ電極にはんだ付けされた後、不平衡型入力端子31にはんだ付けされる。同様に、中心電極42の他端42bは、整合用コンデンサC2のホット側コンデンサ電極にはんだ付けされた後、平衡型出力端子32にはんだ付けされる。
【0015】
以上の構成からなる各部品は、永久磁石29を金属製上側ケース28の天囲に貼着等の方法により取り付けた後、回路基板22上に装着することにより組み立てられる。永久磁石29は、中心電極組立体43のフェライト40に直流磁界を印加する。金属製下側ケース24と金属製上側ケース28は接合して金属ケースをなし、磁気回路を構成しており、ヨークとしても機能している。
【0016】
図2はアイソレータ21の電気等価回路図であり、図3はアイソレータ21を携帯電話51のRF部分に組み込んだ場合の電気回路ブロック図である。図3において、52はアンテナ素子、53はデュプレクサ、54,56は送信側電力増幅器、55は送信側段間用帯域通過フィルタ、57は変調器58及び復調器59を内蔵したIC、60は受信側低ノイズ増幅器、61は受信側段間用帯域通過フィルタ、62は電圧制御発振器(VCO)である。
【0017】
ここに、IC57の入出力端子は平衡型であり、接続される部品は平衡型端子を備えている必要がある。一方、アイソレータ21の入力ポートは不平衡型入力端子31からなり、出力ポートは一対の平衡型出力端子32,33からなる。従って、アイソレータ21の不平衡型入力端子31を電圧制御発振器62に電気的に接続し、平衡型出力端子32,33をIC57に電気的に接続することができる。
【0018】
つまり、このアイソレータ21は、平衡型出力端子32,33から同振幅で位相差180度の信号を出力できるので、バラン等を介さないで、IC57の平衡型入力端子に接続することができる。従って、構成部品点数が少なくなり、回路基板22の面積サイズを小さくできる。また、バラン等を省略できるため、挿入損失や不要輻射が少なく、小型かつ低コストの携帯電話51を得ることができる。
【0019】
[第2実施形態、図4〜図6]
図4及び図5に示すように、第2実施形態のアイソレータ21aは、入力ポートが一対の平衡型入力端子37,38からなり、出力ポートが不平衡型出力端子39からなる。
【0020】
回路基板22には、平衡型入力端子37,38、不平衡型出力端子39、アース端子34及び1/2波長線路36が形成されている。平衡型入力端子37,38は回路基板22の左辺に露出し、不平衡型出力端子39は右辺に露出している。平衡型入力端子37と38の間には、位相差が180度になるように、蛇行形状の1/2波長線路36が電気的に接続されている。
【0021】
そして、中心電極組立体43の中心電極41の端部41bは、整合用コンデンサC1のホット側コンデンサ電極にはんだ付けされた後、平衡型入力端子37にはんだ付けされる。同様に、中心電極42の端部42bは、整合用コンデンサC2のホット側コンデンサ電極にはんだ付けされた後、不平衡型出力端子39にはんだ付けされる。
【0022】
図6は、アイソレータ21aを携帯電話51aのRF部分に組み込んだ場合の電気回路ブロック図である。図6において、52はアンテナ素子、53はデュプレクサ、54,56は送信側電力増幅器、55は送信側段間用帯域通過フィルタ、66は送信側ミキサ、60は受信側低ノイズ増幅器、65は受信側段間用帯域通過フィルタ、67は受信側ミキサ、68はバッファ増幅器、62は電圧制御発振器である。
【0023】
ところで、近年、携帯電話の変調復調回路では、IFフィルタが不要になるため小型化できるなどの理由で、ダイレクトコンバージョン変調方式の採用が進んでいる。図6に示されている回路もその一例であるが、図6に示す回路では、電圧制御発振器62の発信周波数と送信系及び受信系のRF周波数が非常に近いために、フィルタなどでお互いの周波数の信号を取り除くことができない。そのため、アンテナ素子52から受信系に入ってきた信号と電圧制御発振器62からきた信号が、同時に低ノイズ増幅器60に入り込んでくる。そうすると、低ノイズ増幅器60の中で電磁干渉が発生するため、受信すべき信号がうまく受信できなくなるという問題が発生する。
【0024】
そこで、図6に示すように、受信側アイソレータ21aを挿入することにより、電圧制御発振器62からきた信号をアイソレータ21aで減衰させ、電磁干渉の発生を防止している。このとき、帯域通過フィルタ65として、平衡型出力端子を有する表面弾性波フィルタが使用されることがある。平衡型出力端子を有するフィルタは耐ノイズ性に優れているからである。従って、アイソレータ21aの平衡型入力端子37,38を表面弾性波フィルタ65に電気的に接続し、不平衡型出力端子39を受信側ミキサ67に電気的に接続する。つまり、アイソレータ21aは、平衡型入力端子37,38に同振幅で位相差180度の信号を入力できるので、バラン等を介さないで、表面弾性波フィルタ65の平衡型出力端子に接続することができる。従って、挿入損失や不要輻射が少なく、小型かつ低コストの携帯電話51aを得ることができる。
【0025】
[第3実施形態、図7〜図9]
図7及び図8に示すように、第3実施形態のアイソレータ21bは、入力ポートが一対の平衡型入力端子37,38からなり、出力ポートも一対の平衡型出力端子32,33からなる。
【0026】
回路基板22には、平衡型入力端子37,38、平衡型出力端子32,33、アース端子34及び1/2波長線路35,36が形成されている。平衡型入力端子37と38の間、並びに、平衡型出力端子32,33の間には、それぞれ位相差が180度になるように、蛇行形状の1/2波長線路36,35が電気的に接続されている。
【0027】
そして、中心電極組立体43の中心電極41の端部41bは、整合用コンデンサC1のホット側コンデンサ電極にはんだ付けされた後、平衡型入力端子37にはんだ付けされる。同様に、中心電極42の端部42bは、整合用コンデンサC2のホット側コンデンサ電極にはんだ付けされた後、平衡型出力端子32にはんだ付けされる。
【0028】
図9は、アイソレータ21bをダイレクトコンバージョン変調方式の携帯電話51bに組み込んだ場合の電気回路ブロック図である。図9において、52はアンテナ素子、53はデュプレクサ、54,56は送信側電力増幅器、55は送信側段間用帯域通過フィルタ、57は変調器58及び復調器59を内蔵したIC、60は受信側低ノイズ増幅器、65は表面弾性波フィルタ、70はバラン、68はバッファ増幅器、62は電圧制御発振器である。
【0029】
アイソレータ21bは、バラン等を介さないで、その平衡型入力端子37,38を表面弾性波フィルタ65に電気的に接続し、平衡型出力端子32,33をIC57に電気的に接続している。従って、挿入損失や不要輻射が少なく、小型かつ低コストの携帯電話51bを得ることができる。
【0030】
[第4実施形態、図10及び図11]
図10及び図11に示すように、第4実施形態のアイソレータ21cは、入力ポートが不平衡型入力端子72からなり、出力ポートが平衡型出力端子73,74からなる。
【0031】
回路基板71には、不平衡型入力端子72、平衡型出力端子73,74、アース端子75及び回路パターン76が形成されている。不平衡型入力端子72及びアース端子75はそれぞれ回路基板71の左辺に露出し、一対の平衡型出力端子73,74は右辺に露出している。中心電極組立体43の中心電極42の両端42a,42bは、それぞれ整合用コンデンサC4,C3を介して平衡型出力端子74,73に電気的に接続されている。さらに、平衡型出力端子74,73に電気的に接続されている中心電極42の両端42aと42bの間が、整合用コンデンサC2で電気的に接続されている。一方、中心電極41の一端41aはアース端子75に電気的に接続され、他端41b(図10においては図示されていない)は、不平衡型入力端子72に電気的に接続されると共に、整合用コンデンサC1を介してアース端子75に電気的に接続されている。また、抵抗Rは、一端が整合用コンデンサC1及び中心電極41の他端41bに電気的に接続され、他端が整合用コンデンサC2,C3及び中心電極42の一端部42bに電気的に接続されている。
【0032】
このアイソレータ21cの入力ポートは不平衡型入力端子72からなり、出力ポートは一対の平衡型出力端子73,74からなる。つまり、アイソレータ21cは、平衡型出力端子73,74から同振幅で位相差180度の信号を出力できるので、バラン等を介さないで、平衡型入力端子を有するデバイスに電気的に接続することができる。しかも、アイソレータ21cは、2個のコンデンサC3,C4を接続することにより平衡型出力ポートを形成しているので、1/2波長線路35を用いた前記第1実施形態のアイソレータ1よりさらに小型化が可能になる。
【0033】
[他の実施形態]
なお、本発明に係る非可逆回路素子及び通信装置は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、1/2波長線路の代わりに、図12に示すように、誘電体92を間に挟んだ内導体90と外導体91とからなる同軸線路を用いてもよい。
【0034】
また、中心電極や整合用コンデンサなどは、誘電体基板や磁性体基板の表面にパターン印刷等の方法で形成したものでもよいし、誘電体シートや磁性体シートを積層して構成した多層基板の内部にパターン印刷等の方法で積層配置したものであってもよい。磁性体基板や磁性体シートを積層して構成した磁性体多層基板に中心電極を形成した場合には、フェライトと中心電極が一体化された構造が得られる。
【0035】
【発明の効果】
以上の説明で明らかなように、本発明によれば、出力ポートが平衡型ポートであるので、非可逆回路素子は、バラン等を介さないで、平衡型端子をもつデバイスに接続することができる。この結果、製造コストや挿入損失や不要輻射が抑えられ、小型で優れた周波数特性を有する通信装置が得られる。
【図面の簡単な説明】
【図1】本発明に係る非可逆回路素子の第1実施形態を示す分解斜視図。
【図2】図1に示した非可逆回路素子の電気等価回路図。
【図3】図1に示した非可逆回路素子を備えた通信装置の電気ブロック図。
【図4】本発明に係る非可逆回路素子の第2実施形態を示す分解斜視図。
【図5】図4に示した非可逆回路素子の電気等価回路図。
【図6】図4に示した非可逆回路素子を備えた通信装置の電気ブロック図。
【図7】本発明に係る非可逆回路素子の第3実施形態を示す分解斜視図。
【図8】図7に示した非可逆回路素子の電気等価回路図。
【図9】図7に示した非可逆回路素子を備えた通信装置の電気ブロック図。
【図10】本発明に係る非可逆回路素子の第4実施形態を示す分解斜視図。
【図11】図10に示した非可逆回路素子の電気等価回路図。
【図12】同軸線路を示す斜視図。
【図13】従来の非可逆回路素子を備えた通信装置の電気ブロック図。
【符号の説明】
21,21a,21b,21c…集中定数型アイソレータ
24…金属製下側ケース
28…金属製上側ケース
29…永久磁石
32,33…平衡型出力端子
35,36…1/2波長線路
37,38…平衡型入力端子
40…フェライト
41,42…中心電極
43…中心電極組立体
51,51a,51b…携帯電話
73,74…平衡型出力端子
C1〜C4…整合用コンデンサ
Claims (3)
- 不平衡型入力ポートと、
一対の端子からなる平衡型出力ポートと、
フェライト、第1の中心電極及び第2の中心電極からなる中心電極組立体と、
前記フェライトに直流磁界を印加する永久磁石と、
前記中心電極組立体及び永久磁石を収容する金属ケースと、を備え、
前記第1の中心電極の一端はアースに電気的に接続され、他端は前記不平衡型入力ポートに電気的に接続されると共に、第1の整合用コンデンサを介してアースに電気的に接続され、
前記第2の中心電極の両端は、それぞれ前記平衡型出力ポートの一対の端子に電気的に接続されると共に、互いに第2の整合用コンデンサを介して電気的に接続され、
抵抗の一端は前記第1の整合用コンデンサ及び前記第1の中心電極の他端に電気的に接続され、抵抗の他端は前記第2の整合用コンデンサ及び前記第2の中心電極の一端部に電気的に接続されていること、
を特徴とする非可逆回路素子。 - 前記第2の中心電極の両端は、それぞれ第3の整合用コンデンサ及び第4の整合用コンデンサを直列に介して前記平衡型出力ポートの一対の端子に電気的に接続されていることを特徴とする請求項1に記載の非可逆回路素子。
- 請求項1または請求項2に記載の非可逆回路素子を少なくとも一つ備えたことを特徴とする通信装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001351947A JP4174205B2 (ja) | 2001-01-24 | 2001-11-16 | 非可逆回路素子及び通信装置 |
GB0201062A GB2375656B (en) | 2001-01-24 | 2002-01-17 | Nonreciprocal circuit device and communication device |
US10/053,775 US6646517B2 (en) | 2001-01-24 | 2002-01-22 | Nonreciprocal circuit device and communication device having only two ports |
KR10-2002-0003849A KR100470311B1 (ko) | 2001-01-24 | 2002-01-23 | 비가역 회로 소자 및 통신장치 |
DE10202731A DE10202731A1 (de) | 2001-01-24 | 2002-01-24 | Nichtreziprokes Schaltungsbauelement und Kommunikationsvorrichtung |
CNB021028419A CN1185755C (zh) | 2001-01-24 | 2002-01-24 | 不可逆电路元件和通信装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001-16127 | 2001-01-24 | ||
JP2001016127 | 2001-01-24 | ||
JP2001351947A JP4174205B2 (ja) | 2001-01-24 | 2001-11-16 | 非可逆回路素子及び通信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002299916A JP2002299916A (ja) | 2002-10-11 |
JP4174205B2 true JP4174205B2 (ja) | 2008-10-29 |
Family
ID=26608234
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001351947A Expired - Fee Related JP4174205B2 (ja) | 2001-01-24 | 2001-11-16 | 非可逆回路素子及び通信装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6646517B2 (ja) |
JP (1) | JP4174205B2 (ja) |
KR (1) | KR100470311B1 (ja) |
CN (1) | CN1185755C (ja) |
DE (1) | DE10202731A1 (ja) |
GB (1) | GB2375656B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3885749B2 (ja) | 2003-03-18 | 2007-02-28 | 株式会社村田製作所 | 2ポート型非可逆回路素子、複合電子部品および通信装置 |
JP2008053847A (ja) * | 2006-08-22 | 2008-03-06 | Tdk Corp | 非可逆回路素子及び通信装置 |
JP5413509B2 (ja) * | 2010-07-29 | 2014-02-12 | 株式会社村田製作所 | アイソレータ |
EP2850688A4 (en) * | 2012-05-18 | 2016-01-20 | Skyworks Solutions Inc | DEVICE AND METHOD FOR CONNECTING FERRITE DEVICES WITH IMPROVED INSERTION LOSS PERFORMANCE |
CN104266676B (zh) * | 2014-06-18 | 2016-06-29 | 电子科技大学 | 8mm基片集成波导环行器失效率检测方法 |
WO2019018034A2 (en) * | 2017-05-22 | 2019-01-24 | The Regents Of The University Of Colorado, A Body Corporate | SYSTEM AND METHOD FOR UNIDIRECTIONAL ROUTING OF SIGNALS |
CN113381150B (zh) * | 2021-08-12 | 2021-10-29 | 中国电子科技集团公司第九研究所 | 基于电容并联的隔离器用塑封外壳及隔离器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4917160Y1 (ja) * | 1968-10-02 | 1974-05-02 | ||
US3906404A (en) * | 1974-02-25 | 1975-09-16 | Us Army | Ferrite power limiter comprising synchronously tuned, resonant cavities |
US5638033A (en) * | 1995-12-27 | 1997-06-10 | Hughes Electronics | Three port slot line circulator |
US5628057A (en) * | 1996-03-05 | 1997-05-06 | Motorola, Inc. | Multi-port radio frequency signal transformation network |
-
2001
- 2001-11-16 JP JP2001351947A patent/JP4174205B2/ja not_active Expired - Fee Related
-
2002
- 2002-01-17 GB GB0201062A patent/GB2375656B/en not_active Expired - Fee Related
- 2002-01-22 US US10/053,775 patent/US6646517B2/en not_active Expired - Lifetime
- 2002-01-23 KR KR10-2002-0003849A patent/KR100470311B1/ko not_active IP Right Cessation
- 2002-01-24 DE DE10202731A patent/DE10202731A1/de not_active Ceased
- 2002-01-24 CN CNB021028419A patent/CN1185755C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20020097103A1 (en) | 2002-07-25 |
US6646517B2 (en) | 2003-11-11 |
JP2002299916A (ja) | 2002-10-11 |
GB0201062D0 (en) | 2002-03-06 |
GB2375656B (en) | 2003-04-16 |
CN1367551A (zh) | 2002-09-04 |
CN1185755C (zh) | 2005-01-19 |
DE10202731A1 (de) | 2002-08-29 |
KR100470311B1 (ko) | 2005-02-07 |
KR20020062834A (ko) | 2002-07-31 |
GB2375656A (en) | 2002-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5945887A (en) | Nonreciprocal circuit device and composite electronic component | |
JP3269409B2 (ja) | 非可逆回路素子 | |
JP3840957B2 (ja) | 非可逆回路素子及び通信装置 | |
JP3824020B2 (ja) | 3ポート型非可逆回路素子、複合電子部品および通信装置 | |
JP4788714B2 (ja) | 非可逆回路素子、複合電子部品及び通信装置 | |
JP4174205B2 (ja) | 非可逆回路素子及び通信装置 | |
JP2002016404A (ja) | 非可逆回路素子、およびその実装構造 | |
JP2004282626A (ja) | 2ポート型非可逆回路素子、複合電子部品および通信装置 | |
JP3539351B2 (ja) | 非可逆回路素子の製造方法 | |
JP4345254B2 (ja) | 非可逆回路素子及び通信装置 | |
JP2000114818A (ja) | 集中定数型非可逆回路素子 | |
JPH1065467A (ja) | フィルタ付き低雑音増幅器 | |
US20020089390A1 (en) | Non-reciprocal circuit element, lumped element type isolator, and mobile communication unit | |
JP4788713B2 (ja) | 非可逆回路素子、複合電子部品及び通信装置 | |
JP3651137B2 (ja) | 非可逆回路素子 | |
JP3975952B2 (ja) | 非可逆回路素子、複合電子部品および通信装置 | |
JP2003258509A (ja) | 非可逆回路素子および通信装置 | |
JPH1197911A (ja) | 集中定数型非可逆回路素子 | |
JPH11308013A (ja) | 集中定数型非可逆回路素子 | |
JP3705275B2 (ja) | 非可逆回路素子の製造方法及び通信機装置 | |
JP2004350164A (ja) | 非可逆回路素子、非可逆回路素子の製造方法および通信装置 | |
JPH1098308A (ja) | 非可逆回路素子 | |
JP2001111309A (ja) | 非可逆回路素子及び通信機装置 | |
JPH1079606A (ja) | 非可逆回路素子 | |
JPH10112601A (ja) | 集中定数型アイソレータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050616 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050826 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060214 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080818 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |