JP2004282626A

JP2004282626A - ２ポート型非可逆回路素子、複合電子部品および通信装置

Info

Publication number: JP2004282626A
Application number: JP2003074270A
Authority: JP
Inventors: Takashi Kawanami; 崇川浪
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2003-03-18
Filing date: 2003-03-18
Publication date: 2004-10-07
Anticipated expiration: 2023-03-18
Also published as: US20050190007A1; US6965277B2; JP3885749B2

Abstract

【課題】平衡−不平衡変換器を介さないで平衡回路に接続することができるとともに、同相信号除去比が大きい２ポート型非可逆回路素子、それを備えた複合電子部品および通信装置を提供する。
【解決手段】第１中心電極２１の接続部２６，２７はそれぞれ平衡入力端子１４，１５に電気的に接続されている。第２中心電極２２の接続部２８，２９はそれぞれ平衡出力端子１６，１７に電気的に接続されている。平衡入力端子１４と平衡出力端子１６の間、並びに、平衡入力端子１５と平衡出力端子１７の間には、それぞれ抵抗Ｒ１，Ｒ２が電気的に接続されている。第１および第２中心電極２１，２２のそれぞれの接続部２６〜２９とアースとの間には整合用コンデンサＣ１〜Ｃ４が電気的に接続されている。
【選択図】図４

Description

【０００１】
【発明の属する技術分野】
本発明は、２ポート型非可逆回路素子、特に、マイクロ波帯で使用されるアイソレータなどの２ポート型非可逆回路素子、複合電子部品および通信装置に関する。
【０００２】
【従来の技術】
従来より、この種の２ポート型非可逆回路素子として、例えば特許文献１や特許文献２に記載のものが知られている。特許文献１の２ポート型非可逆回路素子は、フェライトの上面に、第１中心電極と第２中心電極を電気的絶縁状態で互いに交差させて配置している。第１および第２中心電極のそれぞれの一端は接地されるとともに、他端は入力端子および出力端子にそれぞれ電気的に接続されている。そして、第１中心電極の他端と第２中心電極の他端の間に抵抗が電気的に接続されている。さらに、第１および第２中心電極のそれぞれの他端とアースとの間に整合用コンデンサが電気的に接続されている。ここに、入力端子および出力端子は、それぞれ不平衡型端子である。
【０００３】
また、特許文献２の、例えば図１１に示す２ポート型非可逆回路素子は、入力側の第１中心電極の一端が接地され、他端は不平衡型入力端子に電気的に接続されている。第１中心電極の他端とアースとの間には整合用コンデンサが電気的に接続されている。出力側の第２中心電極の一端および他端はそれぞれ整合用コンデンサを介して平衡型出力端子に電気的に接続されている。そして、第１中心電極の他端と第２中心電極の他端の間に抵抗が電気的に接続されている。さらに、第２中心電極の一端と他端の間に整合用コンデンサが電気的に接続されている。
【０００４】
【特許文献１】
米国特許第４０１６５１０号明細書
【０００５】
【特許文献２】
特開２００２−２９９９１６号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、特許文献１の２ポート型非可逆回路素子は、入力端子および出力端子がともに不平衡型端子であるため、このままでは平衡回路に接続することができない。そこで、平衡回路に接続する際には、非可逆回路素子の入力側および出力側に平衡−不平衡変換器（バラン）を挿入していた。このように、バランと非可逆回路素子を組み合わせると、大型かつ高コストになり、複雑化して信頼性が低下する。
【０００７】
また、特許文献２の２ポート型非可逆回路素子は、二つある平衡型出力端子のうち一方の出力端子のみが、抵抗を介して不平衡型入力端子に電気的に接続している。このため、二つの平衡型出力端子のバランスが悪かった。バランスが悪くなると、非可逆回路素子の同相信号除去比が小さくなり、二つの平衡型端子にそれぞれ同位相で入力される信号が出力されてしまう度合いが大きくなる。その結果、本来伝達されるべき信号波以外の不要波が非可逆回路素子を通り抜けてしまうという問題があった。
【０００８】
そこで、本発明の目的は、平衡−不平衡変換器を介さないで平衡回路に接続することができるとともに、同相信号除去比が大きい２ポート型非可逆回路素子、それを備えた複合電子部品および通信装置を提供することにある。
【０００９】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る２ポート型非可逆回路素子は、
（ａ）永久磁石と、
（ｂ）永久磁石により直流磁界が印加されるフェライトと、
（ｃ）フェライトに配置された第１中心電極と、
（ｄ）第１中心電極と電気的絶縁状態で交差してフェライトに配置された第２中心電極と、
（ｅ）第１中心電極の一端と第２中心電極の一端の間に電気的に接続された第１抵抗と、
（ｆ）第１中心電極の他端と第２中心電極の他端の間に電気的に接続された第２抵抗と、
（ｇ）第１中心電極の一端に電気的に接続された第１端子および他端に電気的に接続された第２端子と、
（ｈ）第２中心電極の一端に電気的に接続された第３端子および他端に電気的に接続された第４端子とを備え、
（ｉ）第１端子および第２端子が平衡入力端子であり、第３端子および第４端子が平衡出力端子であること、
を特徴とする。第１抵抗と第２抵抗の抵抗値は略等しいことが好ましい。また、フェライトは平面視で平行四辺形であることが好ましい。
【００１０】
以上の構成からなる２ポート型非可逆回路素子は、平衡−不平衡変換器を介さないで、平衡回路に接続可能である。
【００１１】
また、２ポート型非可逆回路素子と該２ポート型非可逆回路素子に接続する平衡回路とのインピーダンス整合をとるため、例えば、中心電極の両端間を整合用コンデンサで電気的に接続したり、中心電極の各端とアースとの間をそれぞれ整合用コンデンサで電気的に接続したり、中心電極の各端と第１〜第４端子との間をそれぞれ整合用コンデンサで電気的に接続したりしている。
【００１２】
また、本発明に係る複合電子部品は、前述の特徴を有する２ポート型非可逆回路素子と、２ポート型非可逆回路素子に電気的に接続された電力増幅器とを備え、電力増幅器の平衡出力端子が２ポート型非可逆回路素子の平衡入力端子に電気的に接続されていることを特徴とする。この複合電子部品は、後段回路の動作状態、あるいは、動作環境にかかわらず、電力増幅器の出力端から見た負荷インピーダンスが一定となる。従って、電力増幅器の電力負荷効率や出力歪み特性などが常に最良の状態となる。
【００１３】
また、本発明に係る通信装置は、前述の特徴を有する２ポート型非可逆回路素子や複合電子部品を備えることにより、小型で優れた耐負荷変動安定性を有する通信装置が得られる。
【００１４】
【発明の実施の形態】
以下に、本発明に係る２ポート型非可逆回路素子、複合電子部品および通信装置の実施の形態について添付の図面を参照して説明する。
【００１５】
［第１実施形態、図１〜図４］
図１に示すように、２ポート型アイソレータ１は、概略、金属製下側ケース４と、樹脂製端子ケース３と、中心電極組立体１３と、金属製上側ケース８と、永久磁石９と、絶縁性部材７と、抵抗Ｒ１，Ｒ２と、整合用コンデンサＣ１〜Ｃ４を備えている。
【００１６】
金属製下側ケース４および金属製上側ケース８は磁気回路を形成するため、例えば軟鉄などの強磁性体からなる材料で形成されている。その表面にはＡｇやＣｕをめっきして、挿入損失特性の改善を図っている。絶縁性部材７には、ＬＣＰ（液晶ポリマ）、ＰＰＳ、ＰＢＴ、ＰＥＥＫ、エポキシなどの誘電体材料が用いられる。
【００１７】
中心電極組立体１３は、円板状のマイクロ波フェライト２０の上面に、第１中心電極２１および第２中心電極２２を電気的絶縁状態で、それぞれの交差角が略９０度になるように配置している。フェライト２０は、通常、ＹＩＧフェライトで作製される。第１中心電極２１は両端に接続部２６，２７を有し、第２中心電極２２は両端に接続部２８，２９を有している。フェライト２０の下面にはアース電極２５が設けられている。中心電極組立体１３は、フェライト２０の下面に設けられたアース電極２５が、樹脂製端子ケース３の窓部３ｃを通して、金属製下側ケース４の底壁４ｂにはんだ付け等の方法により接続され、接地される。
【００１８】
中心電極２１，２２は、各動作周波数に対応してある程度の値のインダクタンスを持っているのが望ましい。中心電極２１，２２のインダクタンス値は、アイソレータ１の動作帯域幅や中心周波数における入力インピーダンスを決定する重要な要素の一つだからである。一方、中心電極２１，２２の幅はフェライト２０の直径の２０〜４５％であるのが好ましい。中心電極２１，２２の幅がフェライト２０の直径の２０％未満になると、フェライト２０中の高周波磁束のうち、フェライト主面と垂直な成分、換言すれば、直流バイアス磁界と平行な成分が増加してしまうからである。そのような直流バイアス磁界と平行なフェライト２０中の高周波磁界成分は、中心電極２１，２２間の非可逆な磁気的結合に寄与しない。そのため、中心電極２１と２２間の結合係数が下がり、アイソレータ１の挿入損失や反射損失などの動作周波数帯域幅が劣化することとなる。
【００１９】
逆に、中心電極２１，２２の幅がフェライト２０の直径の４５％を越えると、中心電極２１，２２の隣り合う接続部２６と２８、並びに２７と２９が干渉し合って短絡し、特性不良となる。さらに、フェライト２０の側面に形成される導体の面積が広くなり、高周波磁束の自由な出入りが阻害され、挿入損失が大きくなるなどの不具合が発生する。
【００２０】
そこで、所望のインダクタンス値を得つつ、中心電極２１，２２の幅をフェライト２０の直径の２０〜４５％にするために、本第１実施形態では、中心電極２１，２２をそれぞれ２本のラインで構成し、その２本のライン全体の幅方向の寸法をフェライト２０の直径の２０〜４５％に設計した。なお、ラインは２本〜４本程度が適当である。
【００２１】
中心電極２１，２２には、例えば、厚さが０．０１〜０．１ｍｍ程度の銅板（銅箔）を使用する。安価で加工性に優れ、低抵抗率を有しているために低挿入損失を実現できるからである。あるいは、黄銅、りん青銅、ベリリウム銅などの同合金の表面に、銀や銅など良導体の皮膜をめっきや蒸着などの方法で形成した材料でもよい。この場合、皮膜と母材の間に下皮膜を形成すると、皮膜の付着強度が安定するとともに、防錆効果も得られる。具体的には、０．１〜５μｍの銅かニッケルの下地めっきの上に、０．５〜１０μｍの銀めっきを施す。
【００２２】
中心電極２１，２２は、接着性または粘着性のある絶縁フィルムでフェライト２０に固定されている。フィルムの材質はポリイミドやアラミド、ポリエステル、ナイロン、テフロン（登録商標）、ゴアテックス（登録商標）などが用いられる。フィルムの厚みは０．０１０〜０．１５ｍｍ程度が最もよく用いられる。接着剤または粘着剤としては、シリコン系、アクリル系、エポキシ系、合成ゴム系などがあり、接着の方法としては、感圧（押せば付く）、熱硬化、紫外線硬化、空気中の水分と触れることによる硬化等がある。
【００２３】
図２に示すように、樹脂製端子ケース３には、平衡入力端子１４，１５と平衡出力端子１６，１７と二つのアース端子１８がインサートモールドされている。これらの端子１４〜１８は、一端が樹脂製端子ケース３の対向する側壁３ａからそれぞれ外方向へ導出され、他端が樹脂製端子ケース３の底部３ｂに露出してそれぞれ平衡入力引出し電極部１４ａ，１５ａ、平衡出力引出し電極部１６ａ，１７ａおよびアース引出し電極部１８ａを形成している。平衡入力引出し電極部１４ａ，１５ａおよび平衡出力引出し電極部１６ａ，１７ａは、それぞれ中心電極２１，２２の接続部２６，２７，２８，２９にはんだ付けされている。樹脂製端子ケース３の材料には、ＬＣＰ（液晶ポリマ）、ＰＰＳ、ＰＢＴ、ＰＥＥＫ、エポキシなどの耐熱性樹脂が用いられる。
【００２４】
整合用コンデンサＣ１〜Ｃ４は、誘電体基板の表裏面にそれぞれホット側コンデンサ電極およびコールド側コンデンサ電極を形成した単板型コンデンサである。整合用コンデンサＣ１〜Ｃ４は、ホット側コンデンサ電極が中心電極２１，２２の接続部２６〜２９にそれぞれはんだ付けされ、コールド側コンデンサ電極が樹脂製端子ケース３に露出しているアース引出し電極部１８ａにそれぞれはんだ付けされている。
【００２５】
抵抗Ｒ１の一方の端子電極は中心電極２１の接続部２６に接続され、他方の端子電極は中心電極２２の接続部２８に接続されている。抵抗Ｒ２の一方の端子電極は中心電極２１の接続部２７に接続され、他方の端子電極は中心電極２２の接続部２９に接続されている。図３はアイソレータ１の内部の電気的接続状態を示したものである。平面視矩形の永久磁石９には、通常、ストロンチウム系、バリウム系、ランタン系のフェライト磁石が使用される。
【００２６】
以上の構成からなる各部品は、例えば次のようにして組み立てられる。図１に示すように、樹脂製端子ケース３の下方から金属製下側ケース４を装着する。次に、この樹脂製端子ケース３内に、中心電極組立体１３や整合用コンデンサＣ１〜Ｃ４や抵抗Ｒ１，Ｒ２を収容し、金属製上側ケース８を装着する。金属製上側ケース８と中心電極組立体１３の間には、永久磁石９および絶縁性部材７が配置される。永久磁石９は中心電極組立体１３に直流磁界Ｈを印加する。下側ケース４と上側ケース８ははんだ付け、溶接、接着剤、機械的嵌合またはこれらの組み合わせにより、接合して金属ケースをなし、磁気回路を構成しており、ヨークとしても機能している。
【００２７】
図４はアイソレータ１の電気等価回路図である。第１中心電極２１の接続部２６，２７はそれぞれ平衡入力端子１４，１５に電気的に接続されている。第２中心電極２２の接続部２８，２９はそれぞれ平衡出力端子１６，１７に電気的に接続されている。平衡入力端子１４と平衡出力端子１６の間、並びに、平衡入力端子１５と平衡出力端子１７の間には、それぞれ抵抗Ｒ１，Ｒ２が電気的に接続されている。第１および第２中心電極２１，２２のそれぞれの接続部２６〜２９とアースとの間には整合用コンデンサＣ１〜Ｃ４が電気的に接続されている。
【００２８】
平衡入力端子１４，１５間に平衡信号（差動信号）が入力されると、第１中心電極２１に電流が流れ、フェライト２０に高周波磁界が発生する。この高周波磁界によって、第１中心電極２１に磁気的に結合している第２中心電極２２に電流が流れる。このとき、第１中心電極２１に流れる電流と第２中心電極２２に流れる電流とが同相になるように、言い換えると、接続部２６と２８の間、並びに、接続部２７と２９の間にそれぞれ電位差が発生しないように、中心電極２１と２２の交差角や形状、永久磁石９の直流バイアス磁界および整合用コンデンサＣ１〜Ｃ４の静電容量値が調整されている。抵抗Ｒ１，Ｒ２の両端は同電位となり、抵抗Ｒ１，Ｒ２に電流が流れない。これにより、平衡信号は、平衡入力端子１４，１５から平衡出力端子１６，１７に伝送される。抵抗Ｒ１，Ｒ２に電流が流れないので、電力損失は非常に小さい。
【００２９】
逆に、平衡出力端子１６，１７間に平衡信号（差動信号）が入力されると、第２中心電極２２に電流が流れ、フェライト２０に高周波磁界が発生する。この高周波磁界によって、第２中心電極２２に磁気的に結合している第１中心電極２１に電流が流れる。このとき、第１中心電極２１の両端の接続部２６，２７に発生する電圧がゼロであるときに、入力した平衡信号の大部分の電力が抵抗Ｒ１，Ｒ２で消費されるように、中心電極２１と２２の交差角や形状、永久磁石９の直流バイアス磁界および整合用コンデンサＣ１〜Ｃ４の静電容量値が調整されている。これにより、平衡信号は、抵抗Ｒ１，Ｒ２に大部分の電力が消費され、平衡出力端子１６，１７から平衡入力端子１４，１５に殆ど伝送されない。
【００３０】
このとき、二つの抵抗Ｒ１とＲ２の抵抗値を略等しく設定することにより、アイソレータ１の平衡度が良好となる。すなわち、アイソレータ１の同相信号除去比が大きくなる。同相信号除去比が大きくなると、平衡出力端子１６，１７に同位相で入力された平衡信号が平衡入力端子１４，１５に伝達される度合いが小さくなる。その結果、本来伝達されるべき平衡信号波以外の不要波がアイソレータ１を通り抜けにくくなり、より一層伝達されにくくなる。
【００３１】
同様に、中心電極２１の両端に接続されている二つの整合用コンデンサＣ１とＣ２の静電容量を略等しく設定するとともに、中心電極２２の両端に接続されている二つの整合用コンデンサＣ３とＣ４の静電容量を略等しく設定することによっても、アイソレータ１の平衡度が良好となり、同相信号除去比が大きくなる。
【００３２】
このアイソレータ１は、平衡−不平衡変換器を介さないで、平衡回路に接続することができる。従って、回路を小型かつ低コストにすることができる。また、平衡−不平衡変換器を省略できるため、挿入損失や不要輻射が少なく、かつ、使用可能な周波数帯域が広がる。
【００３３】
また、アイソレータ１の動作中心周波数や動作周波数帯域幅は、中心電極２１，２２の形状や交差角度、フェライト２０の寸法や形状や特性（飽和磁化４πＭｓ、磁気損失係数ΔＨ、誘電率、誘電損失など）、整合用コンデンサＣ１〜Ｃ４の静電容量値および永久磁石９の直流バイアス磁界にて決定される。このとき、アイソレータ１の寸法やフェライト２０の形状やサイズに制約があっても、整合用コンデンサＣ１〜Ｃ４の静電容量値を調整することにより、最良の挿入損失や動作周波数帯域幅などの電気特性を実現しつつ、所望の中心周波数と入力インピーダンスを得ることができる。
【００３４】
また、整合用コンデンサＣ１〜Ｃ４は全てコールド側コンデンサ電極がアース引出し電極部１８ａに接続されている。そのため、整合用コンデンサＣ１〜Ｃ４は構造的に安定した横置き構造を採ることができ、組み立て作業が容易である。さらに、整合用コンデンサＣ１〜Ｃ４とアースとの間に発生する浮遊容量も最小となるので、電気特性のばらつきが小さいアイソレータ１を得ることができる。
【００３５】
また、整合用コンデンサＣ１〜Ｃ４のホット側コンデンサ電極や抵抗Ｒ１，Ｒ２の端子電極、あるいは、入出力引出し電極部１４ａ〜１７ａなどのアース電位でない電極が、中心電極２１，２２の接続部２６〜２９によって殆ど覆われる構造であるため、不要電磁波の輻射を最少にすることができる。２ポート型アイソレータの場合、アイソレーションが広帯域にわたって２０〜３０ｄＢ以上あるような仕様が要求されることも多く、不要輻射の発生を最小限にすることができる本構造は有利である。
【００３６】
［第２実施形態、図５］
第２実施形態の２ポート型アイソレータは、図５に示されている中心電極組立体４３を備えたものである。
【００３７】
中心電極組立体４３は、平面視形状が平行四辺形のマイクロ波フェライト４４と、絶縁体を被覆した２本の導線を交差角が略９０度になるように交差させてフェライト４４の表面に巻回してなる中心電極４５，４６とで構成されている。フェライト４４の平面視形状は、四角形（正方形、長方形）または菱形がより好ましい。さらに、円形であってもよい。
【００３８】
導線の材料としては、例えば、銅線、銀線、あるいは、鋼線を金や銀や銅で被覆したものが用いられる。また、導線は横断面が円形や矩形のものでもよい。導線は、ポリエステル、ポリイミド、ポリイミドアミド、ポリウレタン、エナメルなどの絶縁体で被覆されている。ただし、導線は必ずしも絶縁体で被覆されている必要はない。その場合、二つの中心電極４５と４６の間に絶縁フィルムを挟むとよい。また、一つの中心電極４５（または４６）の隣り合う部分が短絡しないように、その部分に間隙を設けたり、絶縁材を間に配置したりするとよい。
【００３９】
フェライト４４の表面に中心電極４５，４６が巻回されているので、中心電極組立体４３と金属製ケースなどとの間には０．１ｍｍ以上の間隙を設けるとよい。０．１ｍｍ以上の厚みの誘電体部材やフェライトやフェライトマグネットを、中心電極組立体４３と金属製ケースの間に配設してもよい。
【００４０】
第１および第２中心電極４５，４６はそれぞれ、両端部４７，４８、４９，５０の被覆絶縁体が除去されている。各端部４７〜５０は、整合用コンデンサＣ１〜Ｃ４のホット側コンデンサ電極にはんだ付けされている。抵抗Ｒ１の一方の端子電極は端部４７にはんだ付けされ、他方の端子電極は端部４９にはんだ付けされている。抵抗Ｒ２の一方の端子電極は端部５０にはんだ付けされ、他方の端子電極は端部４８にはんだ付けされている。
【００４１】
以上の構成からなる２ポート型アイソレータ４１は、前記第１実施形態の２ポート型アイソレータ１と同様の作用効果を奏する。さらに、第２実施形態の２ポート型アイソレータ４１は、中心電極４５，４６をフェライト４４に巻回しているため、小型のフェライト４４を用いても必要なインダクタンス値を得ることができる。その結果、動作周波数帯域が広帯域なアイソレータ４１を、電気特性を劣化させることなく、小型化させることができる。
【００４２】
また、等しい飽和磁化と等しい厚みを有したフェライト４４を用いて、同じ動作周波数帯用のアイソレータを設計する場合でも、第１実施形態のアイソレータ１と比べて、第２実施形態のアイソレータ４１の方がフェライト４４の平面視形状を小さくできる。従って、フェライト４４の反磁界係数Ｎが小さくなり、永久磁石により印加される直流磁界が小さくても良い。その結果、永久磁石を薄くすることができ、アイソレータ４１の薄型化も可能となる。
【００４３】
また、平面視形状が平行四辺形のフェライト４４を使用して、フェライト４４の隣接する側面がなす角度を必要な角度に設定することで、中心電極４５，４６の交差角度を容易に安定させることができる。その結果、アイソレータ４１の挿入損失やアイソレーションを向上させることができる。さらに、フェライト４４の対向する側面間の距離を所定の寸法に設定することで、中心電極４５，４６の長さ、すなわちインダクタンス値を容易にかつばらつきなく設定することができる。
【００４４】
［第３および第４実施形態、図６および図７］
図６は、第３実施形態のアイソレータ５１の電気等価回路図である。第１中心電極２１の一端および他端はそれぞれ平衡入力端子１４，１５に電気的に接続されている。第２中心電極２２の一端および他端はそれぞれ平衡出力端子１６，１７に電気的に接続されている。平衡入力端子１４と平衡出力端子１６の間、並びに、平衡入力端子１５と平衡出力端子１７の間には、それぞれ抵抗Ｒ１，Ｒ２が電気的に接続されている。第１中心電極２１の一端と他端の間には整合用コンデンサＣ９が電気的に接続され、第２中心電極２２の一端と他端の間には整合用コンデンサＣ１０が電気的に接続されている。整合用コンデンサの数や接続箇所が少なくてすむので、安価かつ小型で、信頼性の高いアイソレータ５１が得られる。
【００４５】
図７は、第４実施形態のアイソレータ６１の電気等価回路図である。このアイソレータ６１は、前記第１実施形態のアイソレータ１において、平衡入力端子１４，１５および平衡出力端子１６，１７が、それぞれ整合用コンデンサＣ５，Ｃ６，Ｃ７，Ｃ８を介して中心電極２１，２２に電気的に接続されたものと同様のものである。整合用コンデンサＣ５〜Ｃ８は直流電圧阻止コンデンサとしても機能する。従って、アイソレータ６１を挟んで前段回路と後段回路が信号線で電気的に接続されているとき、例えば前段回路に直流電圧が重畳されており、なおかつ、その直流電圧を後段回路に伝えたくない場合などに有効である。
【００４６】
［第５実施形態、図８］
図８に示すように、２ポート型アイソレータ７１は、概略、金属製下側ケース７４と金属製上側ケース７８とからなる金属ケースと、永久磁石７９と、中心電極組立体９０と、終端抵抗Ｒ１，Ｒ２および整合用コンデンサＣ１〜Ｃ４を内蔵した矩形状の積層基板１００を備えている。
【００４７】
中心電極組立体９０は、平面視形状が長方形のマイクロ波フェライト９３の上面に２組の中心電極９１，９２を絶縁層（図示せず）を介在させて略９０度で交差するように配置している。本第５実施形態では、中心電極９１，９２をそれぞれ二つのラインで構成した。
【００４８】
中心電極９１，９２は銅箔を用いてフェライト９３に貼り付けてもよいし、フェライト９３上にＡｇ，Ａｕ，Ａｇ−Ｐｄ，Ｃｕなどの導電ペーストを印刷して形成してもよい。導電ペーストには感光性樹脂が含まれており、導電ペーストをフェライト９３の全面に印刷した後、露光、現像して不要部分を除去してから焼成する。これにより、位置精度の高い厚膜の中心電極９１，９２が形成されるので、安定な電気特性が得られる。
【００４９】
積層基板１００は、中心電極用接続電極８１〜８４などを設けた誘電体シートと、コンデンサ電極や抵抗Ｒ１，Ｒ２などを表面に設けた誘電体シートと、平衡入力端子１１４，１１５、平衡出力端子１１６，１１７およびグランド端子１１８などにて構成されている。
【００５０】
この積層基板１００は、以下のようにして作製される。すなわち、誘電体シートは、Ａｌ_２Ｏ_３を主成分とし、ＳｉＯ_２，ＳｒＯ，ＣａＯ，ＰｂＯ，Ｎａ_２Ｏ，Ｋ_２Ｏ，ＭｇＯ，ＢａＯ，ＣｅＯ_２，Ｂ_２Ｏ_３のうちの１種類あるいは複数種類を副成分として含む低温焼結誘電体材料にて作製する。
【００５１】
さらに、積層基板１００の焼成条件（特に焼成温度１０００℃以下）では焼成せず、積層基板１００の基板平面方向（Ｘ−Ｙ方向）の焼成収縮を抑制する収縮抑制シートを作製する。この収縮抑制シートの材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。
【００５２】
中心電極用接続電極８１〜８４やコンデンサ電極は、スクリーン印刷やフォトリソグラフィ等の方法により誘電体シートに形成されている。電極８１〜８４等の材料としては、抵抗率が低く、誘電体シートと同時焼成可能なＡｇ，Ｃｕ，Ａｇ−Ｐｄなどが用いられる。
【００５３】
抵抗Ｒ１，Ｒ２は、スクリーン印刷等の方法により誘電体シートの表面に形成されている。抵抗Ｒ１，Ｒ２の材料としては、サーメット、カーボン、ルテニウムなどが使用される。
【００５４】
信号用ビアホールは、誘電体シートにレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。一般に、導電ペーストの材料としては、電極８１〜８４等と同一の材料（Ａｇ，Ｃｕ，Ａｇ−Ｐｄなど）が用いられる。
【００５５】
コンデンサ電極はそれぞれ、誘電体シートを間に挟んで対向して整合用コンデンサＣ１〜Ｃ４を構成する。これら整合用コンデンサＣ１〜Ｃ４や抵抗Ｒ１，Ｒ２は、電極８１〜８４や信号用ビアホールとともに、積層基板１００の内部に図４と同様の電気回路を構成する。
【００５６】
以上の誘電体シートは積層され、さらに、その上下に収縮抑制シートが積層された後、焼成される。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制材料を除去し、積層基板１００とする。
【００５７】
積層基板１００の底面には、平衡入力端子１１４，１１５、平衡出力端子１１６，１１７およびグランド端子１１８が突出して配設されている。これらの厚膜の端子１１４〜１１８の表面には１〜１０μｍのＮｉめっきが施され、さらに、その表面に０．５μｍ以下の金めっきが施されている。これは、端子１１４〜１１８のはんだ付け性（はんだ濡れ性）改善、はんだへの溶融（はんだ喰われ）防止、マイグレーション防止を目的としている。
【００５８】
以上の構成部品は以下のようにして組み立てられる。すなわち、永久磁石７９は金属製上側ケース７８の天井に接着剤によって固定される。積層基板１００上には、中心電極組立体９０が、中心電極組立体９０の中心電極９１，９２の各々の端部が積層基板１００の表面に形成された中心電極用接続電極８１〜８４にはんだ付けされることにより、実装される。
【００５９】
積層基板１００は金属製下側ケース７４の底部７４ｂ上に載置され、積層基板１００の裏面に設けたグランド電極がはんだによって底部７４ｂに固定されるとともに電気的に接続される。
【００６０】
このアイソレータ７１は、中心電極９１，９２や積層基板１００の形成にスクリーン印刷やフォトリソグラフィ技術を用いているため、複雑な回路や配線を高精度に形成することができる。そのため、帯域通過フィルタ（ＢＰＦ）や低域通過フィルタ（ＬＰＦ）、帯域除去フィルタ（ＢＥＦ、ノッチフィルタ）、方向性結合器、静電容量による結合器などをアイソレータ７１内に容易に作り込むことも可能である。
【００６１】
［第６〜第８実施形態、図９〜図１１］
図９は、前記第１実施形態のアイソレータ１と平衡型増幅器１２１，１２２とを接続した複合電子部品１２０の電気回路図である。図９において、Ｒ１１〜Ｒ１４は抵抗、ＳＬ１〜ＳＬ１２はインダクタンス、Ｔｒ１，Ｔｒ２は初段の電界効果型トランジスタ、ＴＲ３，ＴＲ４は終段の電界効果型トランジスタ、Ｃ１１〜Ｃ２１はコンデンサである。
【００６２】
この複合電子部品１２０は、後段回路の動作状態（例えば、後段回路の電源供給の有無や電源電圧の状態）、あるいは、動作環境（例えば、周囲温度やアンテナ素子などの負荷装置の動作状況）にかかわらず、平衡型増幅器１２２の出力端から見た負荷インピーダンスが一定となる。その結果、平衡型増幅器１２１，１２２の電力負荷効率や出力歪み特性などを常に最良の状態で保つことができる。
【００６３】
また、図１０は、第１実施形態のアイソレータを平衡型発振器１３２と平衡型周波数混合器（ミキサ）１３４の間に挿入した場合の電気回路ブロック図である。図１０において、１３１は可変容量ダイオード、１３３，１３５，１３７は平衡型増幅器、１３６は平衡型フィルタ（例えば表面弾性波フィルタ）である。
【００６４】
この回路は、平衡型周波数混合器１３４や平衡型フィルタ１３６の動作状態、あるいは、この回路の動作環境にかかわらず、平衡型増幅器１３３の出力端から見た負荷インピーダンスが一定となる。その結果、平衡型発振器１３２の発振周波数や出力電力などが変動せず、最良の動作状態を常に保つことができる。特に、平衡型周波数混合器１３４の電源が断続的に供給されている場合でも、平衡型発振器１３２の発振周波数が瞬間的に変動しない。
【００６５】
また、図１１は、第１実施形態のアイソレータ１を通信装置である携帯電話１５０のＲＦ部分に組み込んだ電気回路ブロック図である。図１１において、１３８は平衡型変調器／復調器、１３９，１４２は平衡型フィルタ、１４０は平衡型周波数混合器、１４１，１４３は平衡型増幅器である。アイソレータ１の平衡出力端子の一方は受信機部分の周波数混合器１３４に接続され、他方は送信機部分の周波数混合器１４０に接続されている。
【００６６】
この回路は、平衡型発振器１３２の発振周波数や出力電力などが変動せず、最良の動作状態を常に保つことができる。特に、送信機部分の周波数混合器１４０の電源が断続的に供給されている場合でも、受信機部分に供給される発振器１３２の出力が瞬間的に変動しない。また、このアイソレータ１は発振器１３２の出力を分配する機能も有している。
【００６７】
［他の実施形態］
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、本発明に係る２ポート型非可逆回路素子は、アイソレータ以外に、カップラー内蔵の非可逆回路素子などであってもよい。
【００６８】
【発明の効果】
以上の説明で明らかなように、本発明によれば、平衡入出力端子を有しているので、平衡−不平衡変換器を介さないで、２ポート型非可逆回路素子を平衡回路に接続することができる。また、第１中心電極の一端と第２中心電極の一端の間に電気的に接続された第１抵抗の抵抗値と、第１中心電極の他端と第２中心電極の他端の間に電気的に接続された第２抵抗の抵抗値とを、略等しく設定しているので、２ポート型非可逆回路素子の同相信号除去比が大きくなる。この結果、本来伝達されるべき平衡信号波以外の不要波が２ポート型非可逆回路素子を通り抜けにくくなり、より一層伝達されにくくなる。
【００６９】
同様に、第１中心電極および第２中心電極の少なくともいずれか一つの中心電極の両端とアースとの間にそれぞれ電気的に接続されている二つの整合用コンデンサの静電容量値を略等しく設定することによっても、２ポート型非可逆回路素子の同相信号除去比を大きくすることができる。
【図面の簡単な説明】
【図１】本発明に係る２ポート型非可逆回路素子の一実施形態を示す分解斜視図。
【図２】図１に示した２ポート型非可逆回路素子の内部平面図。
【図３】図１に示した２ポート型非可逆回路素子の内部接続状態を示す概略構成図。
【図４】図１に示した２ポート型非可逆回路素子の電気等価回路図。
【図５】本発明に係る２ポート型非可逆回路素子の別の実施形態を示す概略構成図。
【図６】本発明に係る２ポート型非可逆回路素子のさらに別の実施形態を示す電気等価回路図。
【図７】本発明に係る２ポート型非可逆回路素子のさらに別の実施形態を示す電気等価回路図。
【図８】本発明に係る２ポート型非可逆回路素子のさらに別の実施形態を示す分解斜視図。
【図９】本発明に係る複合電子部品の一実施形態を示す電気回路図。
【図１０】図１に示した２ポート型非可逆回路素子を組み込んだ回路の一例を示す電気回路ブロック図。
【図１１】本発明に係る通信装置の一実施形態を示す電気回路ブロック図。
【符号の説明】
１，４１，５１，６１，７１…２端子型アイソレータ
４，７４…金属製下側ケース
８，７８…金属製上側ケース
９，７９…永久磁石
１４，１５，１１４，１１５…平衡入力端子
１６，１７，１１６，１１７…平衡出力端子
２０，４４，９３…フェライト
２１，４５，９１…第１中心電極
２２，４６，９２…第２中心電極
１２０…複合電子部品
１５０…携帯電話
Ｒ１，Ｒ２…抵抗
Ｃ１〜Ｃ１０…整合用コンデンサ

Claims

永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
前記フェライトに配置された第１中心電極と、
前記第１中心電極と電気的絶縁状態で交差して前記フェライトに配置された第２中心電極と、
前記第１中心電極の一端と前記第２中心電極の一端の間に電気的に接続された第１抵抗と、
前記第１中心電極の他端と前記第２中心電極の他端の間に電気的に接続された第２抵抗と、
前記第１中心電極の一端に電気的に接続された第１端子および他端に電気的に接続された第２端子と、
前記第２中心電極の一端に電気的に接続された第３端子および他端に電気的に接続された第４端子とを備え、
前記第１端子および第２端子が平衡入力端子であり、前記第３端子および第４端子が平衡出力端子であること、
を特徴とする２ポート型非可逆回路素子。
前記第１中心電極の一端と他端の間に整合用コンデンサが電気的に接続されるとともに、前記第２中心電極の一端と他端の間に整合用コンデンサが電気的に接続されていることを特徴とする請求項１に記載の２ポート型非可逆回路素子。
前記第１中心電極および第２中心電極の一端もしくは他端の少なくとも一つとアースとの間に整合用コンデンサが電気的に接続されていることを特徴とする請求項１または請求項２に記載の２ポート型非可逆回路素子。
前記第１中心電極および第２中心電極の少なくともいずれか一つの中心電極の両端とアースとの間にそれぞれ整合用コンデンサが電気的に接続され、一つの中心電極の両端に電気的に接続されている二つの整合用コンデンサの静電容量値が略等しいことを特徴とする請求項１または請求項２のいずれかに記載の２ポート型非可逆回路素子。
前記第１端子、第２端子、第３端子および第４端子の少なくとも一つが整合用コンデンサを介して前記第１中心電極もしくは第２中心電極に電気的に接続されていることを特徴とする請求項１〜請求項４のいずれかに記載の２ポート型非可逆回路素子。
前記第１抵抗と前記第２抵抗の抵抗値が略等しいことを特徴とする請求項１〜請求項５のいずれかに記載の２ポート型非可逆回路素子。
前記フェライトが平面視で平行四辺形であることを特徴とする請求項１〜請求項６のいずれかに記載の２ポート型非可逆回路素子。
請求項１〜請求項７のいずれか一つに記載の２ポート型非可逆回路素子と、
前記２ポート型非可逆回路素子に電気的に接続された電力増幅器とを備え、
前記電力増幅器の平衡出力端子が前記２ポート型非可逆回路素子の平衡入力端子に電気的に接続されていること、
を特徴とする複合電子部品。
請求項１〜請求項７のいずれかに記載の２ポート型非可逆回路素子、および、請求項８に記載の複合電子部品の少なくとも一つを備えたことを特徴とする通信装置。