JP4348698B2 - 非可逆回路素子 - Google Patents

非可逆回路素子 Download PDF

Info

Publication number
JP4348698B2
JP4348698B2 JP2004195574A JP2004195574A JP4348698B2 JP 4348698 B2 JP4348698 B2 JP 4348698B2 JP 2004195574 A JP2004195574 A JP 2004195574A JP 2004195574 A JP2004195574 A JP 2004195574A JP 4348698 B2 JP4348698 B2 JP 4348698B2
Authority
JP
Japan
Prior art keywords
central conductor
conductor
case
permanent magnet
lower case
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004195574A
Other languages
English (en)
Other versions
JP2006020051A5 (ja
JP2006020051A (ja
Inventor
稔 野津
武文 寺脇
靖 岸本
秀人 三上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Metals Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2004195574A priority Critical patent/JP4348698B2/ja
Publication of JP2006020051A publication Critical patent/JP2006020051A/ja
Publication of JP2006020051A5 publication Critical patent/JP2006020051A5/ja
Application granted granted Critical
Publication of JP4348698B2 publication Critical patent/JP4348698B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Description

本発明は、携帯電話などの移動体通信システムの中で使用され、一般にアイソレータと呼ばれる非可逆回路素子に関する。
従来、携帯電話等に用いられる高周波部品の一つとして、アイソレータ,サーキュレータ等の非可逆回路素子がある。一般に非可逆回路素子は、電力増幅器などの破損を防止する目的で使用され、信号の伝送方向の挿入損失は小さいが、逆方向への逆方向損失は大きくなるような機能を持たせたものである。
図5は、特許文献1に記載された非可逆回路素子の構造を示す分解斜視図である。この非可逆回路素子は、互いに電気的絶縁状態で、所定の角度間隔で重ねられた3つの中心導体104,105,106をフェライト103上に配置した中心導体部120と、フェライト103に直流磁界を印加するための永久磁石102と、容量素子108、109、110と終端抵抗111を有し、これらを、磁気ヨークを兼ねた上ケース101と下ケース112とで構成する金属ケース内に配置して構成されている。上ケース101および下ケース112間には、絶縁体に金属材料をインサートした樹脂一体型下ケース107が設けられており、樹脂一体型下ケース107内には、容量素子108,109,110、終端抵抗111、中心導体部120が、凹部113b、113c、113d、113aに収納されている。また、樹脂一体型下ケース107の対向する外壁の2側面には、実装基板との接続を行う外部端子が形成されている。前記外部端子の内、外部端子115b、115c、115e、115fは、実装基板のグランドと接続されるグランド端子である。また、外部端子115a,115bは高周波信号を扱う入出力端子であり、樹脂一体型下ケース107内に形成された端子電極116a,116dと繋がっている。
この樹脂一体型下ケース107は、例えば銅、あるいは銅合金のような電気良導体の薄板を用い、前記薄板を、プレス成形などにより必要な形に打ち抜き、折曲げ成形して、液晶ポリマーなどの耐熱性樹脂とともに射出成形し、再度打ち抜き加工を行い、薄板の不必要な部分を取り去って形成される。また、中心導体104,105,106の端部は帯状に形成されおり、前記端子電極116a,116d、容量素子108,109,110の一方の電極、チップ抵抗111の一方の電極とはんだ接続される。
図6は、一般的な非可逆回路素子の等価回路であり、図5に示した従来例もこの等価回路となる。この等価回路は、入力ポートP1、出力ポートP2,終端ポートP3を有し、所望の周波数(中心周波数)で動作するアイソレータを示している。図5に示した非可逆回路素子と対比すると、インダクタンスL1,L2,L3は、中心導体104,105,106が巻回されたフェライト103部分で形成され、コンデンサC1,C2,C3、抵抗Rは、容量素子108,109,110、終端抵抗111と対応し、入力ポートP1、出力ポートP2は入出力端子115a,115bと対応する。
図7は、特許文献2に記載された非可逆回路素子の構造を示す分解斜視図である。この非可逆回路素子は、2ポート型非可逆回路素子である。図7に示すように、2ポート型アイソレータ1は、概略、金属製上側ケース4と金属製下側ケース8とからなる金属ケースと、永久磁石9と、フェライト20と中心電極21,22とからなる中心電極組立体13と、積層基板30を備えている。
金属製上側ケース4は略箱形状であり、上部4aおよび四つの側部4bからなる。金属製下側ケース8は、左右の側部8bと底部8aからなる。金属製上側ケース4および金属製下側ケース8は磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面にAgやCuがめっきされる。
中心電極組立体13は、円板状のマイクロ波フェライト20の上面に2組の第1および第2中心電極21,22を、絶縁層(図示せず)を介在させて直交して交差するように配置している。この中心電極21,22は二つのラインで構成されている。第1中心電極21と第2中心電極22のそれぞれの両端部21a,21b、22a,22bは、フェライト20の下面に延在し、それぞれの端部21a〜22bが相互に分離している。
積層基板30の両端部には、それぞれ入力ポート14、出力ポート15およびアースポート16が設けられている。入力ポート14は積層基板内のコンデンサ電極に電気的に接続され、出力ポート15は積層基板内のコンデンサ電極に電気的に接続されている。アースポート16は、積層基板内のグランド電極に電気的に接続されている。そして積層基板30は、内部に整合用コンデンサC1,C2および抵抗Rを有している。
永久磁石9は金属製上側ケース4の天井に接着剤によって固定される。中心電極組立体13の中心電極21,22の各々の端部21a〜22bが積層基板30の表面に形成された中心電極用接続電極51〜54にはんだ80にて電気的に接続されることにより、積層基板30上に中心電極組立体13が実装される。なお、中心電極21,22と中心電極用接続電極51〜54のはんだ付けは、マザーボード状態の積層基板30に対して効率良く行ってもよい。
積層基板30は金属製下側ケース8の底部8a上に載置され、積層基板30の下面に配設されているグランド電極がはんだによって底部8aと接続固定される。これにより、アースポート16が底部8aに電気的に容易に接続される。そして、金属製下側ケース8と金属製上側ケース4は、それぞれの側部8bと4bをはんだ等で接合することにより金属ケースを構成し、ヨークとしても機能する。つまり、この金属ケースは、永久磁石9と中心電極組立体13と積層基板30を囲む磁路を形成する。また、永久磁石9はフェライト20に直流磁界を印加する。
この2ポート型アイソレータ1の電気等価回路図を図8に示す。第1中心電極21の一端部21aは入力ポート14に電気的に接続され、他端部21bは出力ポート15に電気的に接続されている。第2中心電極22の一端部22aは出力ポート15に電気的に接続され、他端部22bはアースポート16に電気的に接続されている。整合用コンデンサC1と抵抗Rからなる並列RC回路は、入力ポート14と出力ポート15の間に電気的に接続されている。整合用コンデンサC2は出力ポート15とアースポート16の間に電気的に接続されている。
特開平11―205011号 特開2004―15430号
携帯電話の小型化、多機能化に伴い、非可逆回路素子も小型化が強く求められている。前記特許文献1の実施例には、外形寸法が5mm×5mm×2mmといった非可逆回路素子が開示されているが、現在では外形寸法が4mm×4mm×1.7mmといった小型の非可逆回路素子が広く用いられるようになり、さらに3.2mm×3.2mm×1.6mmといった外形寸法の非可逆回路素子も提案されている。
このような小型化の中で、特許文献2に示されるような2ポート型アイソレータは、従来の3ポート型のアイソレータに比較し、部品点数が少なく、小型化に有利と考えられる。そこで、本発明者は、この2ポート型アイソレータを超小型に構成することを試みた。ところが、中心周波数と挿入損失特性が所望の周波数にて得られないという問題点が生じた。
そこで本発明の目的は、中心周波数と挿入損失特性を所望の周波数で得られる新規な手段を提供することである。
第1の発明は、永久磁石と、前記永久磁石により直流磁界が印加されるフェリ磁性体と、前記フェリ磁性体に配置される並列導体で形成された第1中心導体及び一本の導体で形成された第2中心導体と、前記各中心導体に並列に接続されるコンデンサと、前記永久磁石による直流磁界の磁気回路を構成するための金属ケースを有し、前記第1中心導体の一端が入力端子と接続され、他端が出力端子と接続され、前記第2中心導体の一端が前記出力端子と接続され、他端が接地された非可逆回路素子であって、前記金属ケースは上ケースと下ケースとで構成され、前記下ケースは対向する一対の側壁を備え、少なくとも一方の側壁と上ケースとの間を電気的に非導通とし、下ケースの側壁間に伸びる第2中心導体による誘導起電力によって生じる、第2中心導体の配置方向と略同じ方向に金属ケースを周回するループ状電流の発生を抑制したことを特徴とする非可逆回路素子である。
本発明においては、電気的に導通されない他方の側壁は、上ケースと絶縁性接着剤により接合するのが好ましい。また、電気的に導通する側壁は、上ケースと半田により接合され、半田付けされる側壁は、前記第2の中心導体の前記他端側にあり、前記上ケースと半田付けされない側壁は、前記第2の中心導体の前記一端側にあるのが好ましい。
第2の発明は、永久磁石と、前記永久磁石により直流磁界が印加されるフェリ磁性体と、前記フェリ磁性体に配置される並列導体で形成された第1中心導体及び一本の導体で形成された第2中心導体と、前記各中心導体に並列に接続されるコンデンサと、前記永久磁石による直流磁界の磁気回路を構成するための金属ケースを有し、前記第1中心導体の一端が入力端子と接続され、他端が出力端子と接続され、前記第2中心導体の一端が前記出力端子と接続され、他端が接地された非可逆回路素子であって、前記金属ケースは上ケースと下ケースとで構成され、前記下ケースは対向する一対の側壁を備え、下ケースにスリットを形成して前記側壁間を電気的に非導通とし、下ケースの側壁間に伸びる第2中心導体による誘導起電力によって生じる、第2中心導体の配置方向と略同じ方向に金属ケースを周回するループ状電流の発生を抑制し、前記スリットには樹脂が充填されたことを特徴とする非可逆回路素子である。
なお本発明において、ループ状電流が前記金属ケース上に生じないように構成されているとは、直流的にループ状電流が流れない構成となっていればよい。
本発明によれば、所望の周波数にて所望の特性が得られ、特に、超小型、薄型の非可逆回路素子であって、かつ低損失の非可逆回路素子を提供することが出来る。
図1は、本発明に係る非可逆回路素子(実施例1)の構造を示す説明図である。本発明に係る非可逆回路素子は、フェリ磁性体210と、フェリ磁性体210に近接して互いに電気的絶縁状態で交差するように配置された第1及び第2の中心導体221、222でなる中心導体220と、第1及び第2の中心導体の整合用コンデンサを形成する積層基板250と、積層基板250と電気的に接続する入力端子と出力端子とが形成された樹脂一体型下ケース280と、フェリ磁性体210に直流磁界を供給する永久磁石240と、永久磁石240を収容して磁気回路を形成する上ケース270とを備えた非可逆回路素子である。
図1に示した上ケース270は磁気回路を形成するため、例えば、軟鉄などの強磁性体からなる材料で形成され、その表面に銀や銅がメッキされる。更に上ケース270は、樹脂一体型下ケース280にインサート成形された金属板とともに、磁気ヨークとしても機能する。つまり、上ケースと樹脂一体型下ケースの金属板とにより、永久磁石240と中心電極組立230と積層基板250を囲む磁路(磁気回路)を形成している。
また、上ケース270は材質が金属であるから、磁気回路を形成するとともに他の構成部材を収納保持する外部ケースとしての機能も有している。
更に、上ケース270の表面には、銀、銅、金、アルミニウムのうち少なくとも一つを含む金属または合金で電気抵抗率が5.5μΩcm以下、好ましくは3.0μΩcm、更に好ましくは1.8μΩcm以下の導電性の高い金属膜を形成することが好ましい。金属膜の厚さは0.5〜25μm、好ましくは0.5〜10μm、更に好ましくは1〜8μmである。磁気ヨークはグランドとしても機能するが、このように構成することで前記金属皮膜が高周波電流のアース端子への経路となり、よって高周波信号の伝送効率を高めるとともに、外部との相互干渉を抑制して損失を低減することができる。
図1に示した樹脂一体型下ケース280は、0.1mm程度の導体薄板を有し、この導体薄板を用いた入力外部電極IN、出力外部電極OUT、及びグランド端子GNDをインサート成形で備えたものである。樹脂一体型下ケース280の空洞部には積層基板250が収容されて、積層基板250のグランド電極GND、入力外部電極IN、及び出力外部電極OUTを、樹脂一体型下ケース280の入力外部電極IN、出力外部電極OUT、及びグランド電極GNDに半田づけにより電気的に接続される。
樹脂一体型下ケース280のフレーム281a,281bは、金属材料、例えばJIS:PB材で厚み0.15mm程度のものが使用され、銅下地メッキ1〜3μmの上に厚み2〜4μmの銀メッキが施されて高周波特性が改善される。尚、このフレーム281a,281bは、下側で接続されており、所謂コ字形状のものであり、上ケースとともに、永久磁石240と中心電極組立230と積層基板250を囲む磁路を形成する下ケースを構成している。このフレーム281a,281bと、入力外部電極IN、及び出力外部電極OUTは、それぞれ樹脂ベース282に電気的に絶縁されてインサート成形されている。また、フレーム281a,281bと、グランド電極GNDとは同一の金属板で形成され、つながっている。
図2に、上ケース270を樹脂一体型下ケース280に組み合わせた実施例1の斜視図を示す。この実施例1では、上ケース270の四隅に形成された切り欠き部271a〜271dにより、樹脂一体型下ケース280のフレーム281a、281bとの位置が正確に合うように構成されている。そして、下ケースの一方の側壁(フレーム281a)と上ケース270との合わせ面270aを半田付けし、その対向する面側では、下ケースの他方の側壁(フレーム281b)と上ケース270との合わせ面は、半田付けではなく、接着剤により固定されている。この接着剤は絶縁性のものであり、その接着された側では、上ケースと下ケースとは電気的につながっていない。
本実施例1の非可逆回路素子では、積層基板250に整合用コンデンサを内蔵させている。しかしながら、積層基板250では精度のよい容量値のコンデンサを構成することが用意でないため、予め積層基板250に形成された整合用コンデンサを設計値よりも小さくし、出来上がった積層基板250の容量値を確認後、不足分の容量値をチップコンデンサ261,262で補正する構成としている。
この容量値を合わせるための別の方法として、積層基板250に形成された電極パターン等をトリミングして、容量値を微調整する方法も用いることはできる。
もちろん、調整不要であれば、積層基板250に形成された整合用コンデンサのみで構成してもよい。
実施例1の中心導体組立230は、矩形状のフェリ磁性体210の表面に、2組の第1および第2の中心導体221,222を、絶縁層(図示せず)を介在させて直交して交差するように配置している。
第1中心導体221と第2中心導体222のそれぞれの一端部221a,222aはフェリ磁性体210の側面で開放端となり、他端部は一体となってフェリ磁性体210の下面に延在している。第1中心導体221の一端部221aは入力端子INに電気的に接続され、他端は出力端子OUTに電気的に接続される。
第1及び第2の中心導体221、222は各々を別の導体で構成することもできるが、銅板などで一体に形成すると組立性が向上する。実施例1では、第1および第2中心導体221,222は、L字状の銅板で一体構成し、第1の中心導体21を3本の並列導体で形成し、前記第2の中心導体222を1本の導体で形成している。それにより、スルー方向の高周波電流に対するインダクタンスを低減して挿入損失を低減すると共に、逆方向へのインダクタンスを相対的に増加することにより反射損失を低減することがスミスチャートから判明した。
前記中心導体220は、銅板の厚みは30μmで、高周波における表皮効果による損失を低減するために半光沢の銀メッキを1〜4μm施し、全体厚みを35μmとした。
本発明において、フェリ磁性体210は円板状でも良いが、実施例1に示した矩形状のフェリ磁性体210を用いると、フェリ磁性体の体積を増加できるので、フェリ磁性体の持つ非可逆回路素子特性を最大限に活用できる。永久磁石240も矩形状とすることにより、永久磁石240の磁束密度を端部に至るまで有効活用できる。
すなわち、実施例1に示すように、フェリ磁性体210として矩形状のものを用いることにより、フェリ磁性体210に巻かれる中心導体221,222の長さを極力長く取ることができるため、中心導体221,222のインダクタンスを大きくすることができ、低周波化に適用可能となる。また、矩形状のフェリ磁性体210は、円板状のフェリ磁性体よりも載置時のデッドスペースを減らすこともできるため、より小型化にも対応可能となる。
実施例1のフェリ磁性体210は、ガーネット構造を有するフェライトであり、YIG(イットリウム・鉄・ガーネット)などが用いられる。また、YIGのYの一部をGd,Ca,V等で、Feの一部をAlやGa等で置換したものも用いることができる。なお、YIGに限定されるものではなく、永久磁石240からの直流磁界に対して非可逆回路素子としての機能を果たす材料であれば何れの磁性体材料でも使用できる。
実施例1の中心導体組立230は、フェリ磁性体210を互いに電気的に絶縁された第1中心導体221と第2中心導体222とで包み込んだ形状をしている。永久磁石240からの直流磁界を受けることでインダクタンスとして機能し、それぞれ固有のインダクタンスLin、Loutを有するものである。
実施例1の永久磁石240は、中心導体組立230に直流磁界を印加することにより、第1中心導体221と第2中心導体222とを固有のインダクタンスLin、Loutとして機能させるものである。
永久磁石240としてはフェライト磁石(SrO・nFe2O3)が最も安価であり、且つフェリ磁性体210との特性の相性も良い。より好ましくは、Srおよび/またはBaの一部をR元素(R元素は、Yを含む希土類元素の少なくとも1種)で置換し、Feの一部をM元素(M元素は、Co、Mn、Ni及びZnからなる群から選ばれた少なくとも1種)で置換したマグネトプランバイト型結晶構造を有しているフェライト磁石がベターである。従来のフェライト磁石(SrO・nFe2O3)に比較し、高い磁束密度を有するので集中定数型の非可逆回路素子の小型、薄型化を可能にする。
図3は、実施例1に示した積層基板250の積層構造を示す説明図である。この積層基板250は、誘電体シートS1〜S6の6層の積層でなる。誘電体シートS1〜S6には導電性ペーストで電極パターンが印刷され、誘電体シートS1〜S6の各層間は、導電性ペーストを充填したビアホールVhg1〜Vhg6,Vhi1〜Vhi6,Vho1〜Vho6で電気的に接続される。ビアホールVhg1〜Vhg6は、グランドの電極パターンをグランド端子GNDに電気的に接続するためのビアホールである。ビアホールVhi1〜Vhi6は、グランドの電極パターンを入力外部電極INに電気的に接続するためのビアホールである。ビアホールVho1〜Vho6は、グランドの電極パターンを出力外部電極OUTに電気的に接続するためのビアホールである。
誘電体シートS1〜S6の各層毎に、電極パターンの機能を説明する。
誘電体シートS1には、図4の等価回路におけるコンデンサCfを調整するための電極251が形成される。電極251をトリミングすることによりコンデンサCfの調整ができる。電極252はコンデンサCiを調整するための電極である。
誘電体シートS2には、コンデンサCfを形成するための電極253が形成され、誘電体シートS1の電極251と誘電体シートS3の電極255との間で、各々コンデンサCfを形成する。また、コンデンサCiを形成するための電極254が形成され、誘電体シートS1の電極252との間でコンデンサCiを形成する。
誘電体シートS3には電極255が形成され、誘電体シートS2の電極253との間でコンデンサCfを形成する。
誘電体シートS4には電極256が形成され、誘電体シートS3の電極255、誘電体シートS5の電極257との間で、各々コンデンサCiを形成する。
誘電体シートS5には電極257が形成され、誘電体シートS4の電極256との間でコンデンサCiを、誘電体シートS6の電極258との間でコンデンサCfを各々形成する。
誘電体シートS6には電極258が形成され、誘電体シートS5の電極257との間でコンデンサCfを形成する。電極259は、図4で示す等価回路のインダクタンスLを構成する。
以上の誘電体シートS1〜S6がビアホールVhg1〜Vhg6,Vhi1〜Vhi6,Vho1〜Vho6で電気的に接続されて、図4で示す等価回路を形成する。
図3の最下段に示す図は、積層基板250を裏面から見た斜視図で、入力外部端子INと出力外部端子OUTとが、グランド電極GNDを挟んで配設される。
積層基板250の材質について説明する。積層基板250基板の製造において誘電体シートS1〜S6に用いるセラミックの材料組成は、銀などの導体ペーストと同時焼成できる低温焼結セラミックス材料、所謂LTCCセラミックなら何でも使用できる。
より好ましくは、主成分であるAl,Si,Sr,TiをそれぞれAl2O3、SiO2、SrO、TiO2に換算したとき、Al2O3換算で10〜60wt%、SiO2換算で25〜60wt%、SrO換算で7.5〜50wt%、TiO2換算で20wt%以下(0を含む)であり、その主成分100wt%に対して、副成分として、Bi、Na、K、Coの群のうちの少なくとも1種をBi2O3換算で0.1〜10wt%、Na2O換算で0.1〜5wt%、K2O換算で0.1〜5wt%、CoO換算で0.1〜5wt%含有し、更に、Cu、Mn、Agの群のうちの少なくとも1種をCuO換算で0.01〜5wt%、MnO2換算で0.01〜5wt%、Agを0.01〜5wt%含有し、その他不可避不純物を含有している混合物を700℃〜850℃で仮焼し、これを粉砕して平均粒径0.6〜2μmの微粉砕粒子からなる誘電体磁器組成物である。
これにより、積層基板250は、銀や銅、金といった高い導電率を有する金属材料を内部電極として用いて、一体焼結を行うことができる。その結果、誘電体材料の有する高いQ値を用い、しかも電気抵抗による損失を抑えた内部電極を用い、極めて損失の小さい非可逆回路素子を構成することができる。
積層基板250の製造方法について説明する。
積層基板250は、誘電体のグリーンシートに電極パターンを導電性ペーストで印刷してビアホールにも導電性ペーストを充填して積層した後に焼成する通常のLTCC(Low Temperature Cofiring:低温焼成法)で製造できる。
更に好ましくは、拘束焼成法によると焼成歪が小さい小型の積層基板を得ることができる。すなわち、積層基板の焼成条件(特に焼成温度1000℃以下)では焼成せず、積層基板の基板平面方向(X−Y方向)の焼成収縮を抑制する収縮抑制シートに上下を挟持して焼成した後に、収縮抑制シートを除去して積層基板250を得ることが出来る。
収縮抑制シートの材料は、アルミナ粉末や、アルミナ粉末と安定化ジルコニア粉末の混合材料などが使用できる。
実施例1のチップコンデンサ261、262について説明する。チップコンデンサ261、262は、1〜3pF程度の容量値を正確に管理された市販のチップコンデンサが使用でき、インサーション・ロス周波数とアイソレーション周波数とを設計値に高精度で合わせ込むことができる。
図4は実施例1の等価回路図である。この等価回路図について説明する。図1の入力外部電極INに対応する入力端子Inと、出力外部電極OUTに対応する出力端子Outとの間に終端抵抗となる抵抗Rを接続し、非可逆回路はアイソレータとして機能する。抵抗Rは、通常のチップ抵抗を搭載する。入力端子Inと出力端子Outとの間には、アイソレーション周波数を制御するコンデンサCiが接続される。また、第1中心導体221とフェリ磁性体210とが永久磁石240の直流磁界の印加により形成するインダクタンスLinも接続される。インダクタンスLinの出力端子Out側には、第2中心導体222とフェリ磁性体210とが永久磁石240の直流磁界の印加により形成するインダクタンスLoutが接続される。インダクタンスLoutの他端はグランドに直結される場合も多いが、図2に示す実施態様では誘電体シートS6にインダクタンスLを形成する電極259を設けることに拠り、インダクタンスLoutの他端を、インダクタンスLを介してグランドに接地している。それにより、2倍、3倍の高調波(2f、3f)を減衰させる減衰極を調整できる。出力端子Outとグランドとの間にはコンデンサCfが接続されている。これにより、インサーション・ロス周波数が制御される。
この実施例1により、3.2mm×3.2mm×1.5mm(高さ)の超小型のアイソレータを構成することができた。尚、使用周波数は830〜840MHzである。
上記実施例1と同様の構成であって、下ケースの一方の側壁(フレーム281a)と上ケース270との合わせ面270aと、その対向する面側の下ケースの他方の側壁(フレーム281b)と上ケース270との合わせ面の両方をいずれも半田付けしないで接着剤で固定した実施例2と、下ケースの一方の側壁(フレーム281a)と上ケース270との合わせ面270aと、その対向する面側の下ケースの他方の側壁(フレーム281b)と上ケース270との合わせ面の両方を半田付けした比較例1を用意した。
この実施例1、実施例2及び比較例1のそれぞれの特性図を図9,10,11に示す。図9は実施例1、図10は実施例2、図11は比較例1のものであり、それぞれ挿入損失、アイソレーション、リターンロス(IN)、リターンロス(OUT)を示している。
表1に図9〜11に対応する数値を示す。
Figure 0004348698
図9〜11、表1に示すように、本発明の実施例1、2では、目標の周波数830〜840MHzで良好な結果を得ている。これに対し比較例では、特に挿入損失特性がかなり悪くなり、ピーク周波数もずれ、他の特性でもピーク周波数のずれや、特性値が悪くなっている。この結果より、本発明の構造によって、目的周波数に合致し、低損失の非可逆回路素子を得ることができることがわかる。
実施例1、2では、ほぼ同等の良好な特性を得ているが、実施例1の場合、上ケースがグランド電極と接続された状態であり、実装時等において外部の影響を受け難いものと考えられる。従って、実施例2の上ケースがグランド電極に接続されてない構造よりも、実施例1の構造(上ケースがグランド電極に接続されている構造)の方が好ましいものと考えられる。
図1の構造で、本発明の作用効果について説明する。従来ケース構造は、図1と同様に上ケースと下ケースに分け、その上ケースと下ケースの接合部をそれぞれ半田付けしていた。つまり、従来のケースの接合構造は比較例と同様であった。しかし、この比較例の場合、上記で示したように、目標周波数で所望の特性が得られなかった。この要因を考えたところ、全体的に小型、薄型化されてきており、中心導体とケースが非常に近接してきており、この中心導体に流れる電流に起因して、ケースに誘導起電力が発生しやすくなり、この誘導起電力の影響が出ているものと考えられる。実施例1では、中心導体と上ケースの間隔は0.43mm程度である。
このケースに生じる誘導起電力による影響について図12を用いて説明する。中心導体222に電流301が流れると、発生する高周波磁界によりケースに誘導起電力302が発生する。その誘導起電力302によりケースに誘導電流(中心導体を囲むように周回するループ状電流)304が流れ、その誘導電流304により発生する高周波磁界303が中心導体222の高周波磁界を弱め、この中心導体222のインダクタンスLoutを小さくし、特性が高周波側にシフトするとともに、損失が増大するものと考えられる。
従って、前記誘導電流(中心導体を囲むように周回するループ状電流)304が生じない構造とすることにより、中心導体222への影響を無くす、あるいは少なくすることができると考え、本発明に至ったものである。
つまり、実施例1では、上ケースと下ケースにおいて、2箇所(2側面)で接続しているが、一方では半田付けにより導通しているものの、他方では接着剤により固定しているので導通してなく、前記の誘導電流(中心導体を囲むように周回するループ状電流)304が生じない構造(直流的にループ状電流が流れない構造)としている。また、実施例2では、上ケースと下ケースは接着剤のみで接合しているので、同様に前記の誘導電流(中心導体を囲むように周回するループ状電流)304が生じない構造としている。そして、これにより、所望の周波数で、所望の特性を得ることができ、しかも超小型、薄型の非可逆回路素子を構成できている。
本発明の実施例としては、実施例1、2に限定されず、種々の構成が考えられる。即ち、誘導電流(中心導体を囲むように周回するループ状電流)304が流れない、あるいは流れにくくすることができればよい。
例えば図13に斜視図と断面図で示した樹脂一体型下ケースのように、樹脂一体型下ケースの中で、前記誘導電流が流れない、あるいは流れにくくするように、金属フレームにスリットを入れても良い。樹脂一体型下ケースのフレーム(下部)281cにスリット283を施し、好ましくは樹脂ベース282と連続するように、前記スリット283に樹脂を充填する。これにより、フレーム(側壁)281a及び281bが電気的に切断され、上ケース270との合わせ面270a及び270bを半田付けで接続した場合でも、前記誘導電流が流れない、あるいは流れにくくするような構造となる。
また他の構造として、上ケース、樹脂一体型下ケースの接合部分に、絶縁性の高い磁性材料、例えばソフトフェライトを介在させることでも実現出来る。図14に本構造を用いた非可逆回路素子の斜視図を、図15にその分解斜視図を示す。樹脂ケースのフレーム(下部)281cの表面端部にNi-Znフェライト、Mn−Znフェライト等、比較的比抵抗の大きな磁性材料290a、及び290bを配置する。そして、上ケース275の折り曲げ先端部276a、及び276bとを接合させて組み込み、前記絶縁性を発揮させ、磁気ギャップを設けずに前記誘導電流が流れない、あるいは流れにくく、内部磁場を保った構造とすることが出来た。
本発明に係る非可逆回路素子の一実施例の分解斜視図である。 本発明に係る非可逆回路素子の一実施例の斜視図である。 本発明に係る非可逆回路素子に用いる積層基板の一実施例を示す図である。 本発明に係る非可逆回路素子の一実施例に対する等価回路図である。 第一の従来例の分解斜視図である。 第一の従来例の等価回路図である。 第二の従来例の分解斜視図である。 第二の従来例の等価回路図である。 実施例1の特性図である。 実施例2の特性図である。 比較例の特性図である。 本発明の作用の説明図である。 本発明の他の実施例に係る非可逆回路素子に用いる樹脂一体型下ケースの斜視図と断面図である。 本発明の他の実施例に係る非可逆回路素子の斜視図である。 本発明の他の実施例に係る非可逆回路素子の分解斜視図である。
符号の説明
210 フェリ磁性体
220 中心導体
221 第1の中心導体
222 第2の中心導体
230 中心導体組立体
240 永久磁石
250 積層基板
261,262 チップコンデンサ
270,275 上ケース
280 樹脂一体型下ケース
281a、281b フレーム(側壁)
281c フレーム(下部)
282 樹脂ベース
283 スリット
290 絶縁性の高い磁性材料
301 電流
302 誘導起電力
303 高周波磁界
304 誘導電流(中心導体を囲むように周回するループ状電流)

Claims (4)

  1. 永久磁石と、前記永久磁石により直流磁界が印加されるフェリ磁性体と、前記フェリ磁性体に配置される並列導体で形成された第1中心導体及び一本の導体で形成された第2中心導体と、前記各中心導体に並列に接続されるコンデンサと、前記永久磁石による直流磁界の磁気回路を構成するための金属ケースを有し、前記第1中心導体の一端が入力端子と接続され、他端が出力端子と接続され、前記第2中心導体の一端が前記出力端子と接続され、他端が接地された非可逆回路素子であって、
    前記金属ケースは上ケースと下ケースとで構成され、前記下ケースは対向する一対の側壁を備え、少なくとも一方の側壁と上ケースとの間を電気的に非導通とし、下ケースの側壁間に伸びる第2中心導体による誘導起電力によって生じる、第2中心導体の配置方向と略同じ方向に金属ケースを周回するループ状電流の発生を抑制したことを特徴とする非可逆回路素子。
  2. 電気的に導通されない他方の側壁は、上ケースと絶縁性接着剤により接合されたことを特徴とする請求項1に記載の非可逆回路素子。
  3. 電気的に導通する側壁は、上ケースと半田により接合され、半田付けされる側壁は、前記第2の中心導体の前記他端側にあり、前記上ケースと半田付けされない側壁は、前記第2の中心導体の前記一端側にあることを特徴とする請求項又は2に記載の非可逆回路素子。
  4. 永久磁石と、前記永久磁石により直流磁界が印加されるフェリ磁性体と、前記フェリ磁性体に配置される並列導体で形成された第1中心導体及び一本の導体で形成された第2中心導体と、前記各中心導体に並列に接続されるコンデンサと、前記永久磁石による直流磁界の磁気回路を構成するための金属ケースを有し、前記第1中心導体の一端が入力端子と接続され、他端が出力端子と接続され、前記第2中心導体の一端が前記出力端子と接続され、他端が接地された非可逆回路素子であって、
    前記金属ケースは上ケースと下ケースとで構成され、前記下ケースは対向する一対の側壁を備え、下ケースにスリットを形成して前記側壁間を電気的に非導通とし、下ケースの側壁間に伸びる第2中心導体による誘導起電力によって生じる、第2中心導体の配置方向と略同じ方向に金属ケースを周回するループ状電流の発生を抑制し、前記スリットには樹脂が充填されたことを特徴とする非可逆回路素子。
JP2004195574A 2004-07-01 2004-07-01 非可逆回路素子 Active JP4348698B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004195574A JP4348698B2 (ja) 2004-07-01 2004-07-01 非可逆回路素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004195574A JP4348698B2 (ja) 2004-07-01 2004-07-01 非可逆回路素子

Publications (3)

Publication Number Publication Date
JP2006020051A JP2006020051A (ja) 2006-01-19
JP2006020051A5 JP2006020051A5 (ja) 2007-08-02
JP4348698B2 true JP4348698B2 (ja) 2009-10-21

Family

ID=35793866

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004195574A Active JP4348698B2 (ja) 2004-07-01 2004-07-01 非可逆回路素子

Country Status (1)

Country Link
JP (1) JP4348698B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2105987B1 (en) 2007-01-18 2016-07-20 Murata Manufacturing Co., Ltd. Non-reversible circuit element and method of manufacturing it

Also Published As

Publication number Publication date
JP2006020051A (ja) 2006-01-19

Similar Documents

Publication Publication Date Title
JP4849269B2 (ja) 非可逆回路素子
US7253697B2 (en) Two-port isolator and communication apparatus
JP4345709B2 (ja) 非可逆回路素子、その製造方法及び通信装置
JP5082858B2 (ja) 非可逆回路素子
JP4665786B2 (ja) 非可逆回路素子及び通信装置
JP5365967B2 (ja) 多結晶セラミック磁性体材料、マイクロ波磁性体、及びこれを用いた非可逆回路素子
US7382211B2 (en) Non-reciprocal circuit device
JP3858853B2 (ja) 2ポート型アイソレータ及び通信装置
JP4947289B2 (ja) 非可逆回路素子
JP2009049879A (ja) 2ポート型非可逆回路素子
JP4348698B2 (ja) 非可逆回路素子
JP4548383B2 (ja) 非可逆回路素子及び通信装置
JP4423619B2 (ja) 非可逆回路素子
JP4831234B2 (ja) 非可逆回路素子
JP3997520B2 (ja) 非可逆回路素子
JP4293118B2 (ja) 非可逆回路素子および通信装置
JP4192883B2 (ja) 2ポート型非可逆回路素子および通信装置
JP4811519B2 (ja) 非可逆回路素子
JPH1197911A (ja) 集中定数型非可逆回路素子
JP2006020052A (ja) 2ポートアイソレータ
JP2007267052A (ja) 非可逆回路素子
JP2009135557A (ja) 2ポート型アイソレータ及び通信装置
JP2007251250A (ja) 非可逆回路素子及び通信装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070620

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080908

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090415

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090525

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20090528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120731

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4348698

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130731

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350