WO2012014592A1 - アイソレータ - Google Patents

アイソレータ Download PDF

Info

Publication number
WO2012014592A1
WO2012014592A1 PCT/JP2011/063769 JP2011063769W WO2012014592A1 WO 2012014592 A1 WO2012014592 A1 WO 2012014592A1 JP 2011063769 W JP2011063769 W JP 2011063769W WO 2012014592 A1 WO2012014592 A1 WO 2012014592A1
Authority
WO
WIPO (PCT)
Prior art keywords
ground
center electrode
isolator
unbalanced
port
Prior art date
Application number
PCT/JP2011/063769
Other languages
English (en)
French (fr)
Inventor
長谷川　隆
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2012526372A priority Critical patent/JP5413509B2/ja
Publication of WO2012014592A1 publication Critical patent/WO2012014592A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/32—Non-reciprocal transmission devices
    • H01P1/38—Circulators
    • H01P1/383—Junction circulators, e.g. Y-circulators
    • H01P1/387—Strip line circulators

Definitions

  • the present invention relates to an isolator, in particular, an isolator used in a microwave band.
  • an isolator has a characteristic of transmitting a signal only in a predetermined direction and not transmitting in a reverse direction.
  • the isolator is used in a transmission circuit unit of a mobile communication device such as a car phone or a mobile phone.
  • Patent Document 1 describes an unbalanced-unbalanced two-port isolator.
  • Patent Document 2 describes an unbalanced-balanced two-port isolator.
  • the isolator described in Patent Document 2 is obtained by adding a half-wave line and a plurality of matching circuit elements to the isolator described in Patent Document 1 so as to be an unbalanced-balanced type.
  • the size of the isolator itself increases and the cost increases.
  • an object of the present invention is to provide an isolator that can be made an unbalanced-balanced type with a simple configuration while suppressing the addition of parts.
  • An isolator is A first central electrode and a second central electrode which are crossed in an insulated state on a ferrite to which a DC magnetic field is applied by a permanent magnet; One end of the first center electrode is connected to the ground through the first matching capacitor, and is connected to the unbalanced first port and the balanced first port, The other end of the first center electrode is connected to the ground, One end of the second center electrode is connected to the ground via a second matching capacitor and a termination resistor connected in parallel to each other, and is connected to the balanced second port, The other end of the second center electrode is connected to the ground, In addition, having an unbalanced second port connected to ground, It is characterized by.
  • the isolator when a high-frequency signal is input to the unbalanced input / output, a large high-frequency current flows through the first center electrode, almost no high-frequency current flows through the second center electrode, and a high-frequency signal is transmitted to the balanced input / output. Is done.
  • a high-frequency signal is input to the balanced input / output, a large high-frequency current flows through the second center electrode, almost no high-frequency current flows through the first center electrode, and is attenuated by the termination resistor.
  • the input / output is converted by reversing the magnetic field applied by the permanent magnet.
  • This isolator can be an unbalanced-balanced type without adding other components to the matching capacitance and termination resistor that are conventionally provided, and does not increase the size and cost.
  • the isolator 1 is configured as a lumped constant type, and on the surface of the ferrite 10 to which a DC magnetic field is applied by the permanent magnet 5, A second center electrode 12 is disposed.
  • one end 11a of the first center electrode 11 is connected to the ground via the first matching capacitor C1, and is connected to the unbalanced first port P2a and the balanced first port P1a.
  • the other end 11b of the center electrode 11 is connected to the ground.
  • One end 12a of the second center electrode 12 is connected to the ground via a second matching capacitor C2 and a termination resistor R connected in parallel to each other, and is connected to the balanced second port P1b.
  • the other end 12b is connected to the ground.
  • the isolator 1 further includes an unbalanced second port P2b connected to the ground.
  • the ports P1a and P1b constitute a balanced input / output unit, and the ports P2a and P2b constitute an unbalanced input / output unit.
  • the component configuration includes a case 20, a circuit board 30, a ferrite 10 including electrodes 11 and 12, a terminating resistor R, a permanent magnet 5, and a cap 40.
  • the ferrite 10 and the termination resistor R are mounted on the circuit board 30, the permanent magnet 5 is stuck on the ferrite 10, this assembly is housed in the case 20 and closed by the cap 40.
  • the circuit board 30 is a multilayer board, and has built-in electrodes forming the capacitors C1 and C2, a ground electrode, and the like. Specifically, as shown in FIG. 3, dielectric sheets 31a, 31b, and 31c are laminated. Various electrodes are formed on the surface of the first and second sheets 31a and 31b, and various electrodes are formed on the back surface of the third sheet 31c.
  • the sheet 31a is formed with a ground electrode 32a, relay electrodes 34a and 34b, and via-hole conductors 36a, 36b and 36c.
  • Capacitor electrodes 35a and 35b and via-hole conductors 37a, 37b, 37c and 37d are formed on the sheet 31b.
  • a ground electrode 32b, terminal electrodes 41, 42, and 43 and via-hole conductors 38a, 38b, 38c, and 38d are formed on the sheet 31c.
  • the isolator 1 having the equivalent circuit shown in FIG. 1 is formed.
  • one end 11a of the first center electrode 11 is connected to the relay electrode 34a at a portion around the back surface of the ferrite 10, and the relay electrode 34a is connected to the capacitor electrode 35a via the via-hole conductor 36b.
  • the capacitor electrode 35a forms a first matching capacitor C1 between the ground electrodes 32a and 32b.
  • the capacitor electrode 35a is connected to the terminal electrode 43 (unbalanced first port P2a) via via-hole conductors 37a and 38a, and the terminal electrode 41 (balanced first port P1a) via via-hole conductors 37b and 38b. Connected to.
  • the other end 11b of the first center electrode 11 is connected to the ground electrode 32a at the portion that wraps around the back surface of the ferrite 10, and the ground electrode 32a is connected to the ground conductor 32b via the via-hole conductors 36a, 37d, and 38d.
  • One corner of the ground conductor 32b functions as the terminal electrode 44 (unbalanced second port P2b).
  • One end 12a of the second center electrode 12 is connected to the relay electrode 34b at a portion that wraps around the back surface of the ferrite 10, and the relay electrode 34b is connected to the capacitor electrode 35b via the via-hole conductor 36c.
  • the capacitor electrode 35b forms a second matching capacitor C2 between the ground electrodes 32a and 32b.
  • the capacitor electrode 35b is connected to the terminal electrode 42 (balanced second port P1b) via the via-hole conductors 37c and 38c.
  • the other end 12 b of the second center electrode 12 is connected to the ground electrode 32 a at a portion that wraps around the back surface of the ferrite 10.
  • the ground electrode 32a is connected to the ground conductor 32b as described above.
  • the case 20 is obtained by insert-molding a resin material into a metal casing 25 (the hatched portion), and the balanced input / output terminals 21 and 22 are terminal electrodes arranged on the back surface of the circuit board 30. 41, 42, the unbalanced input / output terminal 23 is connected to the terminal electrode 43, and the metal casing 25 itself is connected to the ground electrode 32b.
  • the isolator 1 having the above configuration, when a high-frequency signal is input to the unbalanced input / output, a large high-frequency current flows through the first center electrode 11 and almost no high-frequency current flows through the second center electrode 12, so High frequency signals are transmitted to the input and output.
  • a high-frequency signal is input to the balanced input / output, a large high-frequency current flows through the second center electrode 12, hardly any high-frequency current flows through the first center electrode 11, and is attenuated by the termination resistor R.
  • the input / output is converted by reversing the magnetic field applied by the permanent magnet 5.
  • the isolator 1 can be an unbalanced-balanced type without adding other components to the conventional matching capacitors C1, C2 and termination resistor R, resulting in an increase in size and cost. There is nothing.
  • terminal electrodes 41 and 42 functioning as balanced first and second ports are provided on one side 30a side of the circuit board 30, and the other side 30b facing the one side 30a.
  • terminal electrodes 43 and 44 that function as unbalanced first and second ports are provided with terminal electrodes 43 and 44 that function as unbalanced first and second ports, and the first center electrode 11 is disposed substantially parallel to the one side 30a and the other side 30b.
  • Wiring is simplified.
  • the capacitor electrode 35a shown in the middle of FIG. 3 can be wired to the terminal electrodes 41 and 43 in a simple shape.
  • the isolator 1 used here has the following configuration.
  • the size of the ferrite 10 is 2 ⁇ 2 mm square and the thickness is 0.2 mm.
  • the first and second center electrodes 11 and 12 are both 0.5 mm wide.
  • the first matching capacitor C1 is 3.4 pF, and the second matching capacitor C2 is 3.3 pF.
  • the termination resistance R is 100 ⁇ .
  • the balanced input is 100 ⁇ and the unbalanced input is 50 ⁇ .
  • the input return loss (balance) is as shown in FIG.
  • the isolation is shown in FIG. 5 and is ⁇ 20.5 dB at 1920-1980 MHz.
  • the insertion loss is shown in FIG. 6 and is ⁇ 0.69 dB at 1920 to 1980 MHz.
  • the output return loss (unbalance) is as shown in FIG.
  • the present invention is useful for an isolator, and is particularly excellent in that it can be an unbalanced-balanced type with a simple configuration by suppressing the addition of parts.

Landscapes

  • Non-Reversible Transmitting Devices (AREA)

Abstract

　部品の追加を抑制して簡単な構成で不平衡－平衡型とすることのできるアイソレータを得る。　永久磁石により直流磁界が印加されるフェライト(10)に互いに絶縁状態で交差した第1中心電極(11)及び第2中心電極(12)を配置したアイソレータ。第1中心電極(11)の一端(11a)は、第1整合容量(C1)を介してグランドに接続されるとともに、不平衡第1ポート(P2a)及び平衡第1ポート(P1a)に接続され、第1中心電極(11)の他端(11b)はグランドに接続されている。第2中心電極(12)の一端(12a)は、互いに並列に接続されている第2整合容量(C2)と終端抵抗(R)を介してグランドに接続されるとともに、平衡第2ポート(P1b)に接続され、第2中心電極(12)の他端(12b)はグランドに接続されている。さらに、グランドに接続された不平衡第2ポート(P2b)を備えている。ポート(P1a),(P1b)で平衡入出力部が構成され、ポート(P2a),(P2b)で不平衡入出力部が構成されている。

Description

アイソレータ
　本発明は、アイソレータ、特に、マイクロ波帯で使用されるアイソレータに関する。
　従来から、アイソレータは、予め定められた特定方向にのみ信号を伝送し、逆方向には伝送しない特性を有している。この特性を利用して、アイソレータは、自動車電話、携帯電話などの移動体通信機器の送信回路部に使用されている。
　この種のアイソレータとして、特許文献１には、不平衡－不平衡型の２ポート型アイソレータが記載されている。特許文献２には、不平衡－平衡型の２ポート型アイソレータが記載されている。特許文献２に記載のアイソレータは、不平衡－平衡型とするために、特許文献１に記載のアイソレータに１／２波長線路や複数の整合回路素子を追加したものである。しかし、追加部品が多くなると、アイソレータ自体のサイズが大きくなり、コストアップにもなる。
特開平１０－２８４９０７号公報 特開２００２－２９９９１６号公報
　そこで、本発明の目的は、部品の追加を抑制して簡単な構成で不平衡－平衡型とすることのできるアイソレータを提供することにある。
　本発明の一形態であるアイソレータは、
　永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差した第１中心電極及び第２中心電極を配置し、
　第１中心電極の一端は、第１整合容量を介してグランドに接続されるとともに、不平衡第１ポート及び平衡第１ポートに接続され、
　第１中心電極の他端はグランドに接続され、
　第２中心電極の一端は、互いに並列に接続されている第２整合容量と終端抵抗を介してグランドに接続されるとともに、平衡第２ポートに接続され、
　第２中心電極の他端はグランドに接続され、
　さらに、グランドに接続された不平衡第２ポートを備えていること、
　を特徴とする。
　前記アイソレータにおいては、不平衡入出力に高周波信号が入力されると、第１中心電極に大きな高周波電流が流れ、第２中心電極にはほとんど高周波電流が流れず、平衡入出力に高周波信号が伝送される。一方、平衡入出力に高周波信号が入力されると、第２中心電極に大きな高周波電流が流れ、第１中心電極にはほとんど高周波電流が流れず、終端抵抗によって減衰される。なお、永久磁石による印加磁界を反転させることで入出力が変換される。本アイソレータでは、従来から備わっている整合容量や終端抵抗に他の部品を追加することなく、不平衡－平衡型とすることができ、サイズの大型化やコストアップを招来することがない。
　本発明によれば、部品の追加を抑制して簡単な構成で不平衡－平衡型とすることができる。
一実施例であるアイソレータの等価回路図である。 前記アイソレータを示す分解斜視図である。 前記アイソレータを構成する回路基板の分解平面図である。 前記アイソレータの入力リターンロスを示すグラフである。 前記アイソレータのアイソレーションを示すグラフである。 前記アイソレータの挿入損失を示すグラフである。 前記アイソレータの出力リターンロスを示すグラフである。
　以下、本発明に係るアイソレータの実施例について添付図面を参照して説明する。なお、各図において、同じ部材、部分については共通する符号を付し、重複する説明は省略する。また、図２及び図３において斜線を付した部分は導体部分である。
　アイソレータ１は、図１及び図２に示すように、集中定数型として構成され、永久磁石５よって直流磁界が印加されるフェライト１０の表面には、互いに絶縁状態で交差した第１中心電極１１及び第２中心電極１２が配置されている。
　図１に示すように、第１中心電極１１の一端１１ａは、第１整合容量Ｃ１を介してグランドに接続されるとともに、不平衡第１ポートＰ２ａ及び平衡第１ポートＰ１ａに接続され、第１中心電極１１の他端１１ｂはグランドに接続されている。第２中心電極１２の一端１２ａは、互いに並列に接続されている第２整合容量Ｃ２と終端抵抗Ｒを介してグランドに接続されるとともに、平衡第２ポートＰ１ｂに接続され、第２中心電極１２の他端１２ｂはグランドに接続されている。本アイソレータ１は、さらに、グランドに接続された不平衡第２ポートＰ２ｂを備えている。ポートＰ１ａ，Ｐ１ｂで平衡入出力部が構成され、ポートＰ２ａ，Ｐ２ｂで不平衡入出力部が構成されている。
　部品構成としては、図２に示すように、ケース２０、回路基板３０、電極１１，１２を備えたフェライト１０、終端抵抗Ｒ、永久磁石５及びキャップ４０にて構成されている。回路基板３０上にフェライト１０と終端抵抗Ｒを実装し、フェライト１０上に永久磁石５を貼着し、この組立体をケース２０に収容してキャップ４０で閉止することにより組み立てられる。
　回路基板３０は、多層基板であり、容量Ｃ１，Ｃ２を形成する電極やグランド電極などが内蔵されている。詳しくは、図３に示すように、誘電体シート３１ａ，３１ｂ，３１ｃを積層したものである。なお、１層目及び２層目のシート３１ａ，３１ｂには表面に各種電極が形成され、３層目のシート３１ｃには裏面に各種電極が形成されている。
　シート３１ａにはグランド電極３２ａ、中継電極３４ａ，３４ｂとビアホール導体３６ａ，３６ｂ，３６ｃが形成されている。シート３１ｂにはコンデンサ電極３５ａ，３５ｂとビアホール導体３７ａ，３７ｂ，３７ｃ，３７ｄが形成されている。シート３１ｃにはグランド電極３２ｂ、端子電極４１，４２，４３とビアホール導体３８ａ，３８ｂ，３８ｃ，３８ｄが形成されている。
　前記シート３１ａ，３１ｂ，３１ｃを積層し、かつ、前記フェライト１０及び終端抵抗Ｒを搭載することにより、図１に示した等価回路を有するアイソレータ１が形成される。即ち、第１中心電極１１の一端１１ａはフェライト１０の裏面に回り込んだ部分が中継電極３４ａに接続され、該中継電極３４ａはビアホール導体３６ｂを介してコンデンサ電極３５ａに接続される。コンデンサ電極３５ａはグランド電極３２ａ，３２ｂとの間で第１整合容量Ｃ１を形成する。また、コンデンサ電極３５ａは、ビアホール導体３７ａ，３８ａを介して端子電極４３（不平衡第１ポートＰ２ａ）に接続されるとともに、ビアホール導体３７ｂ，３８ｂを介して端子電極４１（平衡第１ポートＰ１ａ）に接続される。第１中心電極１１の他端１１ｂはフェライト１０の裏面に回り込んだ部分がグランド電極３２ａに接続され、該グランド電極３２ａはビアホール導体３６ａ，３７ｄ，３８ｄを介してグランド導体３２ｂに接続される。このグランド導体３２ｂの一隅部が端子電極４４（不平衡第２ポートＰ２ｂ）として機能する。
　第２中心電極１２の一端１２ａはフェライト１０の裏面に回り込んだ部分が中継電極３４ｂに接続され、該中継電極３４ｂはビアホール導体３６ｃを介してコンデンサ電極３５ｂに接続される。コンデンサ電極３５ｂはグランド電極３２ａ，３２ｂとの間で第２整合容量Ｃ２を形成する。また、コンデンサ電極３５ｂは、ビアホール導体３７ｃ，３８ｃを介して端子電極４２（平衡第２ポートＰ１ｂ）に接続される。第２中心電極１２の他端１２ｂはフェライト１０の裏面に回り込んだ部分がグランド電極３２ａに接続される。該グランド電極３２ａは前述のようにグランド導体３２ｂに接続されている。
　図２に戻ると、ケース２０は金属製の筺体２５（斜線を付した部分）に樹脂材をインサートモールドしたものであり、平衡入出力端子２１，２２が回路基板３０の裏面に配置した端子電極４１，４２と接続され、不平衡入出力端子２３が端子電極４３と接続され、金属製筺体２５自体がグランド電極３２ｂと接続される。
　以上の構成からなるアイソレータ１においては、不平衡入出力に高周波信号が入力されると、第１中心電極１１に大きな高周波電流が流れ、第２中心電極１２にはほとんど高周波電流が流れず、平衡入出力に高周波信号が伝送される。一方、平衡入出力に高周波信号が入力されると、第２中心電極１２に大きな高周波電流が流れ、第１中心電極１１にはほとんど高周波電流が流れず、終端抵抗Ｒによって減衰される。なお、永久磁石５による印加磁界を反転させることで入出力が変換される。
　本アイソレータ１では、従来から備わっている整合容量Ｃ１，Ｃ２や終端抵抗Ｒに他の部品を追加することなく、不平衡－平衡型とすることができ、サイズの大型化やコストアップを招来することがない。
　また、図３の最下段に示されているように、回路基板３０の一辺３０ａ側に平衡第１及び第２ポートとして機能する端子電極４１，４２を設け、該一辺３０ａと対向する他辺３０ｂに不平衡第１及び第２ポートとして機能する端子電極４３，４４を設け、さらに、第１中心電極１１を一辺３０ａ及び他辺３０ｂと略平行に配置しているため、第１中心電極１１の配線が簡略化される。具体的には、図３の中段に示すコンデンサ電極３５ａをシンプルな形状として、端子電極４１，４３へ配線できる。
　次に、前記アイソレータ１の諸特性を図４～図７を参照して説明する。ここで使用したアイソレータ１は、以下の構成からなる。フェライト１０のサイズは、２×２ｍｍ角で厚みが０．２ｍｍである。第１及び第２中心電極１１，１２はともに０．５ｍｍ幅である。第１整合容量Ｃ１は３．４ｐＦ、第２整合容量Ｃ２は３．３ｐＦである。終端抵抗Ｒは１００Ωである。平衡入力は１００Ω、不平衡入力は５０Ωである。
　以上の構成において、入力リターンロス（平衡）は図４に示すとおりである。アイソレーションは図５に示し、１９２０～１９８０ＭＨｚで－２０．５ｄＢである。挿入損失は図６に示し、１９２０～１９８０ＭＨｚで－０．６９ｄＢである。出力リターンロス（不平衡）は図７に示すとおりである。
　なお、本発明に係るアイソレータは前記実施例に限定するものではなく、その要旨の範囲内で種々に変更できることは勿論である。
　以上のように、本発明は、アイソレータに有用であり、特に、部品の追加を抑制して簡単な構成で不平衡－平衡型とすることができる点で優れている。
　　１…アイソレータ
　　５…永久磁石
　　１０…フェライト
　　１１…第１中心電極
　　１２…第２中心電極
　　３０…回路基板
　　３２ｂ…グランド電極
　　４１，４２，４３，４４…端子電極
　　Ｐ１ａ…平衡第１ポート
　　Ｐ１ｂ…平衡第２ポート
　　Ｐ２ａ…不平衡第１ポート
　　Ｐ２ｂ…不平衡第２ポート
　　Ｃ１…第１整合容量
　　Ｃ２…第２整合容量
　　Ｒ…終端抵抗

Claims (6)

  1. 　永久磁石により直流磁界が印加されるフェライトに互いに絶縁状態で交差した第１中心電極及び第２中心電極を配置し、
    　第１中心電極の一端は、第１整合容量を介してグランドに接続されるとともに、不平衡第１ポート及び平衡第１ポートに接続され、
    　第１中心電極の他端はグランドに接続され、
    　第２中心電極の一端は、互いに並列に接続されている第２整合容量と終端抵抗を介してグランドに接続されるとともに、平衡第２ポートに接続され、
    　第２中心電極の他端はグランドに接続され、
    　さらに、グランドに接続された不平衡第２ポートを備えていること、
    　を特徴とするアイソレータ。
  2. 　さらに、前記フェライトを搭載する回路基板を備えていること、を特徴とする請求項１に記載のアイソレータ。
  3. 　前記回路基板の一辺側に平衡第１及び第２ポートとして機能する端子電極を設け、該一辺と対向する他辺側に不平衡第１及び第２ポートとして機能する端子電極を設けたこと、を特徴とする請求項２に記載のアイソレータ。
  4. 　第１中心電極を前記フェライト上に前記一辺及び他辺と略平行に配置したこと、を特徴とする請求項３に記載のアイソレータ。
  5. 　第１及び第２整合容量を前記回路基板の内部電極にて形成したこと、を特徴とする請求項２に記載のアイソレータ。
  6. 　前記終端抵抗をチップタイプとして前記回路基板上に実装したこと、を特徴とする請求項２に記載のアイソレータ。
PCT/JP2011/063769 2010-07-29 2011-06-16 アイソレータ WO2012014592A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012526372A JP5413509B2 (ja) 2010-07-29 2011-06-16 アイソレータ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010169900 2010-07-29
JP2010-169900 2010-07-29

Publications (1)

Publication Number Publication Date
WO2012014592A1 true WO2012014592A1 (ja) 2012-02-02

Family

ID=45529813

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2011/063769 WO2012014592A1 (ja) 2010-07-29 2011-06-16 アイソレータ

Country Status (2)

Country Link
JP (1) JP5413509B2 (ja)
WO (1) WO2012014592A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299916A (ja) * 2001-01-24 2002-10-11 Murata Mfg Co Ltd 非可逆回路素子及び通信装置
JP2004282626A (ja) * 2003-03-18 2004-10-07 Murata Mfg Co Ltd ２ポート型非可逆回路素子、複合電子部品および通信装置
WO2007013253A1 (ja) * 2005-07-28 2007-02-01 Murata Manufacturing Co., Ltd. 非可逆回路素子、複合電子部品及び通信装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299916A (ja) * 2001-01-24 2002-10-11 Murata Mfg Co Ltd 非可逆回路素子及び通信装置
JP2004282626A (ja) * 2003-03-18 2004-10-07 Murata Mfg Co Ltd ２ポート型非可逆回路素子、複合電子部品および通信装置
WO2007013253A1 (ja) * 2005-07-28 2007-02-01 Murata Manufacturing Co., Ltd. 非可逆回路素子、複合電子部品及び通信装置

Also Published As

Publication number Publication date
JP5413509B2 (ja) 2014-02-12
JPWO2012014592A1 (ja) 2013-09-12

Similar Documents

Publication Publication Date Title
JP5327324B2 (ja) 方向性結合器
JP5176989B2 (ja) コモンモードフィルタ及びその実装構造
JPWO2012172882A1 (ja) 非可逆回路素子
JP5843007B2 (ja) 非可逆回路素子
US6657511B2 (en) Nonreciprocal circuit device and communication apparatus including the same
JP4788714B2 (ja) 非可逆回路素子、複合電子部品及び通信装置
JP5983859B2 (ja) 非可逆回路素子及びモジュール
JP5413509B2 (ja) アイソレータ
JP4174205B2 (ja) 非可逆回路素子及び通信装置
US9172125B1 (en) Non-reciprocal circuit element
JP5748025B2 (ja) 非可逆回路素子
JP5790787B2 (ja) 非可逆回路素子及び送受信装置
JP4788713B2 (ja) 非可逆回路素子、複合電子部品及び通信装置
WO2015072252A1 (ja) 非可逆回路素子
WO2016021352A1 (ja) 非可逆回路素子
US20180115038A1 (en) Non-reciprocal circuit element, high-frequency circuit and communication device
WO2018092431A1 (ja) 非可逆回路素子、フロントエンド回路および通信装置
WO2018037654A1 (ja) 非可逆回路素子、フロントエンド回路および通信装置
JP5799830B2 (ja) 非可逆回路素子
JP2012138719A (ja) 非可逆回路素子及びフェライト・磁石素子
JP4631754B2 (ja) 非可逆回路素子及び通信装置
JP2006222678A (ja) 非可逆回路素子
JP2006148495A (ja) 非可逆回路素子および通信装置
JP2012054850A (ja) アイソレータ
JP2003234605A (ja) 非可逆回路素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 11812185

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2012526372

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 11812185

Country of ref document: EP

Kind code of ref document: A1