JP3824020B2 - ３ポート型非可逆回路素子、複合電子部品および通信装置 - Google Patents
３ポート型非可逆回路素子、複合電子部品および通信装置 Download PDFInfo
- Publication number
- JP3824020B2 JP3824020B2 JP2005503633A JP2005503633A JP3824020B2 JP 3824020 B2 JP3824020 B2 JP 3824020B2 JP 2005503633 A JP2005503633 A JP 2005503633A JP 2005503633 A JP2005503633 A JP 2005503633A JP 3824020 B2 JP3824020 B2 JP 3824020B2
- Authority
- JP
- Japan
- Prior art keywords
- line conductor
- port
- balanced
- circuit device
- hot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/602—Combinations of several amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/26—Push-pull amplifiers; Phase-splitters therefor
- H03F3/265—Push-pull amplifiers; Phase-splitters therefor with field-effect transistors only
Description
本発明は、例えば、マイクロ波帯で使用されるアイソレータなどの３ポート型非可逆回路素子、複合電子部品および通信装置に関する。
従来より、平衡出力回路、特にプッシュプルアンプ（１８０度の位相差で動作する一対の増幅器を有するもの）の出力側には、バランやハイブリッドや電力合成器が挿入されていた。そして、これらバラン等によって、平衡信号をシングルエンデッド信号に変換していた。
一般に、マイクロ波帯以下（ＨＦ帯、ＶＨＦ帯，ＵＨＦ帯以下）では、バランが用いられている。一方、マイクロ波帯以上（ＵＨＦ帯以上）では、ハイブリッドや電力合成器が用いられる。バランは、広帯域フェライトコアを用いることが多く、その場合、使用可能な周波数上限はＵＨＦ帯までである。ハイブリッドや電力合成器は、通常、分布定数回路で構成されるので、ＵＨＦ帯以上であれば、実用上大きな問題とならないサイズである。
ところで、通信機、特に、振幅変調成分を含むＱＰＳＫ等の送信回路部や、高信頼性が要求される送信回路部では、シングルエンデッド信号に変換された送信信号は、アイソレータを経由した後、アンテナ切換装置（又はアンテナ共用装置）などを経てアンテナに送られる。アイソレータを経由しないと、アンテナやアンテナ切換装置などからの反射が平衡出力回路（特にアンプ）に戻り、平衡出力回路から見た負荷インピーダンスを変化させてしまう。そして、負荷インピーダンスが変化すると、送信信号の波形歪みが大きくなったり、アンプの動作が不安定になって発振したりするという不具合が発生する。
しかしながら、従来のようにバラン（又はハイブリッドや電力合成器）とアイソレータを組み合わせると、送信回路部が大型かつ高コストになり、最近の移動通信機の小型化及び低コスト化の要求に対応できなくなってきた。また、送信信号がバランとアイソレータの両方を通過するため、挿入損失が大きい。また、送信回路部は扱う電力が大きい。そのため、構成部品点数が多くなって接続箇所が増えると、不要輻射が発生し易くなり、通信機内部での相互干渉の可能性が高くなるという問題があった。さらに、バランとアイソレータのそれぞれの動作帯域幅によって送信回路部の動作帯域幅が狭められるため、使用可能な周波数帯域が狭帯域になるという問題もあった。
そこで、本発明者は、特開２００２−２９９９１５号公報に記載されているように、バランやハイブリッド等を介さないで平衡出力回路に接続することのできる非可逆回路素子及び通信装置を提案した。この非可逆回路素子は、一つのポートの中心電極の両端をホットエンドとしており、平衡入力、不平衡出力であり、プッシュプル増幅器の出力合成に使用することができる。しかしながら、この回路素子では、浅い動作点（バイアス電流すなわちアイドリング電流が少ない動作点）の場合に、逆相側の入力端子での逆相の励振電流が効果的に流れない。そのために、フェライトの励振効率が不十分となる問題点が見出された。
一般に、マイクロ波帯以下（ＨＦ帯、ＶＨＦ帯，ＵＨＦ帯以下）では、バランが用いられている。一方、マイクロ波帯以上（ＵＨＦ帯以上）では、ハイブリッドや電力合成器が用いられる。バランは、広帯域フェライトコアを用いることが多く、その場合、使用可能な周波数上限はＵＨＦ帯までである。ハイブリッドや電力合成器は、通常、分布定数回路で構成されるので、ＵＨＦ帯以上であれば、実用上大きな問題とならないサイズである。
ところで、通信機、特に、振幅変調成分を含むＱＰＳＫ等の送信回路部や、高信頼性が要求される送信回路部では、シングルエンデッド信号に変換された送信信号は、アイソレータを経由した後、アンテナ切換装置（又はアンテナ共用装置）などを経てアンテナに送られる。アイソレータを経由しないと、アンテナやアンテナ切換装置などからの反射が平衡出力回路（特にアンプ）に戻り、平衡出力回路から見た負荷インピーダンスを変化させてしまう。そして、負荷インピーダンスが変化すると、送信信号の波形歪みが大きくなったり、アンプの動作が不安定になって発振したりするという不具合が発生する。
しかしながら、従来のようにバラン（又はハイブリッドや電力合成器）とアイソレータを組み合わせると、送信回路部が大型かつ高コストになり、最近の移動通信機の小型化及び低コスト化の要求に対応できなくなってきた。また、送信信号がバランとアイソレータの両方を通過するため、挿入損失が大きい。また、送信回路部は扱う電力が大きい。そのため、構成部品点数が多くなって接続箇所が増えると、不要輻射が発生し易くなり、通信機内部での相互干渉の可能性が高くなるという問題があった。さらに、バランとアイソレータのそれぞれの動作帯域幅によって送信回路部の動作帯域幅が狭められるため、使用可能な周波数帯域が狭帯域になるという問題もあった。
そこで、本発明者は、特開２００２−２９９９１５号公報に記載されているように、バランやハイブリッド等を介さないで平衡出力回路に接続することのできる非可逆回路素子及び通信装置を提案した。この非可逆回路素子は、一つのポートの中心電極の両端をホットエンドとしており、平衡入力、不平衡出力であり、プッシュプル増幅器の出力合成に使用することができる。しかしながら、この回路素子では、浅い動作点（バイアス電流すなわちアイドリング電流が少ない動作点）の場合に、逆相側の入力端子での逆相の励振電流が効果的に流れない。そのために、フェライトの励振効率が不十分となる問題点が見出された。
そこで、本発明の目的は、バランやハイブリッド等を介さないで平衡出力回路に接続することができ、かつ、浅い動作点で動作させてもフェライトを確実に励振できる３ポート型非可逆回路素子、それを備えた複合電子部品および通信装置を提供することにある。
前記目的を達成するため、本発明に係る３ポート型非可逆回路素子は、
（ａ）永久磁石と、
（ｂ）永久磁石により直流磁界が印加されるフェライトと、
（ｃ）互いに電気的絶縁状態で交差して配置されている第１中心電極、第２中心電極および第３中心電極とを備え、
（ｄ）第１〜第３中心電極のうち少なくとも一つの中心電極が、互いに略平行に配置された第１線路導体および第２線路導体にて構成され、第１線路導体のホットエンドと第２線路導体のコールドエンドが対向しかつ第１線路導体のコールドエンドと第２線路導体のホットエンドが対向するように配置されて電磁結合し、第１線路導体のホットエンドと第２線路導体のホットエンドの間に形成されるポートが平衡型ポートであること、
を特徴とする。
より具体的には、第１および第２線路導体のそれぞれは、少なくとも二つのラインで構成されていることが好ましい。また、第１線路導体および第２線路導体にて構成された中心電極の、第１線路導体のホットエンドから第２線路導体のホットエンドまでの電気長が略１／２波長であることが好ましい。
以上の構成からなる３ポート型非可逆回路素子は、バランやハイブリッド等の平衡−不平衡変換器を介さないで、平衡出力回路の出力側に接続可能である。
また、３ポート型非可逆回路素子と該３ポート型非可逆回路素子に接続する平衡出力回路とのインピーダンス整合をとるため、例えば、平衡型ポートの第１線路導体のホットエンドおよび第２線路導体のホットエンドにそれぞれ整合用コンデンサを電気的に直列に接続したり、第１線路導体のホットエンドと第２線路導体のホットエンドとの間を整合用コンデンサで電気的に接続したり、第１線路導体のホットエンドとアースとの間、および、第２線路導体のホットエンドとアースとの間をそれぞれ整合用コンデンサで電気的に接続したりしている。あるいは、第１線路導体のホットエンドおよび第２線路導体のホットエンドをそれぞれ整合用コンデンサを介して平衡入出力端子に電気的に接続したり、平衡入出力端子間を整合用コンデンサで電気的に接続したり、平衡入出力端子のそれぞれとアースとの間を整合用コンデンサで電気的に接続したりしている。
また、平衡型ポートの中心電極の第１線路導体および第２線路導体のライン幅を、残りの中心電極のライン幅と異ならせることにより、非可逆回路素子と平衡出力回路との間で最適なインピーダンス整合が得られる。特に、平衡出力回路のインピーダンスが低い場合には、第１線路導体および第２線路導体のライン幅を、残りの中心電極のライン幅より太くすることにより、中心電極での導体損が減り、低挿入損失の非可逆回路素子が得られる。
また、本発明に係る通信装置は、前述の特徴を有する３ポート型非可逆回路素子と、略１８０度の位相差で駆動される一対の増幅器とを備え、一対の増幅器の平衡型出力端に３ポート型非可逆回路素子の平衡型ポートを接続している。以上の構成により、小型で優れた周波数特性を有する通信装置が得られる。
本発明によれば、平衡入出力端子を有しているので、平衡−不平衡変換器を介さないで、３ポート型非可逆回路素子を平衡回路に接続することができる。より具体的には、略１８０度の位相差で駆動される増幅器の平衡型出力端に、３ポート型非可逆回路素子の平衡型入力端を接続することができる。この結果、小型で優れた周波数特性を有する通信装置を得ることができる。また、入力側の中心電極のコールドエンドが互いに独立して接地されているため、各入力ポートを駆動する増幅器を浅い動作点で動作させても（全波を増幅しなくても）、フェライトを確実に励振させることができる。
前記目的を達成するため、本発明に係る３ポート型非可逆回路素子は、
（ａ）永久磁石と、
（ｂ）永久磁石により直流磁界が印加されるフェライトと、
（ｃ）互いに電気的絶縁状態で交差して配置されている第１中心電極、第２中心電極および第３中心電極とを備え、
（ｄ）第１〜第３中心電極のうち少なくとも一つの中心電極が、互いに略平行に配置された第１線路導体および第２線路導体にて構成され、第１線路導体のホットエンドと第２線路導体のコールドエンドが対向しかつ第１線路導体のコールドエンドと第２線路導体のホットエンドが対向するように配置されて電磁結合し、第１線路導体のホットエンドと第２線路導体のホットエンドの間に形成されるポートが平衡型ポートであること、
を特徴とする。
より具体的には、第１および第２線路導体のそれぞれは、少なくとも二つのラインで構成されていることが好ましい。また、第１線路導体および第２線路導体にて構成された中心電極の、第１線路導体のホットエンドから第２線路導体のホットエンドまでの電気長が略１／２波長であることが好ましい。
以上の構成からなる３ポート型非可逆回路素子は、バランやハイブリッド等の平衡−不平衡変換器を介さないで、平衡出力回路の出力側に接続可能である。
また、３ポート型非可逆回路素子と該３ポート型非可逆回路素子に接続する平衡出力回路とのインピーダンス整合をとるため、例えば、平衡型ポートの第１線路導体のホットエンドおよび第２線路導体のホットエンドにそれぞれ整合用コンデンサを電気的に直列に接続したり、第１線路導体のホットエンドと第２線路導体のホットエンドとの間を整合用コンデンサで電気的に接続したり、第１線路導体のホットエンドとアースとの間、および、第２線路導体のホットエンドとアースとの間をそれぞれ整合用コンデンサで電気的に接続したりしている。あるいは、第１線路導体のホットエンドおよび第２線路導体のホットエンドをそれぞれ整合用コンデンサを介して平衡入出力端子に電気的に接続したり、平衡入出力端子間を整合用コンデンサで電気的に接続したり、平衡入出力端子のそれぞれとアースとの間を整合用コンデンサで電気的に接続したりしている。
また、平衡型ポートの中心電極の第１線路導体および第２線路導体のライン幅を、残りの中心電極のライン幅と異ならせることにより、非可逆回路素子と平衡出力回路との間で最適なインピーダンス整合が得られる。特に、平衡出力回路のインピーダンスが低い場合には、第１線路導体および第２線路導体のライン幅を、残りの中心電極のライン幅より太くすることにより、中心電極での導体損が減り、低挿入損失の非可逆回路素子が得られる。
また、本発明に係る通信装置は、前述の特徴を有する３ポート型非可逆回路素子と、略１８０度の位相差で駆動される一対の増幅器とを備え、一対の増幅器の平衡型出力端に３ポート型非可逆回路素子の平衡型ポートを接続している。以上の構成により、小型で優れた周波数特性を有する通信装置が得られる。
本発明によれば、平衡入出力端子を有しているので、平衡−不平衡変換器を介さないで、３ポート型非可逆回路素子を平衡回路に接続することができる。より具体的には、略１８０度の位相差で駆動される増幅器の平衡型出力端に、３ポート型非可逆回路素子の平衡型入力端を接続することができる。この結果、小型で優れた周波数特性を有する通信装置を得ることができる。また、入力側の中心電極のコールドエンドが互いに独立して接地されているため、各入力ポートを駆動する増幅器を浅い動作点で動作させても（全波を増幅しなくても）、フェライトを確実に励振させることができる。
第１図は本発明に係る３ポート型非可逆回路素子の一実施形態を示す分解斜視図、
第２図は第１図に示した３ポート型非可逆回路素子の内部平面図、
第３図は第１図に示した３ポート型非可逆回路素子の内部接続状態を示す概略構成図、
第４図は第１図に示した３ポート型非可逆回路素子とプッシュプル増幅器とを電気的に接続した複合電子部品の電気回路図、
第５図は第４図に示した複合電子部品の動作を説明するための電気等価回路図、
第６図は第４図に示した複合電子部品の動作を説明するための電気等価回路図、
第７図は第４図に示した複合電子部品の動作を説明するための電気等価回路図、
第８図は第４図に示した複合電子部品の動作を説明するための電気等価回路図、
第９図は第１図に示した３ポート型非可逆回路素子の変形例を示す内部平面図、
第１０図は本発明に係る複合電子部品の別の実施形態を示す電気等価回路図、
第１１図は本発明に係る３ポート型非可逆回路素子の別の実施形態を示す電気等価回路図、
第１２図は本発明に係る３ポート型非可逆回路素子のさらに別の実施形態を示す電気等価回路図、
第１３図は本発明に係る３ポート型非可逆回路素子のさらに別の実施形態を示す電気等価回路図、
第１４図は本発明に係る３ポート型非可逆回路素子のさらに別の実施形態を示す電気等価回路図、
第１５図は本発明に係る３ポート型非可逆回路素子のさらに別の実施形態を示す電気等価回路図、
第１６図は本発明に係る３ポート型非可逆回路素子のさらに別の実施形態を示す分解斜視図、
第１７図は本発明に係る通信装置の一実施形態を示す電気回路ブロック図、
第１８図は他の実施形態を示す電気等価回路図、
第１９図は他の実施形態を示す電気等価回路図。
第２図は第１図に示した３ポート型非可逆回路素子の内部平面図、
第３図は第１図に示した３ポート型非可逆回路素子の内部接続状態を示す概略構成図、
第４図は第１図に示した３ポート型非可逆回路素子とプッシュプル増幅器とを電気的に接続した複合電子部品の電気回路図、
第５図は第４図に示した複合電子部品の動作を説明するための電気等価回路図、
第６図は第４図に示した複合電子部品の動作を説明するための電気等価回路図、
第７図は第４図に示した複合電子部品の動作を説明するための電気等価回路図、
第８図は第４図に示した複合電子部品の動作を説明するための電気等価回路図、
第９図は第１図に示した３ポート型非可逆回路素子の変形例を示す内部平面図、
第１０図は本発明に係る複合電子部品の別の実施形態を示す電気等価回路図、
第１１図は本発明に係る３ポート型非可逆回路素子の別の実施形態を示す電気等価回路図、
第１２図は本発明に係る３ポート型非可逆回路素子のさらに別の実施形態を示す電気等価回路図、
第１３図は本発明に係る３ポート型非可逆回路素子のさらに別の実施形態を示す電気等価回路図、
第１４図は本発明に係る３ポート型非可逆回路素子のさらに別の実施形態を示す電気等価回路図、
第１５図は本発明に係る３ポート型非可逆回路素子のさらに別の実施形態を示す電気等価回路図、
第１６図は本発明に係る３ポート型非可逆回路素子のさらに別の実施形態を示す分解斜視図、
第１７図は本発明に係る通信装置の一実施形態を示す電気回路ブロック図、
第１８図は他の実施形態を示す電気等価回路図、
第１９図は他の実施形態を示す電気等価回路図。
以下に、本発明に係る３ポート型非可逆回路素子、複合電子部品および通信装置の実施形態について添付の図面を参照して説明する。各実施形態では、３ポート型非可逆回路素子として集中定数型アイソレータを例にして説明し、同一部品及び同一部分には同じ符号を付し、重複した説明は省略する。
（第１実施形態、第１図〜第９図）
第１図に示すように、アイソレータ１は、概略、金属製下側ケース４と、樹脂製端子ケース３と、中心電極組立体１３と、金属製上側ケース８と、永久磁石９と、絶縁性部材７と、抵抗Ｒと、整合用コンデンサＣ１〜Ｃ３等を備えている。
中心電極組立体１３は、円板状のマイクロ波フェライト２０の上面に、中心電極２１〜２３を電気的絶縁状態で、それぞれの交差角が略１２０度になるように配置している。中心電極２２，２３は、それぞれのホットエンドに接続部２８，２９を有し、コールドエンドにアース電極２５が接続されている。
中心電極２１は、互いに平行に配置された第１線路導体２１ａおよび第２線路導体２１ｂにて構成されている。第１線路導体２１ａおよび第２線路導体２１ｂは、それぞれのホットエンドに接続部２７，２６を有し、コールドエンドにアース電極２５が接続されている。第１および第２線路導体２１ａと２１ｂは、第１線路導体２１ａのホットエンドと第２線路導体２１ｂのコールドエンドが対向し、かつ、第１線路導体２１ａのコールドエンドと第２線路導体２１ｂのホットエンドが対向するように配置され、電磁結合している。
線路導体２１ａ，２１ｂや中心電極２２，２３は、それぞれ二つのラインで構成されている。特に、線路導体２１ａ，２１ｂを二つのラインで構成することにより、フェライト２０を励振する効果が組み合わされ、効率の良いフェライト励振ができる。その結果、挿入損失が減少し、高効率の送信系を実現できる。
中心電極２１，２２，２３共通のアース電極２５は、フェライト２０の下面を略覆うように設けられている。中心電極組立体１３は、フェライト２０の裏面に設けられたアース電極２５が、樹脂製端子ケース３の窓部３ｃを通して、金属製下側ケース４の底壁４ｂにはんだ付け等の方法により接続され、接地される。
第２図に示すように、樹脂製端子ケース３には、平衡入力端子（＝バランス入力端子＝差動入力端子）１４，１５、不平衡出力端子（＝アンバランス出力端子）１６及び三つのアース端子１７がインサートモールドされている。これらの端子１４〜１７は、一端が樹脂製端子ケース３の対向する側壁３ａからそれぞれ外方向へ導出され、他端が樹脂製端子ケース３の底部３ｂに露出してそれぞれ平衡入力引出し電極部１４ａ，１５ａ、不平衡出力引出し電極部１６ａ及びアース引出し電極部１７ａを形成している。平衡入力引出し電極部１４ａ，１５ａ及び不平衡引出し電極部１６ａは、中心電極２１，２２の接続部２６，２７，２８にそれぞれはんだ付けされている。
整合用コンデンサＣ１〜Ｃ３は、誘電体基板の表裏面にそれぞれホット側コンデンサ電極およびコールド側コンデンサ電極を形成した単板型コンデンサである。ホット側コンデンサ電極は中心電極２１〜２３の接続部２６〜２９にそれぞれはんだ付けされ、コールド側コンデンサ電極は樹脂製端子ケース３に露出しているアース引出し電極部１７ａにそれぞれはんだ付けされている。
抵抗Ｒの一方は、中心電極２３の接続部２９を介して整合用コンデンサＣ３のホット側コンデンサ電極に接続され、他方は樹脂製端子ケース３の底部３ｂに露出しているアース引出し電極部１７ａに接続されている。つまり、整合用コンデンサＣ３と抵抗Ｒとは、中心電極２３の接続部２９とアースとの間に電気的に並列に接続されている。第３図は、アイソレータ１の内部の電気的接続状態を示したものである。
以上の構成からなる各部品は、例えば、次のようにして組み立てられる。第１図に示すように、樹脂製端子ケース３の下方から金属製下側ケース４を装着する。次に、この樹脂製端子ケース３内に、中心電極組立体１３や整合用コンデンサＣ１〜Ｃ３や抵抗Ｒなどを収容し、金属製上側ケース８を装着する。金属製上側ケース８と中心電極組立体１３の間には、永久磁石９及び絶縁性部材７が配置される。永久磁石９は、中心電極組立体１３に直流磁界Ｈを印加する。下側ケース４と上側ケース８は接合して金属ケースをなし、磁気回路を構成しており、ヨークとしても機能している。
第４図は、このアイソレータ１と１８０度の位相差で動作するプッシュプル増幅器３１とを電気的に接続した複合電子部品４０の電気回路図である。
アイソレータ１の中心電極２１の両端部（具体的には接続部２６，２７）は給電端とされ、この中心電極２１に接続されている入力ポート１は平衡型入力ポートである。このアイソレータ１の中心電極２１に接続されている平衡型入力ポート１は、プッシュプル増幅器３１の平衡出力側に電気的に接続されている。アイソレータ１の中心電極２２に接続されている出力ポート２は不平衡型出力ポートである。そして、アイソレータ１の中心電極２３に接続されているポート３は終端ポートとされている。
一方、プッシュプル増幅器３１は、一対の増幅素子であるトランジスタＴｒ１ａ，Ｔｒ１ｂと、一対の増幅素子であるトランジスタＴｒ２ａ，Ｔｒ２ｂとを２段接続したものである。トランジスタＴｒ１ａ〜Ｔｒ２ｂとしては、本第１実施形態の電界効果型トランジスタの他に、バイポーラトランジスタなどを用いてもよい。
初段トランジスタＴｒ１ａ，Ｔｒ１ｂは段間整合回路５２を介して終段トランジスタＴｒ２ａ，Ｔｒ２ｂに電気的に接続している。初段トランジスタＴｒ１ａ，Ｔｒ１ｂのソースには、抵抗Ｒ１２とコンデンサＣ１３からなるバイアス回路が電気的に接続している。終段トランジスタＴｒ２ａ，Ｔｒ２ｂのソースはアースに電気的に接続している。
段間整合回路５２は、初段トランジスタＴｒ１ａ，Ｔｒ１ｂのドレインと終段トランジスタＴｒ２ａ，Ｔｒ２ｂのゲートの間にそれぞれ電気的に直列に接続されたインダクタＬ１４およびコンデンサＣ１５と、初段トランジスタＴｒ１ａ，Ｔｒ１ｂのドレインと初段トランジスタＴｒ１ａ，Ｔｒ１ｂのドレイン電源端子４３との間に電気的に接続されたインダクタＬ１３およびコンデンサＣ１４と、終段トランジスタＴｒ２ａ，Ｔｒ２ｂのゲートと終段トランジスタＴｒ２ａ，Ｔｒ２ｂのゲートバイアス電源端子４４との間に電気的に接続されたインダクタＬ１５およびコンデンサＣ１６とで構成されている。
初段トランジスタＴｒ１ａ，Ｔｒ１ｂは、入力整合回路５１を介して平衡入力端子４１ａ，４１ｂに電気的に接続している。入力整合回路５１は、初段トランジスタＴｒ１ａ，Ｔｒ１ｂのゲートと入力端子４１ａ，４１ｂの間にそれぞれ電気的に直列に接続されたインダクタＬ１２と、入力端子４１ａ，４１ｂのそれぞれとアースとの間に電気的に接続された抵抗Ｒ１１とで構成されている。
終段トランジスタＴｒ２ａ，Ｔｒ２ｂは出力整合回路５３を介して、プッシュプル増幅器３１の平衡型出力端（言い換えると、アイソレータ１の平衡入力端）１４，１５に電気的に接続している。出力整合回路５３は、終段トランジスタＴｒ２ａ，Ｔｒ２ｂのドレインとプッシュプル増幅器３１の平衡出力端１４，１５との間に電気的に直列に接続されたインダクタＬ１７およびコンデンサＣ１８と、終段トランジスタＴｒ２ａ，Ｔｒ２ｂのドレインと終段トランジスタＴｒ２ａ，Ｔｒ２ｂのドレイン電源端子４８との間に電気的に接続されたインダクタＬ１６およびコンデンサＣ１７とで構成されている。
次に、以上の構成からなる複合電子部品４０の動作について、第５図〜第８図の等価回路図を参照して説明する。
第５図は、入力信号がないとき、アイドリング電流（無信号時のバイアス電流）がいくらか流れる設定になっている状態を示している。つまり、トランジスタＴｒ２ａ，Ｔｒ２ｂはいずれもＯＮ状態となっている。この設定は、非常に低い出力信号歪が期待できる。なお、第５図において、符号ＲＬ１は入力負荷抵抗であり、符号ＲＬ２は出力負荷抵抗である。
第６図は、平衡入力端子４１ａ，４１ｂ間に１８０度位相差の平衡信号が入力され、かつ、その平衡信号の位相がθ度のときの状態を示している。平衡信号が終端トランジスタＴｒ２ａ，Ｔｒ２ｂにそれぞれ入力されると、トランジスタＴｒ２ａはＯＮ状態となり、トランジスタＴｒ２ｂはＯＦＦ状態となる。トランジスタＴｒ２ａを流れる電流は、中心電極２１の第１線路導体２１ａを流れ、フェライト２０に高周波磁界を発生させる。このとき、第２線路導体２１ｂはトランジスタＴｒ２ｂがＯＦＦ状態であるため開放されているが、第１線路導体２１ａのコールドエンドは接地されているので、第２線路導体２１ｂの状態にかかわらず、常にフェライト２０に高周波磁界が発生する。この高周波磁界によって、第１線路導体２１ａに磁気的に結合している中心電極２２に電流が流れる。これにより、平衡信号は、平衡入力端子４１ａ，４１ｂから不平衡出力端子１６に伝送される。
第７図は、前記平衡信号の位相がθ＋１８０度のときの状態を示している。平衡信号が終端トランジスタＴｒ２ａ，Ｔｒ２ｂにそれぞれ入力されると、トランジスタＴｒ２ａはＯＦＦ状態となり、トランジスタＴｒ２ｂはＯＮ状態となる。従って、トランジスタＴｒ２ｂを流れる電流が、中心電極２１の第２線路導体２１ｂを流れ、フェライト２０に高周波磁界を発生させる。この高周波磁界によって、第２線路導体２１ｂに磁気的に結合している中心電極２２に電流が流れる。これにより、平衡信号は、平衡入力端子４１ａ，４１ｂから不平衡出力端子１６に伝送される。
このように、入力側の中心電極２１の第１および第２線路導体２１ａ，２１ｂのコールドエンドが互いに独立して接地されているため、平衡型入力ポート１に接続されたプッシュプル増幅器３１をＢ級以下の浅い動作点で動作させても（全波を増幅しなくとも）、フェライト２０に確実に高周波磁界を発生させることができる。
逆に、不平衡出力端子１６に不平衡信号が入力されると、中心電極２２に電流が流れ、フェライト２０に高周波磁界が発生する。この高周波磁界によって、中心電極２２に磁気的に結合している中心電極２３に電流が流れる。中心電極２３を流れた電流は、終端抵抗Ｒを流れ、そこで大部分の電力が消費された後、アースに流れる。従って、不平衡信号は、不平衡出力端子１６から平衡出力端子４１ａ，４１ｂに殆ど伝送されない。
また、第８図は、入力信号がないとき、アイドリング電流（無信号時のバイアス電流）がほとんど流れない設定になっている状態を示している。つまり、トランジスタＴｒ２ａ，Ｔｒ２ｂはいずれもＯＦＦ状態となっている。この設定は、効率は少し上がるが、出力信号歪が少し増加する。
このアイソレータ１は、バランやハイブリッドなどの平衡−不平衡変換器を介さないで、プッシュプル増幅器３１（平衡出力回路）の出力側に接続することができる。従って、複合電子部品４０を小型かつ低コストにすることができる。また、バランやハイブリッドなどを省略できるため、挿入損失や不要輻射が少なく、かつ、使用可能な周波数帯域が広い複合電子部品４０を得ることができる。
また、平衡型入力ポート１の中心電極２１の両端に位置する接続部２６，２７の各々とアースとの間を電気的に接続している整合用コンデンサＣ１の静電容量値を調整すれば、送信回路部の動作中心周波数を目的の周波数に合わせることができる。そして、中心電極２１の両端間をコンデンサで電気的に接続する構造でないため、リード線などに伴う不要な寄生インダクタンス成分の発生がない。
また、中心電極２１〜２３の電気長は、１／２波長に設定することが好ましい。平衡型ポート１の中心電極２１の電気長、言い換えると、第１および第２線路導体２１ａ，２１ｂのそれぞれのホットエンドからコールドエンドまでの電気長が１／２波長に設定されていると、中心電極２１の両端の接続部２６と２７の間のインピーダンスが無限大となり、平衡型の伝送線路間に挿入されるリアクタンスが無限大となる。すなわち、中心電極２１に整合用コンデンサを接続する必要がなくなる。また、平衡型の伝送線路間に挿入されるリアクタンスが無限大に近い状態になれば、整合用コンデンサによるインピーダンスの変換の程度が小さくてすみ、アイソレータの動作帯域も広帯域となる。
さらに、中心電極２１の第１および第２線路導体２１ａ，２１ｂのライン幅を、他の中心電極２２，２３の電極幅と異ならせることにより、プッシュプル増幅器３１との間に最適なインピーダンス整合が得られる。
特に、相対的に低電圧の電源でプッシュプル増幅器３１を駆動した場合、プッシュプル増幅器３１のインピーダンスが低くなり、中心電極２１に大電流が流れる。このとき、第９図に示すアイソレータ１ａのように、平衡型入力ポート１の中心電極２１の線路導体２１ａ，２１ｂのライン幅を、他の中心電極２２，２３のライン幅より太くする。これにより、中心電極２１の等価直列抵抗が低くなって、中心電極２１での導体損が減り、低挿入損失のアイソレータ１ａを得ることができる。
また、本第１実施形態のように、プッシュプル増幅器３１が平衡型入力端子４１ａ，４１ｂを有していると、ＳＡＷフィルタや平衡型バッファアンプやＡＧＣアンプやギルバートセル型の２重平衡型ミキサに接続することが容易になる。また、同相で入力されてくる不要信号を増幅しないため、不要信号が輻射しにくく、不要波の除去に必要な回路などの対策を省略することができる。
（第２実施形態、第１０図）
第１０図は、第２実施形態の複合電子部品４０Ａの電気回路図である。第１０図において、５１は不平衡−平衡変換回路である分布定数線路（ストリップライン）５２〜５５を備えたハイブリッドカプラ、Ｒ１５は終端抵抗である。
アイソレータ１の中心電極２１の両端部（具体的には接続部２６，２７）は給電端とされ、この中心電極２１に接続されている入力ポート１は平衡型入力ポートである。このアイソレータ１の中心電極２１に接続されている平衡型入力ポート１は、プッシュプル増幅器３１の平衡出力側に電気的に接続されている。なお、プッシュプル増幅器の一方の平衡型入力端には、移相器５６が直列に接続されている。
以上の構成からなる複合電子部品４０Ａは前記第１実施形態の複合電子部品４０と同様の作用効果を奏する。また、本第２実施形態のように、プッシュプル増幅器３１の入力側が不平衡型であると、誘電体フィルタやＬＣフィルタやヘリカルフィルタや不平衡型バッファアンプやＡＧＣアンプと接続することが容易になる。また、入力端子が一つでよいので、配線や実装面積を小型化および簡易化することができる。
また、不平衡−平衡変換回路は、電力分配器、遅延線、バランなどの受動回路や、バイポーラトランジスタや電界効果型トランジスタなどの能動素子などでもよい。さらに、不平衡−平衡変換回路は積層基板内に形成することが好ましい。積層基板内に設けられた不平衡−平衡変換回路は、動作が安定であり、積層基板内にアイソレータ１の整合用コンデンサＣ１〜Ｃ３も合わせて設けることができるので、好都合である。
（第３〜第７実施形態、第１１図〜第１５図）
第１１図は、第３実施形態のアイソレータ６１の電気等価回路図である。このアイソレータ６１は、中心電極２１の第１および第２線路導体２１ａ，２１ｂのそれぞれのホットエンドを給電端とし、これらのホットエンドに接続されているポート１を平衡型入力ポートとしている。第１線路導体２１ａのホットエンドと第２線路導体のホットエンドとの間には整合用コンデンサＣ４が電気的に接続されており、かつ、第１および第２線路導体２１ａ，２１ｂのそれぞれのホットエンドには整合用コンデンサＣ５が電気的に直列に接続されている。そして、これら整合用コンデンサＣ４，Ｃ５の静電容量値を適宜調整することにより、アイソレータ６１が組み込まれた電気回路（例えば携帯電話の送信回路部）の動作中心周波数を目的の周波数に合わせることができる。さらに、出力インピーダンスが５０Ωから大幅に離れている平衡出力回路にインピーダンス整合をとることができる。
また、第１２図は第４実施形態のアイソレータ７１の電気等価回路図である。このアイソレータ７１は、中心電極２１の第１および第２線路導体２１ａ，２１ｂのそれぞれのホットエンドとアースとの間に、整合用コンデンサＣ４が電気的に接続されるとともに、第１および第２線路導体２１ａ，２１ｂのそれぞれのホットエンドには整合用コンデンサＣ５が電気的に直列に接続されている。そして、これら整合用コンデンサＣ４，Ｃ５の静電容量値を適宜調整することにより、送信回路部の動作中心周波数を目的の周波数に合わせることができる。さらに、出力インピーダンスが５０Ωから大幅に離れている平衡出力回路にインピーダンス整合をとることができる。
また、第１３図は第５実施形態のアイソレータ８１の電気等価回路図である。このアイソレータ８１は、中心電極２１の第１および第２線路導体２１ａ，２１ｂのそれぞれのホットエンドと平衡入力端子１４，１５との間に、整合用コンデンサＣ５が電気的に接続されている。そして、これら整合用コンデンサＣ５の静電容量値を適宜調整することにより、出力インピーダンスが低い（例えば１０Ω以下）平衡出力回路にインピーダンス整合をとることができる。
また、第１４図は第６実施形態のアイソレータ９１の電気等価回路図である。このアイソレータ９１は、中心電極２１の第１および第２線路導体２１ａ，２１ｂのそれぞれのホットエンドと平衡入力端子１４，１５との間に整合用コンデンサＣ５が電気的に接続されるとともに、平衡入力端子１４と１５の間に整合用コンデンサＣ４が電気的に接続されている。そして、これら整合用コンデンサＣ４，Ｃ５の静電容量値を適宜調整することにより、送信回路部の動作中心周波数を目的の周波数に合わせることができる。さらに、出力インピーダンスが５０Ωから大幅に離れている平衡出力回路にインピーダンス整合をとることができる。
また、第１５図は第７実施形態のアイソレータ１０１の電気等価回路図である。このアイソレータ１０１は、第１３図に示した第６実施形態のアイソレータ８１に、さらに、平衡入力端子１４と１５のそれぞれとアースとの間に整合用コンデンサＣ４が電気的に接続されたものである。
（第８実施形態、第１６図）
第１６図に示すように、３ポート型アイソレータ１７１は、概略、金属製下側ケース１７４と金属製上側ケース１７８とからなる金属ケースと、永久磁石１７９と、中心電極組立体１９０と、終端抵抗Ｒおよび整合用コンデンサＣ１〜Ｃ３を内蔵した矩形状の積層基板２００を備えている。
中心電極組立体１９０は、平面視形状が長方形のマイクロ波フェライト１９４の上面に中心電極１９１，１９２，１９３を絶縁層（図示せず）を介在させて略１２０度で交差するように配置している。本第８実施形態では、中心電極１９２，１９３をそれぞれ二つのラインで構成した。
中心電極１９１は、互いに平行に配置された第１線路導体１９１ａおよび第２線路導体１９１ｂにて構成されている。第１および第２線路導体１９１ａと１９１ｂは、第１線路導体１９１ａのホットエンドと第２線路導体１９１ｂのコールドエンドが対向し、かつ、第１線路導体１９１ａのコールドエンドと第２線路導体１９１ｂのホットエンドが対向するように配置され、電磁結合している。
中心電極１９１〜１９３は銅箔を用いてフェライト１９４に貼り付けてもよいし、フェライト１９４上にＡｇ，Ａｕ，Ａｇ−Ｐｄ，Ｃｕなどの導電ペーストを印刷して形成してもよい。導電ペーストには感光性樹脂が含まれており、導電ペーストをフェライト１９４の全面に印刷した後、露光、現像して不要部分を除去してから焼成する。これにより、位置精度の高い厚膜の中心電極１９１〜１９３が形成されるので、安定な電気特性が得られる。
積層基板２００は、中心電極ホットエンド用接続電極１８２ａ，１８２ｂ，１８３，１８４および中心電極コールドエンド用接続電極１８５などを設けた誘電体シートと、コンデンサ電極や抵抗Ｒなどを表面に設けた誘電体シートと、平衡入力端子２１４，２１５、不平衡出力端子２１６およびグランド端子２１７などにて構成されている。
この積層基板２００は、以下のようにして作製される。すなわち、誘電体シートは、Ａｌ２Ｏ３を主成分とし、ＳｉＯ２，ＳｒＯ，ＣａＯ，ＰｂＯ，Ｎａ２Ｏ，Ｋ２Ｏ，ＭｇＯ，ＢａＯ，ＣｅＯ２，Ｂ２Ｏ３のうちの１種類あるいは複数種類を副成分として含む低温焼結誘電体材料にて作製する。
さらに、積層基板２００の焼成条件（特に焼成温度１０００℃以下）では焼成せず、積層基板２００の基板平面方向（Ｘ−Ｙ方向）の焼成収縮を抑制する収縮抑制シートを作製する。この収縮抑制シートの材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。
中心電極用接続電極１８２ａ〜１８５やコンデンサ電極は、スクリーン印刷やフォトリソグラフ等の方法により誘電体シートに形成されている。電極１８２ａ〜１８５等の材料としては、抵抗率が低く、誘電体シートと同時焼成可能なＡｇ，Ｃｕ，Ａｇ−Ｐｄなどが用いられる。
抵抗Ｒは、スクリーン印刷等の方法により誘電体シートの表面に形成されている。抵抗Ｒの材料としては、サーメット、カーボン、ルテニウムなどが使用される。
信号用ビアホールは、誘電体シートにレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。一般に、導電ペーストの材料としては、電極１８２ａ〜１８５等と同一の材料（Ａｇ，Ｃｕ，Ａｇ−Ｐｄなど）が用いられる。
コンデンサ電極はそれぞれ、誘電体シートを間に挟んで対向して整合用コンデンサＣ１〜Ｃ３を構成する。これら整合用コンデンサＣ１〜Ｃ３や抵抗Ｒは、電極１８２ａ〜１８５や信号用ビアホールとともに、積層基板２００の内部に第４図に示したアイソレータ１と同様の電気回路を構成する。
以上の誘電体シートは積層され、さらに、その上下に収縮抑制シートが積層された後、焼成される。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制材料を除去し、積層基板２００とする。
積層基板２００の底面には、平衡入力端子２１４，２１５、不平衡出力端子２１６およびグランド端子２１７が突出して配設されている。これら厚膜の端子２１４〜２１７の表面には１〜１０μｍのＮｉめっきが施され、さらに、その表面に０．５μｍ以下の金めっきが施されている。これは、端子２１４〜２１７のはんだ付け性（はんだ濡れ性）改善、はんだへの溶融（はんだ喰われ）防止、マイグレーション防止を目的としている。
以上の構成部品は以下のようにして組み立てられる。すなわち、永久磁石１７９は金属製上側ケース１７８の天井に接着剤によって固定される。積層基板２００上には、中心電極組立体１９０の中心電極１９１〜１９３の各々の端部が積層基板２００の表面に形成された中心電極用接続電極１８２ａ〜１８５にはんだ付けされることにより、中心電極組立体１９０が実装される。
積層基板２００は金属製下側ケース１７４の底部１７４ｂ上に載置され、積層基板２００の裏面に設けたグランド電極がはんだによって底部１７４ｂに固定されるとともに電気的に接続される。
このアイソレータ１７１は、中心電極１９１〜１９３や積層基板２００の形成にスクリーン印刷やフォトリソグラフ技術を用いているため、複雑な回路や配線を高精度に形成することができる。
本実施形態では、平衡型入力ポートの中心電極１９１の第１線路導体１９１ａと第２線路導体１９１ｂを接近して配置している。そのため、接近配置してもショートしたり、間隔が製品個体間でばらついて特性バラツキを生じたりしないようにする必要がある。そのため、印刷やフォトリソグラフの手法を用いて、高精度に中心電極１９１〜１９３を形成することは有効である。
一般に、フォトリソグラフは印刷より高精度にパターン形成できる。しかし、フォトリソグラフに適した薄膜は電極厚さが薄いため、１〜２ＧＨｚ程度の周波数帯においては損失が大きい。そこで、焼成前の厚膜電極の不要部分をフォトリソグラフによる感光・現像の手法で除いた後、焼成する方法は、第８実施形態のアイソレータ１７１の中心電極１９１〜１９３の形成に最適である。
また、本実施形態では、整合用コンデンサＣ１〜Ｃ３の数が、通常のアイソレータと比較して多くなる。そのため、個別部品の整合用コンデンサＣ１〜Ｃ３を用いると、部品点数や接続箇所が増加して信頼性が低下し、小型化にも不利である。しかし、プッシュプル増幅器３１やプッシュプル増幅器３１の入力側に接続される不平衡−平衡変換器などの一部のインダクタやコンデンサを積層基板２００に内蔵することで、小型で高信頼性の複合電子部品を得ることができる。
（第９実施形態、第１７図）
第９実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。
第１７図は携帯電話２２０のＲＦ部分の電気回路ブロック図である。第１７図において、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側電力増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側電力増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。
ここに、複合電子部品２４０として、例えば前記第１実施形態または第２実施形態の複合電子部品４０，４０Ａが用いられる。この複合電子部品２４０を実装することにより、電気的特性の向上した、かつ、高信頼性で小型の携帯電話２２０を実現することができる。
（他の実施形態）
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、本発明に係る３ポート型非可逆回路素子は、アイソレータ以外に、サーキュレータやカップラ内蔵の３ポート型非可逆回路素子などであってもよい。
また、平衡型入力ポートの中心電極以外の中心電極は、平衡型ポートに接続されるものであってもよいし、不平衡型ポートに接続されるものであってもよい。このとき、第１８図に示す３端子型アイソレータ６１Ａのように、平衡型のポート２，３のそれぞれに接続される中心電極２２，２３の両端をホットエンドとし、中心電極２２，２３の中心を仮想の接地点（コールドエンド）としてもよい。あるいは、第１９図に示す３端子型アイソレータ６１Ｂのように、平衡型出力ポート２に接続される中心電極２２を、互いに略平行に配置された第１線路導体２２ａおよび第２線路導体２２ｂにて構成し、第１線路導体２２ａのホットエンドと第２線路導体２２ｂのコールドエンドが対向し、かつ、第１線路導体２２ａのコールドエンドと第２線路導体２２ｂのホットエンドが対向するように配置して電磁結合させてもよい。
（第１実施形態、第１図〜第９図）
第１図に示すように、アイソレータ１は、概略、金属製下側ケース４と、樹脂製端子ケース３と、中心電極組立体１３と、金属製上側ケース８と、永久磁石９と、絶縁性部材７と、抵抗Ｒと、整合用コンデンサＣ１〜Ｃ３等を備えている。
中心電極組立体１３は、円板状のマイクロ波フェライト２０の上面に、中心電極２１〜２３を電気的絶縁状態で、それぞれの交差角が略１２０度になるように配置している。中心電極２２，２３は、それぞれのホットエンドに接続部２８，２９を有し、コールドエンドにアース電極２５が接続されている。
中心電極２１は、互いに平行に配置された第１線路導体２１ａおよび第２線路導体２１ｂにて構成されている。第１線路導体２１ａおよび第２線路導体２１ｂは、それぞれのホットエンドに接続部２７，２６を有し、コールドエンドにアース電極２５が接続されている。第１および第２線路導体２１ａと２１ｂは、第１線路導体２１ａのホットエンドと第２線路導体２１ｂのコールドエンドが対向し、かつ、第１線路導体２１ａのコールドエンドと第２線路導体２１ｂのホットエンドが対向するように配置され、電磁結合している。
線路導体２１ａ，２１ｂや中心電極２２，２３は、それぞれ二つのラインで構成されている。特に、線路導体２１ａ，２１ｂを二つのラインで構成することにより、フェライト２０を励振する効果が組み合わされ、効率の良いフェライト励振ができる。その結果、挿入損失が減少し、高効率の送信系を実現できる。
中心電極２１，２２，２３共通のアース電極２５は、フェライト２０の下面を略覆うように設けられている。中心電極組立体１３は、フェライト２０の裏面に設けられたアース電極２５が、樹脂製端子ケース３の窓部３ｃを通して、金属製下側ケース４の底壁４ｂにはんだ付け等の方法により接続され、接地される。
第２図に示すように、樹脂製端子ケース３には、平衡入力端子（＝バランス入力端子＝差動入力端子）１４，１５、不平衡出力端子（＝アンバランス出力端子）１６及び三つのアース端子１７がインサートモールドされている。これらの端子１４〜１７は、一端が樹脂製端子ケース３の対向する側壁３ａからそれぞれ外方向へ導出され、他端が樹脂製端子ケース３の底部３ｂに露出してそれぞれ平衡入力引出し電極部１４ａ，１５ａ、不平衡出力引出し電極部１６ａ及びアース引出し電極部１７ａを形成している。平衡入力引出し電極部１４ａ，１５ａ及び不平衡引出し電極部１６ａは、中心電極２１，２２の接続部２６，２７，２８にそれぞれはんだ付けされている。
整合用コンデンサＣ１〜Ｃ３は、誘電体基板の表裏面にそれぞれホット側コンデンサ電極およびコールド側コンデンサ電極を形成した単板型コンデンサである。ホット側コンデンサ電極は中心電極２１〜２３の接続部２６〜２９にそれぞれはんだ付けされ、コールド側コンデンサ電極は樹脂製端子ケース３に露出しているアース引出し電極部１７ａにそれぞれはんだ付けされている。
抵抗Ｒの一方は、中心電極２３の接続部２９を介して整合用コンデンサＣ３のホット側コンデンサ電極に接続され、他方は樹脂製端子ケース３の底部３ｂに露出しているアース引出し電極部１７ａに接続されている。つまり、整合用コンデンサＣ３と抵抗Ｒとは、中心電極２３の接続部２９とアースとの間に電気的に並列に接続されている。第３図は、アイソレータ１の内部の電気的接続状態を示したものである。
以上の構成からなる各部品は、例えば、次のようにして組み立てられる。第１図に示すように、樹脂製端子ケース３の下方から金属製下側ケース４を装着する。次に、この樹脂製端子ケース３内に、中心電極組立体１３や整合用コンデンサＣ１〜Ｃ３や抵抗Ｒなどを収容し、金属製上側ケース８を装着する。金属製上側ケース８と中心電極組立体１３の間には、永久磁石９及び絶縁性部材７が配置される。永久磁石９は、中心電極組立体１３に直流磁界Ｈを印加する。下側ケース４と上側ケース８は接合して金属ケースをなし、磁気回路を構成しており、ヨークとしても機能している。
第４図は、このアイソレータ１と１８０度の位相差で動作するプッシュプル増幅器３１とを電気的に接続した複合電子部品４０の電気回路図である。
アイソレータ１の中心電極２１の両端部（具体的には接続部２６，２７）は給電端とされ、この中心電極２１に接続されている入力ポート１は平衡型入力ポートである。このアイソレータ１の中心電極２１に接続されている平衡型入力ポート１は、プッシュプル増幅器３１の平衡出力側に電気的に接続されている。アイソレータ１の中心電極２２に接続されている出力ポート２は不平衡型出力ポートである。そして、アイソレータ１の中心電極２３に接続されているポート３は終端ポートとされている。
一方、プッシュプル増幅器３１は、一対の増幅素子であるトランジスタＴｒ１ａ，Ｔｒ１ｂと、一対の増幅素子であるトランジスタＴｒ２ａ，Ｔｒ２ｂとを２段接続したものである。トランジスタＴｒ１ａ〜Ｔｒ２ｂとしては、本第１実施形態の電界効果型トランジスタの他に、バイポーラトランジスタなどを用いてもよい。
初段トランジスタＴｒ１ａ，Ｔｒ１ｂは段間整合回路５２を介して終段トランジスタＴｒ２ａ，Ｔｒ２ｂに電気的に接続している。初段トランジスタＴｒ１ａ，Ｔｒ１ｂのソースには、抵抗Ｒ１２とコンデンサＣ１３からなるバイアス回路が電気的に接続している。終段トランジスタＴｒ２ａ，Ｔｒ２ｂのソースはアースに電気的に接続している。
段間整合回路５２は、初段トランジスタＴｒ１ａ，Ｔｒ１ｂのドレインと終段トランジスタＴｒ２ａ，Ｔｒ２ｂのゲートの間にそれぞれ電気的に直列に接続されたインダクタＬ１４およびコンデンサＣ１５と、初段トランジスタＴｒ１ａ，Ｔｒ１ｂのドレインと初段トランジスタＴｒ１ａ，Ｔｒ１ｂのドレイン電源端子４３との間に電気的に接続されたインダクタＬ１３およびコンデンサＣ１４と、終段トランジスタＴｒ２ａ，Ｔｒ２ｂのゲートと終段トランジスタＴｒ２ａ，Ｔｒ２ｂのゲートバイアス電源端子４４との間に電気的に接続されたインダクタＬ１５およびコンデンサＣ１６とで構成されている。
初段トランジスタＴｒ１ａ，Ｔｒ１ｂは、入力整合回路５１を介して平衡入力端子４１ａ，４１ｂに電気的に接続している。入力整合回路５１は、初段トランジスタＴｒ１ａ，Ｔｒ１ｂのゲートと入力端子４１ａ，４１ｂの間にそれぞれ電気的に直列に接続されたインダクタＬ１２と、入力端子４１ａ，４１ｂのそれぞれとアースとの間に電気的に接続された抵抗Ｒ１１とで構成されている。
終段トランジスタＴｒ２ａ，Ｔｒ２ｂは出力整合回路５３を介して、プッシュプル増幅器３１の平衡型出力端（言い換えると、アイソレータ１の平衡入力端）１４，１５に電気的に接続している。出力整合回路５３は、終段トランジスタＴｒ２ａ，Ｔｒ２ｂのドレインとプッシュプル増幅器３１の平衡出力端１４，１５との間に電気的に直列に接続されたインダクタＬ１７およびコンデンサＣ１８と、終段トランジスタＴｒ２ａ，Ｔｒ２ｂのドレインと終段トランジスタＴｒ２ａ，Ｔｒ２ｂのドレイン電源端子４８との間に電気的に接続されたインダクタＬ１６およびコンデンサＣ１７とで構成されている。
次に、以上の構成からなる複合電子部品４０の動作について、第５図〜第８図の等価回路図を参照して説明する。
第５図は、入力信号がないとき、アイドリング電流（無信号時のバイアス電流）がいくらか流れる設定になっている状態を示している。つまり、トランジスタＴｒ２ａ，Ｔｒ２ｂはいずれもＯＮ状態となっている。この設定は、非常に低い出力信号歪が期待できる。なお、第５図において、符号ＲＬ１は入力負荷抵抗であり、符号ＲＬ２は出力負荷抵抗である。
第６図は、平衡入力端子４１ａ，４１ｂ間に１８０度位相差の平衡信号が入力され、かつ、その平衡信号の位相がθ度のときの状態を示している。平衡信号が終端トランジスタＴｒ２ａ，Ｔｒ２ｂにそれぞれ入力されると、トランジスタＴｒ２ａはＯＮ状態となり、トランジスタＴｒ２ｂはＯＦＦ状態となる。トランジスタＴｒ２ａを流れる電流は、中心電極２１の第１線路導体２１ａを流れ、フェライト２０に高周波磁界を発生させる。このとき、第２線路導体２１ｂはトランジスタＴｒ２ｂがＯＦＦ状態であるため開放されているが、第１線路導体２１ａのコールドエンドは接地されているので、第２線路導体２１ｂの状態にかかわらず、常にフェライト２０に高周波磁界が発生する。この高周波磁界によって、第１線路導体２１ａに磁気的に結合している中心電極２２に電流が流れる。これにより、平衡信号は、平衡入力端子４１ａ，４１ｂから不平衡出力端子１６に伝送される。
第７図は、前記平衡信号の位相がθ＋１８０度のときの状態を示している。平衡信号が終端トランジスタＴｒ２ａ，Ｔｒ２ｂにそれぞれ入力されると、トランジスタＴｒ２ａはＯＦＦ状態となり、トランジスタＴｒ２ｂはＯＮ状態となる。従って、トランジスタＴｒ２ｂを流れる電流が、中心電極２１の第２線路導体２１ｂを流れ、フェライト２０に高周波磁界を発生させる。この高周波磁界によって、第２線路導体２１ｂに磁気的に結合している中心電極２２に電流が流れる。これにより、平衡信号は、平衡入力端子４１ａ，４１ｂから不平衡出力端子１６に伝送される。
このように、入力側の中心電極２１の第１および第２線路導体２１ａ，２１ｂのコールドエンドが互いに独立して接地されているため、平衡型入力ポート１に接続されたプッシュプル増幅器３１をＢ級以下の浅い動作点で動作させても（全波を増幅しなくとも）、フェライト２０に確実に高周波磁界を発生させることができる。
逆に、不平衡出力端子１６に不平衡信号が入力されると、中心電極２２に電流が流れ、フェライト２０に高周波磁界が発生する。この高周波磁界によって、中心電極２２に磁気的に結合している中心電極２３に電流が流れる。中心電極２３を流れた電流は、終端抵抗Ｒを流れ、そこで大部分の電力が消費された後、アースに流れる。従って、不平衡信号は、不平衡出力端子１６から平衡出力端子４１ａ，４１ｂに殆ど伝送されない。
また、第８図は、入力信号がないとき、アイドリング電流（無信号時のバイアス電流）がほとんど流れない設定になっている状態を示している。つまり、トランジスタＴｒ２ａ，Ｔｒ２ｂはいずれもＯＦＦ状態となっている。この設定は、効率は少し上がるが、出力信号歪が少し増加する。
このアイソレータ１は、バランやハイブリッドなどの平衡−不平衡変換器を介さないで、プッシュプル増幅器３１（平衡出力回路）の出力側に接続することができる。従って、複合電子部品４０を小型かつ低コストにすることができる。また、バランやハイブリッドなどを省略できるため、挿入損失や不要輻射が少なく、かつ、使用可能な周波数帯域が広い複合電子部品４０を得ることができる。
また、平衡型入力ポート１の中心電極２１の両端に位置する接続部２６，２７の各々とアースとの間を電気的に接続している整合用コンデンサＣ１の静電容量値を調整すれば、送信回路部の動作中心周波数を目的の周波数に合わせることができる。そして、中心電極２１の両端間をコンデンサで電気的に接続する構造でないため、リード線などに伴う不要な寄生インダクタンス成分の発生がない。
また、中心電極２１〜２３の電気長は、１／２波長に設定することが好ましい。平衡型ポート１の中心電極２１の電気長、言い換えると、第１および第２線路導体２１ａ，２１ｂのそれぞれのホットエンドからコールドエンドまでの電気長が１／２波長に設定されていると、中心電極２１の両端の接続部２６と２７の間のインピーダンスが無限大となり、平衡型の伝送線路間に挿入されるリアクタンスが無限大となる。すなわち、中心電極２１に整合用コンデンサを接続する必要がなくなる。また、平衡型の伝送線路間に挿入されるリアクタンスが無限大に近い状態になれば、整合用コンデンサによるインピーダンスの変換の程度が小さくてすみ、アイソレータの動作帯域も広帯域となる。
さらに、中心電極２１の第１および第２線路導体２１ａ，２１ｂのライン幅を、他の中心電極２２，２３の電極幅と異ならせることにより、プッシュプル増幅器３１との間に最適なインピーダンス整合が得られる。
特に、相対的に低電圧の電源でプッシュプル増幅器３１を駆動した場合、プッシュプル増幅器３１のインピーダンスが低くなり、中心電極２１に大電流が流れる。このとき、第９図に示すアイソレータ１ａのように、平衡型入力ポート１の中心電極２１の線路導体２１ａ，２１ｂのライン幅を、他の中心電極２２，２３のライン幅より太くする。これにより、中心電極２１の等価直列抵抗が低くなって、中心電極２１での導体損が減り、低挿入損失のアイソレータ１ａを得ることができる。
また、本第１実施形態のように、プッシュプル増幅器３１が平衡型入力端子４１ａ，４１ｂを有していると、ＳＡＷフィルタや平衡型バッファアンプやＡＧＣアンプやギルバートセル型の２重平衡型ミキサに接続することが容易になる。また、同相で入力されてくる不要信号を増幅しないため、不要信号が輻射しにくく、不要波の除去に必要な回路などの対策を省略することができる。
（第２実施形態、第１０図）
第１０図は、第２実施形態の複合電子部品４０Ａの電気回路図である。第１０図において、５１は不平衡−平衡変換回路である分布定数線路（ストリップライン）５２〜５５を備えたハイブリッドカプラ、Ｒ１５は終端抵抗である。
アイソレータ１の中心電極２１の両端部（具体的には接続部２６，２７）は給電端とされ、この中心電極２１に接続されている入力ポート１は平衡型入力ポートである。このアイソレータ１の中心電極２１に接続されている平衡型入力ポート１は、プッシュプル増幅器３１の平衡出力側に電気的に接続されている。なお、プッシュプル増幅器の一方の平衡型入力端には、移相器５６が直列に接続されている。
以上の構成からなる複合電子部品４０Ａは前記第１実施形態の複合電子部品４０と同様の作用効果を奏する。また、本第２実施形態のように、プッシュプル増幅器３１の入力側が不平衡型であると、誘電体フィルタやＬＣフィルタやヘリカルフィルタや不平衡型バッファアンプやＡＧＣアンプと接続することが容易になる。また、入力端子が一つでよいので、配線や実装面積を小型化および簡易化することができる。
また、不平衡−平衡変換回路は、電力分配器、遅延線、バランなどの受動回路や、バイポーラトランジスタや電界効果型トランジスタなどの能動素子などでもよい。さらに、不平衡−平衡変換回路は積層基板内に形成することが好ましい。積層基板内に設けられた不平衡−平衡変換回路は、動作が安定であり、積層基板内にアイソレータ１の整合用コンデンサＣ１〜Ｃ３も合わせて設けることができるので、好都合である。
（第３〜第７実施形態、第１１図〜第１５図）
第１１図は、第３実施形態のアイソレータ６１の電気等価回路図である。このアイソレータ６１は、中心電極２１の第１および第２線路導体２１ａ，２１ｂのそれぞれのホットエンドを給電端とし、これらのホットエンドに接続されているポート１を平衡型入力ポートとしている。第１線路導体２１ａのホットエンドと第２線路導体のホットエンドとの間には整合用コンデンサＣ４が電気的に接続されており、かつ、第１および第２線路導体２１ａ，２１ｂのそれぞれのホットエンドには整合用コンデンサＣ５が電気的に直列に接続されている。そして、これら整合用コンデンサＣ４，Ｃ５の静電容量値を適宜調整することにより、アイソレータ６１が組み込まれた電気回路（例えば携帯電話の送信回路部）の動作中心周波数を目的の周波数に合わせることができる。さらに、出力インピーダンスが５０Ωから大幅に離れている平衡出力回路にインピーダンス整合をとることができる。
また、第１２図は第４実施形態のアイソレータ７１の電気等価回路図である。このアイソレータ７１は、中心電極２１の第１および第２線路導体２１ａ，２１ｂのそれぞれのホットエンドとアースとの間に、整合用コンデンサＣ４が電気的に接続されるとともに、第１および第２線路導体２１ａ，２１ｂのそれぞれのホットエンドには整合用コンデンサＣ５が電気的に直列に接続されている。そして、これら整合用コンデンサＣ４，Ｃ５の静電容量値を適宜調整することにより、送信回路部の動作中心周波数を目的の周波数に合わせることができる。さらに、出力インピーダンスが５０Ωから大幅に離れている平衡出力回路にインピーダンス整合をとることができる。
また、第１３図は第５実施形態のアイソレータ８１の電気等価回路図である。このアイソレータ８１は、中心電極２１の第１および第２線路導体２１ａ，２１ｂのそれぞれのホットエンドと平衡入力端子１４，１５との間に、整合用コンデンサＣ５が電気的に接続されている。そして、これら整合用コンデンサＣ５の静電容量値を適宜調整することにより、出力インピーダンスが低い（例えば１０Ω以下）平衡出力回路にインピーダンス整合をとることができる。
また、第１４図は第６実施形態のアイソレータ９１の電気等価回路図である。このアイソレータ９１は、中心電極２１の第１および第２線路導体２１ａ，２１ｂのそれぞれのホットエンドと平衡入力端子１４，１５との間に整合用コンデンサＣ５が電気的に接続されるとともに、平衡入力端子１４と１５の間に整合用コンデンサＣ４が電気的に接続されている。そして、これら整合用コンデンサＣ４，Ｃ５の静電容量値を適宜調整することにより、送信回路部の動作中心周波数を目的の周波数に合わせることができる。さらに、出力インピーダンスが５０Ωから大幅に離れている平衡出力回路にインピーダンス整合をとることができる。
また、第１５図は第７実施形態のアイソレータ１０１の電気等価回路図である。このアイソレータ１０１は、第１３図に示した第６実施形態のアイソレータ８１に、さらに、平衡入力端子１４と１５のそれぞれとアースとの間に整合用コンデンサＣ４が電気的に接続されたものである。
（第８実施形態、第１６図）
第１６図に示すように、３ポート型アイソレータ１７１は、概略、金属製下側ケース１７４と金属製上側ケース１７８とからなる金属ケースと、永久磁石１７９と、中心電極組立体１９０と、終端抵抗Ｒおよび整合用コンデンサＣ１〜Ｃ３を内蔵した矩形状の積層基板２００を備えている。
中心電極組立体１９０は、平面視形状が長方形のマイクロ波フェライト１９４の上面に中心電極１９１，１９２，１９３を絶縁層（図示せず）を介在させて略１２０度で交差するように配置している。本第８実施形態では、中心電極１９２，１９３をそれぞれ二つのラインで構成した。
中心電極１９１は、互いに平行に配置された第１線路導体１９１ａおよび第２線路導体１９１ｂにて構成されている。第１および第２線路導体１９１ａと１９１ｂは、第１線路導体１９１ａのホットエンドと第２線路導体１９１ｂのコールドエンドが対向し、かつ、第１線路導体１９１ａのコールドエンドと第２線路導体１９１ｂのホットエンドが対向するように配置され、電磁結合している。
中心電極１９１〜１９３は銅箔を用いてフェライト１９４に貼り付けてもよいし、フェライト１９４上にＡｇ，Ａｕ，Ａｇ−Ｐｄ，Ｃｕなどの導電ペーストを印刷して形成してもよい。導電ペーストには感光性樹脂が含まれており、導電ペーストをフェライト１９４の全面に印刷した後、露光、現像して不要部分を除去してから焼成する。これにより、位置精度の高い厚膜の中心電極１９１〜１９３が形成されるので、安定な電気特性が得られる。
積層基板２００は、中心電極ホットエンド用接続電極１８２ａ，１８２ｂ，１８３，１８４および中心電極コールドエンド用接続電極１８５などを設けた誘電体シートと、コンデンサ電極や抵抗Ｒなどを表面に設けた誘電体シートと、平衡入力端子２１４，２１５、不平衡出力端子２１６およびグランド端子２１７などにて構成されている。
この積層基板２００は、以下のようにして作製される。すなわち、誘電体シートは、Ａｌ２Ｏ３を主成分とし、ＳｉＯ２，ＳｒＯ，ＣａＯ，ＰｂＯ，Ｎａ２Ｏ，Ｋ２Ｏ，ＭｇＯ，ＢａＯ，ＣｅＯ２，Ｂ２Ｏ３のうちの１種類あるいは複数種類を副成分として含む低温焼結誘電体材料にて作製する。
さらに、積層基板２００の焼成条件（特に焼成温度１０００℃以下）では焼成せず、積層基板２００の基板平面方向（Ｘ−Ｙ方向）の焼成収縮を抑制する収縮抑制シートを作製する。この収縮抑制シートの材料は、アルミナ粉末および安定化ジルコニア粉末の混合材料である。
中心電極用接続電極１８２ａ〜１８５やコンデンサ電極は、スクリーン印刷やフォトリソグラフ等の方法により誘電体シートに形成されている。電極１８２ａ〜１８５等の材料としては、抵抗率が低く、誘電体シートと同時焼成可能なＡｇ，Ｃｕ，Ａｇ−Ｐｄなどが用いられる。
抵抗Ｒは、スクリーン印刷等の方法により誘電体シートの表面に形成されている。抵抗Ｒの材料としては、サーメット、カーボン、ルテニウムなどが使用される。
信号用ビアホールは、誘電体シートにレーザ加工やパンチング加工などにより、予めビアホール用孔を形成した後、そのビアホール用孔に導電ペーストを充填することにより形成される。一般に、導電ペーストの材料としては、電極１８２ａ〜１８５等と同一の材料（Ａｇ，Ｃｕ，Ａｇ−Ｐｄなど）が用いられる。
コンデンサ電極はそれぞれ、誘電体シートを間に挟んで対向して整合用コンデンサＣ１〜Ｃ３を構成する。これら整合用コンデンサＣ１〜Ｃ３や抵抗Ｒは、電極１８２ａ〜１８５や信号用ビアホールとともに、積層基板２００の内部に第４図に示したアイソレータ１と同様の電気回路を構成する。
以上の誘電体シートは積層され、さらに、その上下に収縮抑制シートが積層された後、焼成される。これにより、焼結体が得られ、その後、超音波洗浄法や湿式ホーニング法によって、未焼結の収縮抑制材料を除去し、積層基板２００とする。
積層基板２００の底面には、平衡入力端子２１４，２１５、不平衡出力端子２１６およびグランド端子２１７が突出して配設されている。これら厚膜の端子２１４〜２１７の表面には１〜１０μｍのＮｉめっきが施され、さらに、その表面に０．５μｍ以下の金めっきが施されている。これは、端子２１４〜２１７のはんだ付け性（はんだ濡れ性）改善、はんだへの溶融（はんだ喰われ）防止、マイグレーション防止を目的としている。
以上の構成部品は以下のようにして組み立てられる。すなわち、永久磁石１７９は金属製上側ケース１７８の天井に接着剤によって固定される。積層基板２００上には、中心電極組立体１９０の中心電極１９１〜１９３の各々の端部が積層基板２００の表面に形成された中心電極用接続電極１８２ａ〜１８５にはんだ付けされることにより、中心電極組立体１９０が実装される。
積層基板２００は金属製下側ケース１７４の底部１７４ｂ上に載置され、積層基板２００の裏面に設けたグランド電極がはんだによって底部１７４ｂに固定されるとともに電気的に接続される。
このアイソレータ１７１は、中心電極１９１〜１９３や積層基板２００の形成にスクリーン印刷やフォトリソグラフ技術を用いているため、複雑な回路や配線を高精度に形成することができる。
本実施形態では、平衡型入力ポートの中心電極１９１の第１線路導体１９１ａと第２線路導体１９１ｂを接近して配置している。そのため、接近配置してもショートしたり、間隔が製品個体間でばらついて特性バラツキを生じたりしないようにする必要がある。そのため、印刷やフォトリソグラフの手法を用いて、高精度に中心電極１９１〜１９３を形成することは有効である。
一般に、フォトリソグラフは印刷より高精度にパターン形成できる。しかし、フォトリソグラフに適した薄膜は電極厚さが薄いため、１〜２ＧＨｚ程度の周波数帯においては損失が大きい。そこで、焼成前の厚膜電極の不要部分をフォトリソグラフによる感光・現像の手法で除いた後、焼成する方法は、第８実施形態のアイソレータ１７１の中心電極１９１〜１９３の形成に最適である。
また、本実施形態では、整合用コンデンサＣ１〜Ｃ３の数が、通常のアイソレータと比較して多くなる。そのため、個別部品の整合用コンデンサＣ１〜Ｃ３を用いると、部品点数や接続箇所が増加して信頼性が低下し、小型化にも不利である。しかし、プッシュプル増幅器３１やプッシュプル増幅器３１の入力側に接続される不平衡−平衡変換器などの一部のインダクタやコンデンサを積層基板２００に内蔵することで、小型で高信頼性の複合電子部品を得ることができる。
（第９実施形態、第１７図）
第９実施形態は、本発明に係る通信装置として、携帯電話を例にして説明する。
第１７図は携帯電話２２０のＲＦ部分の電気回路ブロック図である。第１７図において、２２２はアンテナ素子、２２３はデュプレクサ、２３１は送信側アイソレータ、２３２は送信側電力増幅器、２３３は送信側段間用帯域通過フィルタ、２３４は送信側ミキサ、２３５は受信側電力増幅器、２３６は受信側段間用帯域通過フィルタ、２３７は受信側ミキサ、２３８は電圧制御発振器（ＶＣＯ）、２３９はローカル用帯域通過フィルタである。
ここに、複合電子部品２４０として、例えば前記第１実施形態または第２実施形態の複合電子部品４０，４０Ａが用いられる。この複合電子部品２４０を実装することにより、電気的特性の向上した、かつ、高信頼性で小型の携帯電話２２０を実現することができる。
（他の実施形態）
なお、本発明は前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、本発明に係る３ポート型非可逆回路素子は、アイソレータ以外に、サーキュレータやカップラ内蔵の３ポート型非可逆回路素子などであってもよい。
また、平衡型入力ポートの中心電極以外の中心電極は、平衡型ポートに接続されるものであってもよいし、不平衡型ポートに接続されるものであってもよい。このとき、第１８図に示す３端子型アイソレータ６１Ａのように、平衡型のポート２，３のそれぞれに接続される中心電極２２，２３の両端をホットエンドとし、中心電極２２，２３の中心を仮想の接地点（コールドエンド）としてもよい。あるいは、第１９図に示す３端子型アイソレータ６１Ｂのように、平衡型出力ポート２に接続される中心電極２２を、互いに略平行に配置された第１線路導体２２ａおよび第２線路導体２２ｂにて構成し、第１線路導体２２ａのホットエンドと第２線路導体２２ｂのコールドエンドが対向し、かつ、第１線路導体２２ａのコールドエンドと第２線路導体２２ｂのホットエンドが対向するように配置して電磁結合させてもよい。
以上のように、本発明は、マイクロ波帯で使用されるアイソレータなどの３ポート型非可逆回路素子、該非可逆回路素子を含む送信回路用などの複合電子部品、および携帯電話などの通信装置として有用であり、特に、バランやハイブリッド等を介さないで平衡出力回路に接続でき、浅い動作点で動作させてもフェライトを確実に励振できる点で優れている。
Claims (13)
- ３つのポートを有している３ポート型非可逆回路素子において、
永久磁石と、
前記永久磁石により直流磁界が印加されるフェライトと、
互いに電気的絶縁状態で交差して配置されている第１中心電極、第２中心電極および第３中心電極とを備え、
前記第１〜第３中心電極のうち少なくとも一つの中心電極が、互いに略平行に配置された第１線路導体および第２線路導体にて構成され、前記第１線路導体のホットエンドと前記第２線路導体のコールドエンドが対向しかつ前記第１線路導体のコールドエンドと前記第２線路導体のホットエンドが対向するように配置されて電磁結合し、前記第１線路導体のホットエンドと前記第２線路導体のホットエンドの間に形成されるポートが平衡型ポートであること、
を特徴とする３ポート型非可逆回路素子。 - 前記第１線路導体および前記第２線路導体のそれぞれが少なくとも二つのラインで構成されていることを特徴とする請求の範囲第１項に記載の３ポート型非可逆回路素子。
- 前記第１線路導体および前記第２線路導体のそれぞれのラインの幅が、残りの中心電極のラインの幅と異なることを特徴とする請求の範囲第１項または第２項に記載の３ポート型非可逆回路素子。
- 前記第１線路導体および前記第２線路導体のそれぞれのラインの幅が、残りの中心電極のラインの幅より太いことを特徴とする請求の範囲第３項に記載の３ポート型非可逆回路素子。
- 前記第１線路導体および前記第２線路導体にて構成された中心電極の、第１線路導体のホットエンドから第２線路導体のホットエンドまでの電気長が略１／２波長であることを特徴とする請求の範囲第１項、第２項、第３項又は第４項に記載の３ポート型非可逆回路素子。
- 前記第１線路導体のホットエンドと前記第２線路導体のホットエンドとの間を整合用コンデンサで電気的に接続したことを特徴とする請求の範囲第１項、第２項、第３項、第４項又は第５項に記載の３ポート型非可逆回路素子。
- 前記第１線路導体のホットエンドとアースとの間、および、前記第２線路導体のホットエンドとアースとの間を、それぞれ整合用コンデンサで電気的に接続したことを特徴とする請求の範囲第１項、第２項、第３項、第４項、第５項又は第６項に記載の３ポート型非可逆回路素子。
- 前記第１線路導体のホットエンドおよび前記第２線路導体のホットエンドにそれぞれ整合用コンデンサを電気的に直列に接続したことを特徴とする請求の範囲第１項、第２項、第３項、第４項、第５項、第６項又は第７項に記載の３ポート型非可逆回路素子。
- 前記第１線路導体のホットエンドおよび前記第２線路導体のホットエンドがそれぞれ整合用コンデンサを介して平衡入出力端子に電気的に接続され、かつ、前記平衡入出力端子とアースとの間にそれぞれ整合用コンデンサが電気的に接続されていることを特徴とする請求の範囲第１項、第２項、第３項、第４項、第５項、第６項、第７項又は第８項に記載の３ポート型非可逆回路素子。
- 略１８０度の位相差で駆動される増幅器と、前記増幅器の平衡型出力端に前記平衡型ポートを接続した請求の範囲第１項〜第９項のいずれかに記載の非可逆回路素子とを備えたことを特徴とする複合電子部品。
- 前記増幅器は平衡型入力端を有していることを特徴とする請求の範囲第１０項に記載の複合電子部品。
- 前記増幅器の平衡型入力端に、不平衡−平衡変換回路を介して不平衡型入力端子が接続していることを特徴とする請求の範囲第１０項に記載の複合電子部品。
- 請求の範囲第１項〜第９項のいずれかに記載の非可逆回路素子、および、請求の範囲第１０項〜第１２項のいずれかに記載の複合電子部品の少なくともいずれか一つを備えたことを特徴とする通信装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003074269 | 2003-03-18 | ||
| JP2003074269 | 2003-03-18 | ||
| PCT/JP2004/001436 WO2004084338A1 (ja) | 2003-03-18 | 2004-02-10 | ３ポート型非可逆回路素子、複合電子部品および通信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2004084338A1 JPWO2004084338A1 (ja) | 2006-06-29 |
| JP3824020B2 true JP3824020B2 (ja) | 2006-09-20 |
Family
ID=33027808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005503633A Expired - Fee Related JP3824020B2 (ja) | 2003-03-18 | 2004-02-10 | ３ポート型非可逆回路素子、複合電子部品および通信装置 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7227427B2 (ja) |
| EP (1) | EP1605541B1 (ja) |
| JP (1) | JP3824020B2 (ja) |
| CN (1) | CN1324760C (ja) |
| AT (1) | ATE378698T1 (ja) |
| DE (1) | DE602004010080T2 (ja) |
| WO (1) | WO2004084338A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040202324A1 (en) * | 2003-04-11 | 2004-10-14 | Matsushita Electric Industrial Co., Ltd | Program electronic watermark processing apparatus |
| JP4788714B2 (ja) * | 2005-07-28 | 2011-10-05 | 株式会社村田製作所 | 非可逆回路素子、複合電子部品及び通信装置 |
| WO2007013252A1 (ja) * | 2005-07-28 | 2007-02-01 | Murata Manufacturing Co., Ltd. | 非可逆回路素子、複合電子部品及び通信装置 |
| WO2011083792A1 (ja) * | 2010-01-07 | 2011-07-14 | 株式会社村田製作所 | 回路モジュール |
| CN101901954B (zh) * | 2010-08-05 | 2013-07-31 | 世达普(苏州)通信设备有限公司 | 三端口波导结型环行器/隔离器及其制造方法 |
| JP5633633B2 (ja) | 2011-03-16 | 2014-12-03 | 株式会社村田製作所 | 非可逆回路素子及び無線通信端末機器 |
| CN102427157B (zh) * | 2011-08-15 | 2014-04-16 | 浙江大学 | 利用有源人工介质构建的无需外加磁场的回旋介质 |
| JP5790787B2 (ja) * | 2011-12-20 | 2015-10-07 | 株式会社村田製作所 | 非可逆回路素子及び送受信装置 |
| JP5989578B2 (ja) | 2013-03-14 | 2016-09-07 | 株式会社東芝 | 高周波広帯域増幅回路 |
| CN206505999U (zh) * | 2017-01-17 | 2017-09-19 | 石家庄创天电子科技有限公司 | 一种基于低温共烧陶瓷技术的功率分配移相器 |
| CN109103557A (zh) * | 2018-07-11 | 2018-12-28 | 深圳振华富电子有限公司 | 三路功分器 |
| CN112511119B (zh) * | 2020-12-01 | 2021-07-23 | 锐石创芯（深圳）科技有限公司 | 级间匹配电路和推挽功率放大电路 |
| CN115913151A (zh) * | 2021-09-30 | 2023-04-04 | 锐石创芯(深圳)科技股份有限公司 | 射频推挽功率放大电路及射频推挽功率放大器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3840957B2 (ja) * | 2001-01-24 | 2006-11-01 | 株式会社村田製作所 | 非可逆回路素子及び通信装置 |
| JP4348875B2 (ja) * | 2001-04-19 | 2009-10-21 | 株式会社村田製作所 | 非可逆回路素子及び通信装置 |
| JP2003008306A (ja) * | 2001-06-22 | 2003-01-10 | Murata Mfg Co Ltd | 非可逆回路素子及び通信装置 |
| JP2003258509A (ja) * | 2002-02-27 | 2003-09-12 | Murata Mfg Co Ltd | 非可逆回路素子および通信装置 |
| JP3885749B2 (ja) * | 2003-03-18 | 2007-02-28 | 株式会社村田製作所 | ２ポート型非可逆回路素子、複合電子部品および通信装置 |
-
2004
- 2004-02-10 WO PCT/JP2004/001436 patent/WO2004084338A1/ja active IP Right Grant
- 2004-02-10 DE DE602004010080T patent/DE602004010080T2/de not_active Expired - Lifetime
- 2004-02-10 JP JP2005503633A patent/JP3824020B2/ja not_active Expired - Fee Related
- 2004-02-10 AT AT04709756T patent/ATE378698T1/de not_active IP Right Cessation
- 2004-02-10 EP EP04709756A patent/EP1605541B1/en not_active Expired - Lifetime
- 2004-02-10 CN CNB2004800063645A patent/CN1324760C/zh not_active Expired - Fee Related
- 2004-02-10 US US10/546,205 patent/US7227427B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE602004010080T2 (de) | 2008-09-11 |
| EP1605541A1 (en) | 2005-12-14 |
| DE602004010080D1 (de) | 2007-12-27 |
| CN1759499A (zh) | 2006-04-12 |
| JPWO2004084338A1 (ja) | 2006-06-29 |
| EP1605541A4 (en) | 2006-09-20 |
| CN1324760C (zh) | 2007-07-04 |
| US7227427B2 (en) | 2007-06-05 |
| WO2004084338A1 (ja) | 2004-09-30 |
| EP1605541B1 (en) | 2007-11-14 |
| ATE378698T1 (de) | 2007-11-15 |
| US20060132255A1 (en) | 2006-06-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3824020B2 (ja) | ３ポート型非可逆回路素子、複合電子部品および通信装置 | |
| JP3840957B2 (ja) | 非可逆回路素子及び通信装置 | |
| JP4788714B2 (ja) | 非可逆回路素子、複合電子部品及び通信装置 | |
| JP2006050543A (ja) | 非可逆回路素子 | |
| JP3885749B2 (ja) | ２ポート型非可逆回路素子、複合電子部品および通信装置 | |
| JP4174205B2 (ja) | 非可逆回路素子及び通信装置 | |
| JP3975952B2 (ja) | 非可逆回路素子、複合電子部品および通信装置 | |
| JP4788713B2 (ja) | 非可逆回路素子、複合電子部品及び通信装置 | |
| JP2004080274A (ja) | ３ポート型非可逆回路素子および通信装置 | |
| JP2004015430A (ja) | ２ポート型非可逆回路素子および通信装置 | |
| JP2004350164A (ja) | 非可逆回路素子、非可逆回路素子の製造方法および通信装置 | |
| JP4293118B2 (ja) | 非可逆回路素子および通信装置 | |
| JP3714220B2 (ja) | 非可逆回路素子及び通信装置 | |
| Meier et al. | Integrated X-band sweeping superheterodyne receiver | |
| US6734752B2 (en) | Nonreciprocal circuit device and communication apparatus | |
| JP2006020052A (ja) | ２ポートアイソレータ | |
| JP2004336472A (ja) | 高周波部品およびアイソレータ | |
| JP2004193904A (ja) | ２ポート型アイソレータ、２ポート型アイソレータの製造方法および通信装置 | |
| JP2003168904A (ja) | バラントランス | |
| JP2000091811A (ja) | フィルタ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060606 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060619 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |