KR20020062834A

KR20020062834A - 비가역 회로 소자 및 통신장치

Info

Publication number: KR20020062834A
Application number: KR1020020003849A
Authority: KR
Inventors: 심무라사토루; 가와시마마코토; 히노세이고
Original assignee: 가부시키가이샤 무라타 세이사쿠쇼
Priority date: 2001-01-24
Filing date: 2002-01-23
Publication date: 2002-07-31
Also published as: GB0201062D0; DE10202731A1; US6646517B2; CN1185755C; JP4174205B2; US20020097103A1; CN1367551A; KR100470311B1; GB2375656B; JP2002299916A; GB2375656A

Abstract

본 발명은 발룬(balun) 등을 통하지 않고 평형 회로에 접속할 수 있는 비가역 회로 소자 및 통신장치를 제공하는 것을 목적으로 한다.

본 발명의 구성에 따르면, 아이솔레이터(21)는 회로 기판(22)과, 금속제 하측 케이스(24)와, 중심 전극 조립체(43)와, 금속제 상측 케이스(28)와, 영구자석(29)과, 저항(R)과, 정합용 커패시터(C1, C2) 등을 포함하고 있다. 회로 기판(22)은 유리 에폭시 기판이나 페라이트 기판 등의 절연성 기판상에 불평형형 입력 단자(=언밸런스 입력 단자)(31), 평형형 출력 단자(=밸런스 출력 단자=차동 출력 단자)(32, 33), 접지 단자(34) 및 1/2 파장 선로(35)를 형성한 것이다.

Description

비가역 회로 소자 및 통신장치{Nonreciprocal circuit device and communication apparatus}

본 발명은 비가역 회로 소자, 특히 마이크로파 대역에서 사용되는 아이솔레이터 등의 비가역 회로 소자 및 통신장치에 관한 것이다.

도 13은 종래의 휴대전화(1)의 RF부분의 전기 회로 블록도이다. 도 13에서, 참조부호 2는 안테나 소자, 참조부호 3은 듀플렉서, 참조부호 4, 6은 송신측 전력증폭기, 참조부호 5는 송신측 단간용 대역 통과 필터, 참조부호 7은 송신측 믹서, 참조부호 8은 수신측 저노이즈 증폭기, 참조부호 9는 수신측 단간용 대역 통과 필터, 참조부호 10은 수신측 믹서, 참조부호 11은 아이솔레이터, 참조부호 12는 전압 제어 발진기(VCO), 참조부호 13은 로컬용 대역 통과 필터이다.

일반적으로, 전압 제어 발진기(12)와 송수신측 믹서(7, 10) 사이에는 아이솔레이터(11)를 배치해서 전압 제어 발진기(12)와 송수신측 믹서(7, 10)간의 아이솔레이션을 도모하여, 송수신측 믹서로부터 반사된 신호가 전압 제어 발진기(12)에 되돌아 가지 않도록 하고 있다. 비가역 회로 소자의 아이솔레이터(11)는 전력을 필요로 하지 않기 때문에 전지의 수명이 길고, 휴대전화(1)의 대기시간이나 통화시간을 길게 할 수 있다는 이점을 가지고 있다. 아이솔레이터(11) 대신에 버퍼 증폭기가 사용되는 경우도 있다.

그런데, 최근 휴대전화의 소형화 및 저코스트화의 요구에 따라, 송신측 믹서(7) 및 수신측 믹서(10)를 집어 넣은 IC(평형 입출력 회로)가 증가해 왔다. 그러나, 종래의 아이솔레이터(11)의 입출력 포트는 모두 불평형형 포트이다. 따라서, 믹서를 집어 넣은 IC의 평형형 입출력 포트와 아이솔레이터(11)를 전기적으로 접속하기 위해서는 발룬(balun) 등을 사용하여 IC의 평행 신호를 싱글 엔디드(single ended) 신호로 변환하는 것 등이 필요하였다. 이 때문에, 구성 부품수가 많아져서 접속 부위가 증가하여 실장면적이 커지거나, 고장율이 증가하는 등의 문제가 있었다.

그래서, 본 발명의 목적을 발룬 등을 통하지 않고 평형 회로에 접속할 수 있는 비가역 회로 소자 및 통신장치를 제공하는데 있다.

도 1은 본 발명에 따른 비가역 회로 소자의 제 1 실시형태를 나타낸 분해 사시도이다.

도 2는 도 1에 나타낸 비가역 회로 소자의 전기 등가 회로도이다.

도 3은 도 1에 나타낸 비가역 회로 소자를 포함한 통신장치의 전기 블록도이다.

도 4는 본 발명에 따른 비가역 회로 소자의 제 2 실시형태를 나타낸 분해 사시도이다.

도 5는 도 4에 나타낸 비가역 회로 소자의 전기 등가 회로도이다.

도 6은 도 4에 나타낸 비가역 회로 소자를 포함한 통신장치의 전기 블록도이다.

도 7은 본 발명에 따른 비가역 회로 소자의 제 3 실시형태를 나타낸 분해 사시도이다.

도 8은 도 7에 나타낸 비가역 회로 소자의 전기 등가 회로도이다.

도 9는 도 7에 나타낸 비가역 회로 소자를 포함한 통신장치의 전기 블록도이다.

도 10은 본 발명에 따른 비가역 회로 소자의 제 4 실시형태를 나타낸 분해 사시도이다.

도 11은 도 10에 나타낸 비가역 회로 소자의 전기 등가 회로도이다.

도 12는 동축 선로를 나타낸 사시도이다.

도 13은 종래의 비가역 회로 소자를 포함한 통신장치의 전기 블록도이다.

<도면의 주요부분에 대한 간단한 설명>

21, 21a, 21b, 21c집중 정수형 아이솔레이터

24금속제 하측 케이스28 금속제 상측 케이스

29영구자석32, 33 평형형 출력 단자

35, 361/2 파장 선로37, 38 평형형 입력 단자

40페라이트41, 42 중심 전극

43중심 전극 조립체51, 51a, 51b 휴대전화

73, 74평형형 출력 단자C1∼C4 정합용 커패시터

상기 목적을 달성하기 위하여, 본 발명에 따른 비가역 회로 소자는 두 개의 포트를 가지며, 상기 두 개의 포트 중 적어도 하나의 포트가 평형형 포트인 것을 특징으로 한다. 예를 들면, 입력 포트만이 평형형 포트인 경우, 출력 포트만이 평형형 포트인 경우, 또는 입력 포트 및 출력 포트의 양쪽이 평형형 포트인 경우가 있다.

보다 구체적으로는 페라이트 및 두 개의 중심 전극으로 이루어지는 중심 전극 조립체와, 페라이트에 직류 자계를 인가하는 영구자석과, 중심 전극 조립체 및 영구자석을 수용하는 금속 케이스를 포함하고 있다. 그리고, 평형형 포트가 실질적으로 1/2 파장 선로의 양단에 각각 전기적으로 접속된 한쌍의 단자로 이루어지며, 또한 한쌍의 단자 중 한쪽의 단자가 중심 전극 중의 하나에 전기적으로 접속되어 있다. 또한, 평형형 포트가 하나의 중심 전극의 양단에 각각 정합용 커패시터를 통하여 전기적으로 접속된 한쌍의 단자로 이루어진다.

이상의 구성으로 이루어지는 비가역 회로 소자는 발룬 등을 통하지 않고, 평형 회로에 접속 가능하다.

또한, 본 발명에 따른 통신장치는 상술한 특징을 갖는 비가역 회로 소자를 포함함으로써, 높은 신뢰성을 얻을 수 있다.

<발명의 실시형태>

이하에, 본 발명에 따른 비가역 회로 소자 및 통신장치의 실시형태에 대하여 첨부한 도면을 참조하여 설명한다. 각 실시형태에서는, 비가역 회로 소자로서 집중 정수형(lumped element type) 아이솔레이터를 예로 하여 설명하고, 동일 부품 및 동일 부분에는 동일한 부호를 부여하며, 중복되는 설명은 생략한다.

[제 1 실시형태, 도 1∼도 3]

도 1에 나타낸 바와 같이, 아이솔레이터(21)는 회로 기판(22)과, 금속제 하측 케이스(24)와, 중심 전극 조립체(43)와, 금속제 상측 케이스(28)와, 영구자석(29)과, 저항(R)과, 정합용 커패시터(C1, C2) 등을 포함하고 있다.

중심 전극 조립체(43)는 직사각형체의 마이크로파 페라이트(40)와, 절연체를 피복한 2개의 도선(동선이나 은선 등)을 교차각이 실질적으로 90도가 되도록 교차시켜서 페라이트(40)의 표면에 감아서 이루어지는 중심 전극(41, 42)으로 구성되어 있다. 중심 전극 조립체(43)는 금속제 하측 케이스(24)의 상면에 접착제로 고정된다. 그리고, 중심 전극(41, 42)의 각각의 한 단부(41a, 42a)가 금속제 하측 케이스(24)에 솔더링 등의 방법에 의해 접속되어 접지된다.

회로 기판(22)은 유리 에폭시 기판이나 페라이트 기판 등의 절연성 기판상에 불평형형 입력 단자(=언밸런스 입력 단자)(31), 평형형 출력 단자(=밸런스 출력 단자=차동 출력 단자)(32, 33), 접지 단자(34) 및 1/2 파장 선로(35)를 형성한 것이다. 불평형형 입력 단자(31)는 회로 기판(22)의 좌변에 노출되고, 한쌍의 평형형 출력 단자(32, 33)는 우변에 노출되어 있다. 접지 단자(34)는 회로 기판(22)의 중앙부에 배치되며, 그 양단부는 회로 기판(22)의 전방 및 후방 변에 노출되어 있다.평형형 출력 단자(32, 33) 사이에는 위상차가 180도가 되도록 미앤더링(meandering) 형상의 1/2 파장 선로(35)가 전기적으로 접속되어 있다. 1/2 파장 선로(35)를 사용함으로써, 아이솔레이터(21)의 동작 주파수를 변경하고자 할 때에는, 동작 주파수에 따라 회로 기판(22)에 소정의 길이의 전극 패턴을 형성하는 것만으로, 원하는 동작 주파수의 1/2 파장 선로(35)를 용이하게 형성할 수 있다. 또한, 회로 기판(22)의 유전율을 변화시킴으로써, 1/2 파장 선로(35)를 한층 더 소형화할 수 있다.

회로 기판(22)의 접지 단자(34)상에는 금속제 하측 케이스(24)가 솔더링되어 있다. 또한, 이 금속제 하측 케이스(24)의 상면에, 정합용 커패시터(C1, C2) 및 저항(R)이 실장된다. 다시 말하면, 정합용 커패시터(C1, C2)는 콜드측(cold side) 커패시터 전극이 금속제 하측 케이스(24)에 각각 솔더링되어 있다. 저항(R)의 한쪽은 정합용 커패시터(C1)의 핫측(hot side) 커패시터 전극에 솔더링되고, 다른쪽은 정합용 커패시터(C2)의 핫측 커패시터 전극에 솔더링되어 있다. 그리고, 중심 전극(41)의 다른쪽 단부(41b)는 정합용 커패시터(C1)의 핫측 커패시터 전극에 솔더링된 후, 불평형형 입력 단자(31)에 솔더링된다. 마찬가지로, 중심 전극(42)의 다른쪽 단부(42b)는 정합용 커패시터(C2)의 핫측 커패시터 전극에 솔더링된 후, 평형형 출력 단자(32)에 솔더링된다.

이상의 구성으로 이루어지는 각 부품은 영구자석(29)을 금속제 상측 케이스(28)의 천장에 접착 등의 방법에 의해 부착한 후, 회로 기판(22)상에 장착함으로써 조립된다. 영구자석(29)은 중심 전극 조립체(43)의 페라이트(40)에 직류 자계를 인가한다. 금속제 하측 케이스(24)와 금속제 상측 케이스(28)는 접합하여 금속 케이스를 이루어 자기 회로를 구성하고 있으며, 요크(yoke)로서 기능하고 있다.

도 2는 아이솔레이터(21)의 전기 등가 회로도이고, 도 3은 아이솔레이터(21)를 휴대전화(51)의 RF부분에 조합한 경우의 전기 회로 블록도이다. 도 3에서, 참조부호 52는 안테나 소자, 참조부호 53은 듀플렉서, 참조부호 54, 56은 송신측 전력 증폭기, 참조부호 55는 송신측 단간용 대역 통과 필터, 참조부호 57은 변조기(58) 및 복조기(demodulator)(59)를 내장한 IC, 참조부호 60은 수신측 저노이즈 증폭기, 참조부호 61은 수신측 단간용 대역 통과 필터, 참조부호 62는 전압 제어 발진기(VCO)이다.

여기서, IC(57)의 입출력 단자는 평형형이고, 접속되는 부품은 평형형 단자를 포함하고 있을 필요가 있다. 한편, 아이솔레이터(21)의 입력 포트는 불평형형 입력 단자(31)로 이루어지고, 출력 포트는 한쌍의 평형형 출력 단자(32, 33)로 이루어진다. 따라서, 아이솔레이터(21)의 불평형형 입력 단자(31)를 전압 제어 발진기(62)에 전기적으로 접속하고, 평형형 출력 단자(32, 33)를 IC(57)에 전기적으로 접속할 수 있다.

다시 말하면, 이 아이솔레이터(21)는 평형형 출력 단자(32, 33)로부터 동일한 진폭으로 위상차 180도의 신호를 출력할 수 있기 때문에, 발룬 등을 통하지 않고 IC(57)의 평형형 입력 단자에 접속할 수 있다. 따라서, 구성 부품수가 적어져서 회로 기판(22)의 면적 사이즈를 작게 할 수 있다. 또한, 발룬 등을 생략할 수 있기 때문에, 삽입 손실이나 불필요한 복사(radiation)가 적고, 소형이며 또한 저코스트의 휴대전화(51)를 얻을 수 있다.

[제 2 실시형태, 도 4∼도 6]

도 4 및 도 5에 나타낸 바와 같이, 제 2 실시형태의 아이솔레이터(21a)는 입력 포트가 한쌍의 평형형 입력 단자(37, 38)로 이루어지고, 출력 포트가 불평형형 출력 단자(39)로 이루어진다.

회로 기판(22)에는 평형형 입력 단자(37, 38), 불평형형 출력 단자(39), 접지 단자(34) 및 1/2 파장 선로(36)가 형성되어 있다. 평형형 입력 단자(37, 38)는 회로 기판(22)의 좌변에 노출되고, 불평형형 출력 단자(39)는 우변에 노출되어 있다. 평형형 입력 단자(37, 38) 사이에는 위상차가 180도가 되도록 미앤더링 형상의 1/2 파장 선로(36)가 전기적으로 접속되어 있다.

그리고, 중심 전극 조립체(43)의 중심 전극(41)의 단부(41b)는 정합용 커패시터(C1)의 핫측 커패시터 전극에 솔더링된 후, 평형형 입력 단자(37)에 솔더링된다. 마찬가지로, 중심 전극(42)의 단부(42b)는 정합용 커패시터(C2)의 핫측 커패시터 전극에 솔더링된 후, 불평형형 출력 단자(39)에 솔더링된다.

도 6은 아이솔레이터(21a)를 휴대전화(51a)의 RF부분에 조합한 경우의 전기 회로 블록도이다. 도 6에서, 참조부호 52는 안테나 소자, 참조부호 53은 듀플렉서, 참조부호 54, 56은 송신측 전력 증폭기, 참조부호 55는 송신측 단간용 대역 통과 필터, 참조부호 66은 송신측 믹서, 참조부호 60은 수신측 저노이스 증폭기, 참조부호 65는 수신측 단간용 대역 통과 필터, 참조부호 67은 수신측 믹서, 참조부호 68은 버퍼 증폭기, 참조부호 62는 전압 제어 발진기이다.

그런데, 최근, 휴대전화의 변조 복조 회로에서는 IF 필터가 불필요해지기 때문에 소형화할 수 있다는 등의 이유로, 다이렉트 컨버션(direct conversion) 변조 방식의 채용이 진행되고 있다. 도 6에 나타내고 있는 회로도 그 일례인데, 도 6에 나타낸 회로에서는 전압 제어 발진기(62)의 발신 주파수와 송신계 및 수신계의 RF 주파수가 매우 가깝기 때문에, 필터 등으로 서로의 주파수의 신호를 제거할 수 없다. 그 때문에, 안테나 소자(52)로부터 수신계에 들어 온 신호와 전압 제어 발진기(62)로부터 온 신호가, 동시에 저노이즈 증폭기(60)에 들어온다. 그러면, 저노이즈 증폭기(60) 중에서 전자 간섭이 발생하기 때문에, 수신해야 할 신호를 잘 수신할 수 없게 된다는 문제가 발생한다.

그래서, 도 6에 나타낸 바와 같이, 수신측 아이솔레이터(21a)를 삽입함으로써, 전압 제어 발진기(62)로부터 온 신호를 아이솔레이터(21a)에서 감쇠시켜, 전자 간섭의 발생을 방지하고 있다. 이 때, 대역 통과 필터(65)로서, 평형형 출력 단자를 갖는 표면 탄성파 필터가 사용되는 경우가 있다. 평형형 출력 단자를 갖는 필터는 내노이즈성이 우수하기 때문이다. 따라서, 아이솔레이터(21a)의 평형형 입력 단자(37, 38)를 표면 탄성파 필터(65)에 전기적으로 접속하고, 불평형형 출력 단자(39)를 수신측 믹서(67)에 전기적으로 접속한다. 다시 말하면, 아이솔레이터(21a)는 평형형 입력 단자(37, 38)에 동일한 진폭으로 위상차 180도의 신호를 입력할 수 있기 때문에, 발룬 등을 통하지 않고 표면 탄성파 필터(65)의 평형형 출력 단자에 접속할 수 있다. 따라서, 삽입 손실이나 불필요한 복사가 적고, 소형이며 또한 저코스트의 휴대전화(51a)를 얻을 수 있다.

[제 3 실시형태 도 7∼도 9]

도 7 및 도 8에 나타낸 바와 같이, 제 3 실시형태의 아이솔레이터(21b)는 입력 포트가 한쌍의 평형형 입력 단자(37, 38)로 이루어지고, 출력 포트도 한쌍의 평형형 출력 단자(32, 33)로 이루어진다.

회로 기판(22)에는 평형형 입력 단자(37, 38), 평형형 출력 단자(32, 33), 접지 단자(34) 및 1/2 파장 선로(35, 36)가 형성되어 있다. 평형형 입력 단자(37, 38) 사이, 및 평형형 출력 단자(32, 33) 사이에는 각각 위상차가 180도가 되도록 미앤더링 형상의 1/2 파장 선로(36, 35)가 전기적으로 접속되어 있다.

그리고, 중심 전극 조립체(43)의 중심 전극(41)의 단부(41b)는 정합용 커패시터(C1)의 핫측 커패시터 전극에 솔더링된 후, 평형형 입력 단자(37)에 솔더링된다. 마찬가지로, 중심 전극(42)의 단부(42b)는 정합용 커패시터(C2)의 핫측 커패시터 전극에 솔더링된 후, 평형형 출력 단자(32)에 솔더링된다.

도 9는 아이솔레이터(21b)를 다이렉트 컨버션 변조 방식의 휴대전화(51b)에 조합한 경우의 전기 회로 블록도이다. 도 9에서, 참조부호 52는 안테나 소자, 참조부호 53은 듀플렉서, 참조부호 54, 56은 송신측 전력 증폭기, 참조부호 55는 송신측 단간용 대역 통과 필터, 참조부호 57은 변조기(58) 및 복조기(59)를 내장한 IC, 참조부호 60은 수신측 저노이즈 증폭기, 참조부호 65는 표면 탄성파 필터, 참조부호 70은 발룬, 참조부호 68은 버퍼 증폭기, 참조부호 62는 전압 제어 발진기이다.

아이솔레이터(21b)는 발룬 등을 통하지 않고 그 평형형 입력 단자(37, 38)를 표면 탄성파 필터(65)에 전기적으로 접속하고, 평형형 출력 단자(32, 33)를 IC(57)에 전기적으로 접속하고 있다. 따라서, 삽입 손실이나 불필요한 복사가 적고, 소형이며 또한 저코스트의 휴대전화(51b)를 얻을 수 있다.

[제 4 실시형태, 도 10 및 도 11]

도 10 및 도 11에 나타낸 바와 같이, 제 4 실시형태의 아이솔레이터(21c)는 입력 포트가 불평형형 입력 단자(72)로 이루어지고, 출력 포트가 평형형 출력 단자(73, 74)로 이루어진다.

회로 기판(71)에는 불평형형 입력 단자(72), 평형형 출력 단자(73, 74), 접지 단자(75) 및 회로 패턴(76)이 형성되어 있다. 불평형형 입력 단자(72) 및 접지 단자(75)는 각각 회로 기판(71)의 좌변에 노출되고, 한쌍의 평형형 출력 단자(73, 74)는 우변에 노출되어 있다. 중심 전극 조립체(43)의 중심 전극(42)의 양단(42a, 42b)은 각각 정합용 커패시터(C4, C3)를 통하여 평형형 출력 단자(74, 73)에 전기적으로 접속되어 있다. 또한, 평형형 출력 단자(74, 73)에 전기적으로 접속되어 있는 중심 전극(42)의 양단(42a, 42b) 사이가 정합용 커패시터(C2)로 전기적으로 접속되어 있다. 한편, 중심 전극(41)의 한 단부(41a)는 접지 단자(75)에 전기적으로 접속되고, 다른 단부(41b)(도 10에 있어서는 도시되어 있지 않다)는 정합용 커패시터(C1)를 통하여 접지 단자(75)에 전기적으로 접속되어 있다. 또한, 저항(R)은 한 단부가 정합용 커패시터(C1) 및 중심 전극(41)의 한 단부(41b)에 전기적으로 접속되고, 다른 단부가 정합용 커패시터(C2, C3) 및 중심 전극(42)의 다른 단부(42b)에 전기적으로 접속되어 있다.

이 아이솔레이터(21c)의 입력 포트는 불평형형 입력 단자(72)로 이루어지고,출력 포트는 한쌍의 평형형 출력 단자(73, 74)로 이루어진다. 다시 말하면, 아이솔레이터(21c)는 평형형 출력 단자(73, 74)로부터 동일한 진폭으로 위상차 180도의 신호를 출력할 수 있기 때문에, 발룬 등을 통하지 않고 평형형 입력 단자를 갖는 디바이스에 전기적으로 접속할 수 있다. 게다가, 아이솔레이터(21c)는 2개의 커패시터(C3, C4)를 접속함으로써 평형형 출력 포트를 형성하고 있기 때문에, 1/2 파장 선로(35)를 사용한 상기 제 1 실시형태의 아이솔레이터(1)보다 더욱 소형화가 가능해진다.

[다른 실시형태]

또한, 본 발명에 따른 비가역 회로 소자 및 통신장치는 상기 실시형태에 한정되는 것이 아니고, 그 요지의 범위 내에서 다양하게 변경할 수 있다. 예를 들면, 1/2 파장 선로 대신에 도 12에 나타낸 바와 같이, 유전체 (92)를 사이에 끼운 내부도체(90)와 외부도체(91)로 이루어지는 동축 선로를 사용해도 된다.

또한, 중심 전극이나 정합용 커패시터 등은 유전체 기판이나 자성체 기판의 표면에 패턴 인쇄 등의 방법으로 형성한 것이어도 되고, 유전체 시트나 자성체 시트를 적층하여 구성한 다층 기판의 내부에 패턴 인쇄 등의 방법으로 적층 배치한 것이어도 된다. 자성체 기판이나 자성체 시트를 적층하여 구성한 자성체 다층 기판에 중심 전극을 형성한 경우에는, 페라이트와 중심 전극이 일체화된 구조를 얻을 수 있다.

이상의 설명에서 알 수 있듯이, 본 발명에 따르면, 두 개의 포트 중 적어도하나가 평형형 포트이기 때문에, 비가역 회로 소자는 발룬 등을 통하지 않고 평형형 단자를 갖는 디바이스에 접속할 수 있다. 이 결과, 제조 코스트나 삽입 손실이나 불필요한 복사가 억제되며, 소형이고 우수한 주파수 특성을 가진 통신장치를 얻을 수 있다.

Claims

두 개의 포트를 갖고 있는 비가역 회로 소자로서,

상기 두 개의 포트 중 적어도 하나의 포트가 평형형 포트인 것을 특징으로 하는 비가역 회로 소자.
제 1항에 있어서, 입력 포트가 불평형형 포트이고, 출력 포트가 평형형 포트인 것을 특징으로 하는 비가역 회로 소자.
제 1 항에 있어서, 입력 포트가 평형형 포트이고, 출력 포트가 불평형형 포트인 것을 특징으로 하는 비가역 회로 소자.
제 1 항에 있어서, 입력 포트 및 출력 포트가 평형형 포트인 것을 특징으로 하는 비가역 회로 소자.
제 1항에 있어서, 상기 평형형 포트가 실질적으로 1/2 파장 선로의 양단에 각각 전기적으로 접속된 한쌍의 단자로 이루어지는 것을 특징으로 하는 비가역 회로 소자.
제 1항에 있어서, 페라이트 및 두 개의 중심 전극으로 이루어지는 중심 전극조립체와, 상기 페라이트에 직류 자계를 인가하는 영구자석과, 상기 중심 전극 조립체 및 영구자석을 수용하는 금속 케이스를 포함하고, 상기 평형형 포트가 실질적으로 1/2 파장 선로의 양단에 각각 전기적으로 접속된 한쌍의 단자로 이루어지며, 또한 상기 한쌍의 단자 중 한쪽의 단자가 상기 중심 전극 중의 하나에 전기적으로 접속되어 있는 것을 특징으로 하는 비가역 회로 소자.
제 1항에 있어서, 페라이트 및 두 개의 중심 전극으로 이루어지는 중심 전극 조립체와, 상기 페라이트에 직류 자계를 인가하는 영구자석과, 상기 중심 전극 조립체 및 영구자석을 수용하는 금속 케이스를 포함하고, 상기 평형형 포트가 하나의 상기 중심 전극의 양단에 각각 정합용 커패시터를 통하여 전기적으로 접속된 한쌍의 단자로 이루어지는 것을 특징으로 하는 비가역 회로 소자.
제 1항에 기재된 비가역 회로 소자를 적어도 하나 포함한 것을 특징으로 하는 통신장치.