JP4166979B2 - 不揮発性半導体メモリ装置、それのデータ入／出力制御方法及びメモリ応用システム - Google Patents
不揮発性半導体メモリ装置、それのデータ入／出力制御方法及びメモリ応用システム Download PDFInfo
- Publication number
- JP4166979B2 JP4166979B2 JP2001395334A JP2001395334A JP4166979B2 JP 4166979 B2 JP4166979 B2 JP 4166979B2 JP 2001395334 A JP2001395334 A JP 2001395334A JP 2001395334 A JP2001395334 A JP 2001395334A JP 4166979 B2 JP4166979 B2 JP 4166979B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- input
- signal
- output
- column
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/08—Address circuits; Decoders; Word-line control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
Landscapes
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は不揮発性半導体メモリ装置にかかり、より詳細には、メモリ装置に／からデータ列が入力／出力される間、メモリ装置の列アドレスを変更できる不揮発性半導体メモリ装置、具体的にはフラッシュメモリ装置及びそれのデータ入／出力制御方法並びにメモリ応用システムに関するものである。
【０００２】
【従来の技術】
データを書き直すことができる不揮発性半導体メモリ装置、特に、ＮＡＮＤ型フラッシュメモリ装置は、ストリングのアレイを備え、各ストリングはストリング選択トランジスタと接地選択トランジスタとの間に直列連結された複数のメモリセルで構成される。ＮＡＮＤ型フラッシュメモリ装置のデータ書き込み（又は、プログラム）動作において、図１６に示すように、データ入力動作であることを示すコマンドの入力とプログラムされるメモリセルを指定するための列及び行アドレスの連続入力が実行される。次に、データ入力信号として書き込みイネーブル信号ＷＥバー（バーはアッパバー、すなわち反転を意味する。以下同様）の連続的なローハイ遷移に同期して、特定単位のデータが入出力ピンＩ／Ｏｉ（ｉ＝０〜７）を通じて連続的に入力される。そのように入力されたデータは、レジスタ又はページバッファ回路のラッチに臨時に貯蔵される。その後、ページバッファ回路又はレジスタに臨時に貯蔵されたデータは同時にプログラムされる。ＮＡＮＤ型フラッシュメモリ装置のデータ読み出し動作において、図１７に示すように、データ出力動作（又は、読み出し動作）であることを示すコマンドの入力とメモリセルを指定するための列及び行アドレスの連続入力が実行される。次に、Ｒ／Ｂバー信号のロー区間の間、指定されたメモリセルのデータが感知され、そのように感知されたデータはメモリ装置の内部に存在するレジスタ又はページバッファ回路のラッチに臨時に貯蔵される。次に、データ出力信号として読み出しイネーブル信号ＲＥバーの連続的なハイロー遷移に同期して、レジスタに貯蔵された特定単位のデータが入出力ピンＩ／Ｏｉ（ｉ＝０〜７）を通じて連続的に出力される。
【０００３】
ＮＡＮＤ型フラッシュメモリ装置において、特定単位は、通常、“ページ”と呼ばれる。ＮＡＮＤ型フラッシュメモリ装置は不揮発性を要求する固体ファイルストレージ（ｓｏｌｉｄ ｆｉｌｅ ｓｔｏｒａｇｅ）、デジタルボイスレコーダ（ｄｉｇｉｔａｌ ｖｏｉｃｅ ｒｅｃｏｒｄｅｒ）、デジタルスティールカメラ（ｄｏｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、又は、ポータブルシステムのような製品に適用され得る。そのような分野に適用されるＮＡＮＤ型フラッシュメモリ装置には、高速の読み出し及びプログラム動作が要求される。そのような要求は１バイト当たりの読み出し又はプログラム速度が向上するように、同時に感知／プログラムされるメモリセルの数を拡張することによって、又は、ページサイズを拡張することによって容易に達成できる。
【０００４】
図１８はフラッシュメモリ装置が適用されたシステムを示す構成図である。図１８に示すメモリ応用システムは、ホスト１０、メモリ制御器２０、そして、ＮＡＮＤ型フラッシュメモリ装置３０で構成される。メモリ制御器２０は制御ユニット２２及びバッファメモリ２４を有し、バッファメモリ２４は２ＫＢの貯蔵容量を有する第１データ貯蔵領域Ａと６４Ｂの貯蔵容量を有する第２データ貯蔵容量Ｂに分けられる。ＮＡＮＤ型フラッシュメモリ装置３０はメモリ制御器２０によって制御され、メモリセルアレイ及びページバッファ回路３６又はレジスタを含む。ＮＡＮＤ型フラッシュメモリ装置のメモリセルアレイはメインフィールドアレイ３２とスペアフィールドアレイ３４に分けられる。メインフィールドアレイ３２にはノーマルデータが貯蔵されるのに対して、スペアフィールドアレイ３４にはノーマルデータに関した付加データ情報が貯蔵される。付加データ情報はエラー訂正及び検出コード（ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｏｎ ａｎｄ ｄｅｔｅｃｔｉｏｎ ｃｏｄｅ：ＥＣＣ）データ、アドレスマッピングデータ、そして、メモリブロックの均等な使用のためのウェアレベルデータ（ｗｅａｒ ｌｅｖｅｌｉｎｇ ｄａｔａ）からなる。ＮＡＮＤ型フラッシュメモリ装置のページサイズが２ＫＢ＋６４Ｂである場合、６４Ｂに該当するメモリセルがスペアフィールドアレイ３４の１ページを構成する。ウェアレベルデータを管理するシステムが米国特許第５，５６８，４２３号に“ＦＬＡＳＨ ＭＥＭＯＲＹ ＷＥＡＲＬＥＶＥＬＩＮＧ ＳＹＳＴＥＭ ＰＲＯＶＩＤＩＮＧ ＩＭＭＥＤＩＡＴＥＤＩＲＥＣＴ ＡＣＣＥＳＳ ＴＯ ＭＩＣＲＯＰＲＯＣＥＳＳＯＲ”の名称で開示されている。
【０００５】
動作説明において、説明の便宜のために、メモリ装置での書き込み又は読み出し動作の特定単位であるページサイズが２ＫＢ＋６４Ｂであり、２ＫＢはノーマルデータを貯蔵するのに割り当てられ、６４Ｂは付加データを貯蔵するのに割り当てられると仮定する。図１８に示すメモリ応用システムでフラッシュメモリ装置の書き込み動作が実行される場合、先ず、ホスト１０は５１２Ｂ単位で２ＫＢのノーマルデータをメモリ制御器２０に順次に伝送する。メモリ制御器２０は伝送された２ＫＢのノーマルデータをバッファメモリ２４の第１データ貯蔵領域Ａに臨時に貯蔵する。メモリ制御器２０の制御ユニット２２は第１データ貯蔵領域Ａに貯蔵された２ＫＢのノーマルデータを利用してエラー訂正及び検出コードデータ、アドレスマッピングデータ、そして、ウェアレベルデータの６４Ｂの付加データを発生し、そのように発生された付加データをバッファメモリ２４の第２データ貯蔵領域Ｂに臨時に貯蔵する。
【０００６】
メモリ制御器２０は、先ず、ＮＡＮＤ型フラッシュメモリ装置の入出力構造に従って、２ＫＢのノーマルデータをメモリ装置に順次に伝達する。ＮＡＮＤ型フラッシュメモリ装置は、入出力構造に従って順次に伝達された２ＫＢのノーマルデータを、メインフィールドアレイ３２に対応する、２ＫＢのページバッファ領域に臨時に貯蔵する。次に、メモリ制御器２０は、ＮＡＮＤ型フラッシュメモリ装置の入出力構造に従って６４Ｂの付加データをメモリ装置に順次に伝達する。ＮＡＮＤ型フラッシュメモリ装置は、入出力構造に従って順次に伝達された６４Ｂの付加データを、スペアフィールドアレイ３４に対応する、６４Ｂのページバッファ領域に臨時に貯蔵する。２ＫＢ＋６４Ｂのデータ入力が完了した後、プログラム命令の入力に従って、ページバッファ回路３６又はレジスタに臨時に貯蔵されたデータに対するプログラム動作が同時に実行される。
【０００７】
図１９はフラッシュメモリ装置が適用された他のメモリ応用システムを示す構成図である。図１９に示すメモリ応用システムのメモリ制御器２０’はＮＡＮＤ型フラッシュメモリ装置３０’のページサイズより小さいバッファメモリ２４’を有し、バッファメモリ２４’はノーマルデータを貯蔵するための領域として５１２Ｂの第１データ貯蔵領域Ａ’と付加データを貯蔵するための領域として１６Ｂの第２データ貯蔵領域Ｂ’からなる。ＮＡＮＤ型フラッシュメモリ装置３０’は、図１８と同一の２ＫＢ＋６４Ｂのページサイズを有し、メモリ制御器２０’によって制御される。メモリ制御器２０’のバッファメモリ２４’サイズより大きいページサイズを有するＮＡＮＤ型フラッシュメモリ装置がシステムに適用される時、問題点が発生する。これを以下詳細に説明する。
【０００８】
【発明が解決しようとする課題】
図１９に示すメモリ応用システムでフラッシュメモリ装置の書き込み動作が実行される場合、先ず、ホスト１０’は５１２Ｂのノーマルデータをメモリ制御器２０’に伝送し、メモリ制御器２０’は伝送された５１２Ｂのノーマルデータをバッファメモリ２４’の第１データ領域Ａ’に臨時に貯蔵する。メモリ制御器２０’の制御ユニット２２’は第１データ貯蔵領域Ａ’に貯蔵された５１２Ｂのノーマルデータを利用して、エラー訂正及び検出コードデータ、アドレスマッピングデータ、そして、ウェアレベルデータの１６Ｂの付加データを発生し、そのように発生された付加データをバッファメモリ２４’の第２データ貯蔵領域Ｂ’に臨時に貯蔵する。
【０００９】
メモリ制御器２０’は、先ず、ＮＡＮＤ型フラッシュメモリ装置の入出力構造に従って、５１２Ｂのノーマルデータをメモリ装置に順次に伝達する。ＮＡＮＤ型フラッシュメモリ装置は、入出力構造に従って順次に伝達された５１２Ｂのノーマルデータをページバッファ回路３６’又はレジスタに臨時に貯蔵する。次に、メモリ制御器２０’はＮＡＮＤ型フラッシュメモリ装置の入出力構造に従って、１６Ｂの付加データをメモリ装置に順次に伝達する。ＮＡＮＤ型フラッシュメモリ装置は、入出力構造に従って順次に伝達された１６Ｂの付加データをページバッファ回路３６’又はレジスタに臨時に貯蔵する。この時、ＮＡＮＤ型フラッシュメモリ装置のページサイズが２ＫＢ＋６４Ｂであるので、エラー訂正及び検出コード、アドレスマッピング及びウェアレベル情報を含む１６Ｂの付加データは、図１９に示すように、ＮＡＮＤ型フラッシュメモリ装置のスペアフィールドアレイ３４’に対応する６４Ｂのページバッファ領域に割り当てられないで、５１２Ｂのノーマルデータと共にメインフィールドアレイ３２’に対応する２ＫＢのページバッファ領域に連続的に割り当てられてしまう。
【００１０】
本発明は上記の点に鑑みなされたもので、高速読み出し及び書き込み動作を確保できる不揮発性半導体メモリ装置、具体的にはフラッシュメモリ装置及びそれのデータ入／出力制御方法並びにメモリ応用システムを提供することを目的とする。
【００１１】
また、本発明は、データの入出力の間、列アドレスを変更できる不揮発性半導体メモリ装置、具体的にはフラッシュメモリ装置及びそれのデータ入／出力制御方法並びにメモリ応用システムを提供することを他の目的とする。
【００１２】
さらに、本発明は、メモリインタフェースのバッファメモリサイズに関係なく、ページサイズを自由に拡張できる不揮発性半導体メモリ装置、具体的にはフラッシュメモリ装置及びそれのデータ入／出力制御方法並びにメモリ応用システムを提供することを更に他の目的とする。
【００１３】
【課題を解決するための手段】
本発明の特徴によると、不揮発性半導体メモリ装置が提供され、メモリ装置には行と列のマトリックス形態に配列されたメモリセルを有するアレイと、このアレイに／から貯蔵される／読み出されたデータ列を臨時に貯蔵する複数のラッチとが設けられる。メモリ装置はアドレスバッファ回路を含み、このアドレスバッファ回路は入出力ピンに提供される信号をアドレスとして貯蔵する。列アドレスレジスタはアドレスバッファ回路に貯蔵された信号を列アドレスとして取り込み、入力された列アドレスを順次に増加させる。選択回路は列デコーダ回路と列ゲート回路で構成され、列アドレスレジスタから出力される列アドレスに応じて、ラッチを順次に選択する。データ入／出力回路は、入出力ピンを通じて入力されるデータをデータ入力信号に同期して選択されたラッチに伝達し、選択されたラッチに貯蔵されたデータをデータ出力信号に同期して入出力ピンに伝達する。制御回路は、データが選択されたラッチから入出力ピンに伝達される間、又は、入出力ピンからラッチに伝達される間、入出力ピンに外部アドレスが印加される時、入出力ピンに提供された外部アドレスが列アドレスレジスタに貯蔵されるように、アドレスバッファ回路及び列アドレスレジスタを制御する。
【００１４】
このような装置によると、データの入出力の間、列アドレスレジスタの内容が新たな外部列アドレスによって更新され得る。
【００１５】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。
【００１６】
図１は本発明の第１実施形態による不揮発性半導体メモリ装置を示す構成図である。この実施形態において、不揮発性半導体メモリ装置はマルチプレッシング入出力ピン（又は、ポート）を有するＮＡＮＤ型フラッシュメモリ装置である。しかし、マルチプレッシング入出力ピンを有するメモリ装置又は他の形態のメモリ装置も使用できることは当業者には周知である。本発明によるＮＡＮＤ型フラッシュメモリ装置は、読み出し／プログラム動作の時、データが入力／出力される間に、特定コマンド、外部制御信号の組合せ又はアドレス入力条件がある時ごとに、内部列アドレスを変更又は更新できるように実現される。これはＮＡＮＤ型フラッシュメモリ装置が適用されるシステムのメモリインタフェース内のバッファメモリサイズに関係なく、ＮＡＮＤ型フラッシュメモリ装置のページサイズが自由に拡張され得ることを意味する。これは詳細に後述される。
【００１７】
図１を参照すると、ＮＡＮＤ型フラッシュメモリ装置はメモリセルアレイ１００を含み、メモリセルアレイ１００はメインフィールドアレイ１００ａとスペアフィールドアレイ１００ｂとに分けられる。メインフィールドアレイ１００ａ及びスペアフィールドアレイ１００ｂの各々は複数のストリングを含み、各ストリングはストリング選択トランジスタと接地選択トランジスタとの間に直列連結された複数のメモリセルからなる。各メモリセルは電気的に消去及びプログラム可能であり、ソース、ドレイン、浮遊ゲート及び制御ゲートを有するセルトランジスタで実現される。メインフィールドアレイ１００ａにはノーマルデータが貯蔵されるのに対して、スペアフィールドアレイ１００ｂにはノーマルデータに関した付加データ（エラー訂正及び検出コードデータ、アドレスマッピングデータ及びウェアレベルデータを含む）が貯蔵される。
【００１８】
ＮＡＮＤ型フラッシュメモリ装置は、アドレスバッファ回路１１０、行アドレスレジスタ１２０、行デコーダ回路１３０、列アドレスレジスタ１４０、列デコーダ回路１５０、ページバッファ回路１６０、列ゲート回路１７０、そして、入出力バッファ回路１８０を含む。列デコーダ回路１５０及び列ゲート回路１７０は選択回路を構成する。アドレスバッファ回路１１０は入出力ピンＩ／Ｏｉ（ｉ＝０〜７）を通じて入力されたアドレスデータを臨時に貯蔵し、行アドレスレジスタ１２０はアドレスバッファ回路１１０の出力を行アドレスとして取り込み。行デコーダ回路１３０は行アドレスレジスタ１２０からの行アドレスをデコーディングして、メモリセルアレイ１００の行又はページを選択する。ここで、行アドレスレジスタ１２０は入力された行アドレスを動作モード（例えば、順次行読み出し動作モード）に従って増加させる機能を有する。
【００１９】
列アドレスレジスタ１４０は、アドレスバッファ回路１１０の出力を列アドレスとして取り込み、入力された列アドレスを順次に増加させる。列デコーダ回路１５０は列アドレスレジスタ１４０から出力される列アドレスをデコーディングする。ページバッファ回路１６０は、図示しないが、メインフィールドアレイ１００ａの列又はビットラインとスペアフィールドアレイ１００ｂの列又はビットラインに各々対応するページバッファで構成される。各ページバッファはラッチを有する。各ページバッファは読み出し動作の時、選択されたページのメモリセルに貯蔵されたデータビットを感知し、そのように感知されたデータビットを臨時に貯蔵する（又はラッチする）。列ゲート回路１７０は列デコーダ回路１５０からのデコーディング信号に応じて、ページバッファのグループを順次に選択する。そのように選択されたグループのページバッファ（又はラッチ）に貯蔵されたデータビットはデータ出力信号として読み出しイネーブル信号ＲＥバーに同期して入出力バッファ回路１８０を通じて入出力ピンＩ／Ｏｉに伝達される。書き込み（又は、プログラム）動作の時、列デコーダ回路１５０の出力に従って、列ゲート回路１７０によって順次に選択されるグループのページバッファには入出力バッファ回路１８０を通じて伝達されるデータビットが臨時に貯蔵される。ここで、各グループのページバッファの数は入出力ピンの数に対応する。
【００２０】
続いて、図１を参照すると、ＮＡＮＤ型フラッシュメモリ装置は、コマンドレジスタ１９０、制御ロジック２００、ショットパルス発生回路２１０、アドレス入力区間設定回路２２０、そして、検出回路２３０を含む。制御ロジック２００、ショットパルス発生回路２１０、アドレス入力区間設定回路２２０、そして、検出回路２３０は、読み出し／書き込み動作の時、メモリ装置の全般的な動作を制御する読み出し／書き込み制御器２４０を構成する。コマンドレジスタ１９０は入出力ピンＩ／Ｏｉを通じて提供されるコマンドを貯蔵し、入力されたコマンドが意味する動作モードのフラグ信号Ｆｌａｇ＿ｍｏｄｅを出力する。制御ロジック２００はメモリ制御器（図１８及び図１９参照）から提供される外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバー及びコマンドレジスタ１９０から提供される動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅに応じて、読み出し／書き込みに従う内部信号を発生する。コマンドレジスタ１９０は、又、入出力ピンを通じて提供される列アドレスのオフセット変更を示す特定コマンドに応じて、列アドレスのオフセット変更を示すオフセット変更フラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを出力する。
【００２１】
コマンドレジスタ１９０から出力されたオフセット変更フラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔはショットパルス発生回路２１０に印加される。ショットパルス発生回路２１０はオフセット変更フラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔの遷移に応じて、ショットパルス信号ｎＳＰを発生する。ショットパルス発生回路２１０は図２に示すように３つのインバータ２１１，２１２，２１３と１つのＮＡＮＤゲート２１４で構成され、図２に示すように連結される。ショットパルス発生回路２１０の出力ｎＳＰはアドレス入力区間設定回路２２０に印加される。アドレス入力区間設定回路２２０はショットパルス信号ｎＳＰに応じて、アドレス入力区間信号ｎＡＤＤ＿ＩＮを活性化する。アドレス入力区間信号ｎＡＤＤ＿ＩＮは検出回路２３０から出力されるリセット信号ＲＥＳＥＴによって非活性化される。
【００２２】
アドレス入力区間信号ｎＡＤＤ＿ＩＮが活性化される時、制御ロジック２００はアドレスバッファ回路１１０が入出力ピンＩ／Ｏｉに入力されるアドレスデータを貯蔵し、列アドレスレジスタ１２０がアドレスバッファ回路１１０から出力されるアドレスを列アドレスとして取り込むように制御する。言い換えれば、制御ロジック２００はアドレス入力区間信号ｎＡＤＤ＿ＩＮの活性化に応じて、アドレス入力制御信号ＣＮＴ１とアドレスラッチ制御信号ＣＮＴ２を発生する。アドレスバッファ回路１１０はアドレス入力制御信号ＣＮＴ１に応じて、入出力ピンＩ／Ｏｉに印加されたアドレスデータを貯蔵し、列アドレスレジスタ１４０はアドレスラッチ制御信号ＣＮＴ２に応じて、アドレスバッファ回路１１０の出力を列アドレスとして取り込む。これは読み出し／プログラム動作を示す又は列アドレスオフセット変更を示すコマンドが入力される時、外部から提供される列アドレスがアドレスバッファ回路１１０を通じて列アドレスレジスタ１４０に伝達され得ることを意味する。
【００２３】
検出回路２３０は、メモリ制御器から提供される外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバー及びコマンドレジスタ１９０からの動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅを取り込み、アクティブローパルスのセット及びリセット信号ＳＥＴ，ＲＥＳＥＴを出力する。ここで、ＣＬＥ信号はコマンドラッチイネーブル信号であり、ＡＬＥ信号はアドレスラッチイネーブル信号である。この実施形態において、セット信号ＳＥＴは、例えば、ＡＬＥ＝‘Ｈ’，ＣＬＥ＝‘Ｌ’，ＲＥバー＝‘Ｈ’（これはアドレス入力条件を示す）であり、フラグ信号Ｆｌａｇ＿ｍｏｄｅが発生する時だけ、外部制御信号ＷＥバーの１番目のハイロー遷移に従って、所定幅のパルス形態を有するように活性化される。セット信号ＳＥＴが読み出し／書き込み動作を示すコマンドが入力された後だけに発生されることに注意しなければならない。リセット信号ＲＥＳＥＴは、例えば、ＡＬＥ＝‘Ｈ’，ＣＬＥ＝‘Ｌ’，ＲＥバー＝‘Ｈ’である時、外部制御信号ＷＥバーの３番目のローハイ遷移に従って、所定幅のパルス形態を有するように活性化される。リセット信号ＲＥＳＥＴはコマンド入力に関係なく、アドレス入力区間の終点又は、ＷＥバー信号の３番目のローハイ遷移の時ごとに、発生する。
【００２４】
この実施形態において、コマンドレジスタ１９０及び読み出し／書き込み制御器２４０は、データが入出力される間、外部アドレスが入出力ピンに印加される時、入出力ピンに提供される外部アドレスが列アドレスレジスタ１４０に貯蔵されるように、アドレスバッファ回路１１０及び列アドレスレジスタ１４０を制御する手段を構成する。
【００２５】
図１に示すアドレス入力区間設定回路２２０の望ましい実施形態を示す図３を参照すると、アドレス入力区間設定回路２２０は、４つのＮＡＮＤゲート２２１，２２２，２２３，２２４と１つのＮＯＲゲート２２５で構成され、図に示すように、連結される。回路動作において、メモリ装置が選択された後、ＮＡＮＤゲート２２１，２２３の出力が全部ローレベルになると仮定する。以降、ショットパルス信号ｎＳＰとリセット信号ＲＥＳＥＴがハイレベルであり、セット信号ＳＥＴがハイロー遷移を有する時（即ち、読み出し／書き込み動作を示すコマンド入力の後、ＷＥバー信号の１番目のハイロー遷移の時）、アドレス入力区間信号ｎＡＤＤ＿ＩＮはハイレベルからローレベルに遷移する。これは外部アドレスがメモリ装置内にラッチされ得ることを意味する。セット信号ＳＥＴは再びローレベルからハイレベルに遷移する。この状態で、リセット信号ＲＥＳＥＴがハイレベルからローレベルに遷移すると、ＮＡＮＤゲート２２３の出力はハイレベルになり、アドレス入力区間信号ｎＡＤＤ＿ＩＮは再びハイレベルになる。これに対して、ショットパルス信号ｎＳＰがハイレベルからローレベルに遷移すると、ＮＡＮＤゲート２２１の出力Ｙｉｎはローからハイになる。これはＮＡＮＤゲート２２３の出力に関係なく、ＮＯＲゲート２２５の出力ｎＡＤＤ＿ＩＮをハイレベルからローレベルに遷移させる。これは外部アドレスがメモリ装置内にラッチされ得ることを意味する。以降、リセット信号ＲＥＳＥＴがハイレベルからローレベルに遷移するに従って、ＮＡＮＤゲート２２２，２２３の出力は全部ローレベルになり、アドレス入力区間信号ｎＡＤＤ＿ＩＮは再びハイレベルになる。
【００２６】
図４は本発明の第１実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ入力動作を説明するための動作タイミング図である。以下、本発明の第１実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ入力動作を詳細に説明する。
【００２７】
プログラム動作の前に実行される連続的なデータの入力動作であることを示すコマンドが入力されると、連続的なデータ入力動作であることを示す動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅがコマンドレジスタ１９０によって活性化される。以降、プログラムされるメモリセルを指定するための列及び行アドレスデータが入出力ピンＩ／Ｏｉ（ｉ＝０〜７）を通じて連続的に入力される。連続的に入力された列及び行アドレスは制御ロジック２００の制御下に、アドレスバッファ回路１１０を通じて列アドレスレジスタ１４０と行アドレスレジスタ１２０に各々貯蔵される。制御ロジック２００はデータ入力動作のための内部信号を発生させて、続いて入力されるデータをページバッファ回路１６０に貯蔵する準備をする。詳細に説明すると、次のとおりである。
【００２８】
図４に示すように、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバーのロジック状態がアドレス入力条件と一致する時、検出回路２３０は、外部制御信号ＷＥバーの１番目のハイロー遷移に応じて、ハイロー遷移を有するセット信号ＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはセット信号ＳＥＴのハイロー遷移に従って、ハイレベルからローレベルに遷移する。制御ロジック２００は、アドレス入力区間信号ｎＡＤＤ＿ＩＮの遷移に応じて、アドレス入力制御信号ＣＮＴ１及びアドレスラッチ制御信号ＣＮＴ２を発生する。アドレスバッファ回路１１０はアドレス入力制御信号ＣＮＴ１に応じて、連続的に入力される列及び行アドレスを取り込み、そのように入力された列及び行アドレスはアドレスラッチ制御信号ＣＮＴ２に従って、列アドレスレジスタ１４０と行アドレスレジスタ１２０に各々貯蔵される。検出回路２３０は、外部制御信号ＷＥバーの３番目のローハイ遷移に応じて、ハイロー遷移を有するリセット信号ＲＥＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはリセット信号ＲＥＳＥＴのハイロー遷移に従って、ハイレベルになる。即ち、アドレス入力が終了する。
【００２９】
続いて、データ入力信号であるＷＥバー信号のローハイ遷移に従って（又は、同期して）、データが入出力バッファ回路１８０を通じて入力され、列アドレスレジスタ１４０の列アドレスが順次に変わる（又、増加する）。即ち、入出力構造に従って順次に入力されるデータは、ページバッファ回路１６０に臨時に貯蔵される。データ入力動作が実行される間、列アドレスオフセットを変更するための特定コマンドが入力されると、コマンドレジスタ１９０は特定コマンドに応じて、列アドレスオフセットを変更するためのフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを活性化し、続いて入力される列アドレスは、アドレスバッファ回路１１０を通じて列アドレスレジスタ１４０に貯蔵される。詳細に説明すると、次のとおりである。
【００３０】
列アドレスオフセット変更のための特定コマンドが外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーのコマンド入力条件（ＣＬＥ＝‘Ｈ’、ＡＬＥ＝‘Ｌ’、ＲＥバー＝‘Ｈ’、ＷＥバー＝‘Ｌ−Ｈ遷移’）に従って入出力ピン（Ｉ／Ｏｉ）に印加されると、コマンドレジスタ１９０はローハイ遷移を有するオフセット変更フラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを出力する。ショットパルス発生回路２１０はフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔのローハイ遷移に応じて、ショットパルス信号ｎＳＰを発生し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはショットパルス信号ｎＳＰに従ってハイレベルからローレベルに活性化される。制御ロジック２００はアドレス入力区間信号ｎＡＤＤ＿ＩＮの活性化に応じて、アドレス入力制御信号ＣＮＴ１とアドレスラッチ制御信号ＣＮＴ２を発生し、その結果、続いて入力される列アドレスがアドレスバッファ回路１１０を通じて列アドレスレジスタ１４０に伝達される。以降、検出回路２３０は外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーに応じて、アドレス入力区間の終点を検出して、アクティブローパルスのリセット信号ＲＥＳＥＴを発生する。即ち、検出回路２３０はＷＥバー信号の３番目のローハイ遷移に応じて、リセット信号ＲＥＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはハイレベルに非活性化される。即ち、列アドレスのオフセット変更のためのアドレス入力が終了される。
【００３１】
続いて、データ入力信号であるＷＥバー信号のローハイ遷移に同期して、残りのデータが入出力バッファ回路１８０を通じて入力される。残りのデータは、列ゲート回路１７０を通じて新たに入力された列アドレスに対応するページバッファから順次に貯蔵される。データ入力動作が完了すると、ページバッファ回路１６０に臨時に貯蔵されたデータはプログラムコマンドの入力に従って選択されたページバッファのメモリセルにプログラムされる。
【００３２】
図５は、本発明の第１実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ出力動作を説明するための動作タイミング図である。以下、本発明の第１実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ出力動作を説明する。
【００３３】
読み出し動作であることを示すコマンドが入力されると、読み出し動作であることを示す動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅがコマンドレジスタ１９０によって活性化される。以降、メモリセルを指定するための列及び行アドレスデータが入出力ピンＩ／Ｏｉ（ｉ＝０〜７）を通じて連続的に入力される。入力された列及び行アドレスは、制御ロジック２００の制御下にアドレスバッファ回路１１０を通じて列アドレスレジスタ１４０と行アドレスレジスタ１２０に各々貯蔵される。アドレス入力に関した動作は、図４で説明した動作と同一に実行されるので、詳細な説明は省略する。制御ロジック２００は読み出し動作のための内部信号を発生して、ページバッファ回路１６０を制御する。即ち、ページバッファ回路１６０は選択されたページのメモリセルに対するデータ感知動作を実行し、感知されたデータをページバッファ回路に臨時に貯蔵する動作を実行する。感知動作が実行される間、ＮＡＮＤ型フラッシュメモリ装置はビジー（ｂｕｓｙ）状態に維持される。即ち、感知動作が実行される間、Ｒ／Ｂバー信号はビジー状態を示すローレベルに維持される。
【００３４】
選択されたページのメモリセルのデータを感知して、データを貯蔵する動作が完了すると、ＮＡＮＤ型フラッシュメモリ装置はビジー状態から準備状態に進行して、臨時に貯蔵されたメモリセルのデータをメモリ装置の外部に出力させ得る。ＮＡＮＤ型フラッシュメモリ装置がビジー状態から準備状態になると、列アドレスレジスタ１４０はデータ出力信号であるＲＥバー信号のハイロー遷移に従って、列アドレスを順次に増加させ、列デコーダ１５０及び列ゲート回路１７０は列アドレスレジスタ１４０から順次に出力される列アドレスに応じて、ページバッファのグループを選択する。そのように選択されたグループのページバッファに貯蔵されたデータは入出力バッファ回路１８０を通じてメモリ装置の外部に出力される。
【００３５】
データ出力動作が実行される間、列アドレスオフセットを変更するための特定コマンドが入力されると、コマンドレジスタ１９０は特定コマンドに応じて、列アドレスオフセットを変更するためのフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを活性化し、続いて入力される列アドレスはアドレスバッファ回路１１０を通じて列アドレスレジスタ１４０に貯蔵される。詳細に説明すると、次のとおりである。
【００３６】
列アドレスオフセット変更のための特定コマンドが外部信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーのコマンド入力条件（ＣＬＥ＝‘Ｈ’、ＡＬＥ＝‘Ｌ’ＲＥバー＝‘Ｈ’、ＷＥバー＝‘Ｌ−Ｈ遷移’）に従って入出力ピンＩ／Ｏｉに印加されると、コマンドレジスタ１９０はオフセット変更フラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔをローレベルからハイレベルに遷移させる。ショットパルス発生回路２１０はフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔのローハイ遷移に応じて、ショットパルス信号ｎＳＰを発生し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはショットパルス信号ｎＳＰに従ってハイレベルからローレベルに活性化される。制御ロジック２００はアドレス入力区間信号ｎＡＤＤ＿ＩＮの活性化に応じて、アドレス入力制御信号ＣＮＴ１とアドレスラッチ制御信号ＣＮＴ２を発生し、その結果、続いて入力される列アドレスがアドレスバッファ回路１１０を通じて列アドレスレジスタ１４０に伝達される。以降、検出回路２３０は外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーに応じてアドレス入力区間の終点（即ち、ＷＥバー信号の３番目のローハイ遷移）を検出して、リセット信号ＲＥＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはハイレベルに非活性化される。即ち、列アドレスのオフセット変更のためのアドレス入力が終了される。
【００３７】
続いて、データ出力信号であるＲＥバー信号のローハイ遷移に同期して残りのデータが入出力バッファ回路１８０を通じてメモリ装置の外部に出力される。残りのデータは列ゲート回路１７０を通じて新たに入力された列アドレスに対応するページバッファから順次に出力される。
【００３８】
本発明の第１実施形態によるＮＡＮＤ型フラッシュメモリ装置によれば、データ入力／出力動作の時、内部列アドレスから提供される列アドレスに変更できる機能が提供される。そのような機能によると、メモリ装置のページサイズが、例えば、５１２Ｂ＋１６Ｂから２ＫＢ＋６４Ｂに拡張されても、ＮＡＮＤ型フラッシュメモリ装置はメモリインタフェースとしてのメモリ制御器のバッファメモリサイズに関係なく、全てのメモリ応用システムに適用され得る。例えば、たとえメモリ制御器のバッファメモリサイズが５１２Ｂ＋１６Ｂであっても、図６に示すように、５１２Ｂのノーマルデータは書き込みコマンド入力に従ってメインフィールドアレイに対応する２ＫＢのページバッファ領域▲１▼に割り当てられ、１６Ｂの付加データは列アドレスのオフセットを変更するためのコマンド入力に従って、スペアフィールドアレイに対応する６４Ｂのページバッファ領域▲２▼に割り当てられる。同様に、その次に伝送されるデータ列のうち、５１２Ｂのノーマルデータは書き込みコマンド入力に従って、２ＫＢのページバッファ領域▲３▼に割り当てられ、１６Ｂの付加データは列アドレスのオフセットを変更するためのコマンド入力に従って、６４Ｂのページバッファ領域▲４▼に割り当てられる。このような方法によって、残りのデータも正常にページバッファ回路に貯蔵される。従って、ＮＡＮＤ型フラッシュメモリ装置のページサイズがメモリ応用システムに関係なく拡張され得り、その結果、ＮＡＮＤ型フラッシュメモリ装置の高速読み出し／書き込み動作を達成できる。
【００３９】
図７は本発明の第２実施形態によるＮＡＮＤ型フラッシュメモリ装置を示す構成図である。この第２実施形態において、ＮＡＮＤ型フラッシュメモリ装置は特定コマンドの代わりに外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーの組合せを利用して、列アドレスのオフセットを変更する機能を実行する。第２実施形態の構成要素３００〜３８０は第１実施形態と同一の機能を実行するので、説明は省略する。
【００４０】
図７を参照すると、コマンドレジスタ３９０は読み出し動作又は連続的なデータ入力動作を示すコマンドが入出力ピンＩ／Ｏｉ（ｉ＝０〜７）に印加される時、コマンドが意味する動作モードのフラグ信号Ｆｌａｇ＿ｍｏｄｅを活性化する。制御ロジック４００はフラグ信号Ｆｌａｇ＿ｍｏｄｅに応じて、読み出し／書き込み動作のための内部信号を発生する。本発明の第２実施形態によるメモリ装置は第１検出回路４１０、ショットパルス発生回路４２０、アドレス入力区間設定回路４３０、そして、第２検出回路４４０を含む。この実施形態において、制御ロジック４００、第１検出回路４１０、ショットパルス発生回路４２０、アドレス入力区間設定回路４３０、そして、第２検出回路４４０は読み出し／書き込み動作に従う全般的な制御動作を実行する読み出し／書き込み制御器４５０を構成する。
【００４１】
第１検出回路４１０は、外部（例えば、メモリ制御器）から提供される外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーを取り込み、入力された信号の特定組合せが列アドレスのオフセット変更を示す値と一致するか否かを検出する。第１検出回路４１０は特定信号組合せが列アドレスのオフセット変更を示す時、列アドレスのオフセット変更を示すフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを発生する。例えば、外部制御信号ＣＬＥ，ＡＬＥＲＥバー，ＷＥバーが全部ハイレベルである時、第１検出回路４１０はローハイ遷移を有するフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを出力する。ショットパルス発生回路４２０はフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔに応じて、ショットパルス信号ｎＳＰを発生し、アドレス入力区間設定回路４３０はショットパルス信号ｎＳＰに応じて、アドレス入力区間信号ｎＡＤＤ＿ＩＮを活性化する。アドレス入力区間信号ｎＡＤＤ＿ＩＮが活性化されると、制御ロジック４００は、アドレス入力制御信号ＣＮＴ１及びアドレスラッチ制御信号ＣＮＴ２を発生する。アドレスバッファ回路３１０はアドレス入力制御信号ＣＮＴ１に応じて、入出力ピンＩ／Ｏｉに提供されるアドレスデータを貯蔵し、列アドレスレジスタ３４０はアドレスラッチ制御信号ＣＮＴ２に応じて、アドレスバッファ回路３１０の出力をラッチする。即ち、列アドレスレジスタ３４０の列アドレスはアドレスバッファ回路３１０から出力される新たな列アドレスによって更新される。アドレス入力区間信号ｎＡＤＤ＿ＩＮは第２検出回路４４０から出力されるリセット信号ＲＥＳＥＴによって非活性化される。
【００４２】
第１実施形態と同様に、第２検出回路４４０は読み出し動作又は連続的なデータ入力動作を示すコマンドが入力される時だけ、セット信号ＳＥＴを活性化する。セット信号ＳＥＴの活性化に従って、アドレス入力区間設定回路４３０から出力されるアドレス入力区間信号ｎＡＤＤ＿ＩＮが活性化される。即ち、アドレス入力区間信号ｎＡＤＤ＿ＩＮは読み出し又は連続的なデータ入力動作を示すコマンドが入力される時、第２検出回路４４０からのセット信号ＳＥＴによって活性化され、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーの組合せが列アドレスのオフセット変更を示す時、第１検出回路４１０からのフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔによって活性化される。そのような活性化されたアドレス入力区間信号ｎＡＤＤ＿ＩＮはアドレス入力区間の終点で第２検出回路４４０から出力されるリセット信号ＲＥＳＥＴによって非活性化される。第２実施形態において、ショットパルス発生回路４２０及びアドレス入力区間設定回路４３０が、第１実施形態と同一に構成され得ることは当業者には周知である。
【００４３】
この実施形態において、コマンドレジスタ３９０及び読み出し／書き込み制御器４５０は、データが入出力される間、外部アドレスが入出力ピンに印加される時、入出力ピンに提供される外部アドレスが列アドレスレジスタに貯蔵されるように、アドレスバッファ回路及び列アドレスレジスタを制御する手段を構成する。
【００４４】
図８は本発明の第２実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ入力動作を説明するための動作タイミング図である。以下、本発明の第２実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ入力動作を詳細に説明する。
【００４５】
プログラム動作の前に実行される連続的なデータ入力動作であることを示すコマンドが入力されると、連続的なデータ入力動作であることを示す動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅがコマンドレジスタ３９０によって活性化される。以降、プログラムされるメモリセルを指定するための列及び行アドレスデータが入出力ピンＩ／Ｏｉを通じて連続的に入力される。連続的に入力された列及び行アドレスは制御ロジック４００の制御下にアドレスバッファ回路３１０を通じて列アドレスレジスタ３４０と行アドレスレジスタ３２０に各々貯蔵される。制御ロジック４００はデータ入力動作のための内部信号を発生して、続いて入力されるデータをページバッファ回路３６０に貯蔵する準備をする。詳細に説明すると、次のとおりである。
【００４６】
図８に示すように、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバーのロジック状態がアドレス入力条件と一致する時、第２検出回路４４０は外部制御信号ＷＥバーの１番目のハイロー遷移に応じて、ハイロー遷移を有するセット信号ＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはセット信号ＳＥＴのハイロー遷移に従って、ハイレベルからローレベルに遷移する。制御ロジック４００はアドレス入力区間信号ｎＡＤＤ＿ＩＮの遷移に応じて、アドレス入力制御信号ＣＮＴ１及びアドレスラッチ制御信号ＣＮＴ２を発生する。アドレスバッファ回路３１０はアドレス入力制御信号ＣＮＴ１に応じて、連続的に入力される列及び行アドレスを取り込み、そのように入力された列及び行アドレスはアドレスラッチ制御信号ＣＮＴ２に従って、列アドレスレジスタ３４０と行アドレスレジスタ３２０に各々貯蔵される。第２検出回路４４０は外部制御信号ＷＥバーの３番目のローハイ遷移に応じて、ハイロー遷移を有するリセット信号ＲＥＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはリセット信号ＲＥＳＥＴのハイロー遷移に従ってハイレベルになる。
【００４７】
続いて、データ入力信号であるＷＥバー信号のローハイ遷移に従って（又は、同期して）データが入出力バッファ回路３８０を通じて入力され、列アドレスレジスタ３４０の列アドレスが順次に変わる（又は、増加する）。即ち、入出力構造に従って順次に入力されるデータは、ページバッファ回路３６０に臨時に貯蔵される。データ入力動作が実行される間、図８に示すように、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーの組合せが列アドレスのオフセット変更条件と一致する時、第１検出回路４１０は外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーの組合せに従って、列アドレスオフセットを変更するためのフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを活性化し、続いて入力される列アドレスはアドレスバッファ回路３１０を通じて列アドレスレジスタ３４０に貯蔵される。詳細に説明すると、次のとおりである。
【００４８】
列アドレスオフセット変更のための組合せを有する外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーが入出力ピンＩ／Ｏｉに印加されると、第１検出回路４１０はローハイ遷移を有するオフセット変更フラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを出力する。ショットパルス発生回路４２０はフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔのローハイ遷移に応じて、ショットパルス信号ｎＳＰを発生し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはショットパルス信号ｎＳＰに従ってハイレベルからローレベルに活性化される。制御ロジック４００は、アドレス入力区間信号ｎＡＤＤ＿ＩＮの活性化に応じて、アドレス入力制御信号ＣＮＴ１とアドレスラッチ制御信号ＣＮＴ２を発生し、その結果、続いて入力される列アドレスがアドレスバッファ回路３１０を通じて列アドレスレジスタ３４０に伝達される。以降、第２検出回路４４０は外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーを利用してアドレス入力区間の終点を検出して、アクティブローパルスのリセット信号ＲＥＳＥＴを発生する。即ち、第２検出回路４４０は、ＷＥバー信号の３番目のローハイ遷移に応じて、リセット信号ＲＲＥＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはハイレベルに非活性化される。即ち、列アドレスレジスタ３４０の列アドレスが新たな列アドレスに変更される（又は、更新される）。
【００４９】
続いて、データ入力信号であるＷＥバー信号のローハイ遷移に同期して残りのデータが入出力バッファ回路３８０を通じて入力される。残りのデータは列ゲート回路３７０を通じて新たに入力された列アドレスに対応するページバッファから順次に貯蔵される。データ入力動作が完了すると、ページバッファ回路３６０に臨時に貯蔵されたデータはプログラムコマンドの入力に従って選択されたページのメモリセルにプログラムされる。
【００５０】
図９は本発明の第２実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ出力動作を説明するための動作タイミング図である。以下、本発明の第２実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ出力動作を説明する。
【００５１】
読み出し動作であることを示すコマンドが入力されると、読み出し動作であることを示す動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅがコマンドレジスタ３９０によって活性化される。以降、メモリセルを指定するための列及び行アドレスデータが入出力ピンＩ／Ｏｉを通じて連続的に入力される。入力された列及び行アドレスは制御ロジック４００の制御下にアドレスバッファ回路３１０を通じて列アドレスレジスタ３４０と行アドレスレジスタ３２０に各々貯蔵される。アドレス入力に関した動作は、図８で説明した動作と同一に実行されるので、詳細な説明は省略する。制御ロジック４００は読み出し動作のための内部信号を発生して、ページバッファ回路３６０を制御する。即ち、ページバッファ回路３６０は選択されたページのメモリセルに対するデータ感知動作を実行し、感知されたデータをページバッファ回路に臨時に貯蔵する動作を実行する。感知動作が実行される間、ＮＡＮＤ型フラッシュメモリ装置はビジー状態に維持される。即ち、感知動作が実行される間、Ｒ／Ｂバー信号はビジー状態を示すローレベルに維持される。
【００５２】
選択されたページのメモリセルのデータを感知して、貯蔵する動作が完了すると、ＮＡＮＤ型フラッシュメモリ装置はビジー状態から準備状態に進行して臨時に貯蔵されたメモリセルのデータをメモリセル装置の外部に出力できる。ＮＡＮＤ型フラッシュメモリ装置がビジー状態から準備状態になると、列アドレスレジスタ３４０はデータ出力信号であるＲＥバー信号のハイロー遷移に従って、列アドレスを順次に増加させ、列デコーダ回路３５０及び列ゲート回路３７０は列アドレスレジスタ３４０から順次に出力される列アドレスに応じて、ページバッファのグループを選択する。そのように選択されたグループのページバッファに貯蔵されたデータは入出力バッファ回路３８０を通じてメモり装置の外部に出力される。
【００５３】
データ出力動作が実行される間で、図９に示すように、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーの組合せが列アドレスのオフセット変更条件（例えば、ＣＬＥ＝‘Ｈ’、ＡＬＥ＝‘Ｈ’、ＲＥバー＝‘Ｈ’、ＷＥバー＝‘Ｈ’）と一致する時、第１検出回路４１０は外部制御信号の組合せに応じて、列アドレスオフセットを変更するためのフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを活性化し、続いて入力される列アドレスは、前述のように、アドレスバッファ回路３１０を通じて列アドレスレジスタ３４０に貯蔵される。続いて、データ出力信号であるＲＥバー信号のハイローレベル遷移に同期して残りのデータが入出力バッファ回路３８０を通じてメモり装置の外部に出力される。残りのデータは列ゲート回路３７０を通じて新たに入力された列アドレスに対するページバッファから順次に出力される。
【００５４】
本発明の第２実施形態も第１実施形態と同一の効果を有することは当業者には周知である。即ち、ＮＡＮＤ型フラッシュメモリ装置のページサイズがメモリ応用システムに関係なく拡張され得り、その結果、ＮＡＮＤ型フラッシュメモリ装置の高速読み出し／書き込み動作を達成できる。
【００５５】
図１０は本発明の第３実施形態によるＮＡＮＤ型フラッシュメモリ装置を示す構成図である。第３実施形態によるＮＡＮＤ型フラッシュメモリ装置はアドレス入力条件がある時ごとに、外部（例えば、メモリ制御器）から提供される列アドレスによって、列アドレスレジスタ５４０の内容が更新されるように実現される。第３実施形態の構成要素５００〜５８０は第１及び第２実施形態と同一の機能を実行するので、説明は省略する。
【００５６】
図１０を参照すると、コマンドレジスタ５９０は読み出し動作又は連続的なデータ入力動作を示すコマンドが入出力ピンＩ／Ｏｉに印加される時、コマンドが意味する動作モードのフラグ信号Ｆｌａｇ＿ｍｏｄｅを活性化する。制御ロジック６００はフラグ信号Ｆｌａｇ＿ｍｏｄｅに応じて、読み出し／書き込み動作のための内部信号を発生する。本発明の第３実施形態によるメモリ装置は検出回路６１０及びアドレス入力区間設定回路６２０を含む。この実施形態において、制御ロジック６００、検出回路６１０、そして、アドレス入力区間設定回路６２０は読み出し／書き込み動作に従う全般的な制御動作を実行する読み出し／書き込み制御器６３０を構成する。
【００５７】
検出回路６１０は、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーに応じてセット信号ＳＥＴとリセット信号ＲＥＳＥＴを発生する。例えば、セット信号ＳＥＴは外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバーが全部ハイレベルである時、ＷＥバー信号の１番目のハイロー遷移に従って活性化される。リセット信号ＲＥＳＥＴは外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバーが全部ハイレベルである時、ＷＥバー信号のローハイ遷移（例えば、３番目のローハイ遷移）に従って活性化される。検出回路６１０は外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバーが全部ハイレベルである時、ＷＥバー信号の１番目のローハイ遷移又は２番目のローハイ遷移に従ってリセット信号ＲＥＳＥＴが活性化されるように実現され得る。アドレス入力区間設定回路６２０はセット信号ＳＥＴに応じて、アドレス入力区間信号ｎＡＤＤ＿ＩＮを活性化し、リセット信号ＲＥＳＥＴに応じて、活性化された信号ｎＡＤＤ＿ＩＮを非活性化する。アドレス入力区間設定回路６２０は、図１１に示すように、２つのＮＡＮＤゲート６２１，６２２とインバータ６２３を利用して実現できる。
【００５８】
この実施形態において、コマンドレジスタ５９０及び読み出し／書き込み制御器６３０は、データが入出力される間、外部アドレスが入出力ピンに印加される時、入出力ピンに提供される外部アドレスが列アドレスレジスタに貯蔵されるように、アドレスバッファ回路及び列アドレスレジスタを制御する手段を構成する。
【００５９】
図１２は本発明の第３実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ入力動作を説明するための動作タイミング図である。以下、本発明の第３実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ入力動作を詳細に説明する。
【００６０】
プログラム動作の前に実行される連続的なデータ入力動作であることを示すコマンドが入力されると、連続的なデータ入力動作であることを示す動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅがコマンドレジスタ５９０によって活性化される。以降、プログラムされるメモリセルを指定するための列及び行アドレスデータが入出力ピンＩ／Ｏｉを通じて連続的に入力される。連続的に入力された列及び行アドレスは制御ロジック６００の制御下にアドレスバッファ回路５１０を通じて列アドレスレジスタ５４０と行アドレスレジスタ５２０に各々貯蔵される。制御ロジック６００はデータ入力動作のための内部信号を発生して、続いて入力されるデータをページバッファ回路５６０に貯蔵する準備をする。詳細に説明すると、次のとおりである。
【００６１】
図１２に示すように、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバーのロジック状態がアドレス入力条件と一致する時、検出回路６１０は外部制御信号ＷＥバーの１番目のハイロー遷移に応じて、ハイロー遷移を有するセット信号ＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはセット信号ＳＥＴのハイロー遷移に従って、ハイレベルからローレベルに遷移する。制御ロジック６００はアドレス入力区間信号ｎＡＤＤ＿ＩＮの遷移に応じて、アドレス入力制御信号ＣＮＴ１及びアドレスラッチ制御信号ＣＮＴ２を発生する。アドレスバッファ回路５１０はアドレス入力制御信号ＣＮＴ１に応じて、連続的に入力される列及び行アドレスを取り込み、そのように入力された列及び行アドレスはアドレスラッチ制御信号ＣＮＴ２に従って、列アドレスレジスタ５４０と行アドレスレジスタ５２０に各々貯蔵される。検出回路６１０は外部制御信号ＷＥバーの３番目のローハイ遷移に応じて、ハイロー遷移を有するリセット信号ＲＥＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはリセット信号ＲＥＳＥＴのハイロー遷移に従ってハイレベルになる。
【００６２】
続いて、データ入力信号であるＷＥバー信号のローハイ遷移に従って（又は、同期して）、データが入出力バッファ回路５８０を通じて入力され、列アドレスレジスタ５４０の列アドレスが順次に変わる（又は、増加する）。即ち、入出力構造に従って、順次に入力されるデータはページバッファ回路５６０に臨時に貯蔵される。データ入力動作が実行される間で、図１２に示すように、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーの組合せが列アドレスの入力条件と一致する時、検出回路６１０は外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーの組合せに従って、列アドレスオフセットを変更するためのセット信号ＳＥＴを活性化し、続いて入力される列アドレスはアドレスバッファ回路５１０を通じて列アドレスレジスタ５４０に貯蔵される。詳細に説明すると、次のとおりである。
【００６３】
列アドレスオフセット変更のための（又は、アドレス入力条件を示す）組合せを有する外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーが入出力ピンＩ／Ｏｉに印加されると、検出回路６１０はアクティブローパルスのセット信号ＳＥＴを活性化する。アドレス入力区間信号ｎＡＤＤ−ＩＮはアクティブローパルスのセット信号ＳＥＴに従ってハイレベルからローレベルに活性化される。制御ロジック６００はアドレス入力区間信号ｎＡＤＤ＿ＩＮの活性化に応じて、アドレス入力制御信号ＣＮＴ１とアドレスラッチ制御信号ＣＮＴ２を発生し、その結果、続いて入力される列アドレスがアドレスバッファ回路５１０を通じて列アドレスレジスタ５４０に伝達される。以降、検出回路６１０は、ＷＥバー信号の３番目のローハイ遷移に応じて、リセット信号ＲＲＥＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはハイレベルに非活性化される。即ち、列アドレスレジスタ３４０の列アドレスが新たな列アドレスに変更される（又は、更新される）。
【００６４】
続いて、データ入力信号であるＷＥバー信号のローハイ遷移に同期して残りのデータが入出力バッファ回路５８０を通じて入力される。残りのデータは列ゲート回路５７０を通じて新たに入力された列アドレスに対応するページバッファから順次に貯蔵される。データ入力動作が完了すると、ページバッファ回路５６０に臨時に貯蔵されたデータはプログラムコマンドの入力に従って選択されたページのメモリセルにプログラムされる。
【００６５】
図１３乃至図１５は、本発明の第３実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ出力動作を説明するための動作タイミング図である。以下、本発明の第３実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ出力動作を説明する。
【００６６】
図１３を参照すると、読み出し動作であることを示すコマンドが入力されると、読み出し動作であることを示す動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅがコマンドレジスタ５９０によって活性化される。以降、メモリセルを指定するための列及び行アドレスデータが入出力ピンＩ／Ｏｉを通じて連続的に入力される。入力された列及び行アドレスは制御ロジック６００の制御下にアドレスバッファ回路５１０を通じて列アドレスレジスタ５４０と行アドレスレジスタ５２０に各々貯蔵される。アドレス入力に関した動作は、前述した動作と同一に実行されるので、詳細な説明は省略する。制御ロジック６００は読み出し動作のための内部信号を発生して、ページバッファ回路５６０を制御する。即ち、ページバッファ回路５６０は選択されたページのメモリセルに対するデータ感知動作を実行し、感知されたデータをページバッファ回路に臨時に貯蔵する動作を実行する。感知動作が実行される間、ＮＡＮＤ型フラッシュメモリ装置はビジー状態に維持される。即ち、感知動作が実行される間、Ｒ／Ｂバー信号はビジー状態を示すローレベルに維持される。
【００６７】
選択されたページのメモリセルのデータを感知して、貯蔵する動作が完了すると、ＮＡＮＤ型フラッシュメモリ装置はビジー状態から準備状態に進行して、臨時に貯蔵されたメモリセルのデータをメモリセル装置の外部に出力できる。ＮＡＮＤ型フラッシュメモリ装置がビジー状態から準備状態になると、列アドレスレジスタ５４０はデータ出力信号であるＲＥバー信号のハイロー遷移に従って、列アドレスを順次に増加させ、列デコーダ回路５５０及び列ゲート回路５７０は列アドレスレジスタ５４０から順次に出力される列アドレスに応じて、ページバッファのグループを選択する。そのように選択されたグループのページバッファに貯蔵されたデータは入出力バッファ回路５８０を通じてメモり装置の外部に出力される。
【００６８】
データ出力動作が実行される間で、図１３に示すように、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーのロジック状態が列アドレスのオフセット変更のためのアドレス入力条件（例えば、ＣＬＥ＝‘Ｈ’、ＡＬＥ＝‘Ｈ’、ＲＥバー＝‘Ｈ’、ＷＥバー＝トグル（ｔｏｇｇｌｅ））と一致する時、検出回路６１０は外部制御信号ＷＥバーの１番目のハイロー遷移に応じて、列アドレスオフセットを変更するためのセット信号ＳＥＴを活性化し、続いて入力される列アドレスは、前述のように、アドレスバッファ回路５１０を通じて列アドレスレジスタ５４０に貯蔵される。検出回路６１０はＷＥバー信号の３番目のローハイ遷移に応じて、リセット信号ＲＥＳＥＴを活性化し、アドレス入力区間信号ｎＡＤＤ＿ＩＮは非活性化される。
【００６９】
続いて、データ出力信号であるＲＥバー信号のハイローレベル遷移に同期して残りのデータが入出力バッファ回路５８０を通じてメモり装置の外部に出力される。残りのデータは列ゲート回路５７０を通じて新たに入力された列アドレスに対するページバッファから順次に出力される。
【００７０】
本発明の第３実施形態も、第１及び第２実施形態と同一の効果を有することは当業者には周知である。即ち、ＮＡＮＤ型フラッシュメモリ装置のページサイズがメモリ応用システムに関係なく拡張され得り、その結果、ＮＡＮＤ型フラッシュメモリ装置の高速読み出し／書き込み動作を達成できる。
【００７１】
本発明の他の実施形態において、アドレス入力区間信号ｎＡＤＤ＿ＩＮは反転ＷＥ信号の３番目のローハイ遷移に従って非活性化されるように制御される。しかし、図１５に示すように、アドレス入力区間信号ｎＡＤＤ＿ＩＮは反転ＷＥ信号の１番目のローハイ遷移に従って非活性化されるように制御され得る。セット及びリセット信号ＳＥＴ，ＲＥＳＥＴを出力する検出回路は、そのような機能を実行するようにカウンタ回路及びロジックゲート回路を利用して実現できる。又、アドレス入力区間信号ｎＡＤＤ＿ＩＮは反転ＷＥ信号の２番目のローハイ遷移に従って、非活性化されるように制御され得る。即ち、アドレス入力区間信号ｎＡＤＤ＿ＩＮが非活性化される時点が様々に変更され得る。アドレス入力区間信号ｎＡＤＤ＿ＩＮが活性化される区間の間、動作タイミング図に示すように、列アドレスに続いて同一の行アドレスが入力され得る。又は、列アドレスに続いて行アドレスが提供されない。
【００７２】
【発明の効果】
以上のように、本発明によれば、データが入力／出力される間、列アドレスレジスタの列アドレスが外部から提供される新たな列アドレスに変更させることによって、ＮＡＮＤ型フラッシュメモリ装置のページサイズがメモリ応用システムに関係なく拡張され得る。結果的に、ページサイズの拡張に従って、ＮＡＮＤ型フラッシュメモリ装置の高速読み出し／書き込み動作を達成できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による不揮発性半導体メモリ装置を示す構成図である。
【図２】図１に示したショットパルス発生回路の望ましい実施形態を示す回路図である。
【図３】図１に示したアドレス入力区間設定回路の望ましい実施形態を示す回路図である。
【図４】本発明の第１実施形態による不揮発性半導体メモリ装置のデータ入力動作を説明するための動作タイミング図である。
【図５】本発明の第１実施形態による不揮発性半導体メモリ装置のデータ出力動作を説明するための動作タイミング図である。
【図６】本発明の第１実施形態による不揮発性半導体メモリ装置を備えるメモリ応用システムを示す構成図である。
【図７】本発明の第２実施形態による不揮発性半導体メモリ装置を示す構成図である。
【図８】本発明の第２実施形態による不揮発性半導体メモリ装置のデータ出力動作を説明するための動作タイミング図である。
【図９】本発明の第２実施形態による不揮発性半導体メモリ装置のデータ入力動作を説明するための動作タイミング図である。
【図１０】本発明の第３実施形態による不揮発性半導体メモリ装置を示す構成図である。
【図１１】図１０に示したアドレス入力区間設定回路の望ましい実施形態を示す回路図である。
【図１２】本発明の第３実施形態による不揮発性半導体メモリ装置のデータ入力動作を説明するための動作タイミング図である。
【図１３】本発明の第３実施形態による不揮発性半導体メモリ装置のデータ出力動作を説明するための動作タイミング図である。
【図１４】本発明の第３実施形態による不揮発性半導体メモリ装置のデータ出力動作を説明するための動作タイミング図である。
【図１５】本発明の第３実施形態による不揮発性半導体メモリ装置のデータ出力動作を説明するための動作タイミング図である。
【図１６】従来技術によるフラッシュメモリ装置のデータ入力動作を示す動作タイミング図である
【図１７】従来技術によるフラッシュメモリ装置のデータ出力動作を示す動作タイミング図である。
【図１８】拡張されたページサイズのフラッシュメモリ装置を備えるシステムを示す構成図である。
【図１９】拡張されたページサイズのフラッシュメモリ装置を備えるシステムを示す構成図である。
【符号の説明】
１００ メモリセルアレイ
１１０ アドレスバッファ回路
１２０ 行アドレスレジスタ
１３０ 行デコーダ回路
１４０ 列アドレスレジスタ
１５０ 列デコーダ回路
１６０ ページバッファ回路
１７０ 列ゲート回路
１８０ 入／出力バッファ回路
１９０ コマンドレジスタ
２００ 制御ロジック
２１０ ショットパルス発生回路
２２０ アドレス入力区間設定回路
２３０ 検出回路
２４０ 読み出し／書き込み制御器
【発明の属する技術分野】
本発明は不揮発性半導体メモリ装置にかかり、より詳細には、メモリ装置に／からデータ列が入力／出力される間、メモリ装置の列アドレスを変更できる不揮発性半導体メモリ装置、具体的にはフラッシュメモリ装置及びそれのデータ入／出力制御方法並びにメモリ応用システムに関するものである。
【０００２】
【従来の技術】
データを書き直すことができる不揮発性半導体メモリ装置、特に、ＮＡＮＤ型フラッシュメモリ装置は、ストリングのアレイを備え、各ストリングはストリング選択トランジスタと接地選択トランジスタとの間に直列連結された複数のメモリセルで構成される。ＮＡＮＤ型フラッシュメモリ装置のデータ書き込み（又は、プログラム）動作において、図１６に示すように、データ入力動作であることを示すコマンドの入力とプログラムされるメモリセルを指定するための列及び行アドレスの連続入力が実行される。次に、データ入力信号として書き込みイネーブル信号ＷＥバー（バーはアッパバー、すなわち反転を意味する。以下同様）の連続的なローハイ遷移に同期して、特定単位のデータが入出力ピンＩ／Ｏｉ（ｉ＝０〜７）を通じて連続的に入力される。そのように入力されたデータは、レジスタ又はページバッファ回路のラッチに臨時に貯蔵される。その後、ページバッファ回路又はレジスタに臨時に貯蔵されたデータは同時にプログラムされる。ＮＡＮＤ型フラッシュメモリ装置のデータ読み出し動作において、図１７に示すように、データ出力動作（又は、読み出し動作）であることを示すコマンドの入力とメモリセルを指定するための列及び行アドレスの連続入力が実行される。次に、Ｒ／Ｂバー信号のロー区間の間、指定されたメモリセルのデータが感知され、そのように感知されたデータはメモリ装置の内部に存在するレジスタ又はページバッファ回路のラッチに臨時に貯蔵される。次に、データ出力信号として読み出しイネーブル信号ＲＥバーの連続的なハイロー遷移に同期して、レジスタに貯蔵された特定単位のデータが入出力ピンＩ／Ｏｉ（ｉ＝０〜７）を通じて連続的に出力される。
【０００３】
ＮＡＮＤ型フラッシュメモリ装置において、特定単位は、通常、“ページ”と呼ばれる。ＮＡＮＤ型フラッシュメモリ装置は不揮発性を要求する固体ファイルストレージ（ｓｏｌｉｄ ｆｉｌｅ ｓｔｏｒａｇｅ）、デジタルボイスレコーダ（ｄｉｇｉｔａｌ ｖｏｉｃｅ ｒｅｃｏｒｄｅｒ）、デジタルスティールカメラ（ｄｏｇｉｔａｌ ｓｔｉｌｌ ｃａｍｅｒａ）、又は、ポータブルシステムのような製品に適用され得る。そのような分野に適用されるＮＡＮＤ型フラッシュメモリ装置には、高速の読み出し及びプログラム動作が要求される。そのような要求は１バイト当たりの読み出し又はプログラム速度が向上するように、同時に感知／プログラムされるメモリセルの数を拡張することによって、又は、ページサイズを拡張することによって容易に達成できる。
【０００４】
図１８はフラッシュメモリ装置が適用されたシステムを示す構成図である。図１８に示すメモリ応用システムは、ホスト１０、メモリ制御器２０、そして、ＮＡＮＤ型フラッシュメモリ装置３０で構成される。メモリ制御器２０は制御ユニット２２及びバッファメモリ２４を有し、バッファメモリ２４は２ＫＢの貯蔵容量を有する第１データ貯蔵領域Ａと６４Ｂの貯蔵容量を有する第２データ貯蔵容量Ｂに分けられる。ＮＡＮＤ型フラッシュメモリ装置３０はメモリ制御器２０によって制御され、メモリセルアレイ及びページバッファ回路３６又はレジスタを含む。ＮＡＮＤ型フラッシュメモリ装置のメモリセルアレイはメインフィールドアレイ３２とスペアフィールドアレイ３４に分けられる。メインフィールドアレイ３２にはノーマルデータが貯蔵されるのに対して、スペアフィールドアレイ３４にはノーマルデータに関した付加データ情報が貯蔵される。付加データ情報はエラー訂正及び検出コード（ｅｒｒｏｒ ｃｏｒｒｅｃｔｉｏｎ ａｎｄ ｄｅｔｅｃｔｉｏｎ ｃｏｄｅ：ＥＣＣ）データ、アドレスマッピングデータ、そして、メモリブロックの均等な使用のためのウェアレベルデータ（ｗｅａｒ ｌｅｖｅｌｉｎｇ ｄａｔａ）からなる。ＮＡＮＤ型フラッシュメモリ装置のページサイズが２ＫＢ＋６４Ｂである場合、６４Ｂに該当するメモリセルがスペアフィールドアレイ３４の１ページを構成する。ウェアレベルデータを管理するシステムが米国特許第５，５６８，４２３号に“ＦＬＡＳＨ ＭＥＭＯＲＹ ＷＥＡＲＬＥＶＥＬＩＮＧ ＳＹＳＴＥＭ ＰＲＯＶＩＤＩＮＧ ＩＭＭＥＤＩＡＴＥＤＩＲＥＣＴ ＡＣＣＥＳＳ ＴＯ ＭＩＣＲＯＰＲＯＣＥＳＳＯＲ”の名称で開示されている。
【０００５】
動作説明において、説明の便宜のために、メモリ装置での書き込み又は読み出し動作の特定単位であるページサイズが２ＫＢ＋６４Ｂであり、２ＫＢはノーマルデータを貯蔵するのに割り当てられ、６４Ｂは付加データを貯蔵するのに割り当てられると仮定する。図１８に示すメモリ応用システムでフラッシュメモリ装置の書き込み動作が実行される場合、先ず、ホスト１０は５１２Ｂ単位で２ＫＢのノーマルデータをメモリ制御器２０に順次に伝送する。メモリ制御器２０は伝送された２ＫＢのノーマルデータをバッファメモリ２４の第１データ貯蔵領域Ａに臨時に貯蔵する。メモリ制御器２０の制御ユニット２２は第１データ貯蔵領域Ａに貯蔵された２ＫＢのノーマルデータを利用してエラー訂正及び検出コードデータ、アドレスマッピングデータ、そして、ウェアレベルデータの６４Ｂの付加データを発生し、そのように発生された付加データをバッファメモリ２４の第２データ貯蔵領域Ｂに臨時に貯蔵する。
【０００６】
メモリ制御器２０は、先ず、ＮＡＮＤ型フラッシュメモリ装置の入出力構造に従って、２ＫＢのノーマルデータをメモリ装置に順次に伝達する。ＮＡＮＤ型フラッシュメモリ装置は、入出力構造に従って順次に伝達された２ＫＢのノーマルデータを、メインフィールドアレイ３２に対応する、２ＫＢのページバッファ領域に臨時に貯蔵する。次に、メモリ制御器２０は、ＮＡＮＤ型フラッシュメモリ装置の入出力構造に従って６４Ｂの付加データをメモリ装置に順次に伝達する。ＮＡＮＤ型フラッシュメモリ装置は、入出力構造に従って順次に伝達された６４Ｂの付加データを、スペアフィールドアレイ３４に対応する、６４Ｂのページバッファ領域に臨時に貯蔵する。２ＫＢ＋６４Ｂのデータ入力が完了した後、プログラム命令の入力に従って、ページバッファ回路３６又はレジスタに臨時に貯蔵されたデータに対するプログラム動作が同時に実行される。
【０００７】
図１９はフラッシュメモリ装置が適用された他のメモリ応用システムを示す構成図である。図１９に示すメモリ応用システムのメモリ制御器２０’はＮＡＮＤ型フラッシュメモリ装置３０’のページサイズより小さいバッファメモリ２４’を有し、バッファメモリ２４’はノーマルデータを貯蔵するための領域として５１２Ｂの第１データ貯蔵領域Ａ’と付加データを貯蔵するための領域として１６Ｂの第２データ貯蔵領域Ｂ’からなる。ＮＡＮＤ型フラッシュメモリ装置３０’は、図１８と同一の２ＫＢ＋６４Ｂのページサイズを有し、メモリ制御器２０’によって制御される。メモリ制御器２０’のバッファメモリ２４’サイズより大きいページサイズを有するＮＡＮＤ型フラッシュメモリ装置がシステムに適用される時、問題点が発生する。これを以下詳細に説明する。
【０００８】
【発明が解決しようとする課題】
図１９に示すメモリ応用システムでフラッシュメモリ装置の書き込み動作が実行される場合、先ず、ホスト１０’は５１２Ｂのノーマルデータをメモリ制御器２０’に伝送し、メモリ制御器２０’は伝送された５１２Ｂのノーマルデータをバッファメモリ２４’の第１データ領域Ａ’に臨時に貯蔵する。メモリ制御器２０’の制御ユニット２２’は第１データ貯蔵領域Ａ’に貯蔵された５１２Ｂのノーマルデータを利用して、エラー訂正及び検出コードデータ、アドレスマッピングデータ、そして、ウェアレベルデータの１６Ｂの付加データを発生し、そのように発生された付加データをバッファメモリ２４’の第２データ貯蔵領域Ｂ’に臨時に貯蔵する。
【０００９】
メモリ制御器２０’は、先ず、ＮＡＮＤ型フラッシュメモリ装置の入出力構造に従って、５１２Ｂのノーマルデータをメモリ装置に順次に伝達する。ＮＡＮＤ型フラッシュメモリ装置は、入出力構造に従って順次に伝達された５１２Ｂのノーマルデータをページバッファ回路３６’又はレジスタに臨時に貯蔵する。次に、メモリ制御器２０’はＮＡＮＤ型フラッシュメモリ装置の入出力構造に従って、１６Ｂの付加データをメモリ装置に順次に伝達する。ＮＡＮＤ型フラッシュメモリ装置は、入出力構造に従って順次に伝達された１６Ｂの付加データをページバッファ回路３６’又はレジスタに臨時に貯蔵する。この時、ＮＡＮＤ型フラッシュメモリ装置のページサイズが２ＫＢ＋６４Ｂであるので、エラー訂正及び検出コード、アドレスマッピング及びウェアレベル情報を含む１６Ｂの付加データは、図１９に示すように、ＮＡＮＤ型フラッシュメモリ装置のスペアフィールドアレイ３４’に対応する６４Ｂのページバッファ領域に割り当てられないで、５１２Ｂのノーマルデータと共にメインフィールドアレイ３２’に対応する２ＫＢのページバッファ領域に連続的に割り当てられてしまう。
【００１０】
本発明は上記の点に鑑みなされたもので、高速読み出し及び書き込み動作を確保できる不揮発性半導体メモリ装置、具体的にはフラッシュメモリ装置及びそれのデータ入／出力制御方法並びにメモリ応用システムを提供することを目的とする。
【００１１】
また、本発明は、データの入出力の間、列アドレスを変更できる不揮発性半導体メモリ装置、具体的にはフラッシュメモリ装置及びそれのデータ入／出力制御方法並びにメモリ応用システムを提供することを他の目的とする。
【００１２】
さらに、本発明は、メモリインタフェースのバッファメモリサイズに関係なく、ページサイズを自由に拡張できる不揮発性半導体メモリ装置、具体的にはフラッシュメモリ装置及びそれのデータ入／出力制御方法並びにメモリ応用システムを提供することを更に他の目的とする。
【００１３】
【課題を解決するための手段】
本発明の特徴によると、不揮発性半導体メモリ装置が提供され、メモリ装置には行と列のマトリックス形態に配列されたメモリセルを有するアレイと、このアレイに／から貯蔵される／読み出されたデータ列を臨時に貯蔵する複数のラッチとが設けられる。メモリ装置はアドレスバッファ回路を含み、このアドレスバッファ回路は入出力ピンに提供される信号をアドレスとして貯蔵する。列アドレスレジスタはアドレスバッファ回路に貯蔵された信号を列アドレスとして取り込み、入力された列アドレスを順次に増加させる。選択回路は列デコーダ回路と列ゲート回路で構成され、列アドレスレジスタから出力される列アドレスに応じて、ラッチを順次に選択する。データ入／出力回路は、入出力ピンを通じて入力されるデータをデータ入力信号に同期して選択されたラッチに伝達し、選択されたラッチに貯蔵されたデータをデータ出力信号に同期して入出力ピンに伝達する。制御回路は、データが選択されたラッチから入出力ピンに伝達される間、又は、入出力ピンからラッチに伝達される間、入出力ピンに外部アドレスが印加される時、入出力ピンに提供された外部アドレスが列アドレスレジスタに貯蔵されるように、アドレスバッファ回路及び列アドレスレジスタを制御する。
【００１４】
このような装置によると、データの入出力の間、列アドレスレジスタの内容が新たな外部列アドレスによって更新され得る。
【００１５】
【発明の実施の形態】
以下、添付した図を参照して、本発明の望ましい実施形態を詳細に説明する。
【００１６】
図１は本発明の第１実施形態による不揮発性半導体メモリ装置を示す構成図である。この実施形態において、不揮発性半導体メモリ装置はマルチプレッシング入出力ピン（又は、ポート）を有するＮＡＮＤ型フラッシュメモリ装置である。しかし、マルチプレッシング入出力ピンを有するメモリ装置又は他の形態のメモリ装置も使用できることは当業者には周知である。本発明によるＮＡＮＤ型フラッシュメモリ装置は、読み出し／プログラム動作の時、データが入力／出力される間に、特定コマンド、外部制御信号の組合せ又はアドレス入力条件がある時ごとに、内部列アドレスを変更又は更新できるように実現される。これはＮＡＮＤ型フラッシュメモリ装置が適用されるシステムのメモリインタフェース内のバッファメモリサイズに関係なく、ＮＡＮＤ型フラッシュメモリ装置のページサイズが自由に拡張され得ることを意味する。これは詳細に後述される。
【００１７】
図１を参照すると、ＮＡＮＤ型フラッシュメモリ装置はメモリセルアレイ１００を含み、メモリセルアレイ１００はメインフィールドアレイ１００ａとスペアフィールドアレイ１００ｂとに分けられる。メインフィールドアレイ１００ａ及びスペアフィールドアレイ１００ｂの各々は複数のストリングを含み、各ストリングはストリング選択トランジスタと接地選択トランジスタとの間に直列連結された複数のメモリセルからなる。各メモリセルは電気的に消去及びプログラム可能であり、ソース、ドレイン、浮遊ゲート及び制御ゲートを有するセルトランジスタで実現される。メインフィールドアレイ１００ａにはノーマルデータが貯蔵されるのに対して、スペアフィールドアレイ１００ｂにはノーマルデータに関した付加データ（エラー訂正及び検出コードデータ、アドレスマッピングデータ及びウェアレベルデータを含む）が貯蔵される。
【００１８】
ＮＡＮＤ型フラッシュメモリ装置は、アドレスバッファ回路１１０、行アドレスレジスタ１２０、行デコーダ回路１３０、列アドレスレジスタ１４０、列デコーダ回路１５０、ページバッファ回路１６０、列ゲート回路１７０、そして、入出力バッファ回路１８０を含む。列デコーダ回路１５０及び列ゲート回路１７０は選択回路を構成する。アドレスバッファ回路１１０は入出力ピンＩ／Ｏｉ（ｉ＝０〜７）を通じて入力されたアドレスデータを臨時に貯蔵し、行アドレスレジスタ１２０はアドレスバッファ回路１１０の出力を行アドレスとして取り込み。行デコーダ回路１３０は行アドレスレジスタ１２０からの行アドレスをデコーディングして、メモリセルアレイ１００の行又はページを選択する。ここで、行アドレスレジスタ１２０は入力された行アドレスを動作モード（例えば、順次行読み出し動作モード）に従って増加させる機能を有する。
【００１９】
列アドレスレジスタ１４０は、アドレスバッファ回路１１０の出力を列アドレスとして取り込み、入力された列アドレスを順次に増加させる。列デコーダ回路１５０は列アドレスレジスタ１４０から出力される列アドレスをデコーディングする。ページバッファ回路１６０は、図示しないが、メインフィールドアレイ１００ａの列又はビットラインとスペアフィールドアレイ１００ｂの列又はビットラインに各々対応するページバッファで構成される。各ページバッファはラッチを有する。各ページバッファは読み出し動作の時、選択されたページのメモリセルに貯蔵されたデータビットを感知し、そのように感知されたデータビットを臨時に貯蔵する（又はラッチする）。列ゲート回路１７０は列デコーダ回路１５０からのデコーディング信号に応じて、ページバッファのグループを順次に選択する。そのように選択されたグループのページバッファ（又はラッチ）に貯蔵されたデータビットはデータ出力信号として読み出しイネーブル信号ＲＥバーに同期して入出力バッファ回路１８０を通じて入出力ピンＩ／Ｏｉに伝達される。書き込み（又は、プログラム）動作の時、列デコーダ回路１５０の出力に従って、列ゲート回路１７０によって順次に選択されるグループのページバッファには入出力バッファ回路１８０を通じて伝達されるデータビットが臨時に貯蔵される。ここで、各グループのページバッファの数は入出力ピンの数に対応する。
【００２０】
続いて、図１を参照すると、ＮＡＮＤ型フラッシュメモリ装置は、コマンドレジスタ１９０、制御ロジック２００、ショットパルス発生回路２１０、アドレス入力区間設定回路２２０、そして、検出回路２３０を含む。制御ロジック２００、ショットパルス発生回路２１０、アドレス入力区間設定回路２２０、そして、検出回路２３０は、読み出し／書き込み動作の時、メモリ装置の全般的な動作を制御する読み出し／書き込み制御器２４０を構成する。コマンドレジスタ１９０は入出力ピンＩ／Ｏｉを通じて提供されるコマンドを貯蔵し、入力されたコマンドが意味する動作モードのフラグ信号Ｆｌａｇ＿ｍｏｄｅを出力する。制御ロジック２００はメモリ制御器（図１８及び図１９参照）から提供される外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバー及びコマンドレジスタ１９０から提供される動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅに応じて、読み出し／書き込みに従う内部信号を発生する。コマンドレジスタ１９０は、又、入出力ピンを通じて提供される列アドレスのオフセット変更を示す特定コマンドに応じて、列アドレスのオフセット変更を示すオフセット変更フラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを出力する。
【００２１】
コマンドレジスタ１９０から出力されたオフセット変更フラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔはショットパルス発生回路２１０に印加される。ショットパルス発生回路２１０はオフセット変更フラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔの遷移に応じて、ショットパルス信号ｎＳＰを発生する。ショットパルス発生回路２１０は図２に示すように３つのインバータ２１１，２１２，２１３と１つのＮＡＮＤゲート２１４で構成され、図２に示すように連結される。ショットパルス発生回路２１０の出力ｎＳＰはアドレス入力区間設定回路２２０に印加される。アドレス入力区間設定回路２２０はショットパルス信号ｎＳＰに応じて、アドレス入力区間信号ｎＡＤＤ＿ＩＮを活性化する。アドレス入力区間信号ｎＡＤＤ＿ＩＮは検出回路２３０から出力されるリセット信号ＲＥＳＥＴによって非活性化される。
【００２２】
アドレス入力区間信号ｎＡＤＤ＿ＩＮが活性化される時、制御ロジック２００はアドレスバッファ回路１１０が入出力ピンＩ／Ｏｉに入力されるアドレスデータを貯蔵し、列アドレスレジスタ１２０がアドレスバッファ回路１１０から出力されるアドレスを列アドレスとして取り込むように制御する。言い換えれば、制御ロジック２００はアドレス入力区間信号ｎＡＤＤ＿ＩＮの活性化に応じて、アドレス入力制御信号ＣＮＴ１とアドレスラッチ制御信号ＣＮＴ２を発生する。アドレスバッファ回路１１０はアドレス入力制御信号ＣＮＴ１に応じて、入出力ピンＩ／Ｏｉに印加されたアドレスデータを貯蔵し、列アドレスレジスタ１４０はアドレスラッチ制御信号ＣＮＴ２に応じて、アドレスバッファ回路１１０の出力を列アドレスとして取り込む。これは読み出し／プログラム動作を示す又は列アドレスオフセット変更を示すコマンドが入力される時、外部から提供される列アドレスがアドレスバッファ回路１１０を通じて列アドレスレジスタ１４０に伝達され得ることを意味する。
【００２３】
検出回路２３０は、メモリ制御器から提供される外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバー及びコマンドレジスタ１９０からの動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅを取り込み、アクティブローパルスのセット及びリセット信号ＳＥＴ，ＲＥＳＥＴを出力する。ここで、ＣＬＥ信号はコマンドラッチイネーブル信号であり、ＡＬＥ信号はアドレスラッチイネーブル信号である。この実施形態において、セット信号ＳＥＴは、例えば、ＡＬＥ＝‘Ｈ’，ＣＬＥ＝‘Ｌ’，ＲＥバー＝‘Ｈ’（これはアドレス入力条件を示す）であり、フラグ信号Ｆｌａｇ＿ｍｏｄｅが発生する時だけ、外部制御信号ＷＥバーの１番目のハイロー遷移に従って、所定幅のパルス形態を有するように活性化される。セット信号ＳＥＴが読み出し／書き込み動作を示すコマンドが入力された後だけに発生されることに注意しなければならない。リセット信号ＲＥＳＥＴは、例えば、ＡＬＥ＝‘Ｈ’，ＣＬＥ＝‘Ｌ’，ＲＥバー＝‘Ｈ’である時、外部制御信号ＷＥバーの３番目のローハイ遷移に従って、所定幅のパルス形態を有するように活性化される。リセット信号ＲＥＳＥＴはコマンド入力に関係なく、アドレス入力区間の終点又は、ＷＥバー信号の３番目のローハイ遷移の時ごとに、発生する。
【００２４】
この実施形態において、コマンドレジスタ１９０及び読み出し／書き込み制御器２４０は、データが入出力される間、外部アドレスが入出力ピンに印加される時、入出力ピンに提供される外部アドレスが列アドレスレジスタ１４０に貯蔵されるように、アドレスバッファ回路１１０及び列アドレスレジスタ１４０を制御する手段を構成する。
【００２５】
図１に示すアドレス入力区間設定回路２２０の望ましい実施形態を示す図３を参照すると、アドレス入力区間設定回路２２０は、４つのＮＡＮＤゲート２２１，２２２，２２３，２２４と１つのＮＯＲゲート２２５で構成され、図に示すように、連結される。回路動作において、メモリ装置が選択された後、ＮＡＮＤゲート２２１，２２３の出力が全部ローレベルになると仮定する。以降、ショットパルス信号ｎＳＰとリセット信号ＲＥＳＥＴがハイレベルであり、セット信号ＳＥＴがハイロー遷移を有する時（即ち、読み出し／書き込み動作を示すコマンド入力の後、ＷＥバー信号の１番目のハイロー遷移の時）、アドレス入力区間信号ｎＡＤＤ＿ＩＮはハイレベルからローレベルに遷移する。これは外部アドレスがメモリ装置内にラッチされ得ることを意味する。セット信号ＳＥＴは再びローレベルからハイレベルに遷移する。この状態で、リセット信号ＲＥＳＥＴがハイレベルからローレベルに遷移すると、ＮＡＮＤゲート２２３の出力はハイレベルになり、アドレス入力区間信号ｎＡＤＤ＿ＩＮは再びハイレベルになる。これに対して、ショットパルス信号ｎＳＰがハイレベルからローレベルに遷移すると、ＮＡＮＤゲート２２１の出力Ｙｉｎはローからハイになる。これはＮＡＮＤゲート２２３の出力に関係なく、ＮＯＲゲート２２５の出力ｎＡＤＤ＿ＩＮをハイレベルからローレベルに遷移させる。これは外部アドレスがメモリ装置内にラッチされ得ることを意味する。以降、リセット信号ＲＥＳＥＴがハイレベルからローレベルに遷移するに従って、ＮＡＮＤゲート２２２，２２３の出力は全部ローレベルになり、アドレス入力区間信号ｎＡＤＤ＿ＩＮは再びハイレベルになる。
【００２６】
図４は本発明の第１実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ入力動作を説明するための動作タイミング図である。以下、本発明の第１実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ入力動作を詳細に説明する。
【００２７】
プログラム動作の前に実行される連続的なデータの入力動作であることを示すコマンドが入力されると、連続的なデータ入力動作であることを示す動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅがコマンドレジスタ１９０によって活性化される。以降、プログラムされるメモリセルを指定するための列及び行アドレスデータが入出力ピンＩ／Ｏｉ（ｉ＝０〜７）を通じて連続的に入力される。連続的に入力された列及び行アドレスは制御ロジック２００の制御下に、アドレスバッファ回路１１０を通じて列アドレスレジスタ１４０と行アドレスレジスタ１２０に各々貯蔵される。制御ロジック２００はデータ入力動作のための内部信号を発生させて、続いて入力されるデータをページバッファ回路１６０に貯蔵する準備をする。詳細に説明すると、次のとおりである。
【００２８】
図４に示すように、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバーのロジック状態がアドレス入力条件と一致する時、検出回路２３０は、外部制御信号ＷＥバーの１番目のハイロー遷移に応じて、ハイロー遷移を有するセット信号ＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはセット信号ＳＥＴのハイロー遷移に従って、ハイレベルからローレベルに遷移する。制御ロジック２００は、アドレス入力区間信号ｎＡＤＤ＿ＩＮの遷移に応じて、アドレス入力制御信号ＣＮＴ１及びアドレスラッチ制御信号ＣＮＴ２を発生する。アドレスバッファ回路１１０はアドレス入力制御信号ＣＮＴ１に応じて、連続的に入力される列及び行アドレスを取り込み、そのように入力された列及び行アドレスはアドレスラッチ制御信号ＣＮＴ２に従って、列アドレスレジスタ１４０と行アドレスレジスタ１２０に各々貯蔵される。検出回路２３０は、外部制御信号ＷＥバーの３番目のローハイ遷移に応じて、ハイロー遷移を有するリセット信号ＲＥＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはリセット信号ＲＥＳＥＴのハイロー遷移に従って、ハイレベルになる。即ち、アドレス入力が終了する。
【００２９】
続いて、データ入力信号であるＷＥバー信号のローハイ遷移に従って（又は、同期して）、データが入出力バッファ回路１８０を通じて入力され、列アドレスレジスタ１４０の列アドレスが順次に変わる（又、増加する）。即ち、入出力構造に従って順次に入力されるデータは、ページバッファ回路１６０に臨時に貯蔵される。データ入力動作が実行される間、列アドレスオフセットを変更するための特定コマンドが入力されると、コマンドレジスタ１９０は特定コマンドに応じて、列アドレスオフセットを変更するためのフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを活性化し、続いて入力される列アドレスは、アドレスバッファ回路１１０を通じて列アドレスレジスタ１４０に貯蔵される。詳細に説明すると、次のとおりである。
【００３０】
列アドレスオフセット変更のための特定コマンドが外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーのコマンド入力条件（ＣＬＥ＝‘Ｈ’、ＡＬＥ＝‘Ｌ’、ＲＥバー＝‘Ｈ’、ＷＥバー＝‘Ｌ−Ｈ遷移’）に従って入出力ピン（Ｉ／Ｏｉ）に印加されると、コマンドレジスタ１９０はローハイ遷移を有するオフセット変更フラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを出力する。ショットパルス発生回路２１０はフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔのローハイ遷移に応じて、ショットパルス信号ｎＳＰを発生し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはショットパルス信号ｎＳＰに従ってハイレベルからローレベルに活性化される。制御ロジック２００はアドレス入力区間信号ｎＡＤＤ＿ＩＮの活性化に応じて、アドレス入力制御信号ＣＮＴ１とアドレスラッチ制御信号ＣＮＴ２を発生し、その結果、続いて入力される列アドレスがアドレスバッファ回路１１０を通じて列アドレスレジスタ１４０に伝達される。以降、検出回路２３０は外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーに応じて、アドレス入力区間の終点を検出して、アクティブローパルスのリセット信号ＲＥＳＥＴを発生する。即ち、検出回路２３０はＷＥバー信号の３番目のローハイ遷移に応じて、リセット信号ＲＥＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはハイレベルに非活性化される。即ち、列アドレスのオフセット変更のためのアドレス入力が終了される。
【００３１】
続いて、データ入力信号であるＷＥバー信号のローハイ遷移に同期して、残りのデータが入出力バッファ回路１８０を通じて入力される。残りのデータは、列ゲート回路１７０を通じて新たに入力された列アドレスに対応するページバッファから順次に貯蔵される。データ入力動作が完了すると、ページバッファ回路１６０に臨時に貯蔵されたデータはプログラムコマンドの入力に従って選択されたページバッファのメモリセルにプログラムされる。
【００３２】
図５は、本発明の第１実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ出力動作を説明するための動作タイミング図である。以下、本発明の第１実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ出力動作を説明する。
【００３３】
読み出し動作であることを示すコマンドが入力されると、読み出し動作であることを示す動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅがコマンドレジスタ１９０によって活性化される。以降、メモリセルを指定するための列及び行アドレスデータが入出力ピンＩ／Ｏｉ（ｉ＝０〜７）を通じて連続的に入力される。入力された列及び行アドレスは、制御ロジック２００の制御下にアドレスバッファ回路１１０を通じて列アドレスレジスタ１４０と行アドレスレジスタ１２０に各々貯蔵される。アドレス入力に関した動作は、図４で説明した動作と同一に実行されるので、詳細な説明は省略する。制御ロジック２００は読み出し動作のための内部信号を発生して、ページバッファ回路１６０を制御する。即ち、ページバッファ回路１６０は選択されたページのメモリセルに対するデータ感知動作を実行し、感知されたデータをページバッファ回路に臨時に貯蔵する動作を実行する。感知動作が実行される間、ＮＡＮＤ型フラッシュメモリ装置はビジー（ｂｕｓｙ）状態に維持される。即ち、感知動作が実行される間、Ｒ／Ｂバー信号はビジー状態を示すローレベルに維持される。
【００３４】
選択されたページのメモリセルのデータを感知して、データを貯蔵する動作が完了すると、ＮＡＮＤ型フラッシュメモリ装置はビジー状態から準備状態に進行して、臨時に貯蔵されたメモリセルのデータをメモリ装置の外部に出力させ得る。ＮＡＮＤ型フラッシュメモリ装置がビジー状態から準備状態になると、列アドレスレジスタ１４０はデータ出力信号であるＲＥバー信号のハイロー遷移に従って、列アドレスを順次に増加させ、列デコーダ１５０及び列ゲート回路１７０は列アドレスレジスタ１４０から順次に出力される列アドレスに応じて、ページバッファのグループを選択する。そのように選択されたグループのページバッファに貯蔵されたデータは入出力バッファ回路１８０を通じてメモリ装置の外部に出力される。
【００３５】
データ出力動作が実行される間、列アドレスオフセットを変更するための特定コマンドが入力されると、コマンドレジスタ１９０は特定コマンドに応じて、列アドレスオフセットを変更するためのフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを活性化し、続いて入力される列アドレスはアドレスバッファ回路１１０を通じて列アドレスレジスタ１４０に貯蔵される。詳細に説明すると、次のとおりである。
【００３６】
列アドレスオフセット変更のための特定コマンドが外部信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーのコマンド入力条件（ＣＬＥ＝‘Ｈ’、ＡＬＥ＝‘Ｌ’ＲＥバー＝‘Ｈ’、ＷＥバー＝‘Ｌ−Ｈ遷移’）に従って入出力ピンＩ／Ｏｉに印加されると、コマンドレジスタ１９０はオフセット変更フラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔをローレベルからハイレベルに遷移させる。ショットパルス発生回路２１０はフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔのローハイ遷移に応じて、ショットパルス信号ｎＳＰを発生し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはショットパルス信号ｎＳＰに従ってハイレベルからローレベルに活性化される。制御ロジック２００はアドレス入力区間信号ｎＡＤＤ＿ＩＮの活性化に応じて、アドレス入力制御信号ＣＮＴ１とアドレスラッチ制御信号ＣＮＴ２を発生し、その結果、続いて入力される列アドレスがアドレスバッファ回路１１０を通じて列アドレスレジスタ１４０に伝達される。以降、検出回路２３０は外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーに応じてアドレス入力区間の終点（即ち、ＷＥバー信号の３番目のローハイ遷移）を検出して、リセット信号ＲＥＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはハイレベルに非活性化される。即ち、列アドレスのオフセット変更のためのアドレス入力が終了される。
【００３７】
続いて、データ出力信号であるＲＥバー信号のローハイ遷移に同期して残りのデータが入出力バッファ回路１８０を通じてメモリ装置の外部に出力される。残りのデータは列ゲート回路１７０を通じて新たに入力された列アドレスに対応するページバッファから順次に出力される。
【００３８】
本発明の第１実施形態によるＮＡＮＤ型フラッシュメモリ装置によれば、データ入力／出力動作の時、内部列アドレスから提供される列アドレスに変更できる機能が提供される。そのような機能によると、メモリ装置のページサイズが、例えば、５１２Ｂ＋１６Ｂから２ＫＢ＋６４Ｂに拡張されても、ＮＡＮＤ型フラッシュメモリ装置はメモリインタフェースとしてのメモリ制御器のバッファメモリサイズに関係なく、全てのメモリ応用システムに適用され得る。例えば、たとえメモリ制御器のバッファメモリサイズが５１２Ｂ＋１６Ｂであっても、図６に示すように、５１２Ｂのノーマルデータは書き込みコマンド入力に従ってメインフィールドアレイに対応する２ＫＢのページバッファ領域▲１▼に割り当てられ、１６Ｂの付加データは列アドレスのオフセットを変更するためのコマンド入力に従って、スペアフィールドアレイに対応する６４Ｂのページバッファ領域▲２▼に割り当てられる。同様に、その次に伝送されるデータ列のうち、５１２Ｂのノーマルデータは書き込みコマンド入力に従って、２ＫＢのページバッファ領域▲３▼に割り当てられ、１６Ｂの付加データは列アドレスのオフセットを変更するためのコマンド入力に従って、６４Ｂのページバッファ領域▲４▼に割り当てられる。このような方法によって、残りのデータも正常にページバッファ回路に貯蔵される。従って、ＮＡＮＤ型フラッシュメモリ装置のページサイズがメモリ応用システムに関係なく拡張され得り、その結果、ＮＡＮＤ型フラッシュメモリ装置の高速読み出し／書き込み動作を達成できる。
【００３９】
図７は本発明の第２実施形態によるＮＡＮＤ型フラッシュメモリ装置を示す構成図である。この第２実施形態において、ＮＡＮＤ型フラッシュメモリ装置は特定コマンドの代わりに外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーの組合せを利用して、列アドレスのオフセットを変更する機能を実行する。第２実施形態の構成要素３００〜３８０は第１実施形態と同一の機能を実行するので、説明は省略する。
【００４０】
図７を参照すると、コマンドレジスタ３９０は読み出し動作又は連続的なデータ入力動作を示すコマンドが入出力ピンＩ／Ｏｉ（ｉ＝０〜７）に印加される時、コマンドが意味する動作モードのフラグ信号Ｆｌａｇ＿ｍｏｄｅを活性化する。制御ロジック４００はフラグ信号Ｆｌａｇ＿ｍｏｄｅに応じて、読み出し／書き込み動作のための内部信号を発生する。本発明の第２実施形態によるメモリ装置は第１検出回路４１０、ショットパルス発生回路４２０、アドレス入力区間設定回路４３０、そして、第２検出回路４４０を含む。この実施形態において、制御ロジック４００、第１検出回路４１０、ショットパルス発生回路４２０、アドレス入力区間設定回路４３０、そして、第２検出回路４４０は読み出し／書き込み動作に従う全般的な制御動作を実行する読み出し／書き込み制御器４５０を構成する。
【００４１】
第１検出回路４１０は、外部（例えば、メモリ制御器）から提供される外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーを取り込み、入力された信号の特定組合せが列アドレスのオフセット変更を示す値と一致するか否かを検出する。第１検出回路４１０は特定信号組合せが列アドレスのオフセット変更を示す時、列アドレスのオフセット変更を示すフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを発生する。例えば、外部制御信号ＣＬＥ，ＡＬＥＲＥバー，ＷＥバーが全部ハイレベルである時、第１検出回路４１０はローハイ遷移を有するフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを出力する。ショットパルス発生回路４２０はフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔに応じて、ショットパルス信号ｎＳＰを発生し、アドレス入力区間設定回路４３０はショットパルス信号ｎＳＰに応じて、アドレス入力区間信号ｎＡＤＤ＿ＩＮを活性化する。アドレス入力区間信号ｎＡＤＤ＿ＩＮが活性化されると、制御ロジック４００は、アドレス入力制御信号ＣＮＴ１及びアドレスラッチ制御信号ＣＮＴ２を発生する。アドレスバッファ回路３１０はアドレス入力制御信号ＣＮＴ１に応じて、入出力ピンＩ／Ｏｉに提供されるアドレスデータを貯蔵し、列アドレスレジスタ３４０はアドレスラッチ制御信号ＣＮＴ２に応じて、アドレスバッファ回路３１０の出力をラッチする。即ち、列アドレスレジスタ３４０の列アドレスはアドレスバッファ回路３１０から出力される新たな列アドレスによって更新される。アドレス入力区間信号ｎＡＤＤ＿ＩＮは第２検出回路４４０から出力されるリセット信号ＲＥＳＥＴによって非活性化される。
【００４２】
第１実施形態と同様に、第２検出回路４４０は読み出し動作又は連続的なデータ入力動作を示すコマンドが入力される時だけ、セット信号ＳＥＴを活性化する。セット信号ＳＥＴの活性化に従って、アドレス入力区間設定回路４３０から出力されるアドレス入力区間信号ｎＡＤＤ＿ＩＮが活性化される。即ち、アドレス入力区間信号ｎＡＤＤ＿ＩＮは読み出し又は連続的なデータ入力動作を示すコマンドが入力される時、第２検出回路４４０からのセット信号ＳＥＴによって活性化され、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーの組合せが列アドレスのオフセット変更を示す時、第１検出回路４１０からのフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔによって活性化される。そのような活性化されたアドレス入力区間信号ｎＡＤＤ＿ＩＮはアドレス入力区間の終点で第２検出回路４４０から出力されるリセット信号ＲＥＳＥＴによって非活性化される。第２実施形態において、ショットパルス発生回路４２０及びアドレス入力区間設定回路４３０が、第１実施形態と同一に構成され得ることは当業者には周知である。
【００４３】
この実施形態において、コマンドレジスタ３９０及び読み出し／書き込み制御器４５０は、データが入出力される間、外部アドレスが入出力ピンに印加される時、入出力ピンに提供される外部アドレスが列アドレスレジスタに貯蔵されるように、アドレスバッファ回路及び列アドレスレジスタを制御する手段を構成する。
【００４４】
図８は本発明の第２実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ入力動作を説明するための動作タイミング図である。以下、本発明の第２実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ入力動作を詳細に説明する。
【００４５】
プログラム動作の前に実行される連続的なデータ入力動作であることを示すコマンドが入力されると、連続的なデータ入力動作であることを示す動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅがコマンドレジスタ３９０によって活性化される。以降、プログラムされるメモリセルを指定するための列及び行アドレスデータが入出力ピンＩ／Ｏｉを通じて連続的に入力される。連続的に入力された列及び行アドレスは制御ロジック４００の制御下にアドレスバッファ回路３１０を通じて列アドレスレジスタ３４０と行アドレスレジスタ３２０に各々貯蔵される。制御ロジック４００はデータ入力動作のための内部信号を発生して、続いて入力されるデータをページバッファ回路３６０に貯蔵する準備をする。詳細に説明すると、次のとおりである。
【００４６】
図８に示すように、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバーのロジック状態がアドレス入力条件と一致する時、第２検出回路４４０は外部制御信号ＷＥバーの１番目のハイロー遷移に応じて、ハイロー遷移を有するセット信号ＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはセット信号ＳＥＴのハイロー遷移に従って、ハイレベルからローレベルに遷移する。制御ロジック４００はアドレス入力区間信号ｎＡＤＤ＿ＩＮの遷移に応じて、アドレス入力制御信号ＣＮＴ１及びアドレスラッチ制御信号ＣＮＴ２を発生する。アドレスバッファ回路３１０はアドレス入力制御信号ＣＮＴ１に応じて、連続的に入力される列及び行アドレスを取り込み、そのように入力された列及び行アドレスはアドレスラッチ制御信号ＣＮＴ２に従って、列アドレスレジスタ３４０と行アドレスレジスタ３２０に各々貯蔵される。第２検出回路４４０は外部制御信号ＷＥバーの３番目のローハイ遷移に応じて、ハイロー遷移を有するリセット信号ＲＥＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはリセット信号ＲＥＳＥＴのハイロー遷移に従ってハイレベルになる。
【００４７】
続いて、データ入力信号であるＷＥバー信号のローハイ遷移に従って（又は、同期して）データが入出力バッファ回路３８０を通じて入力され、列アドレスレジスタ３４０の列アドレスが順次に変わる（又は、増加する）。即ち、入出力構造に従って順次に入力されるデータは、ページバッファ回路３６０に臨時に貯蔵される。データ入力動作が実行される間、図８に示すように、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーの組合せが列アドレスのオフセット変更条件と一致する時、第１検出回路４１０は外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーの組合せに従って、列アドレスオフセットを変更するためのフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを活性化し、続いて入力される列アドレスはアドレスバッファ回路３１０を通じて列アドレスレジスタ３４０に貯蔵される。詳細に説明すると、次のとおりである。
【００４８】
列アドレスオフセット変更のための組合せを有する外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーが入出力ピンＩ／Ｏｉに印加されると、第１検出回路４１０はローハイ遷移を有するオフセット変更フラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを出力する。ショットパルス発生回路４２０はフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔのローハイ遷移に応じて、ショットパルス信号ｎＳＰを発生し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはショットパルス信号ｎＳＰに従ってハイレベルからローレベルに活性化される。制御ロジック４００は、アドレス入力区間信号ｎＡＤＤ＿ＩＮの活性化に応じて、アドレス入力制御信号ＣＮＴ１とアドレスラッチ制御信号ＣＮＴ２を発生し、その結果、続いて入力される列アドレスがアドレスバッファ回路３１０を通じて列アドレスレジスタ３４０に伝達される。以降、第２検出回路４４０は外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーを利用してアドレス入力区間の終点を検出して、アクティブローパルスのリセット信号ＲＥＳＥＴを発生する。即ち、第２検出回路４４０は、ＷＥバー信号の３番目のローハイ遷移に応じて、リセット信号ＲＲＥＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはハイレベルに非活性化される。即ち、列アドレスレジスタ３４０の列アドレスが新たな列アドレスに変更される（又は、更新される）。
【００４９】
続いて、データ入力信号であるＷＥバー信号のローハイ遷移に同期して残りのデータが入出力バッファ回路３８０を通じて入力される。残りのデータは列ゲート回路３７０を通じて新たに入力された列アドレスに対応するページバッファから順次に貯蔵される。データ入力動作が完了すると、ページバッファ回路３６０に臨時に貯蔵されたデータはプログラムコマンドの入力に従って選択されたページのメモリセルにプログラムされる。
【００５０】
図９は本発明の第２実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ出力動作を説明するための動作タイミング図である。以下、本発明の第２実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ出力動作を説明する。
【００５１】
読み出し動作であることを示すコマンドが入力されると、読み出し動作であることを示す動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅがコマンドレジスタ３９０によって活性化される。以降、メモリセルを指定するための列及び行アドレスデータが入出力ピンＩ／Ｏｉを通じて連続的に入力される。入力された列及び行アドレスは制御ロジック４００の制御下にアドレスバッファ回路３１０を通じて列アドレスレジスタ３４０と行アドレスレジスタ３２０に各々貯蔵される。アドレス入力に関した動作は、図８で説明した動作と同一に実行されるので、詳細な説明は省略する。制御ロジック４００は読み出し動作のための内部信号を発生して、ページバッファ回路３６０を制御する。即ち、ページバッファ回路３６０は選択されたページのメモリセルに対するデータ感知動作を実行し、感知されたデータをページバッファ回路に臨時に貯蔵する動作を実行する。感知動作が実行される間、ＮＡＮＤ型フラッシュメモリ装置はビジー状態に維持される。即ち、感知動作が実行される間、Ｒ／Ｂバー信号はビジー状態を示すローレベルに維持される。
【００５２】
選択されたページのメモリセルのデータを感知して、貯蔵する動作が完了すると、ＮＡＮＤ型フラッシュメモリ装置はビジー状態から準備状態に進行して臨時に貯蔵されたメモリセルのデータをメモリセル装置の外部に出力できる。ＮＡＮＤ型フラッシュメモリ装置がビジー状態から準備状態になると、列アドレスレジスタ３４０はデータ出力信号であるＲＥバー信号のハイロー遷移に従って、列アドレスを順次に増加させ、列デコーダ回路３５０及び列ゲート回路３７０は列アドレスレジスタ３４０から順次に出力される列アドレスに応じて、ページバッファのグループを選択する。そのように選択されたグループのページバッファに貯蔵されたデータは入出力バッファ回路３８０を通じてメモり装置の外部に出力される。
【００５３】
データ出力動作が実行される間で、図９に示すように、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーの組合せが列アドレスのオフセット変更条件（例えば、ＣＬＥ＝‘Ｈ’、ＡＬＥ＝‘Ｈ’、ＲＥバー＝‘Ｈ’、ＷＥバー＝‘Ｈ’）と一致する時、第１検出回路４１０は外部制御信号の組合せに応じて、列アドレスオフセットを変更するためのフラグ信号Ｆｌａｇ＿ｏｆｆｓｅｔを活性化し、続いて入力される列アドレスは、前述のように、アドレスバッファ回路３１０を通じて列アドレスレジスタ３４０に貯蔵される。続いて、データ出力信号であるＲＥバー信号のハイローレベル遷移に同期して残りのデータが入出力バッファ回路３８０を通じてメモり装置の外部に出力される。残りのデータは列ゲート回路３７０を通じて新たに入力された列アドレスに対するページバッファから順次に出力される。
【００５４】
本発明の第２実施形態も第１実施形態と同一の効果を有することは当業者には周知である。即ち、ＮＡＮＤ型フラッシュメモリ装置のページサイズがメモリ応用システムに関係なく拡張され得り、その結果、ＮＡＮＤ型フラッシュメモリ装置の高速読み出し／書き込み動作を達成できる。
【００５５】
図１０は本発明の第３実施形態によるＮＡＮＤ型フラッシュメモリ装置を示す構成図である。第３実施形態によるＮＡＮＤ型フラッシュメモリ装置はアドレス入力条件がある時ごとに、外部（例えば、メモリ制御器）から提供される列アドレスによって、列アドレスレジスタ５４０の内容が更新されるように実現される。第３実施形態の構成要素５００〜５８０は第１及び第２実施形態と同一の機能を実行するので、説明は省略する。
【００５６】
図１０を参照すると、コマンドレジスタ５９０は読み出し動作又は連続的なデータ入力動作を示すコマンドが入出力ピンＩ／Ｏｉに印加される時、コマンドが意味する動作モードのフラグ信号Ｆｌａｇ＿ｍｏｄｅを活性化する。制御ロジック６００はフラグ信号Ｆｌａｇ＿ｍｏｄｅに応じて、読み出し／書き込み動作のための内部信号を発生する。本発明の第３実施形態によるメモリ装置は検出回路６１０及びアドレス入力区間設定回路６２０を含む。この実施形態において、制御ロジック６００、検出回路６１０、そして、アドレス入力区間設定回路６２０は読み出し／書き込み動作に従う全般的な制御動作を実行する読み出し／書き込み制御器６３０を構成する。
【００５７】
検出回路６１０は、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーに応じてセット信号ＳＥＴとリセット信号ＲＥＳＥＴを発生する。例えば、セット信号ＳＥＴは外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバーが全部ハイレベルである時、ＷＥバー信号の１番目のハイロー遷移に従って活性化される。リセット信号ＲＥＳＥＴは外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバーが全部ハイレベルである時、ＷＥバー信号のローハイ遷移（例えば、３番目のローハイ遷移）に従って活性化される。検出回路６１０は外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバーが全部ハイレベルである時、ＷＥバー信号の１番目のローハイ遷移又は２番目のローハイ遷移に従ってリセット信号ＲＥＳＥＴが活性化されるように実現され得る。アドレス入力区間設定回路６２０はセット信号ＳＥＴに応じて、アドレス入力区間信号ｎＡＤＤ＿ＩＮを活性化し、リセット信号ＲＥＳＥＴに応じて、活性化された信号ｎＡＤＤ＿ＩＮを非活性化する。アドレス入力区間設定回路６２０は、図１１に示すように、２つのＮＡＮＤゲート６２１，６２２とインバータ６２３を利用して実現できる。
【００５８】
この実施形態において、コマンドレジスタ５９０及び読み出し／書き込み制御器６３０は、データが入出力される間、外部アドレスが入出力ピンに印加される時、入出力ピンに提供される外部アドレスが列アドレスレジスタに貯蔵されるように、アドレスバッファ回路及び列アドレスレジスタを制御する手段を構成する。
【００５９】
図１２は本発明の第３実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ入力動作を説明するための動作タイミング図である。以下、本発明の第３実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ入力動作を詳細に説明する。
【００６０】
プログラム動作の前に実行される連続的なデータ入力動作であることを示すコマンドが入力されると、連続的なデータ入力動作であることを示す動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅがコマンドレジスタ５９０によって活性化される。以降、プログラムされるメモリセルを指定するための列及び行アドレスデータが入出力ピンＩ／Ｏｉを通じて連続的に入力される。連続的に入力された列及び行アドレスは制御ロジック６００の制御下にアドレスバッファ回路５１０を通じて列アドレスレジスタ５４０と行アドレスレジスタ５２０に各々貯蔵される。制御ロジック６００はデータ入力動作のための内部信号を発生して、続いて入力されるデータをページバッファ回路５６０に貯蔵する準備をする。詳細に説明すると、次のとおりである。
【００６１】
図１２に示すように、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバーのロジック状態がアドレス入力条件と一致する時、検出回路６１０は外部制御信号ＷＥバーの１番目のハイロー遷移に応じて、ハイロー遷移を有するセット信号ＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはセット信号ＳＥＴのハイロー遷移に従って、ハイレベルからローレベルに遷移する。制御ロジック６００はアドレス入力区間信号ｎＡＤＤ＿ＩＮの遷移に応じて、アドレス入力制御信号ＣＮＴ１及びアドレスラッチ制御信号ＣＮＴ２を発生する。アドレスバッファ回路５１０はアドレス入力制御信号ＣＮＴ１に応じて、連続的に入力される列及び行アドレスを取り込み、そのように入力された列及び行アドレスはアドレスラッチ制御信号ＣＮＴ２に従って、列アドレスレジスタ５４０と行アドレスレジスタ５２０に各々貯蔵される。検出回路６１０は外部制御信号ＷＥバーの３番目のローハイ遷移に応じて、ハイロー遷移を有するリセット信号ＲＥＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはリセット信号ＲＥＳＥＴのハイロー遷移に従ってハイレベルになる。
【００６２】
続いて、データ入力信号であるＷＥバー信号のローハイ遷移に従って（又は、同期して）、データが入出力バッファ回路５８０を通じて入力され、列アドレスレジスタ５４０の列アドレスが順次に変わる（又は、増加する）。即ち、入出力構造に従って、順次に入力されるデータはページバッファ回路５６０に臨時に貯蔵される。データ入力動作が実行される間で、図１２に示すように、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーの組合せが列アドレスの入力条件と一致する時、検出回路６１０は外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーの組合せに従って、列アドレスオフセットを変更するためのセット信号ＳＥＴを活性化し、続いて入力される列アドレスはアドレスバッファ回路５１０を通じて列アドレスレジスタ５４０に貯蔵される。詳細に説明すると、次のとおりである。
【００６３】
列アドレスオフセット変更のための（又は、アドレス入力条件を示す）組合せを有する外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーが入出力ピンＩ／Ｏｉに印加されると、検出回路６１０はアクティブローパルスのセット信号ＳＥＴを活性化する。アドレス入力区間信号ｎＡＤＤ−ＩＮはアクティブローパルスのセット信号ＳＥＴに従ってハイレベルからローレベルに活性化される。制御ロジック６００はアドレス入力区間信号ｎＡＤＤ＿ＩＮの活性化に応じて、アドレス入力制御信号ＣＮＴ１とアドレスラッチ制御信号ＣＮＴ２を発生し、その結果、続いて入力される列アドレスがアドレスバッファ回路５１０を通じて列アドレスレジスタ５４０に伝達される。以降、検出回路６１０は、ＷＥバー信号の３番目のローハイ遷移に応じて、リセット信号ＲＲＥＳＥＴを出力し、アドレス入力区間信号ｎＡＤＤ＿ＩＮはハイレベルに非活性化される。即ち、列アドレスレジスタ３４０の列アドレスが新たな列アドレスに変更される（又は、更新される）。
【００６４】
続いて、データ入力信号であるＷＥバー信号のローハイ遷移に同期して残りのデータが入出力バッファ回路５８０を通じて入力される。残りのデータは列ゲート回路５７０を通じて新たに入力された列アドレスに対応するページバッファから順次に貯蔵される。データ入力動作が完了すると、ページバッファ回路５６０に臨時に貯蔵されたデータはプログラムコマンドの入力に従って選択されたページのメモリセルにプログラムされる。
【００６５】
図１３乃至図１５は、本発明の第３実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ出力動作を説明するための動作タイミング図である。以下、本発明の第３実施形態によるＮＡＮＤ型フラッシュメモリ装置のデータ出力動作を説明する。
【００６６】
図１３を参照すると、読み出し動作であることを示すコマンドが入力されると、読み出し動作であることを示す動作モードフラグ信号Ｆｌａｇ＿ｍｏｄｅがコマンドレジスタ５９０によって活性化される。以降、メモリセルを指定するための列及び行アドレスデータが入出力ピンＩ／Ｏｉを通じて連続的に入力される。入力された列及び行アドレスは制御ロジック６００の制御下にアドレスバッファ回路５１０を通じて列アドレスレジスタ５４０と行アドレスレジスタ５２０に各々貯蔵される。アドレス入力に関した動作は、前述した動作と同一に実行されるので、詳細な説明は省略する。制御ロジック６００は読み出し動作のための内部信号を発生して、ページバッファ回路５６０を制御する。即ち、ページバッファ回路５６０は選択されたページのメモリセルに対するデータ感知動作を実行し、感知されたデータをページバッファ回路に臨時に貯蔵する動作を実行する。感知動作が実行される間、ＮＡＮＤ型フラッシュメモリ装置はビジー状態に維持される。即ち、感知動作が実行される間、Ｒ／Ｂバー信号はビジー状態を示すローレベルに維持される。
【００６７】
選択されたページのメモリセルのデータを感知して、貯蔵する動作が完了すると、ＮＡＮＤ型フラッシュメモリ装置はビジー状態から準備状態に進行して、臨時に貯蔵されたメモリセルのデータをメモリセル装置の外部に出力できる。ＮＡＮＤ型フラッシュメモリ装置がビジー状態から準備状態になると、列アドレスレジスタ５４０はデータ出力信号であるＲＥバー信号のハイロー遷移に従って、列アドレスを順次に増加させ、列デコーダ回路５５０及び列ゲート回路５７０は列アドレスレジスタ５４０から順次に出力される列アドレスに応じて、ページバッファのグループを選択する。そのように選択されたグループのページバッファに貯蔵されたデータは入出力バッファ回路５８０を通じてメモり装置の外部に出力される。
【００６８】
データ出力動作が実行される間で、図１３に示すように、外部制御信号ＣＬＥ，ＡＬＥ，ＲＥバー，ＷＥバーのロジック状態が列アドレスのオフセット変更のためのアドレス入力条件（例えば、ＣＬＥ＝‘Ｈ’、ＡＬＥ＝‘Ｈ’、ＲＥバー＝‘Ｈ’、ＷＥバー＝トグル（ｔｏｇｇｌｅ））と一致する時、検出回路６１０は外部制御信号ＷＥバーの１番目のハイロー遷移に応じて、列アドレスオフセットを変更するためのセット信号ＳＥＴを活性化し、続いて入力される列アドレスは、前述のように、アドレスバッファ回路５１０を通じて列アドレスレジスタ５４０に貯蔵される。検出回路６１０はＷＥバー信号の３番目のローハイ遷移に応じて、リセット信号ＲＥＳＥＴを活性化し、アドレス入力区間信号ｎＡＤＤ＿ＩＮは非活性化される。
【００６９】
続いて、データ出力信号であるＲＥバー信号のハイローレベル遷移に同期して残りのデータが入出力バッファ回路５８０を通じてメモり装置の外部に出力される。残りのデータは列ゲート回路５７０を通じて新たに入力された列アドレスに対するページバッファから順次に出力される。
【００７０】
本発明の第３実施形態も、第１及び第２実施形態と同一の効果を有することは当業者には周知である。即ち、ＮＡＮＤ型フラッシュメモリ装置のページサイズがメモリ応用システムに関係なく拡張され得り、その結果、ＮＡＮＤ型フラッシュメモリ装置の高速読み出し／書き込み動作を達成できる。
【００７１】
本発明の他の実施形態において、アドレス入力区間信号ｎＡＤＤ＿ＩＮは反転ＷＥ信号の３番目のローハイ遷移に従って非活性化されるように制御される。しかし、図１５に示すように、アドレス入力区間信号ｎＡＤＤ＿ＩＮは反転ＷＥ信号の１番目のローハイ遷移に従って非活性化されるように制御され得る。セット及びリセット信号ＳＥＴ，ＲＥＳＥＴを出力する検出回路は、そのような機能を実行するようにカウンタ回路及びロジックゲート回路を利用して実現できる。又、アドレス入力区間信号ｎＡＤＤ＿ＩＮは反転ＷＥ信号の２番目のローハイ遷移に従って、非活性化されるように制御され得る。即ち、アドレス入力区間信号ｎＡＤＤ＿ＩＮが非活性化される時点が様々に変更され得る。アドレス入力区間信号ｎＡＤＤ＿ＩＮが活性化される区間の間、動作タイミング図に示すように、列アドレスに続いて同一の行アドレスが入力され得る。又は、列アドレスに続いて行アドレスが提供されない。
【００７２】
【発明の効果】
以上のように、本発明によれば、データが入力／出力される間、列アドレスレジスタの列アドレスが外部から提供される新たな列アドレスに変更させることによって、ＮＡＮＤ型フラッシュメモリ装置のページサイズがメモリ応用システムに関係なく拡張され得る。結果的に、ページサイズの拡張に従って、ＮＡＮＤ型フラッシュメモリ装置の高速読み出し／書き込み動作を達成できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態による不揮発性半導体メモリ装置を示す構成図である。
【図２】図１に示したショットパルス発生回路の望ましい実施形態を示す回路図である。
【図３】図１に示したアドレス入力区間設定回路の望ましい実施形態を示す回路図である。
【図４】本発明の第１実施形態による不揮発性半導体メモリ装置のデータ入力動作を説明するための動作タイミング図である。
【図５】本発明の第１実施形態による不揮発性半導体メモリ装置のデータ出力動作を説明するための動作タイミング図である。
【図６】本発明の第１実施形態による不揮発性半導体メモリ装置を備えるメモリ応用システムを示す構成図である。
【図７】本発明の第２実施形態による不揮発性半導体メモリ装置を示す構成図である。
【図８】本発明の第２実施形態による不揮発性半導体メモリ装置のデータ出力動作を説明するための動作タイミング図である。
【図９】本発明の第２実施形態による不揮発性半導体メモリ装置のデータ入力動作を説明するための動作タイミング図である。
【図１０】本発明の第３実施形態による不揮発性半導体メモリ装置を示す構成図である。
【図１１】図１０に示したアドレス入力区間設定回路の望ましい実施形態を示す回路図である。
【図１２】本発明の第３実施形態による不揮発性半導体メモリ装置のデータ入力動作を説明するための動作タイミング図である。
【図１３】本発明の第３実施形態による不揮発性半導体メモリ装置のデータ出力動作を説明するための動作タイミング図である。
【図１４】本発明の第３実施形態による不揮発性半導体メモリ装置のデータ出力動作を説明するための動作タイミング図である。
【図１５】本発明の第３実施形態による不揮発性半導体メモリ装置のデータ出力動作を説明するための動作タイミング図である。
【図１６】従来技術によるフラッシュメモリ装置のデータ入力動作を示す動作タイミング図である
【図１７】従来技術によるフラッシュメモリ装置のデータ出力動作を示す動作タイミング図である。
【図１８】拡張されたページサイズのフラッシュメモリ装置を備えるシステムを示す構成図である。
【図１９】拡張されたページサイズのフラッシュメモリ装置を備えるシステムを示す構成図である。
【符号の説明】
１００ メモリセルアレイ
１１０ アドレスバッファ回路
１２０ 行アドレスレジスタ
１３０ 行デコーダ回路
１４０ 列アドレスレジスタ
１５０ 列デコーダ回路
１６０ ページバッファ回路
１７０ 列ゲート回路
１８０ 入／出力バッファ回路
１９０ コマンドレジスタ
２００ 制御ロジック
２１０ ショットパルス発生回路
２２０ アドレス入力区間設定回路
２３０ 検出回路
２４０ 読み出し／書き込み制御器
Claims (36)
- 行と列のマトリックス形態に配列されたメモリセルを有するアレイと、このアレイに／から貯蔵される／読み出されたデータを臨時に貯蔵する複数のラッチとを含む不揮発性半導体メモリ装置において、
入出力ピンに提供されるデータをアドレスとして貯蔵するアドレスバッファ回路と、
このアドレスバッファ回路に貯蔵されたデータを列アドレスとして取り込み、入力された列アドレスを順次に増加させる列アドレスレジスタと、
この列アドレスレジスタから順次に出力される列アドレスに応じて、ラッチのグループを選択する選択回路と、
前記入出力ピンを通じて入力されるデータをデータ入力信号に同期して前記選択されたラッチに伝達し、又は、前記選択されたラッチに貯蔵されたデータをデータ出力信号に同期して前記入出力ピンに伝達するデータ入／出力回路と、
前記列アドレスレジスタを用いて列アドレスをインクリメントする連続入出力動作中に前記列アドレスレジスタの内容を、前記入出力ピンに提供される外部アドレスにより変更又は更新する制御手段とを含み、
前記アレイはメインフィールドアレイとスペアフィールドアレイとに区分され、前記データは前記メインフィールドアレイに貯蔵される正常なデータビットと前記スペアフィールドアレイに貯蔵される、前記正常なデータビットに関した、付加データビットからなり、
データの入力及び出力時に列及び行アドレスが入力され、前記列アドレスレジスタを用いて列アドレスをインクリメントする連続入出力動作中に、前記列アドレスレジスタの内容を、行アドレスを入力することなく前記入出力ピンに提供される外部アドレスにより変更又は更新し、
該変更又は更新前の入出力動作においてメインフィールドアレイに／から貯蔵され／読み出された正常なデータビットに関したスペアフィールドアレイに／から貯蔵され／読み出される付加データビットを、前記変更又は更新後入出力させる
ことを特徴とする不揮発性半導体メモリ装置。 - 前記制御手段は、列アドレスの変更を示すコマンドが前記入出力ピンを通じて入力されたときに活性化され、前記列アドレスレジスタの内容を変更又は更新することを特徴とする請求項１に記載の不揮発性半導体メモリ装置。
- 前記制御手段は、
前記入出力ピンを通じて入力された前記コマンドに応じて、列アドレス変更を示す第１フラグ信号を発生するコマンドレジスタと、
前記第１フラグ信号に応じて、ショットパルス信号を発生するショットパルス発生回路と、
前記ショットパルス信号に応じて、所定のアドレス入力区間を示すアドレス入力区間信号を活性化するアドレス入力区間設定回路と、
前記アドレス入力区間信号の活性化に応じて、アドレス入力制御信号及びアドレスラッチ制御信号を発生する制御ロジックとを含み、
前記アドレスバッファ回路は前記アドレス入力制御信号に応じて、前記入出力ピンに印加される外部アドレスを貯蔵し、そして、前記列アドレスレジスタは前記アドレスラッチ制御信号に応じて、前記アドレスバッファ回路に貯蔵された外部アドレスを取り込むことを特徴とする請求項２に記載の不揮発性半導体メモリ装置。 - 前記制御手段は外部制御信号に応じて、前記アドレス入力区間が終了されたか否かを検出し、その検出結果としてリセット信号を発生する検出回路をさらに含み、前記アドレス入力区間信号は前記リセット信号によって非活性化されることを特徴とする請求項３に記載の不揮発性半導体メモリ装置。
- 前記コマンドレジスタは読み出し動作／連続的なデータ入力動作を示すコマンドに応じて、第２フラグ信号を発生し、前記リセット信号を発生する検出回路は前記第２フラグ信号が活性化される時、前記外部制御信号に応じて、前記アドレス入力区間が開始されたか否かを検出し、その結果としてセット信号を発生し、前記アドレス入力区間信号は前記セット信号によって活性化されることを特徴とする請求項４に記載の不揮発性半導体メモリ装置。
- 前記制御手段は前記外部制御信号の組合せによって活性化され、前記列アドレスレジスタの内容を変更又は更新することを特徴とする請求項１に記載の不揮発性半導体メモリ装置。
- 前記制御手段は、
前記外部制御信号の組合せが列アドレス変更を示すか否かを検出し、その検出結果として前記列アドレスレジスタの列アドレス変更を示す第１フラグ信号を発生する第１検出回路と、
前記第１フラグ信号に応じて、ショットパルス信号を発生するショットパルス発生回路と、
前記ショットパルス信号に応じて、所定のアドレス入力区間を示すアドレス入力区間信号を活性化するアドレス入力区間設定回路と、
前記アドレス入力区間信号の活性化に応じて、アドレス入力制御信号及びアドレスラッチ制御信号を発生する制御ロジックとを含み、
前記アドレスバッファ回路は前記アドレス入力制御信号に応じて、前記入出力ピンに印加される外部アドレスを貯蔵し、そして、前記列アドレスレジスタは前記アドレスラッチ制御信号に応じて、前記アドレスバッファ回路に貯蔵された外部アドレスを取り込むことを特徴とする請求項６に記載の不揮発性半導体メモリ装置。 - 前記制御手段は、前記外部制御信号を取り込み、前記アドレス入力区間が終了したか否かを検出し、その検出結果としてリセット信号を発生する第２検出回路をさらに含み、前記アドレス入力区間信号は前記リセット信号によって非活性化されることを特徴とする請求項７に記載の不揮発性半導体メモリ装置。
- 前記制御手段は、読み出し動作／連続的なデータ入力動作を示すコマンドに応じて、第２フラグ信号を発生するコマンドレジスタをさらに含み、前記第２検出回路は前記第２フラグ信号が活性化される時、前記外部制御信号に応じて、前記アドレス入力区間が開始されたか否かを検出し、その結果としてセット信号を発生し、前記アドレス入力区間信号は前記セット信号によって活性化されることを特徴とする請求項８に記載の不揮発性半導体メモリ装置。
- 前記制御手段は、前記外部制御信号のロジック状態がアドレス入力条件と一致する時ごとに活性化され、前記列アドレスレジスタの内容を変更又は更新することを特徴とする請求項１に記載の不揮発性半導体メモリ装置。
- 前記制御手段は、
所定のアドレス入力区間を示すアドレス入力区間信号を発生するアドレス入力区間設定回路と、
前記アドレス入力区間信号の活性化に応じて、アドレス入力制御信号及びアドレスラッチ制御信号を発生する制御ロジックと、
前記外部制御信号を取り込み、前記アドレス入力区間の開始時点を検出してセット信号を出力し、前記アドレス入力区間の終了時点を検出してリセット信号を出力する検出回路とを含み、
前記アドレス入力区間信号は前記セット信号によって活性化され、前記リセット信号によって非活性化され、前記アドレスバッファ回路は前記アドレス入力制御信号に応じて、前記入出力ピンに印加される外部アドレスを貯蔵し、そして、前記列アドレスレジスタは前記アドレスラッチ制御信号に応じて、前記アドレスバッファ回路に貯蔵された外部アドレスを取り込むことを特徴とする請求項１０に記載の不揮発性半導体メモリ装置。 - 行と列のマトリックス形態に配列された電気的に消去及びプログラム可能なメモリセルを有し、メインフィールドアレイとスペアフィールドアレイとに区分されるメモリセルアレイと、
複数のグループに区分され、前記アレイに／から貯蔵される／読み出されたデータ列を臨時に貯蔵する複数のラッチであって、前記データ列は前記メインフィールドアレイに貯蔵される正常なデータビットと前記スペアフィールドアレイに貯蔵される、前記正常なデータビットに関した、付加データビットからなるラッチと、
入出力ピンに提供される信号をアドレスとして貯蔵するアドレスバッファ回路と、
このアドレスバッファ回路に貯蔵された信号を列アドレスとして取り込み、入力された列アドレスを順次に増加させる列アドレスレジスタと、
この列アドレスレジスタから出力される列アドレスに応じて、前記ラッチのグループを順次に選択する選択回路と、
前記入出力ピンを通じて順次に入力されるデータ列をデータ入力信号に同期して前記選択されたグループのラッチに伝達し、又は、前記選択されたグループのラッチに貯蔵されたデータ列をデータ出力信号に同期して前記入出力ピンに伝達するデータ入／出力回路と、
列アドレス変更を示すコマンドに応じて列アドレス変更を示すフラグ信号を発生するコマンドレジスタと、
前記フラグ信号に応じて、ショットパルス信号を発生するショットパルス発生回路と、
前記ショットパルス信号に応じて所定のアドレス入力区間を示すアドレス入力区間信号を活性化するアドレス入力区間設定回路と、
前記アドレス入力区間信号の活性化に応じて前記アドレスバッファ回路及び前記列アドレスレジスタを制御することにより、前記列アドレスレジスタを用いて列アドレスをインクリメントする連続入出力動作中に前記列アドレスレジスタの内容を、前記入出力ピンに提供される外部アドレスにより変更又は更新する制御ロジックとを含み、
データの入力及び出力時に列及び行アドレスが入力され、前記列アドレスレジスタを用いて列アドレスをインクリメントする連続入出力動作中に、前記列アドレスレジスタの内容を、行アドレスを入力することなく前記入出力ピンに提供される外部アドレスにより変更又は更新し、
該変更又は更新前の入出力動作においてメインフィールドアレイに／から貯蔵され／読み出された正常なデータビットに関したスペアフィールドアレイに／から貯蔵され／読み出される付加データビットを、前記変更又は更新後入出力させる
ことを特徴とするフラッシュメモリ装置。 - 外部制御信号に応じて、前記アドレス入力区間が終了したか否かを検出し、その検出結果としてリセット信号を発生する検出回路をさらに含み、前記アドレス入力区間信号は前記リセット信号によって非活性化されることを特徴とする請求項１２に記載のフラッシュメモリ装置。
- 前記コマンドレジスタは読み出し動作／連続的なデータ入力動作を示すコマンドに応じて、第２フラグ信号を発生し、前記検出回路は前記第２フラグ信号が活性化される時、前記外部制御信号に応じて、前記アドレス入力区間に開始されたか否かを検出し、その検出結果としてセット信号を発生し、前記アドレス入力区間信号は前記セット信号によって活性化されることを特徴とする請求項１２に記載のフラッシュメモリ装置。
- 前記制御ロジックは前記アドレス入力区間信号に応じて、アドレス入力制御信号及びアドレスラッチ制御信号を発生し、前記アドレスバッファ回路は前記アドレス入力制御信号に応じて前記入出力ピンに印加される外部アドレスを貯蔵し、そして、前記列アドレスレジスタは前記アドレスラッチ制御信号に応じて、前記アドレスバッファ回路に貯蔵された外部アドレスを取り込むことを特徴とする請求項１２に記載のフラッシュメモリ装置。
- 前記入出力ピンに印加された前記外部アドレスは前記スペアフィールドの列を指定するために使用されることを特徴とする請求項１２に記載のフラッシュメモリ装置。
- 前記各グループのラッチの数は、前記入出力ピンの数に対応することを特徴とする請求項１２に記載のフラッシュメモリ装置。
- 行と列のマトリックス形態に配列された電気的に消去及びプログラム可能なメモリセルを有し、メインフィールドアレイとスペアフィールドアレイとに区分されるメモリセルアレイと、
複数のグループに区分され、前記アレイに／から貯蔵される／読み出されたデータ列を臨時に貯蔵する複数のラッチであって、前記データ列は前記メインフィールドアレイに貯蔵される正常なデータビットと前記スペアフィールドアレイに貯蔵される、前記正常なデータビットに関した、付加データビットからなるラッチと、
入出力ピンに提供される信号をアドレスとして貯蔵するアドレスバッファ回路と、
このアドレスバッファ回路に貯蔵された信号を列アドレスとして取り込み、入力された列アドレスを順次に増加させる列アドレスレジスタと、
この列アドレスレジスタから出力される列アドレスに応じて、前記ラッチのグループを順次に選択する選択回路と、
前記入出力ピンを通じて順次に入力されるデータ列をデータ入力信号に同期して前記選択されたグループのラッチに伝達し、又は、前記選択されたグループのラッチに貯蔵されたデータ列をデータ出力信号に同期して前記入出力ピンに伝達するデータ入／出力回路と、
外部制御信号の組合せが列アドレス変更を示すか否かを検出し、その検出結果として列アドレス変更を示すフラグ信号を発生する第１検出回路と、
前記フラグ信号に応じて、ショットパルス信号を発生するショットパルス発生回路と、
前記ショットパルス信号に応じて、所定のアドレス入力区間を示すアドレス入力区間信号を活性化するアドレス入力区間設定回路と、
前記アドレス入力区間信号の活性化に応じて、前記アドレスバッファ回路及び前記列アドレスレジスタを制御することにより、前記列アドレスレジスタを用いて列アドレスをインクリメントする連続入出力動作中に前記列アドレスレジスタの内容を、前記入出力ピンに提供される外部アドレスにより変更又は更新する制御ロジックとを含み、
データの入力及び出力時に列及び行アドレスが入力され、前記列アドレスレジスタを用いて列アドレスをインクリメントする連続入出力動作中に、前記列アドレスレジスタの内容を、行アドレスを入力することなく前記入出力ピンに提供される外部アドレスにより変更又は更新し、
該変更又は更新前の入出力動作においてメインフィールドアレイに／から貯蔵され／読み出された正常なデータビットに関したスペアフィールドアレイに／から貯蔵され／読み出される付加データビットを、前記変更又は更新後入出力させる
ことを特徴とするフラッシュメモリ装置。 - 前記外部制御信号に応じて、前記アドレス入力区間が終了したか否かを検出し、その検出結果としてリセット信号を発生する第２検出回路をさらに含み、前記アドレス入力区間信号は前記リセット信号によって非活性化されることを特徴とする請求項１８に記載のフラッシュメモリ装置。
- 読み出し動作／連続的なデータ入力動作を示すコマンドに応じて、第２フラグ信号を発生するコマンドレジスタをさらに含み、前記第２検出回路は前記第２フラグ信号が活性化される時、前記外部制御信号に応じて、前記アドレス入力区間が開始されたか否かを検出し、その検出結果としてセット信号を発生し、前記アドレス入力区間信号は前記セット信号によって活性化されることを特徴とする請求項１９に記載のフラッシュメモリ装置。
- 前記制御ロジックは前記アドレス入力区間信号に応じて、アドレス入力制御信号及びアドレスラッチ制御信号を発生し、前記アドレスバッファ回路は前記アドレス入力制御信号に応じて、前記入出力ピンに印加される外部アドレスを貯蔵し、そして、前記列アドレスレジスタは前記アドレスラッチ制御信号に応じて、前記アドレスバッファ回路に貯蔵された外部アドレスを取り込むことを特徴とする請求項１８に記載のフラッシュメモリ装置。
- 前記入出力ピンに印加された前記外部アドレスは前記スペアフィールドの列を指定するために使用されることを特徴とする請求項１８に記載のフラッシュメモリ装置。
- 前記各グループのラッチの数は、前記入出力ピンの数に対応することを特徴とする請求項１８に記載のフラッシュメモリ装置。
- 行と列のマトリックス形態に配列された電気的に消去及びプログラム可能なメモリセルを有し、メインフィールドアレイとスペアフィールドアレイとに区分されるメモリセルアレイと、
複数のグループに区分され、前記アレイに／から貯蔵される／読み出されたデータ列を臨時に貯蔵する複数のラッチであって、前記データ列は前記メインフィールドアレイに貯蔵される正常なデータビットと前記スペアフィールドアレイに貯蔵される、前記正常なデータビットに関した、付加データビットからなるラッチと、
入出力ピンに提供される信号をアドレスとして貯蔵するアドレスバッファ回路と、
このアドレスバッファ回路に貯蔵された信号を列アドレスとして取り込み、入力された列アドレスを順次に増加させる列アドレスレジスタと、
この列アドレスレジスタから出力される列アドレスに応じて、前記ラッチのグループを順次に選択する選択回路と、
前記入出力ピンを通じて順次に入力されるデータ列をデータ入力信号に同期して前記選択されたグループのラッチに伝達し、又は、前記選択されたグループのラッチに貯蔵されたデータ列をデータ出力信号に同期して前記入出力ピンに伝達するデータ入／出力回路と、
セット信号及びリセット信号に応じて、所定のアドレス入力区間を示すアドレス入力区間信号を発生するアドレス入力区間設定回路と、
前記アドレス入力区間信号の活性化に応じて、前記アドレスバッファ回路及び前記列アドレスレジスタを制御することにより、前記列アドレスレジスタを用いて列アドレスをインクリメントする連続入出力動作中に前記列アドレスレジスタの内容を、前記入出力ピンに提供される外部アドレスにより変更又は更新する制御ロジックと、
外部制御信号を取り込み、前記アドレス入力区間の開始時点を検出して前記アドレス入力区間信号を活性化するための前記セット信号を出力し、前記アドレス入力区間の終了時点を検出して前記活性化されたアドレス入力区間信号を非活性化するための前記リセット信号を出力する検出回路とを含み、
データの入力及び出力時に列及び行アドレスが入力され、前記列アドレスレジスタを用いて列アドレスをインクリメントする連続入出力動作中に、前記列アドレスレジスタの内容を、行アドレスを入力することなく前記入出力ピンに提供される外部アドレスにより変更又は更新し、
該変更又は更新前の入出力動作においてメインフィールドアレイに／から貯蔵され／読み出された正常なデータビットに関したスペアフィールドアレイに／から貯蔵され／読み出される付加データビットを、前記変更又は更新後入出力させ、
前記アドレスバッファ回路は前記アドレス入力制御信号に応じて、前記入出力ピンに印加される外部アドレスを貯蔵し、そして、列アドレスレジスタは前記アドレスラッチ制御信号に応じて、前記アドレスバッファ回路に貯蔵された外部アドレスを取り込むことを特徴とするフラッシュメモリ装置。 - 前記入出力ピンに印加された前記外部アドレスは前記スペアフィールドの列を指定するために使用されることを特徴とする請求項２４に記載のフラッシュメモリ装置。
- 前記各グループのラッチの数は、前記入出力ピンの数に対応することを特徴とする請求項２４に記載のフラッシュメモリ装置。
- ホストから提供されるノーマルデータを取り込み、そのノーマルデータに関した付加データを内部的に発生し、前記ノーマルデータ及び前記付加データを臨時に貯蔵するバッファメモリを備えるメモリ制御器と、
このメモリ制御器に連結され、前記ノーマルデータ及び前記付加データからなるデータ列を貯蔵するフラッシュメモリ装置とを備え、
前記フラッシュメモリ装置は、
行と列のマトリックス形態に配列された電気的に消去及びプログラム可能なメモリセルを有し、メインフィールドアレイとスペアフィールドアレイとに区分されるメモリセルアレイと、
複数のグループに区分され、前記アレイに／から貯蔵される／読み出されたデータ列を臨時に貯蔵する複数のラッチであって、前記メインフィールドアレイに貯蔵される前記ノーマルデータおよび前記スペアフィールドアレイに貯蔵される前記付加データを貯蔵するラッチと、
入出力ピンに提供される信号をアドレスとして貯蔵するアドレスバッファ回路と、
このアドレスバッファ回路に貯蔵された信号を列アドレスとして取り込み、入力された列アドレスを順次に増加させる列アドレスレジスタと、
この列アドレスレジスタから出力される列アドレスに応じて前記ラッチのグループを順次に選択する選択回路と、
前記入出力ピンを通じて順次に入力されるデータ列をデータ入力信号に同期して前記選択されたグループのラッチに伝達し、又は、前記選択されたグループのラッチに貯蔵されたデータ列をデータ出力信号に同期して前記入出力ピンに伝達するデータ入／出力回路と、
前記列アドレスレジスタを用いて列アドレスをインクリメントする連続入出力動作中に前記列アドレスレジスタの内容を、前記入出力ピンに提供される外部アドレスにより変更又は更新する制御手段とを含み、
データの入力及び出力時に列及び行アドレスが入力され、前記列アドレスレジスタを用いて列アドレスをインクリメントする連続入出力動作中に、前記列アドレスレジスタの内容を、行アドレスを入力することなく前記入出力ピンに提供される外部アドレスにより変更又は更新し、
該変更又は更新前の入出力動作においてメインフィールドアレイに／から貯蔵され／読み出されたノーマルデータに関したスペアフィールドアレイに／から貯蔵され／読み出される付加データを、前記変更又は更新後入出力させる
ことを特徴とするメモリ応用システム。 - 前記制御手段は、
前記入出力ピンを通じて入力されたコマンドに応じて、列アドレス変更を示すフラグ信号を発生するコマンドレジスタと、
前記フラグ信号に応じて、ショットパルス信号を発生するショットパルス発生回路と、
前記ショットパルス信号に応じて、所定のアドレス入力区間を示すアドレス入力区間信号を活性化するアドレス入力区間設定回路と、
前記アドレス入力区間信号の活性化に応じて、アドレス入力制御信号及びアドレスラッチ制御信号を発生する制御ロジックと、
前記メモリ制御器から提供される外部制御信号に応じて、前記アドレス入力区間が終了したか否かを検出し、その検出結果としてリセット信号を発生する検出回路とを含み、
前記アドレス入力区間信号は前記リセット信号によって非活性化され、前記アドレスバッファ回路は前記アドレス入力制御信号に応じて、前記入出力ピンに印加される外部アドレスを貯蔵し、そして、前記列アドレスレジスタは前記アドレスラッチ制御信号に応じて、前記アドレスバッファ回路に貯蔵された外部アドレスを取り込むことを特徴とする請求項２７に記載のメモリ応用システム。 - 前記コマンドレジスタは読み出し動作／連続的なデータ入力動作を示すコマンドに応じて、第２フラグ信号を発生し、前記検出回路は前記第２フラグ信号が活性化される時、前記外部制御信号に応じて、アドレス入力区間が開始されたか否かを検出し、その検出の結果としてセット信号を発生し、前記アドレス入力区間信号は前記セット信号によって活性化されることを特徴とする請求項２８に記載のメモリ応用システム。
- 前記制御手段は、
前記メモリ制御器から提供される外部制御信号の組合せが列アドレス変更を示すか否かを検出し、その検出結果として列アドレス変更を示すフラグ信号を発生する第１検出回路と、
前記フラグ信号に応じて、ショットパルス信号を発生するショットパルス発生回路と、
前記ショットパルス信号に応じて、所定のアドレス入力区間を示すアドレス入力区間信号を活性化するアドレス入力区間設定回路と、
前記アドレス入力区間信号の活性化に応じて、アドレス入力制御信号及びアドレスラッチ制御信号を発生する制御ロジックと、
前記外部制御信号を取り込み、前記アドレス入力区間が終了したか否かを検出し、その検出結果としてリセット信号を発生する第２検出回路とを含み、
前記アドレス入力区間信号は前記リセット信号によって非活性化され、前記アドレスバッファ回路は前記アドレス入力制御信号に応じて、前記入出力ピンに印加される外部アドレスを貯蔵し、そして、前記列アドレスレジスタは前記アドレスラッチ制御信号に応じて、前記アドレスバッファ回路に貯蔵された外部アドレスを取り込むことを特徴とする請求項２７に記載のメモリ応用システム。 - 前記制御手段は読み出し動作／連続的なデータ入力動作を示すコマンドに応じて、第２フラグ信号を発生するコマンドレジスタをさらに含み、前記第２検出回路は第２フラグ信号が活性化される時、前記外部制御信号に応じて、前記アドレス入力区間が開始されたか否かを検出し、その検出結果としてセット信号を発生し、前記アドレス入力区間信号は前記セット信号によって活性化されることを特徴とする請求項３０に記載のメモリ応用システム。
- 前記制御手段は、
セット信号及びリセット信号に応じて、アドレス入力区間を示すアドレス入力区間信号を発生するアドレス入力区間設定回路と、
前記アドレス入力区間信号の活性化に応じて、アドレス入力制御信号及びアドレスラッチ制御信号を発生する制御ロジックと、
前記メモリ制御器から提供される外部制御信号を取り込み、前記アドレス入力区間の開始時点を検出して前記アドレス入力区間信号を活性化するためのセット信号を出力し、前記アドレス入力区間の終了時点を検出して前記活性化されたアドレス入力区間信号を非活性化するためのリセット信号を出力する検出回路とを含み、
前記アドレスバッファ回路は前記アドレス入力制御信号に応じて、前記入出力ピンに印加される外部アドレスを貯蔵し、そして、前記列アドレスレジスタは前記アドレスラッチ制御信号に応じて、前記アドレスバッファ回路に貯蔵された外部アドレスを取り込むことを特徴とする請求項２７に記載のメモリ応用システム。 - 行と列のマトリックス形態に配列された電気的に消去及びプログラム可能なメモリセルを有し、メインフィールドアレイとスペアフィールドアレイとに区分されるメモリセルアレイと、複数のグループに区分され、前記アレイに／から貯蔵される／読み出されたデータ列を臨時に貯蔵する複数のラッチであって、前記データ列は前記メインフィールドアレイに貯蔵される正常なデータビットと前記スペアフィールドアレイに貯蔵される、前記正常なデータビットに関した、付加データビットからなるラッチと、入出力ピンに提供される信号をアドレスとして貯蔵するアドレスバッファ回路と、このアドレスバッファ回路に貯蔵された信号を列アドレスとして取り込み、入力された列アドレスを順次に増加させる列アドレスレジスタとを含む不揮発性半導体メモリ装置のデータ入／出力制御方法において、
（ａ）前記列アドレスレジスタから出力される列アドレスに応じて、前記ラッチを順次に選択する段階と、
（ｂ）前記データ列をデータ入力信号に同期して前記選択されたグループのラッチに伝達し、又は、前記選択されたグループのラッチに貯蔵されたデータ列をデータ出力信号に同期して前記入出力ピンに伝達する段階と、
（ｃ）前記列アドレスレジスタを用いて列アドレスをインクリメントする連続入出力動作中に前記列アドレスレジスタの内容を、前記入出力ピンに提供される外部アドレスにより変更又は更新する段階と
（ｄ）前記段階（ｃ）の後、残りのデータを選択されたラッチに伝達し、又は、選択されたラッチからデータを前記入出力ピンに伝達する段階とを含み、
データの入力及び出力時に列及び行アドレスが入力され、前記列アドレスレジスタを用いて列アドレスをインクリメントする連続入出力動作中に、前記列アドレスレジスタの内容を、行アドレスを入力することなく前記入出力ピンに提供される外部アドレスにより変更又は更新し、
該変更又は更新前の入出力動作においてメインフィールドアレイに／から貯蔵され／読み出された正常なデータビットに関したスペアフィールドアレイに／から貯蔵され／読み出される付加データビットを、前記変更又は更新後入出力させる
ことを特徴とするデータ入／出力制御方法。 - 前記段階（ｃ）は、（ｅ）列アドレスの変更を示すコマンドに応じて、列アドレス変更を示すフラグ信号を発生する段階と、（ｆ）前記フラグ信号に応じて、ショットパルス信号を発生する段階と、（ｇ）前記ショットパルス信号に応じて、所定のアドレス入力区間を示すアドレス入力区間信号を活性化する段階と、（ｈ）前記アドレス入力区間信号の活性化に応じて、アドレス入力制御信号及びアドレスラッチ制御信号を発生する段階と、（ｉ）外部制御信号に応じて、前記アドレス入力区間の終了を示すリセット信号を発生する段階とを含み、
前記アドレス入力区間信号は前記リセット信号によって非活性化され、前記アドレスバッファ回路は前記アドレス入力制御信号に応じて、前記入出力ピンに印加される外部アドレスを貯蔵し、そして、前記列アドレスレジスタは前記アドレスラッチ制御信号に応じて、前記アドレスバッファ回路に貯蔵された外部アドレスを取り込むことを特徴とする請求項３３に記載のデータ入／出力制御方法。 - 前記段階（ｃ）は、（ｅ）外部制御信号の組合せが列アドレスの変更を示すか否かを検出して、列アドレス変更を示すフラグ信号を発生する段階と、（ｆ）前記フラグ信号に応じて、ショットパルス信号を発生する段階と、（ｇ）前記ショットパルス信号に応じて、所定のアドレス入力区間を示すアドレス入力区間信号を活性化する段階と、（ｈ）前記アドレス入力区間信号の活性化に応じて、アドレス入力制御信号及びアドレスラッチ制御信号を発生する段階と、（ｉ）外部制御信号に応じて、前記アドレス入力区間の終了を示すリセット信号を発生する段階とを含み、
前記アドレス入力区間信号は前記リセット信号によって非活性化され、前記アドレスバッファ回路は前記アドレス入力制御信号に応じて、前記入出力ピンに印加される外部アドレスを貯蔵し、そして、前記列アドレスレジスタは前記アドレスラッチ制御信号に応じて、前記アドレスバッファ回路に貯蔵された外部アドレスを取り込むことを特徴とする請求項３３に記載のデータ入／出力制御方法。 - 前記段階（ｃ）は、（ｅ）外部制御信号を取り込み、アドレス入力開始時点を検出して、アドレス入力区間信号を活性化する段階と、（ｆ）前記アドレス入力区間信号の活性化に応じて、アドレス入力制御信号及びアドレスラッチ制御信号を発生する段階と、（ｇ）前記外部制御信号を取り込み、前記アドレス入力区間の終了時点を検出して、前記活性化されたアドレス入力区間信号を非活性化する段階とを含み、
前記アドレスバッファ回路は前記アドレス入力制御信号に応じて、前記入出力ピンに付加される外部アドレスを貯蔵し、そして、前記列アドレスレジスタは前記アドレスラッチ制御信号に応じて、前記アドレスバッファ回路に貯蔵された外部アドレスを取り込むことを特徴とする請求項３３に記載のデータ入／出力制御方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-000346 | 2001-01-04 | ||
| KR10-2001-0000346A KR100381957B1 (ko) | 2001-01-04 | 2001-01-04 | 비휘발성 반도체 메모리 장치 및 그것의 데이터 입/출력제어 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002208288A JP2002208288A (ja) | 2002-07-26 |
| JP4166979B2 true JP4166979B2 (ja) | 2008-10-15 |
Family
ID=19704256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001395334A Expired - Fee Related JP4166979B2 (ja) | 2001-01-04 | 2001-12-26 | 不揮発性半導体メモリ装置、それのデータ入／出力制御方法及びメモリ応用システム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6556504B2 (ja) |
| JP (1) | JP4166979B2 (ja) |
| KR (1) | KR100381957B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220148629A1 (en) * | 2020-11-10 | 2022-05-12 | SK Hynix Inc. | Memory device, storage device, and method of operating memory controller |
Families Citing this family (101)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100527529B1 (ko) * | 2002-12-13 | 2005-11-09 | 주식회사 하이닉스반도체 | 입출력 대역폭을 조절할 수 있는 메모리 장치 |
| KR100487195B1 (ko) * | 2003-02-17 | 2005-05-04 | 삼성전자주식회사 | 프로세서의 누설 전류 감소 회로 |
| JP4201629B2 (ja) * | 2003-03-26 | 2008-12-24 | 三洋電機株式会社 | 誤書込み防止回路および該誤書込み防止回路を含む半導体装置 |
| WO2005004164A1 (ja) * | 2003-06-30 | 2005-01-13 | Fujitsu Limited | 半導体記憶装置 |
| US20050132128A1 (en) * | 2003-12-15 | 2005-06-16 | Jin-Yub Lee | Flash memory device and flash memory system including buffer memory |
| KR100632946B1 (ko) * | 2004-07-13 | 2006-10-12 | 삼성전자주식회사 | 불 휘발성 메모리 장치 및 그것의 프로그램 방법 |
| KR100685532B1 (ko) * | 2005-03-15 | 2007-02-22 | 주식회사 하이닉스반도체 | 독출속도를 향상시키기 위한 버퍼 메모리를 갖는 불휘발성메모리 장치 |
| KR100680478B1 (ko) * | 2005-03-22 | 2007-02-08 | 주식회사 하이닉스반도체 | 면적이 감소된 플래시 메모리 장치와 그 액세스 제어 방법 |
| DE602005019069D1 (de) * | 2005-11-18 | 2010-03-11 | St Microelectronics Srl | Zugriffsverfahren beim Lesen, Schreiben und Löschen eines nicht flüchtigen NAND Speichers |
| KR100684909B1 (ko) * | 2006-01-24 | 2007-02-22 | 삼성전자주식회사 | 읽기 에러를 방지할 수 있는 플래시 메모리 장치 |
| JP2008047244A (ja) * | 2006-08-18 | 2008-02-28 | Toshiba Corp | 半導体記憶装置、半導体装置、及びデータ書き込み方法 |
| US7577059B2 (en) * | 2007-02-27 | 2009-08-18 | Mosaid Technologies Incorporated | Decoding control with address transition detection in page erase function |
| US7804718B2 (en) * | 2007-03-07 | 2010-09-28 | Mosaid Technologies Incorporated | Partial block erase architecture for flash memory |
| US8365040B2 (en) * | 2007-09-20 | 2013-01-29 | Densbits Technologies Ltd. | Systems and methods for handling immediate data errors in flash memory |
| WO2009037697A2 (en) | 2007-09-20 | 2009-03-26 | Densbits Technologies Ltd. | Improved systems and methods for determining logical values of coupled flash memory cells |
| US8694715B2 (en) | 2007-10-22 | 2014-04-08 | Densbits Technologies Ltd. | Methods for adaptively programming flash memory devices and flash memory systems incorporating same |
| US8443242B2 (en) | 2007-10-25 | 2013-05-14 | Densbits Technologies Ltd. | Systems and methods for multiple coding rates in flash devices |
| WO2009072105A2 (en) | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | A low power chien-search based bch/rs decoding system for flash memory, mobile communications devices and other applications |
| WO2009072103A2 (en) | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | Flash memory apparatus and methods using a plurality of decoding stages including optional use of concatenated bch codes and/or designation of 'first below' cells |
| WO2009072104A2 (en) | 2007-12-05 | 2009-06-11 | Densbits Technologies Ltd. | Flash memory device with physical cell value deterioration accommodation and methods useful in conjunction therewith |
| US8359516B2 (en) | 2007-12-12 | 2013-01-22 | Densbits Technologies Ltd. | Systems and methods for error correction and decoding on multi-level physical media |
| WO2009074979A2 (en) * | 2007-12-12 | 2009-06-18 | Densbits Technologies Ltd. | Chien-search system employing a clock-gating scheme to save power for error correction decoder and other applications |
| US8327246B2 (en) | 2007-12-18 | 2012-12-04 | Densbits Technologies Ltd. | Apparatus for coding at a plurality of rates in multi-level flash memory systems, and methods useful in conjunction therewith |
| WO2009118720A2 (en) | 2008-03-25 | 2009-10-01 | Densbits Technologies Ltd. | Apparatus and methods for hardware-efficient unbiased rounding |
| JP2009266258A (ja) * | 2008-04-22 | 2009-11-12 | Hitachi Ltd | 半導体装置 |
| TWI473117B (zh) * | 2008-06-04 | 2015-02-11 | A Data Technology Co Ltd | 具資料修正功能之快閃記憶體儲存裝置 |
| US8332725B2 (en) | 2008-08-20 | 2012-12-11 | Densbits Technologies Ltd. | Reprogramming non volatile memory portions |
| US8458574B2 (en) | 2009-04-06 | 2013-06-04 | Densbits Technologies Ltd. | Compact chien-search based decoding apparatus and method |
| US8819385B2 (en) | 2009-04-06 | 2014-08-26 | Densbits Technologies Ltd. | Device and method for managing a flash memory |
| US8566510B2 (en) | 2009-05-12 | 2013-10-22 | Densbits Technologies Ltd. | Systems and method for flash memory management |
| US8755229B1 (en) | 2009-06-23 | 2014-06-17 | Micron Technology, Inc. | Limiting flash memory over programming |
| US9330767B1 (en) | 2009-08-26 | 2016-05-03 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory module and method for programming a page of flash memory cells |
| US8868821B2 (en) | 2009-08-26 | 2014-10-21 | Densbits Technologies Ltd. | Systems and methods for pre-equalization and code design for a flash memory |
| US8305812B2 (en) | 2009-08-26 | 2012-11-06 | Densbits Technologies Ltd. | Flash memory module and method for programming a page of flash memory cells |
| US8995197B1 (en) | 2009-08-26 | 2015-03-31 | Densbits Technologies Ltd. | System and methods for dynamic erase and program control for flash memory device memories |
| US8730729B2 (en) | 2009-10-15 | 2014-05-20 | Densbits Technologies Ltd. | Systems and methods for averaging error rates in non-volatile devices and storage systems |
| US8724387B2 (en) | 2009-10-22 | 2014-05-13 | Densbits Technologies Ltd. | Method, system, and computer readable medium for reading and programming flash memory cells using multiple bias voltages |
| US8626988B2 (en) | 2009-11-19 | 2014-01-07 | Densbits Technologies Ltd. | System and method for uncoded bit error rate equalization via interleaving |
| US9037777B2 (en) | 2009-12-22 | 2015-05-19 | Densbits Technologies Ltd. | Device, system, and method for reducing program/read disturb in flash arrays |
| US8607124B2 (en) | 2009-12-24 | 2013-12-10 | Densbits Technologies Ltd. | System and method for setting a flash memory cell read threshold |
| US8700970B2 (en) | 2010-02-28 | 2014-04-15 | Densbits Technologies Ltd. | System and method for multi-dimensional decoding |
| US8527840B2 (en) | 2010-04-06 | 2013-09-03 | Densbits Technologies Ltd. | System and method for restoring damaged data programmed on a flash device |
| US9104610B2 (en) | 2010-04-06 | 2015-08-11 | Densbits Technologies Ltd. | Method, system and medium for analog encryption in a flash memory |
| US8745317B2 (en) | 2010-04-07 | 2014-06-03 | Densbits Technologies Ltd. | System and method for storing information in a multi-level cell memory |
| US9021177B2 (en) | 2010-04-29 | 2015-04-28 | Densbits Technologies Ltd. | System and method for allocating and using spare blocks in a flash memory |
| TWI467592B (zh) * | 2010-05-28 | 2015-01-01 | Mstar Semiconductor Inc | 記憶裝置與相關方法 |
| US8621321B2 (en) | 2010-07-01 | 2013-12-31 | Densbits Technologies Ltd. | System and method for multi-dimensional encoding and decoding |
| US8539311B2 (en) | 2010-07-01 | 2013-09-17 | Densbits Technologies Ltd. | System and method for data recovery in multi-level cell memories |
| US8467249B2 (en) | 2010-07-06 | 2013-06-18 | Densbits Technologies Ltd. | Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system |
| US8964464B2 (en) | 2010-08-24 | 2015-02-24 | Densbits Technologies Ltd. | System and method for accelerated sampling |
| US8508995B2 (en) | 2010-09-15 | 2013-08-13 | Densbits Technologies Ltd. | System and method for adjusting read voltage thresholds in memories |
| US9063878B2 (en) | 2010-11-03 | 2015-06-23 | Densbits Technologies Ltd. | Method, system and computer readable medium for copy back |
| US8850100B2 (en) | 2010-12-07 | 2014-09-30 | Densbits Technologies Ltd. | Interleaving codeword portions between multiple planes and/or dies of a flash memory device |
| US10079068B2 (en) | 2011-02-23 | 2018-09-18 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Devices and method for wear estimation based memory management |
| KR101190694B1 (ko) | 2011-03-04 | 2012-10-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
| US8693258B2 (en) | 2011-03-17 | 2014-04-08 | Densbits Technologies Ltd. | Obtaining soft information using a hard interface |
| US8990665B1 (en) | 2011-04-06 | 2015-03-24 | Densbits Technologies Ltd. | System, method and computer program product for joint search of a read threshold and soft decoding |
| US9195592B1 (en) | 2011-05-12 | 2015-11-24 | Densbits Technologies Ltd. | Advanced management of a non-volatile memory |
| US8996790B1 (en) | 2011-05-12 | 2015-03-31 | Densbits Technologies Ltd. | System and method for flash memory management |
| US9501392B1 (en) | 2011-05-12 | 2016-11-22 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of a non-volatile memory module |
| US9396106B2 (en) | 2011-05-12 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
| US9110785B1 (en) | 2011-05-12 | 2015-08-18 | Densbits Technologies Ltd. | Ordered merge of data sectors that belong to memory space portions |
| US9372792B1 (en) | 2011-05-12 | 2016-06-21 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Advanced management of a non-volatile memory |
| US8667211B2 (en) | 2011-06-01 | 2014-03-04 | Densbits Technologies Ltd. | System and method for managing a non-volatile memory |
| US8588003B1 (en) | 2011-08-01 | 2013-11-19 | Densbits Technologies Ltd. | System, method and computer program product for programming and for recovering from a power failure |
| US8553468B2 (en) | 2011-09-21 | 2013-10-08 | Densbits Technologies Ltd. | System and method for managing erase operations in a non-volatile memory |
| US8947941B2 (en) | 2012-02-09 | 2015-02-03 | Densbits Technologies Ltd. | State responsive operations relating to flash memory cells |
| US8996788B2 (en) | 2012-02-09 | 2015-03-31 | Densbits Technologies Ltd. | Configurable flash interface |
| US8996793B1 (en) | 2012-04-24 | 2015-03-31 | Densbits Technologies Ltd. | System, method and computer readable medium for generating soft information |
| US8838937B1 (en) | 2012-05-23 | 2014-09-16 | Densbits Technologies Ltd. | Methods, systems and computer readable medium for writing and reading data |
| US8879325B1 (en) | 2012-05-30 | 2014-11-04 | Densbits Technologies Ltd. | System, method and computer program product for processing read threshold information and for reading a flash memory module |
| US9921954B1 (en) | 2012-08-27 | 2018-03-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method and system for split flash memory management between host and storage controller |
| US9368225B1 (en) | 2012-11-21 | 2016-06-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Determining read thresholds based upon read error direction statistics |
| US9069659B1 (en) | 2013-01-03 | 2015-06-30 | Densbits Technologies Ltd. | Read threshold determination using reference read threshold |
| US9136876B1 (en) | 2013-06-13 | 2015-09-15 | Densbits Technologies Ltd. | Size limited multi-dimensional decoding |
| US9413491B1 (en) | 2013-10-08 | 2016-08-09 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for multiple dimension decoding and encoding a message |
| US9348694B1 (en) | 2013-10-09 | 2016-05-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
| US9786388B1 (en) | 2013-10-09 | 2017-10-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Detecting and managing bad columns |
| US9397706B1 (en) | 2013-10-09 | 2016-07-19 | Avago Technologies General Ip (Singapore) Pte. Ltd. | System and method for irregular multiple dimension decoding and encoding |
| US9536612B1 (en) | 2014-01-23 | 2017-01-03 | Avago Technologies General Ip (Singapore) Pte. Ltd | Digital signaling processing for three dimensional flash memory arrays |
| US10120792B1 (en) | 2014-01-29 | 2018-11-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Programming an embedded flash storage device |
| US9263134B2 (en) * | 2014-03-17 | 2016-02-16 | United Microelectronics Corp. | Non-volatile memory which can increase the operation window |
| US9542262B1 (en) | 2014-05-29 | 2017-01-10 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Error correction |
| US9892033B1 (en) | 2014-06-24 | 2018-02-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Management of memory units |
| KR20160004091A (ko) | 2014-07-02 | 2016-01-12 | 에스케이하이닉스 주식회사 | 반도체 메모리 및 그의 테스트 방법 |
| US9584159B1 (en) | 2014-07-03 | 2017-02-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Interleaved encoding |
| US9972393B1 (en) | 2014-07-03 | 2018-05-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accelerating programming of a flash memory module |
| US9449702B1 (en) | 2014-07-08 | 2016-09-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Power management |
| US9524211B1 (en) | 2014-11-18 | 2016-12-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Codeword management |
| US10305515B1 (en) | 2015-02-02 | 2019-05-28 | Avago Technologies International Sales Pte. Limited | System and method for encoding using multiple linear feedback shift registers |
| US10289480B2 (en) * | 2015-03-12 | 2019-05-14 | Toshiba Memory Corporation | Memory system |
| US10628255B1 (en) | 2015-06-11 | 2020-04-21 | Avago Technologies International Sales Pte. Limited | Multi-dimensional decoding |
| US9921909B2 (en) | 2015-07-03 | 2018-03-20 | Qualcomm Incorporated | Systems and methods for providing error code detection using non-power-of-two flash cell mapping |
| US9851921B1 (en) | 2015-07-05 | 2017-12-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Flash memory chip processing |
| US9954558B1 (en) | 2016-03-03 | 2018-04-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Fast decoding of data stored in a flash memory |
| KR102592359B1 (ko) | 2016-06-27 | 2023-10-20 | 에스케이하이닉스 주식회사 | 반도체장치 |
| US11217286B2 (en) | 2016-06-27 | 2022-01-04 | SK Hynix Inc. | Semiconductor memory device with power down operation |
| US10181346B2 (en) | 2016-08-02 | 2019-01-15 | SK Hynix Inc. | Semiconductor devices and operations thereof |
| US11133042B2 (en) | 2016-06-27 | 2021-09-28 | SK Hynix Inc. | Semiconductor memory system and semiconductor memory device, which can be remotely initialized |
| US10147471B2 (en) * | 2016-08-02 | 2018-12-04 | SK Hynix Inc. | Semiconductor devices and semiconductor systems |
| KR102647419B1 (ko) * | 2016-09-28 | 2024-03-14 | 에스케이하이닉스 주식회사 | 반도체장치 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3778579B2 (ja) * | 1993-11-16 | 2006-05-24 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
| JPH11224492A (ja) * | 1997-11-06 | 1999-08-17 | Toshiba Corp | 半導体記憶装置、不揮発性半導体記憶装置及びフラッシュメモリ |
| JP3893005B2 (ja) * | 2000-01-06 | 2007-03-14 | 富士通株式会社 | 不揮発性半導体記憶装置 |
-
2001
- 2001-01-04 KR KR10-2001-0000346A patent/KR100381957B1/ko not_active IP Right Cessation
- 2001-11-14 US US09/993,005 patent/US6556504B2/en not_active Expired - Fee Related
- 2001-12-26 JP JP2001395334A patent/JP4166979B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220148629A1 (en) * | 2020-11-10 | 2022-05-12 | SK Hynix Inc. | Memory device, storage device, and method of operating memory controller |
| US11676643B2 (en) * | 2020-11-10 | 2023-06-13 | SK Hynix Inc. | Memory device, storage device, and method of operating memory controller to output read data in response to read enable signal |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020057355A (ko) | 2002-07-11 |
| US6556504B2 (en) | 2003-04-29 |
| US20020085419A1 (en) | 2002-07-04 |
| KR100381957B1 (ko) | 2003-04-26 |
| JP2002208288A (ja) | 2002-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4166979B2 (ja) | 不揮発性半導体メモリ装置、それのデータ入／出力制御方法及びメモリ応用システム | |
| JP4744867B2 (ja) | データをセクタ単位にランダムに入出力することができるフラッシュメモリシステム | |
| KR100348774B1 (ko) | 플래시형코어를갖는소거/기록가능롬어레이 | |
| US8880780B2 (en) | Apparatus and method for using a page buffer of a memory device as a temporary cache | |
| JP4287158B2 (ja) | Ｎａｎｄフラッシュメモリ装置 | |
| US20080098164A1 (en) | SRAM Cache & Flash Micro-Controller with Differential Packet Interface | |
| WO2003085676A1 (fr) | Dispositif de stockage non volatil | |
| JP2015156227A (ja) | オンチップのｎａｎｄ型フラッシュメモリおよびその不良ブロック管理方法 | |
| JP2013235642A (ja) | Ｎａｎｄ型フラッシュメモリの読み込み方法及び装置 | |
| JP6744950B1 (ja) | 半導体装置および連続読出し方法 | |
| US7660177B2 (en) | Non-volatile memory device having high speed serial interface | |
| JP2019121370A (ja) | メモリ装置 | |
| JP3577119B2 (ja) | 半導体記憶装置 | |
| TWI727810B (zh) | 半導體裝置及連續讀出方法 | |
| JP4254932B2 (ja) | メモリコントローラ及びフラッシュメモリシステム | |
| TW200302966A (en) | Memory device, data processing method and data processing program | |
| JP2007034581A (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP4641338B2 (ja) | 不揮発性半導体記憶装置及びシステム | |
| JP4273106B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP4661748B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
| JP2005292925A (ja) | メモリコントローラ、フラッシュメモリシステム、並びに、フラッシュメモリの制御方法 | |
| JP2004039055A (ja) | 不揮発性半導体記憶装置 | |
| JP4304167B2 (ja) | メモリコントローラ、フラッシュメモリシステム及びフラッシュメモリの制御方法 | |
| JP2003296199A (ja) | 記憶装置、データ処理方法及びデータ処理プログラム | |
| TW202143240A (zh) | 半導體儲存裝置以及錯誤檢測糾正相關資訊的讀出方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041005 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080708 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080731 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130808 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |