JP4166841B2 - 位相比較を行う方法及び位相比較器 - Google Patents
位相比較を行う方法及び位相比較器 Download PDFInfo
- Publication number
- JP4166841B2 JP4166841B2 JP51285299A JP51285299A JP4166841B2 JP 4166841 B2 JP4166841 B2 JP 4166841B2 JP 51285299 A JP51285299 A JP 51285299A JP 51285299 A JP51285299 A JP 51285299A JP 4166841 B2 JP4166841 B2 JP 4166841B2
- Authority
- JP
- Japan
- Prior art keywords
- state machine
- signal
- state
- handshake
- active
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000004913 activation Effects 0.000 abstract description 3
- 230000008569 process Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 230000007704 transition Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 2
- 230000009849 deactivation Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
- H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
- H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Manipulation Of Pulses (AREA)
- Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
- Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
- Pyrane Compounds (AREA)
- Measuring Phase Differences (AREA)
- Information Transfer Systems (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Control Of Electric Motors In General (AREA)
- Measurement Of Current Or Voltage (AREA)
Description
発明の分野
本発明は、位相比較を行う方法であって、２つの非同期の状態マシンによって２つの２進信号を比較し、これら状態マシンにより２つの出力信号を発生して、位相を制御するような方法に係る。
又、本発明は、位相を制御するために２つの出力信号を発生するように構成された２つの非同期の状態マシンを備えた位相比較器にも係る。
先行技術の説明
例えば、位相固定ループの動作においてデジタル位相比較器が必要とされる。位相固定ループは、クロック信号が外部信号と同期される用途において使用される。典型的な用途は、受信信号を検出するために受信器が受信信号と同期されるデジタル無線システムの受信器である。
位相比較器については種々の公知解決策がある。最も一般的な解決策は、同期状態又は非同期状態で機能する論理回路及びフィードバックより成る。参考としてここに取り上げる特許ＥＰ５２０５５８号は、論理ゲートを含む位相比較回路解決策を開示している。過渡状態を回避するために、位相比較器の論理回路の動作は、これも又論理ゲートを含む遅延手段を使用することによって確保される。両入力信号が同時に変化するときに生じる過渡状態は、非同期回路の信頼性ある動作にとって最も有害である。しかしながら、過渡状態を回避すべきときには、遅延手段を使用することが望ましくない。というのは、遅延手段を使用すると、例えば、回路レイアウトを特に入念に設計しなければならないからである。
発明の要旨
従って、本発明の目的は、上記問題を解消できると共に遅延手段の使用を回避できるようにする方法、及びこの方法を実施する装置を提供することである。
これは、冒頭で述べた方法において、２つの非同期の機能的に同様の状態マシンを使用し、第１状態マシンには、比較されるべき第１信号、第２状態マシンの出力信号及び第２状態マシンのハンドシェイク信号が供給され、そして第２状態マシンには、比較されるべき第２信号、第１状態マシンの出力信号及び第１状態マシンのハンドシェイク信号が供給され、第１状態マシンは、比較されるべき第１信号がアクチベートされたことを検出した後にそのハンドシェイク信号をアクチベートし、第２状態マシンは、比較されるべき第２信号がアクチベートされたことを検出した後にそのハンドシェイク信号をアクチベートし、ハンドシェイク信号は、この方法の論理動作を確保するものであり、更に、出力信号をアクチベートして第１状態マシンにおける位相差を検出しそして第１状態マシンの位相を制御するために、次の段階を実行し、即ち比較されるべき第１信号の状態、第２状態マシンの出力信号の状態、及び第２状態マシンのハンドシェイク信号の状態をチェックし、そして出力信号をアクチベートして第２状態マシンにおける位相差を検出しそして第２状態マシンの位相を制御するために、次の段階を実行し、即ち比較されるべき第２信号の状態、第１状態マシンの出力信号の状態、及び第１状態マシンのハンドシェイク信号の状態をチェックすることを特徴とする方法により達成される。
又、本発明の位相比較器は、状態マシンが機能的に同様であり、第１状態マシンは、比較されるべき第１信号、第２状態マシンの出力信号及び第２状態マシンのハンドシェイク信号を入力信号として有し、第２状態マシンは、比較されるべき第２信号、第１状態マシンの出力信号及び第１状態マシンのハンドシェイク信号を入力信号として有し、第１状態マシンは、比較されるべき第１信号のアクティブなエッジからそのハンドシェイク信号を発生するように構成され、そして第２状態マシンは、比較されるべき第２信号のアクティブなエッジからそのハンドシェイク信号を発生するように構成され、ハンドシェイク信号は、比較されるべき各信号のアクティブなエッジを検出することにより位相比較器の論理動作を確保し、更に、出力信号をアクチベートして第１状態マシンにおける位相差を検出するために、第１状態マシンは、比較されるべき第１信号の状態、第２状態マシンの出力信号の状態、及び第２状態マシンのハンドシェイク信号の状態をチェックするよう構成され、そして出力信号をアクチベートして第２状態マシンにおける位相差を検出するために、第２状態マシンは、比較されるべき第２信号の状態、第１状態マシンの出力信号の状態、及び第１状態マシンのハンドシェイク信号の状態をチェックするよう構成されたことを特徴とする。
本発明の方法及び位相比較器は、種々の効果を与える。本発明の解決策は、別々の遅延手段を配置できるようにし、そしてこの解決策は、デジタルアシク（asic）回路に良く適している。動作は、ハンドシェイク機構によって確保される。更に、その構造は、対称的であり、従って、各入力信号及び各出力信号に対して同様のタイミングを与える。
【図面の簡単な説明】
以下、添付図面を参照して本発明の好ましい実施形態を詳細に説明する。
図１は、位相固定ループを示すブロック図である。
図２は、位相比較器を示すブロック図である。
図３は、第１状態マシンを示すフローチャートである。
図４は、第２状態マシンを示すフローチャートである。
図５は、第１状態マシンを示す状態図である。
図６は、第２状態マシンを示す状態図である。
図７は、状態マシンの実施形態を示す図である。
好ましい実施形態の詳細な説明
本発明の解決策は、特に位相固定ループ（ＰＬＬ）に使用するのに適しているが、これに限定されるものではない。より一般的には、本発明の解決策は、デジタル無線システムのＰＬＬ受信器に適用できる。
図１は、基準周波数ソース１００、第１除算器１０２、位相比較器１０４、電荷ポンプ１０６、ループフィルタ１０８、バッファ段１１０、電圧制御発振器１１２、及び第２除算器１１４を備えた位相固定ループを示している。第１除算器１０２、位相比較器１０４、電荷ポンプ１０６及び第２除算器１１４が同期回路１１６を形成する。第２除算器１１４は、電圧制御発振器１１２から位相比較器１０４へのフィードバック路にある。例えば、受信器により受信される信号の周波数に対応する信号である基準信号のソース１００から、除算器１０２へ信号が送られ、そこで、適当な係数Ｍを除算することにより信号周波数が減少される。比較されるべき第１信号、即ち基準信号Ａに加えて、比較されるべき第２信号Ｂ、即ち出力信号の周波数に対応する周波数をもつ信号Ｂも、位相比較器に供給され、そして周波数位相が互いに比較される。比較されるべき第１信号Ａ及び比較されるべき第２信号Ｂは、両方とも、２進信号である。比較によって２つの信号ＰＡ及びＰＢが形成され、ＰＡは、電荷ポンプ１０６により与えられる電圧を増加し、そしてＰＢは、電荷ポンプ１０６により与えられる電圧を減少する。電荷ポンプ１０６から送られる電圧信号は、信号から擾乱を除去するループフィルタ１０８でフィルタされる。フィルタの後に、信号はバッファグレード１１０に送られ、これは、発振器１１２ｂに適するように信号を増幅する。発振器１１０を制御するのに使用する電圧信号が大きいほど、発振器１１０の周波数が高くなる。バッファ１１０が電圧制御発振器１１２に供給する電圧は、電荷ポンプ１１０の電圧レベルに基づき、この電圧レベルは、次いで、位相比較器１０４の信号位相に基づく。従って、電圧制御発振器１１２により与えられる周波数は、基準周波数の関数となる。
図２を参照して、本発明の位相比較器１０４を詳細に説明する。位相比較器１０４は、２つの基本的に同様の非同期の状態マシン（ＡＳＭ）２００及び２０２を備えている。これら状態マシン２００及び２０２は、電荷ポンプ１０６の制御信号ＰＡ及びＰＢを出力信号として有する。状態マシン２００は、基準信号Ａ、状態マシン２０２の出力信号ＰＢ、及び状態マシン２０２のハンドシェイク信号ＲＢを受け取る。次いで、状態マシン２０２は、フィードバック信号Ｂ、状態マシン２００の出力信号、及び状態マシン２００のハンドシェイク信号ＲＡを受け取る。ハンドシェイク信号ＲＡは、状態マシン２００が基準信号Ａにアクティブな縁を検出したときにアクティブとなる。同様に、ハンドシェイク信号ＲＢは、フィードバック信号Ｂにアクティブな縁が検出されたときにアクティブとなる。例えば、立上り縁は、アクティブな縁として機能し得る。従って、本発明の解決策は、図２に示すように互いに対称的に接続された２つの対称的な非同期の状態マシン２００及び２０２を備えている。ハンドシェイク機構（信号ＲＡ及びＲＢ）は、信号を遅延することなく、隣接状態マシンの動作を確保できるようにする。
図３及び４を参照して位相比較器の動作を詳細に説明する。先ず、第１状態マシン２００の動作を説明する。この状態マシンは、ブロック３００及び３０２において基準信号Ａのアクチベーションを制御する。ブロック３０２において基準信号がアクチベートされると、プロセスは、ブロック３０４において、第２状態マシン２０２のハンドシェイク信号ＲＢがアクチベートされたかどうかチェックする。ハンドシェイク信号ＲＢがアクチベートされない場合には、プロセスはブロック３０６へと続き、信号ＰＡ及びＲＡがアクチベートされる。信号ＰＡは、信号の出力電圧を増加するように電荷ポンプ１０６に指令し、そしてハンドシェイク信号ＲＡは、信号Ａのアクティブな縁が検出されたことを第２状態マシン２０２に通知する。
一方、ハンドシェイク信号ＲＢがアクティブである場合には、プロセスはブロック３１６へと続き、そこで、ハンドシェイク信号ＲＡのみがアクチベートされ、アクティブな縁が検出されたことを指示する。従って、両出力信号ＰＡ及びＰＢが同時にアクチベートされることはない。ハンドシェイク信号ＲＡは、ブロック３１８において第２状態マシン２０２の出力信号ＰＢがアクチベートされたことが検出されるまでアクティブなままであり、そこからプロセスは信号Ａの状態が変化するのを待機する。
ブロック３０６から、プロセスはブロック３０８へと進み、第２状態マシン２０２のハンドシェイク信号ＲＢがテストされる。ハンドシェイク信号ＲＢが非アクティブである限り、第１状態マシンの出力信号ＰＡ及びハンドシェイク信号ＲＡはアクティブである。位相比較器１０４の位相差として示す信号ＡとＢとの間の周波数差が大きいほど、第１状態マシン２００がブロック３０６及び３０８に長く留まり、そして発振器１１２の電圧及び周波数を基準周波数に対応する周波数に向かって増加するように出力信号ＰＡが電荷ポンプ１０６に長く指令できる。状態マシン２００が、ブロック３０８において、第２状態マシン２０２のハンドシェイク信号ＲＢがアクチベートされたことを検出すると、状態マシン２００は、ブロック３１０へ進み、そこで、第２状態マシン２０２の出力信号がブロック３１２においてアクティブである限りハンドシェイク信号ＲＡがアクティブに保持される。しかしながら、出力信号ＰＡは、プロセスがブロック３１０へ続くときに非アクティブにセットされる。第２状態マシン２０２の出力信号ＰＢがデアクチベートされたときには、プロセスがブロック３１４に留まり、基準信号Ａの状態も変化するのを待機する。図４は、第１状態マシン２００のブロック３００ないし３１４に対応するブロック４００ないし４１４において第２状態マシン２０２の動作を示すフローチャートである。第２状態マシン２０２の動作は第１状態マシン２００の動作と同様であり、従って、詳細には説明しない。状態マシン２００は、状態マシン２０２に代わって動作することができ、その逆も又可能である。
図５は、状態マシン２００の動作を若干詳細に示す状態図である。信号記号の横の上を指す矢印は、信号のアクチベーションを示し、そして下を指す矢印は、デアクチベーションを示す。第１状態マシン２００の各アクティブな信号は、当該信号が状態遷移に続く状態においてデアクチベートされるまで、状態遷移においてデアクチベートされる。状態図における各状態は、３つのビットで表わすことができ、そしてこれらの状態は、互いに１ビットだけ異なるように効果的にコード化される。状態マシン２００は、基準信号Ａがアクチベートされるまでその初期状態０００を保持する。基準信号がアクチベートされるときには、状態マシン２００は状態００１へ移行し、そこから第２状態マシン２０２のハンドシェイク信号ＲＢがアクティブであるかどうかに基づいて、状態０１１又は１０１への移行が生じる。ハンドシェイク信号ＲＢが非アクティブである場合には、プロセスは状態１１０へ移行し、ＲＢが非アクティブである限りそこに留まる。同時に、状態マシン２００のハンドシェイク信号ＲＡ及び出力信号ＰＡは、プロセスが状態０１１に留まる限りアクティブに保持される。第２状態マシン２０２のハンドシェイク信号がアクティブであるときには、プロセスは状態１１１へ続き、そして第１状態マシンの出力信号ＰＡがデアクチベートされる。しかしながら、ハンドシェイク信号ＲＡは、依然、アクティブに保たれる。第２状態マシン２０２のハンドシェイク信号ＰＢがデアクティベートされたときには、プロセスが状態１１１から状態１１０へ移行する。又、状態１１０には、状態１０１からも入り、これには、第２状態マシン２０２のハンドシェイク信号ＲＢがアクティブである場合に状態００１からプロセスが移行する。状態１０１は、第２状態マシン２０２の出力信号がデアクチベートされるまで維持され、その後に、プロセスは状態１１０へ移行する。状態１１０から、プロセスは、状態１００へ直接移行し、もし必要であれば、第１状態マシン２００の基準信号がデアクチベートされるのを待機する。図６は、第２状態マシン２０２の同様の状態図であり、従って、ここでは詳細に説明しない。第２状態マシン２０２の状態６００ないし６１２は、第１状態マシン２００の状態５００ないし５１２に対応する。
図７は、状態マシン２００及び２０２の実施方法を例示する図である。図５及び６に示された状態図に基づき、当業者であれば、状態マシン２００及び２０２を種々の異なるやり方で実施することができよう。図７は、インバータ７００ないし７０４、アンドゲート７０６ないし７２２、７３６及び７３８、及びオアゲート７２４ないし７２８及び７４０を用いた例を示している。状態マシンの入力は、状態マシンをゼロにリセットするのに使用されるリセット入力ＲＥＳＥＴと、当該状態マシンが第１状態マシン２００であるか第２状態マシン２０２であるかに基づく信号ＲＢ／ＲＡ、Ａ／Ｂ及びＰＢ／ＰＡとを含む。出力は、信号ＰＡ／ＰＢ及びＲＡ／ＲＢである。
以上、添付図面を参照して本発明を説明したが、本発明は、これに限定されるものではなく、請求の範囲に記載した本発明の考え方において種々の仕方で実施できることが理解されよう。
本発明は、位相比較を行う方法であって、２つの非同期の状態マシンによって２つの２進信号を比較し、これら状態マシンにより２つの出力信号を発生して、位相を制御するような方法に係る。
又、本発明は、位相を制御するために２つの出力信号を発生するように構成された２つの非同期の状態マシンを備えた位相比較器にも係る。
先行技術の説明
例えば、位相固定ループの動作においてデジタル位相比較器が必要とされる。位相固定ループは、クロック信号が外部信号と同期される用途において使用される。典型的な用途は、受信信号を検出するために受信器が受信信号と同期されるデジタル無線システムの受信器である。
位相比較器については種々の公知解決策がある。最も一般的な解決策は、同期状態又は非同期状態で機能する論理回路及びフィードバックより成る。参考としてここに取り上げる特許ＥＰ５２０５５８号は、論理ゲートを含む位相比較回路解決策を開示している。過渡状態を回避するために、位相比較器の論理回路の動作は、これも又論理ゲートを含む遅延手段を使用することによって確保される。両入力信号が同時に変化するときに生じる過渡状態は、非同期回路の信頼性ある動作にとって最も有害である。しかしながら、過渡状態を回避すべきときには、遅延手段を使用することが望ましくない。というのは、遅延手段を使用すると、例えば、回路レイアウトを特に入念に設計しなければならないからである。
発明の要旨
従って、本発明の目的は、上記問題を解消できると共に遅延手段の使用を回避できるようにする方法、及びこの方法を実施する装置を提供することである。
これは、冒頭で述べた方法において、２つの非同期の機能的に同様の状態マシンを使用し、第１状態マシンには、比較されるべき第１信号、第２状態マシンの出力信号及び第２状態マシンのハンドシェイク信号が供給され、そして第２状態マシンには、比較されるべき第２信号、第１状態マシンの出力信号及び第１状態マシンのハンドシェイク信号が供給され、第１状態マシンは、比較されるべき第１信号がアクチベートされたことを検出した後にそのハンドシェイク信号をアクチベートし、第２状態マシンは、比較されるべき第２信号がアクチベートされたことを検出した後にそのハンドシェイク信号をアクチベートし、ハンドシェイク信号は、この方法の論理動作を確保するものであり、更に、出力信号をアクチベートして第１状態マシンにおける位相差を検出しそして第１状態マシンの位相を制御するために、次の段階を実行し、即ち比較されるべき第１信号の状態、第２状態マシンの出力信号の状態、及び第２状態マシンのハンドシェイク信号の状態をチェックし、そして出力信号をアクチベートして第２状態マシンにおける位相差を検出しそして第２状態マシンの位相を制御するために、次の段階を実行し、即ち比較されるべき第２信号の状態、第１状態マシンの出力信号の状態、及び第１状態マシンのハンドシェイク信号の状態をチェックすることを特徴とする方法により達成される。
又、本発明の位相比較器は、状態マシンが機能的に同様であり、第１状態マシンは、比較されるべき第１信号、第２状態マシンの出力信号及び第２状態マシンのハンドシェイク信号を入力信号として有し、第２状態マシンは、比較されるべき第２信号、第１状態マシンの出力信号及び第１状態マシンのハンドシェイク信号を入力信号として有し、第１状態マシンは、比較されるべき第１信号のアクティブなエッジからそのハンドシェイク信号を発生するように構成され、そして第２状態マシンは、比較されるべき第２信号のアクティブなエッジからそのハンドシェイク信号を発生するように構成され、ハンドシェイク信号は、比較されるべき各信号のアクティブなエッジを検出することにより位相比較器の論理動作を確保し、更に、出力信号をアクチベートして第１状態マシンにおける位相差を検出するために、第１状態マシンは、比較されるべき第１信号の状態、第２状態マシンの出力信号の状態、及び第２状態マシンのハンドシェイク信号の状態をチェックするよう構成され、そして出力信号をアクチベートして第２状態マシンにおける位相差を検出するために、第２状態マシンは、比較されるべき第２信号の状態、第１状態マシンの出力信号の状態、及び第１状態マシンのハンドシェイク信号の状態をチェックするよう構成されたことを特徴とする。
本発明の方法及び位相比較器は、種々の効果を与える。本発明の解決策は、別々の遅延手段を配置できるようにし、そしてこの解決策は、デジタルアシク（asic）回路に良く適している。動作は、ハンドシェイク機構によって確保される。更に、その構造は、対称的であり、従って、各入力信号及び各出力信号に対して同様のタイミングを与える。
【図面の簡単な説明】
以下、添付図面を参照して本発明の好ましい実施形態を詳細に説明する。
図１は、位相固定ループを示すブロック図である。
図２は、位相比較器を示すブロック図である。
図３は、第１状態マシンを示すフローチャートである。
図４は、第２状態マシンを示すフローチャートである。
図５は、第１状態マシンを示す状態図である。
図６は、第２状態マシンを示す状態図である。
図７は、状態マシンの実施形態を示す図である。
好ましい実施形態の詳細な説明
本発明の解決策は、特に位相固定ループ（ＰＬＬ）に使用するのに適しているが、これに限定されるものではない。より一般的には、本発明の解決策は、デジタル無線システムのＰＬＬ受信器に適用できる。
図１は、基準周波数ソース１００、第１除算器１０２、位相比較器１０４、電荷ポンプ１０６、ループフィルタ１０８、バッファ段１１０、電圧制御発振器１１２、及び第２除算器１１４を備えた位相固定ループを示している。第１除算器１０２、位相比較器１０４、電荷ポンプ１０６及び第２除算器１１４が同期回路１１６を形成する。第２除算器１１４は、電圧制御発振器１１２から位相比較器１０４へのフィードバック路にある。例えば、受信器により受信される信号の周波数に対応する信号である基準信号のソース１００から、除算器１０２へ信号が送られ、そこで、適当な係数Ｍを除算することにより信号周波数が減少される。比較されるべき第１信号、即ち基準信号Ａに加えて、比較されるべき第２信号Ｂ、即ち出力信号の周波数に対応する周波数をもつ信号Ｂも、位相比較器に供給され、そして周波数位相が互いに比較される。比較されるべき第１信号Ａ及び比較されるべき第２信号Ｂは、両方とも、２進信号である。比較によって２つの信号ＰＡ及びＰＢが形成され、ＰＡは、電荷ポンプ１０６により与えられる電圧を増加し、そしてＰＢは、電荷ポンプ１０６により与えられる電圧を減少する。電荷ポンプ１０６から送られる電圧信号は、信号から擾乱を除去するループフィルタ１０８でフィルタされる。フィルタの後に、信号はバッファグレード１１０に送られ、これは、発振器１１２ｂに適するように信号を増幅する。発振器１１０を制御するのに使用する電圧信号が大きいほど、発振器１１０の周波数が高くなる。バッファ１１０が電圧制御発振器１１２に供給する電圧は、電荷ポンプ１１０の電圧レベルに基づき、この電圧レベルは、次いで、位相比較器１０４の信号位相に基づく。従って、電圧制御発振器１１２により与えられる周波数は、基準周波数の関数となる。
図２を参照して、本発明の位相比較器１０４を詳細に説明する。位相比較器１０４は、２つの基本的に同様の非同期の状態マシン（ＡＳＭ）２００及び２０２を備えている。これら状態マシン２００及び２０２は、電荷ポンプ１０６の制御信号ＰＡ及びＰＢを出力信号として有する。状態マシン２００は、基準信号Ａ、状態マシン２０２の出力信号ＰＢ、及び状態マシン２０２のハンドシェイク信号ＲＢを受け取る。次いで、状態マシン２０２は、フィードバック信号Ｂ、状態マシン２００の出力信号、及び状態マシン２００のハンドシェイク信号ＲＡを受け取る。ハンドシェイク信号ＲＡは、状態マシン２００が基準信号Ａにアクティブな縁を検出したときにアクティブとなる。同様に、ハンドシェイク信号ＲＢは、フィードバック信号Ｂにアクティブな縁が検出されたときにアクティブとなる。例えば、立上り縁は、アクティブな縁として機能し得る。従って、本発明の解決策は、図２に示すように互いに対称的に接続された２つの対称的な非同期の状態マシン２００及び２０２を備えている。ハンドシェイク機構（信号ＲＡ及びＲＢ）は、信号を遅延することなく、隣接状態マシンの動作を確保できるようにする。
図３及び４を参照して位相比較器の動作を詳細に説明する。先ず、第１状態マシン２００の動作を説明する。この状態マシンは、ブロック３００及び３０２において基準信号Ａのアクチベーションを制御する。ブロック３０２において基準信号がアクチベートされると、プロセスは、ブロック３０４において、第２状態マシン２０２のハンドシェイク信号ＲＢがアクチベートされたかどうかチェックする。ハンドシェイク信号ＲＢがアクチベートされない場合には、プロセスはブロック３０６へと続き、信号ＰＡ及びＲＡがアクチベートされる。信号ＰＡは、信号の出力電圧を増加するように電荷ポンプ１０６に指令し、そしてハンドシェイク信号ＲＡは、信号Ａのアクティブな縁が検出されたことを第２状態マシン２０２に通知する。
一方、ハンドシェイク信号ＲＢがアクティブである場合には、プロセスはブロック３１６へと続き、そこで、ハンドシェイク信号ＲＡのみがアクチベートされ、アクティブな縁が検出されたことを指示する。従って、両出力信号ＰＡ及びＰＢが同時にアクチベートされることはない。ハンドシェイク信号ＲＡは、ブロック３１８において第２状態マシン２０２の出力信号ＰＢがアクチベートされたことが検出されるまでアクティブなままであり、そこからプロセスは信号Ａの状態が変化するのを待機する。
ブロック３０６から、プロセスはブロック３０８へと進み、第２状態マシン２０２のハンドシェイク信号ＲＢがテストされる。ハンドシェイク信号ＲＢが非アクティブである限り、第１状態マシンの出力信号ＰＡ及びハンドシェイク信号ＲＡはアクティブである。位相比較器１０４の位相差として示す信号ＡとＢとの間の周波数差が大きいほど、第１状態マシン２００がブロック３０６及び３０８に長く留まり、そして発振器１１２の電圧及び周波数を基準周波数に対応する周波数に向かって増加するように出力信号ＰＡが電荷ポンプ１０６に長く指令できる。状態マシン２００が、ブロック３０８において、第２状態マシン２０２のハンドシェイク信号ＲＢがアクチベートされたことを検出すると、状態マシン２００は、ブロック３１０へ進み、そこで、第２状態マシン２０２の出力信号がブロック３１２においてアクティブである限りハンドシェイク信号ＲＡがアクティブに保持される。しかしながら、出力信号ＰＡは、プロセスがブロック３１０へ続くときに非アクティブにセットされる。第２状態マシン２０２の出力信号ＰＢがデアクチベートされたときには、プロセスがブロック３１４に留まり、基準信号Ａの状態も変化するのを待機する。図４は、第１状態マシン２００のブロック３００ないし３１４に対応するブロック４００ないし４１４において第２状態マシン２０２の動作を示すフローチャートである。第２状態マシン２０２の動作は第１状態マシン２００の動作と同様であり、従って、詳細には説明しない。状態マシン２００は、状態マシン２０２に代わって動作することができ、その逆も又可能である。
図５は、状態マシン２００の動作を若干詳細に示す状態図である。信号記号の横の上を指す矢印は、信号のアクチベーションを示し、そして下を指す矢印は、デアクチベーションを示す。第１状態マシン２００の各アクティブな信号は、当該信号が状態遷移に続く状態においてデアクチベートされるまで、状態遷移においてデアクチベートされる。状態図における各状態は、３つのビットで表わすことができ、そしてこれらの状態は、互いに１ビットだけ異なるように効果的にコード化される。状態マシン２００は、基準信号Ａがアクチベートされるまでその初期状態０００を保持する。基準信号がアクチベートされるときには、状態マシン２００は状態００１へ移行し、そこから第２状態マシン２０２のハンドシェイク信号ＲＢがアクティブであるかどうかに基づいて、状態０１１又は１０１への移行が生じる。ハンドシェイク信号ＲＢが非アクティブである場合には、プロセスは状態１１０へ移行し、ＲＢが非アクティブである限りそこに留まる。同時に、状態マシン２００のハンドシェイク信号ＲＡ及び出力信号ＰＡは、プロセスが状態０１１に留まる限りアクティブに保持される。第２状態マシン２０２のハンドシェイク信号がアクティブであるときには、プロセスは状態１１１へ続き、そして第１状態マシンの出力信号ＰＡがデアクチベートされる。しかしながら、ハンドシェイク信号ＲＡは、依然、アクティブに保たれる。第２状態マシン２０２のハンドシェイク信号ＰＢがデアクティベートされたときには、プロセスが状態１１１から状態１１０へ移行する。又、状態１１０には、状態１０１からも入り、これには、第２状態マシン２０２のハンドシェイク信号ＲＢがアクティブである場合に状態００１からプロセスが移行する。状態１０１は、第２状態マシン２０２の出力信号がデアクチベートされるまで維持され、その後に、プロセスは状態１１０へ移行する。状態１１０から、プロセスは、状態１００へ直接移行し、もし必要であれば、第１状態マシン２００の基準信号がデアクチベートされるのを待機する。図６は、第２状態マシン２０２の同様の状態図であり、従って、ここでは詳細に説明しない。第２状態マシン２０２の状態６００ないし６１２は、第１状態マシン２００の状態５００ないし５１２に対応する。
図７は、状態マシン２００及び２０２の実施方法を例示する図である。図５及び６に示された状態図に基づき、当業者であれば、状態マシン２００及び２０２を種々の異なるやり方で実施することができよう。図７は、インバータ７００ないし７０４、アンドゲート７０６ないし７２２、７３６及び７３８、及びオアゲート７２４ないし７２８及び７４０を用いた例を示している。状態マシンの入力は、状態マシンをゼロにリセットするのに使用されるリセット入力ＲＥＳＥＴと、当該状態マシンが第１状態マシン２００であるか第２状態マシン２０２であるかに基づく信号ＲＢ／ＲＡ、Ａ／Ｂ及びＰＢ／ＰＡとを含む。出力は、信号ＰＡ／ＰＢ及びＲＡ／ＲＢである。
以上、添付図面を参照して本発明を説明したが、本発明は、これに限定されるものではなく、請求の範囲に記載した本発明の考え方において種々の仕方で実施できることが理解されよう。
Claims (14)
- 位相比較を行う方法であって、２つの非同期の状態マシン（200,202）によって２つの２進信号（A,B）を比較し、これらの状態マシン（200,202）により２つの出力信号（PA,PB）を発生して、位相を制御するような方法において、２つの非同期の機能的に同様の状態マシン（200,202）を使用し、第１状態マシン（200）には、比較されるべき第１信号（A）、第２状態マシン（202）の出力信号（PB）及び第２状態マシン（202）のハンドシェイク信号（RB）が供給され、第２状態マシン（202）には、比較されるべき第２信号（B）、第１状態マシン（200）の出力信号（PA）及び第１状態マシン（200）のハンドシェイク信号（RA）が供給され、
第１状態マシン（200）は、比較されるべき第１信号（A）がアクチベートされたことを検出した後にそのハンドシェイク信号（RA）をアクチベートし、第２状態マシン（202）は、比較されるべき第２信号（B）がアクチベートされたことを検出した後にそのハンドシェイク信号（RB）をアクチベートし、ハンドシェイク信号（RA,RB）は、この方法の論理動作を確保するものであり、更に、
出力信号（PA）をアクチベートして第１状態マシン（200）における位相差を検出し、第１状態マシン（200）の位相を制御するために、次の段階を実行し、
比較されるべき第１信号（A）の状態、第２状態マシン（202）の出力信号（PB）の状態、及び第２状態マシン（202）のハンドシェイク信号（RB）の状態をチェックし、
出力信号（PB）をアクチベートして第２状態マシン（202）における位相差を検出し、第２状態マシン（202）の位相を制御するために、次の段階を実行し、
比較されるべき第２信号（B）の状態、第１状態マシン（200）の出力信号（PA）の状態、及び第１状態マシン（200）のハンドシェイク信号（RA）の状態をチェックし、
第１状態マシン（200）のハンドシェイク信号（RA）及び出力信号（PA）がアクチベートされ、第２状態マシン（202）のハンドシェイク信号（RB）がアクチベートされ、第１状態マシン（200）のハンドシェイク信号（RA）は、第２状態マシン（202）のハンドシェイク信号（RB）がアクティブである限り、アクティブに保たれる、ことを特徴とする方法。 - 第１状態マシン（200）の出力信号（PA）及びハンドシェイク信号（RA）は、比較されるべき第１信号（A）のみがアクティブな状態にあると検出され、第１状態マシン（200）により受信される他の信号が非アクティブに保たれる場合に、少なくとも１つの状態の時間中にアクチベートされ、
第２状態マシン（202）の出力信号（PB）及びハンドシェイク信号（RB）は、比較されるべき第２信号（B）のみがアクティブな状態にあると検出され、第２状態マシン（202）により受信される他の信号が非アクティブに保たれる場合に、少なくとも１つの状態の時間中にアクチベートされる請求項１に記載の方法。 - 第１状態マシン（200）のハンドシェイク信号（RA）及び出力信号（PA）はアクチベートされ、第１状態マシン（200）の出力信号（PA）は、第２状態マシン（202）のハンドシェイク信号（RB）がアクチベートされた後に非アクティブにセットされ、
第２状態マシン（202）のハンドシェイク信号（RB）及び出力信号（PB）はアクチベートされ、第２状態マシン（202）の出力信号（PB）は、第１状態マシン（200）のハンドシェイク信号（RA）がアクチベートされた後に非アクティブにセットされ、
第２状態マシン（202）のハンドシェイク信号（RB）及び出力信号（PB）はアクチベートされ、第１状態マシン（200）のハンドシェイク信号（RA）はアクチベートされ、第２状態マシン（202）のハンドシェイク信号（RB）は、第１状態マシン（200）のハンドシェイク信号（RA）がアクティブである限り、アクティブに保たれる請求項２に記載の方法。 - 第１状態マシン（200）の出力信号（PA）及びハンドシェイク信号（RA）は、第２状態マシン（202）のハンドシェイク信号（RB）が非アクティブである限り、アクティブに保たれ、
第２状態マシン（202）の出力信号（PB）及びハンドシェイク信号（RB）は、第１状態マシン（200）のハンドシェイク信号（RA）が非アクティブである限り、アクティブに保たれる請求項２に記載の方法。 - 比較されるべき第１信号（A）はアクチベートされ、第１状態マシン（200）のハンドシェイク信号（PA）は、第２状態マシン（202）のハンドシェイク信号（RB）もアクティブであると検出された場合に少なくとも１つの状態の時間中アクチベートされ、
比較されるべき第２信号（B）はアクチベートされ、第２状態マシン（202）のハンドシェイク信号（RB）は、第１状態マシン（200）のハンドシェイク信号（RA）もアクティブであると検出された場合に少なくとも１つの状態の時間中アクチベートされる請求項１に記載の方法。 - 第１状態マシン（200）のハンドシェイク信号（RA）は、第２状態マシン（202）の出力信号（PB）がアクティブである限り、アクティブに保たれ、
第２状態マシン（202）のハンドシェイク信号（RB）は、第１状態マシン（200）の出力信号（PA）がアクティブである限り、アクティブに保たれる請求項５に記載の方法。 - 各状態マシン（200,202）の次々の状態は、互いに１ビットだけ相違する請求項１に記載の方法。
- 位相を制御するために２つの出力信号（PA,PB）を発生するように構成された２つの非同期の状態マシン（200,202）を備えた位相比較器（104）において、状態マシン（200,202）が機能的に同様であり、第１状態マシン（200）は、比較されるべき第１信号（A）、第２状態マシン（202）の出力信号（PB）及び第２状態マシン（202）のハンドシェイク信号（RB）を入力信号として有し、
第２状態マシン（202）は、比較されるべき第２信号（B）、第１状態マシン（200）の出力信号（PA）及び第１状態マシン（200）のハンドシェイク信号（RA）を入力信号
として有し、
第１状態マシン（200）は、比較されるべき第１信号（A）のアクティブな縁からそのハンドシェイク信号（RA）を発生するように構成され、第２状態マシン（202）は、比較されるべき第２信号（B）のアクティブな縁からそのハンドシェイク信号（RB）を発生するように構成され、ハンドシェイク信号（RA,RB）は、比較されるべき各信号（A,B）のアクティブな縁を検出することにより位相比較器（104）の論理動作を確保し、更に、
出力信号（PA）をアクチベートして第１状態マシン（200）における位相差を検出するために、第１状態マシン（200）は、
比較されるべき第１信号（A）の状態、第２状態マシン（202）の出力信号（PB）の状態、及び第２状態マシン（202）のハンドシェイク信号（RB）の状態をチェックする、ように構成され、
出力信号（PB）をアクチベートして第２状態マシン（202）における位相差を検出するために、第２状態マシン（202）は、
比較されるべき第２信号（B）の状態、第１状態マシン（200）の出力信号（PB）の状態、及び第１状態マシン（200）のハンドシェイク信号（RA）の状態をチェックし、
第１状態マシン（200）のハンドシェイク信号（RA）及び出力信号（PA）がアクチベートされ、第２状態マシン（202）のハンドシェイク信号（RB）がアクチベートされ、第１状態マシン（200）は、第２状態マシン（202）のハンドシェイク信号（RB）がアクティブである限り、ハンドシェイク信号（RA）をアクティブに保持する、ように構成されたことを特徴とする位相比較器。 - 第１状態マシン（200）は、比較されるべき第１信号（A）のみがアクティブな状態にあり、第１状態マシン（200）により受信される他の信号が非アクティブである場合に、少なくとも１つの状態の時間中にその出力信号（PA）をアクチベートするように構成され、
第２状態マシン（202）は、比較されるべき第２信号（B）のみがアクティブな状態にあり、第２状態マシン（202）により受信される他の信号が非アクティブである場合に、少なくとも１つの状態の時間中にその出力信号（PB）をアクチベートするように構成された請求項８に記載の位相検出器（104）。 - 第２状態マシン（202）のハンドシェイク信号（RB）及び出力信号（PB）はアクチベートされ、第１状態マシン（200）のハンドシェイク信号は（RA）アクチベートされ、第２状態マシン（202）は、第１状態マシン（200）のハンドシェイク信号（RA）がアクティブである限り、ハンドシェイク信号（RB）をアクティブに保持するよう構成された請求項８に記載の位相比較器（104）。
- 第１状態マシン（200）は、第２状態マシン（202）のハンドシェイク信号（RB）が非アクティブである限り、出力信号（PA）及びハンドシェイク信号（RA）をアクティブに保つよう構成され、
第２状態マシン（202）は、第１状態マシン（200）のハンドシェイク信号（RA）が非アクティブである限り、出力信号（PB）及びハンドシェイク信号（RB）をアクティブに保つよう構成された請求項９に記載の位相比較器（104）。 - 比較されるべき第１信号（A）はアクチベートされ、第１状態マシン（200）は、第２状態マシン（202）のハンドシェイク信号（RB）もアクティブである場合に少なくとも１つの状態の時間中ハンドシェイク信号（RA）をアクチベートするように構成され、
比較されるべき第２信号（B）はアクチベートされ、第２状態マシン（202）は、第１状態マシン（200）のハンドシェイク信号（RA）もアクティブである場合に少なくとも１つの状態の時間中ハンドシェイク信号（RB）をアクチベートするように構成された請求項８に記載の位相比較器（104）。 - 第１状態マシン（200）は、第２状態マシン（202）の出力信号（PB）がアクティブである限り、ハンドシェイク信号（RA）をアクティブに保つよう構成され、
第２状態マシン（202）は、第１状態マシン（200）の出力信号（PA）がアクティブである限り、ハンドシェイク信号（RB）をアクティブに保つよう構成された請求項１２に記載の位相比較器（104）。 - ２つの状態マシン（200,202）の次々の状態は、互いに１ビットだけ相違するように構成された請求項８に記載の位相比較器（104）。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FI973421A FI103538B (fi) | 1997-08-20 | 1997-08-20 | Menetelmä vaihevertailun suorittamiseksi ja vaihevertailija |
| FI973421 | 1997-08-20 | ||
| PCT/FI1998/000634 WO1999009654A2 (en) | 1997-08-20 | 1998-08-18 | Method for performing phase comparison, and phase comparator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001505028A JP2001505028A (ja) | 2001-04-10 |
| JP4166841B2 true JP4166841B2 (ja) | 2008-10-15 |
Family
ID=8549392
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51285299A Expired - Fee Related JP4166841B2 (ja) | 1997-08-20 | 1998-08-18 | 位相比較を行う方法及び位相比較器 |
Country Status (11)
| Country | Link |
|---|---|
| US (1) | US6532257B1 (ja) |
| EP (1) | EP0938779B1 (ja) |
| JP (1) | JP4166841B2 (ja) |
| CN (1) | CN1169297C (ja) |
| AT (1) | ATE231308T1 (ja) |
| AU (1) | AU745305B2 (ja) |
| DE (1) | DE69810748T2 (ja) |
| ES (1) | ES2191956T3 (ja) |
| FI (1) | FI103538B (ja) |
| NO (1) | NO991859L (ja) |
| WO (1) | WO1999009654A2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6873183B1 (en) * | 2003-05-12 | 2005-03-29 | Xilinx, Inc. | Method and circuit for glitchless clock control |
| US7129765B2 (en) | 2004-04-30 | 2006-10-31 | Xilinx, Inc. | Differential clock tree in an integrated circuit |
| CN115800992B (zh) * | 2023-02-07 | 2023-06-02 | 浪潮电子信息产业股份有限公司 | 一种握手信号的拆分电路、方法、装置、设备及存储介质 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3130156C2 (de) | 1981-07-30 | 1986-11-27 | Siemens AG, 1000 Berlin und 8000 München | Digitaler Frequenz-Phasenkomparator |
| US4814726A (en) | 1987-08-17 | 1989-03-21 | National Semiconductor Corporation | Digital phase comparator/charge pump with zero deadband and minimum offset |
| EP0520558A1 (en) | 1991-06-27 | 1992-12-30 | Koninklijke Philips Electronics N.V. | Phase locked loop and digital phase comparator for use in a phase-locked loop |
| GB2262415B (en) | 1991-12-13 | 1995-08-16 | Digital Equipment Int | Handshake synchronization system |
| US5583458A (en) * | 1995-05-03 | 1996-12-10 | Intel Corporation | Phase detector with edge-sensitive enable and disable |
| US5744983A (en) * | 1995-05-03 | 1998-04-28 | Intel Corporation | Phase detector with edge-sensitive enable and disable |
| US6081571A (en) | 1995-12-15 | 2000-06-27 | Telefonaktiebolaget Lm Ericsson | Discrete phase locked loop |
| US5920207A (en) * | 1997-11-05 | 1999-07-06 | Hewlett Packard Company | Asynchronous phase detector having a variable dead zone |
| US6239626B1 (en) * | 2000-01-07 | 2001-05-29 | Cisco Technology, Inc. | Glitch-free clock selector |
-
1997
- 1997-08-20 FI FI973421A patent/FI103538B/fi not_active IP Right Cessation
-
1998
- 1998-08-18 DE DE69810748T patent/DE69810748T2/de not_active Expired - Lifetime
- 1998-08-18 CN CNB988011905A patent/CN1169297C/zh not_active Expired - Fee Related
- 1998-08-18 AT AT98939667T patent/ATE231308T1/de not_active IP Right Cessation
- 1998-08-18 AU AU88095/98A patent/AU745305B2/en not_active Ceased
- 1998-08-18 EP EP98939667A patent/EP0938779B1/en not_active Expired - Lifetime
- 1998-08-18 US US09/269,978 patent/US6532257B1/en not_active Expired - Lifetime
- 1998-08-18 ES ES98939667T patent/ES2191956T3/es not_active Expired - Lifetime
- 1998-08-18 JP JP51285299A patent/JP4166841B2/ja not_active Expired - Fee Related
- 1998-08-18 WO PCT/FI1998/000634 patent/WO1999009654A2/en active IP Right Grant
-
1999
- 1999-04-19 NO NO991859A patent/NO991859L/no unknown
Also Published As
| Publication number | Publication date |
|---|---|
| NO991859D0 (no) | 1999-04-19 |
| EP0938779A2 (en) | 1999-09-01 |
| NO991859L (no) | 1999-04-19 |
| CN1237289A (zh) | 1999-12-01 |
| ES2191956T3 (es) | 2003-09-16 |
| WO1999009654A3 (en) | 1999-06-03 |
| US6532257B1 (en) | 2003-03-11 |
| AU8809598A (en) | 1999-03-08 |
| FI103538B1 (fi) | 1999-07-15 |
| ATE231308T1 (de) | 2003-02-15 |
| WO1999009654A2 (en) | 1999-02-25 |
| AU745305B2 (en) | 2002-03-21 |
| DE69810748T2 (de) | 2003-10-02 |
| DE69810748D1 (de) | 2003-02-20 |
| FI973421A0 (fi) | 1997-08-20 |
| FI973421A (fi) | 1999-02-21 |
| CN1169297C (zh) | 2004-09-29 |
| EP0938779B1 (en) | 2003-01-15 |
| FI103538B (fi) | 1999-07-15 |
| JP2001505028A (ja) | 2001-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926047A (en) | Synchronous clock generator including a delay-locked loop signal loss detector | |
| US7119591B1 (en) | Delay-locked loop (DLL) integrated circuits having binary-weighted delay chain units with built-in phase comparators that support efficient phase locking | |
| US6683478B2 (en) | Apparatus for ensuring correct start-up and phase locking of delay locked loop | |
| US7920001B2 (en) | Semiconductor memory device and method for operating the same | |
| EP1061651B1 (en) | Clock recovery circuit and phase detecting method therefor | |
| JP3291445B2 (ja) | 高速ディジタルデータ・リタイミング装置 | |
| JP2000224029A (ja) | 遅延同期ル―プ及びこれに対する制御方法 | |
| JPH04113718A (ja) | ヒットレス・クロック切替装置 | |
| US6815990B2 (en) | Delay locked loops having blocking circuits therein that enhance phase jitter immunity and methods of operating same | |
| EP0942536A1 (en) | A phase-locked loop circuit with dynamic backup | |
| KR20000051886A (ko) | 지연동기루프 및 방법 | |
| US6242955B1 (en) | Delay lock loop circuit, system and method for synchronizing a reference signal with an output signal | |
| JP2000307560A (ja) | 高速ロックによる遅延ロックループ回路の妨害なしの初期化用回路装置 | |
| JP4166841B2 (ja) | 位相比較を行う方法及び位相比較器 | |
| JP2009118449A (ja) | 高集積システムのためのクロックデータ復旧回路及び方法 | |
| US6121845A (en) | Phase-locked loop system and method for modifying an output transition time | |
| JPS5957530A (ja) | 位相同期回路 | |
| JP2806675B2 (ja) | 収束モード切り換え式ディジタルｐｌｌ装置 | |
| JPH11308097A (ja) | 周波数比較器およびこれを用いたｐｌｌ回路 | |
| JP3036402B2 (ja) | Ｐｌｌ制御装置 | |
| WO2023027078A1 (ja) | Ｐｌｌ回路および送信システム | |
| JPH0346413A (ja) | 位相同期回路 | |
| KR20030002249A (ko) | 고주파수 시스템에서의 데이터 복원회로 | |
| JPH08172380A (ja) | クロック作成回路におけるカウンタの制御方法 | |
| CN114121079A (zh) | 延迟锁定回路电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050614 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050614 |
|
| A72 | Notification of change in name of applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A721 Effective date: 20050614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080408 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080731 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110808 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120808 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |