KR20030002249A - 고주파수 시스템에서의 데이터 복원회로 - Google Patents

고주파수 시스템에서의 데이터 복원회로 Download PDF

Info

Publication number
KR20030002249A
KR20030002249A KR1020010039022A KR20010039022A KR20030002249A KR 20030002249 A KR20030002249 A KR 20030002249A KR 1020010039022 A KR1020010039022 A KR 1020010039022A KR 20010039022 A KR20010039022 A KR 20010039022A KR 20030002249 A KR20030002249 A KR 20030002249A
Authority
KR
South Korea
Prior art keywords
data
charge
signal
phase
recovered clock
Prior art date
Application number
KR1020010039022A
Other languages
English (en)
Inventor
조지훈
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020010039022A priority Critical patent/KR20030002249A/ko
Publication of KR20030002249A publication Critical patent/KR20030002249A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 고주파수 시스템에서의 데이터 복원회로에 관한 것으로서, 입력 데이터와 복원된 클럭을 조합하여 위상과 주파수 에러를 상쇄시킨 후에, 상기 입력 데이터를 보다 정확한 파형을 갖는 데이터로 복원시키는 것을 목적으로 한다. 이러한 목적을 달성하기 위한 본 발명에 따른 고주파수 시스템에서의 데이터 복원회로는, 입력 데이터와 복원된 클럭신호를 조합하여 위상과 주파수 에러를 상쇄시킨 후에 차지 업 신호와 차지 다운 신호를 발생시키는 위상 주파수 검출부; 상기 차지 업 신호와 상기 차지 다운 신호가 기준전압보다 높으냐 낮으냐에 따라 전류 펌핑 동작을 수행하는 차지 펌프; 상기 차지 펌프의 출력신호를 입력받아 DC 제어전압(Vdc)을 출력하는 루프 필터; 상기 루프 필터로부터 출력된 DC 제어전압을 입력받아 상기 DC 제어전압에 비례하거나 반비례하는 주파수와 위상을 검출한 후에, 위상이 다른 복수의 복원된 클럭신호들을 발생시키는 VCO; 및 상기 입력 데이터와 상기 복수의 복원된 클럭신호들을 입력받아 상기 입력 데이터를 보다 정확한 파형을 갖는 데이터로 복원시키는 데이터 복원부를 구비한다.

Description

고주파수 시스템에서의 데이터 복원회로{Data recovery circuit in high frequency system}
본 발명은 고주파수 시스템에서의 데이터 복원회로에 관한 것으로, 보다 상세하게는 높은 주파수의 클럭에 대한 입력 데이터들을 보다 정확한 파형을 갖는 데이터로 복원시키도록 구성된 데이터 복원회로에 관한 것이다.
기존의 고주파수 클럭에서의 데이터 복원방법으로서는 오버샘플링 CMOS 데이터 복원회로를 이용하여 CMOS 클럭과 같은 시간대에서의 입력 데이터의 위상과 주파수 변화를 감지한 후에 데이터를 복원시키는 방법과 고속 멀티 위상 클럭(high-speed multi-phase clock) 발생을 요구하는 고주파수 CMOS 데이터 복원회로를 이용하여 데이터를 복원시키는 방법이 있다.
그러나, 이 오버샘플링 CMOS 데이터 복원회로는 및 고주파수 CMOS 데이터 복원회로는 복잡한 스테이트 머신(state machine) 등을 구성하는 위상 주파수 감지기를 사용하여 데이터를 복원시키기 때문에 회로면적을 많이 차지하고 파워를 많이 소비하는 단점이 있다.
따라서, 이와 같은 문제점을 해결하기 위한 본 발명의 목적은, 입력 데이터와 복원된 클럭을 조합하여 위상과 주파수 에러를 상쇄시킨 후에, 상기 입력 데이터를 보다 정확한 파형을 갖는 데이터로 복원시키는 것에 있다.
본 발명의 또 다른 목적은 간단한 로직회로의 구성을 갖는 위상 주파수 검출부와 더블 에지 D 플립플롭을 이용해서 입력 데이터를 보다 정확한 파형을 갖는 데이터로 복원시킴으로써 회로면적 및 소비전력을 감소시키는 것에 있다.
도 1은 본 발명의 바람직한 실시예에 따른 고주파수 시스템에서의 데이터 복원회로의 블록도.
도 2는 도 1의 위상 주파수 검출부의 회로도.
도 3은 도 1의 VCO의 회로도.
< 도면의 주요부분에 대한 부호의 설명 >
110: 위상 주파수 검출기120: 차지 펌프
130: 루프 필터140: VOC
이러한 목적을 달성하기 위한 본 발명에 따른 고주파수에서의 데이터 복원회로는,
입력 데이터와 복원된 클럭신호를 조합하여 위상과 주파수 에러를 상쇄시킨 후에 차지 업 신호와 차지 다운 신호를 발생시키는 위상 주파수 검출부;
상기 차지 업 신호와 상기 차지 다운 신호가 기준전압보다 높으냐 낮으냐에따라 전류 펌핑 동작을 수행하는 차지 펌프;
상기 차지 펌프의 출력신호를 입력받아 DC 제어전압(Vdc)을 출력하는 루프 필터;
상기 루프 필터로부터 출력된 DC 제어전압을 입력받아 상기 DC 제어전압에 비례하거나 반비례하는 주파수와 위상을 검출한 후에, 위상이 다른 복수의 복원된 클럭신호들을 발생시키는 VCO; 및
상기 입력 데이터와 상기 복수의 복원된 클럭신호들을 입력받아 상기 입력 데이터를 보다 정확한 파형을 갖는 데이터로 복원시키는 데이터 복원부로 구성되고,
상기 위상 주파수 검출부에서 입력받은 상기 복원된 클럭신호는 상기 VCO에서 출력된 상기 위상이 다른 복수의 복원된 클럭신호들 중 하나인 것을 특징으로 한다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
이하, 첨부도면을 참조하면서 본 발명의 바람직한 실시예를 설명한다.
도 1은 본 발명의 바람직한 실시예에 따른 고주파수 시스템에서의 데이터 복원회로로서, 입력 데이터(IN_DATA)와 복원된 클럭신호(REC_CLK) 사이의 위상과 주파수 에러를 상쇄시키기 위해, 위상 주파수 검출부(110), 차지 펌프(120), 루프 필터(130), VOC(Voltage Controlled Oscillator)(140), 및 데이터 복원부(150)로 구성된다.
위상 주파수 검출부(110)는 입력 데이터(IN_DATA)와 위상이 다른 복원된 클럭신호(CLK1, CLK3) 사이의 위상과 주파수 에러를 상쇄시켜 차지 업 신호인 데이터 래그신호(DATA_LAG)와 차지 다운 신호인 데이터 리드신호(DATA_LEAD)를 발생시킨다.
차지 펌프(120)는 차지 업 신호(DATA_LAG)와 차지 다운 신호(DATA_LEAD)에 의해 전류원을 스위칭하여 로프 필터(130)를 충방전한다. 즉, 차지 업 신호(DATA_LAG)/차지 다운신호(DATA_LEAD)가 기준전압보다 높으냐 낮으냐에 따라 전류 펌핑 동작이 일어난다.
루프 필터(130)는 로우패스 필터로서 차지 펌프(120)의 출력신호를 입력받아 VCO(140)를 제어하기 위한 DC 제어전압(Vdc)을 출력한다.
VCO(140)는 루프 필터(130)로부터 DC 제어전압(Vdc)을 입력받아 제어전압(Vdc)에 비례하는 혹은 반비례하는 주파수와 위상을 검출한 후에, 위상이 다른 복원된 클럭신호(CLK1, CLK1b, CLK3)를 발생시킨다.
데이터 복원부(150)는 입력 데이터(IN_DATA)와 복원된 클럭신호(CLK1&CLK1_B)를 입력받아 더블 에징(double edging)하여 입력 데이터(IN_DATA)를 보다 정확한 파형을 갖는 데이터(REC_DATA)로 복원시킨다.
그리고, 이러한 데이터 복원부(150)는 더블 에지 D 플립플롭을 사용함으로써, 클럭 속도를 데이터 속도의 절반이상으로 줄일 수 있다.
여기서, 위상 주파수 검출부(110)는 입력 데이터(IN_DATA)와 복원된 클럭신호(CLK1)를 배타적 논리 조합하여 위상과 주파수 에러를 상쇄시킨 후에, 차지 업신호인 데이터 래그신호(DATA_LAG)를 발생시키는 XOR 게이트(XOR1)와, 입력 데이터(IN_DATA)와 복원된 클럭신호(CLK1)와 배타적 논리 조합하여 위상과 주파수 에러를 상쇄시킨 후에, 차지 다운 신호인 데이터 리드신호(DATA_LEAD)를 발생시키는 XOR 게이트(XOR2)로 구성된다.
이러한 차지 업 신호(DATA_LAG)와 차지 다운신호(DATA_LEAD)는 서로 반대가 되는 결과를 발생하게 되는데, 차지 업 신호(DATA_LAG)는 루프 필터(130)의 DC 제어전압(Vdc)을 높이게 되고, 차지 다운신호(DATA_LEAD)는 루프 필터(130)의 DC 제어전압(Vdc)을 낮추게 된다.
또한, 차지 업 신호(DATA_LAG)는 비주기적으로 발생되고, 차지 다운신호(DATA_LEAD)는 주기적으로 발생된다.
VOC(140)는 DC 제어전압(Vdc)을 인가받아 8개의 위상이 다른 클럭신호들(복원된 클럭신호들)을 발생시키는 4개의 차동 버퍼(142, 144, 146, 148)로 구성된다.
이러한 복원된 클럭신호들은 데이터 리타이밍(retiming)에 대해 사용되기 위해서 첫 번째 차동 버퍼(142)로부터 출력된다.
그리고, 입력 데이터(IN_DATA)가 복원된 클럭신호(CLK3)와 위상이 얼라인(align)되면, 차지 다운 신호(DTA_LEAD)와 차지 업 신호(DATA_LAG)의 천이가 동시에 발생되기 때문에, VCO(140)를 제어하기 위한 DC 제어전압(Vdc)은 같은 레벨에서 유지된다.
이하, 본 발명의 바람직한 실시예에 따른 데이터 복원회로의 동작을 설명한다.
우선, 입력 데이터(IN_DATA)가 복원 클럭신호(CLK3)를 앞서게 되면, 차지 업 신호인 데이터 래그신호(DATA_LAG)의 하이레벨 상태는 차지 다운 신호인 데이터 리드신호(DATA_LEAD)의 하이레벨 상태보다 짧아진다.
그러면, 차지 다운신호(DATA_LEAD)의 나머지 하이레벨 상태는 루프 필터(130)에서 다운 차지로 펌프하게 된다.
다음에, 입력 데이터(IN_DATA)가 복원된 클럭신호(CLK3)의 뒤로 밀리게 되면, 차지 업 신호인 데이터 래그신호(DATA_LAG)의 하이레벨 상태는 차지 다운신호인 데이터 리드신호(DATA_LEAD)의 하이레벨 상태보다 길게 된다.
그러면, 차지 업 신호(DATA_LAG)의 나머지 하이레벨 상태는 루프 필터(130)에서 업 차지로 펌프하게 된다.
이와 같은 동작은 입력 데이터(IN_DATA)와 클럭신호 사이의 주파수 차이를 공급하게 할 수 있고, 이에 따른 입력 데이터(IN_DATA)를 보다 정확한 파형을 갖는 데이터(REC_DATA)로 효과적으로 복원시킬 수 있다.
여기서, 입력 데이터(IN_DATA)가 로직 "1" 또는 "0"으로 길게 값을 갖는 상태에서는 차지 다운 신호(DATA_LEAD)와 차지 업 신호(DATA_LAG)가 선택적으로 발생된다.
그러나, 이 본 발명에서는 루프 필터(130)에서 평균 차지들이 변화되지 않기 때문에, 록(locked)된 상태로 유지가 된다.
그러나, 이런 것들이 지터를 발생시킬 수 있지만, 챠지 펌프(120)의 전류 및 저항, 루프 필터(130)의 커패시턴스, 및 VCO(140)의 게인(gain)과 같은 루프를 구성하는 값들을 적당히 조절하면 지터를 극소화할 수 있다.
이상에서 살펴본 바와 같이, 본 발명은 간단한 구조를 갖는 위상 주파수 검출부, VCO, 및 더블 에지 D 플립플롭을 이용해서 입력 데이터를 보다 정확한 파형을 갖는 데이터로 복원시킴으로써, 회로면적과 소비전력을 감소시킬 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가 등이 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구의 범위에 속하는 것으로 보아야 할 것이다.

Claims (6)

  1. 입력 데이터와 복원된 클럭신호를 조합하여 위상과 주파수 에러를 상쇄시킨 후에 차지 업 신호와 차지 다운 신호를 발생시키는 위상 주파수 검출수단;
    상기 차지 업 신호와 상기 차지 다운 신호가 기준전압보다 높으냐 낮으냐에 따라 전류 펌핑 동작을 수행하는 차지 펌프;
    상기 차지 펌프의 출력신호를 입력받아 DC 제어전압(Vdc)을 출력하는 루프 필터;
    상기 루프 필터로부터 출력된 DC 제어전압을 입력받아 상기 DC 제어전압에 비례하거나 반비례하는 주파수와 위상을 검출한 후에, 위상이 다른 복수의 복원된 클럭신호들을 발생시키는 VCO; 및
    상기 입력 데이터와 상기 VCO로부터 발생된 상기 복수의 복원된 클럭신호들을 입력받아 상기 입력 데이터를 보다 정확한 파형을 갖는 데이터로 복원시키는 데이터 복원수단을 구비하고,
    상기 위상 주파수 검출수단에서 입력받은 상기 복원된 클럭신호는 상기 VCO에서 출력된 상기 위상이 다른 복수의 복원된 클럭신호들 중 하나인 것을 특징으로 하는 고주파수 시스템에서의 데이터 복원회로.
  2. 제 1 항에 있어서,
    상기 위상 주파수 검출수단에서 발생된 상기 차지 업 신호는 상기 루프 필터의 DC 제어전압을 높이고, 상기 차지 다운신호는 루프 필터의 DC 제어전압을 낮추는 것을 특징으로 하는 고주파수 시스템에서의 데이터 복원회로.
  3. 제 1 항에 있어서,
    상기 위상 주파수 검출수단에서 발생된 상기 차지 업 신호는 비주기적으로 발생되고, 상기 차지 다운신호는 주기적으로 발생되는 것을 특징으로 하는 고주파수 시스템에서의 데이터 복원회로
  4. 제 1 항에 있어서,
    상기 위상 주파수 검출수단은,
    상기 입력 데이터와 상기 복원된 클럭신호를 논리 조합하여 위상과 주파수 에러를 상쇄시킨 후에, 상기 차지 업 신호를 발생시키는 제1 논리소자와,
    상기 복수의 복원된 클럭신호들 중 제1 및 제2 복원된 클럭신호들을 논리 조합하여 위상과 주파수 에러를 상쇄시킨 후에, 상기 차지 다운 신호를 발생시키는 제2 논리소자로 구성된 것을 특징으로 하는 고주파수 시스템에서의 데이터 복원회로.
  5. 제 1 항에 있어서,
    상기 VCO는 상기 DC 제어전압을 인가받아 상기 위상이 다른 복수의 복원된 클럭신호들을 발생시키는 복수의 차동 버퍼로 구성된 것을 특징으로 하는 고주파수시스템에서의 데이터 복원회로.
  6. 제 1 항에 있어서,
    상기 데이터 복원수단은 상기 복수의 복원된 클럭신호와 상기 입력 데이터를 더블 에징하여 상기 입력 데이터를 정확한 파형을 갖는 데이터로 복원시키는 더블 에지 D 플립플롭으로 이루어진 것을 특징으로 하는 고주파수 시스템에서의 데이터 복원회로.
KR1020010039022A 2001-06-30 2001-06-30 고주파수 시스템에서의 데이터 복원회로 KR20030002249A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010039022A KR20030002249A (ko) 2001-06-30 2001-06-30 고주파수 시스템에서의 데이터 복원회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010039022A KR20030002249A (ko) 2001-06-30 2001-06-30 고주파수 시스템에서의 데이터 복원회로

Publications (1)

Publication Number Publication Date
KR20030002249A true KR20030002249A (ko) 2003-01-08

Family

ID=27712879

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010039022A KR20030002249A (ko) 2001-06-30 2001-06-30 고주파수 시스템에서의 데이터 복원회로

Country Status (1)

Country Link
KR (1) KR20030002249A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030086107A (ko) * 2002-05-03 2003-11-07 학교법인 인하학원 고속 클럭 복원회로용 위상검출기
KR100739957B1 (ko) * 2006-07-24 2007-07-16 주식회사 하이닉스반도체 고속 반도체 메모리 장치의 입력 신호들의 지터 및 스큐를감소시키는 호스트 인터페이스 장치
US8036333B2 (en) 2006-08-30 2011-10-11 Samsung Electronics Co., Ltd. Clock and data recovery circuit and method of recovering clocks and data

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980019934A (ko) * 1996-09-04 1998-06-25 구자홍 멀티위상 클럭을 이용한 클럭/데이터 복원용 피엘엘
US6040742A (en) * 1997-09-02 2000-03-21 Lucent Technologies Inc. Charge-pump phase-locked loop with DC current source
JP2000349627A (ja) * 1999-06-09 2000-12-15 Sony Corp Ｐｌｌ回路
US6211741B1 (en) * 1998-10-16 2001-04-03 Cypress Semiconductor Corp. Clock and data recovery PLL based on parallel architecture
JP2001156631A (ja) * 1999-11-26 2001-06-08 Matsushita Electric Ind Co Ltd ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980019934A (ko) * 1996-09-04 1998-06-25 구자홍 멀티위상 클럭을 이용한 클럭/데이터 복원용 피엘엘
US6040742A (en) * 1997-09-02 2000-03-21 Lucent Technologies Inc. Charge-pump phase-locked loop with DC current source
US6211741B1 (en) * 1998-10-16 2001-04-03 Cypress Semiconductor Corp. Clock and data recovery PLL based on parallel architecture
JP2000349627A (ja) * 1999-06-09 2000-12-15 Sony Corp Ｐｌｌ回路
JP2001156631A (ja) * 1999-11-26 2001-06-08 Matsushita Electric Ind Co Ltd ＰＬＬ（ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030086107A (ko) * 2002-05-03 2003-11-07 학교법인 인하학원 고속 클럭 복원회로용 위상검출기
KR100739957B1 (ko) * 2006-07-24 2007-07-16 주식회사 하이닉스반도체 고속 반도체 메모리 장치의 입력 신호들의 지터 및 스큐를감소시키는 호스트 인터페이스 장치
US8036333B2 (en) 2006-08-30 2011-10-11 Samsung Electronics Co., Ltd. Clock and data recovery circuit and method of recovering clocks and data

Similar Documents

Publication Publication Date Title
KR100711095B1 (ko) 클럭 및 데이터 복원회로, 및 클럭 및 데이터 복원 방법
KR100303897B1 (ko) 저-전력지터-보상위상동기루프및상기루프에서전력을줄임과동시에낮은지터를유지하는방법
US6310521B1 (en) Reference-free clock generation and data recovery PLL
US6442225B1 (en) Multi-phase-locked loop for data recovery
US7532038B2 (en) Phase detecting circuit having adjustable gain curve and method thereof
US5689533A (en) Refined timing recovery circuit
US6150889A (en) Circuit and method for minimizing recovery time
US6873669B2 (en) Clock signal reproduction device
US6236697B1 (en) Clock recovery for multiple frequency input data
KR20180060100A (ko) 하이브리드 클럭 데이터 복원 회로 및 수신기
JP5332328B2 (ja) クロック及びデータ復元回路
KR101202084B1 (ko) 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로
JP3779713B2 (ja) 半導体集積回路
JP2004135318A (ja) 改善されたタイミングマージンを有する位相検出器
JP2003032233A (ja) ノイズに強いバーストモード受信装置とそのクロック信号及びデータ復元方法
KR20030002249A (ko) 고주파수 시스템에서의 데이터 복원회로
CN100417024C (zh) 低稳态误差的锁相回路及其校正电路
US6259278B1 (en) Phase detector
JP2812453B2 (ja) 多相クロック信号生成装置およびその位相検出器および復元装置
US6366135B1 (en) Data frequency detector
JP2006042329A (ja) 位相検出回路及び方法と、これを用いたクロックデータ復元回路及び方法
KR100355413B1 (ko) 데이타 통신시스템에 있어서 클럭 및 데이타 복원회로
KR20150069493A (ko) 오동기화를 방지하기 위한 이중 위상 주파수 검출기 회로, 이의 동작 방법 및 이를 사용하는 클록 데이터 복원 회로
KR100186433B1 (ko) 데이타 통신장치의 클럭주파수 및 위상 복원회로
EP0492869B1 (en) Signal retiming apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application