KR101202084B1 - 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로 - Google Patents

뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로 Download PDF

Info

Publication number
KR101202084B1
KR101202084B1 KR1020100087395A KR20100087395A KR101202084B1 KR 101202084 B1 KR101202084 B1 KR 101202084B1 KR 1020100087395 A KR1020100087395 A KR 1020100087395A KR 20100087395 A KR20100087395 A KR 20100087395A KR 101202084 B1 KR101202084 B1 KR 101202084B1
Authority
KR
South Korea
Prior art keywords
bang
phase detector
input
clock
flip
Prior art date
Application number
KR1020100087395A
Other languages
English (en)
Other versions
KR20120025179A (ko
Inventor
강진구
임상순
Original Assignee
인하대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인하대학교 산학협력단 filed Critical 인하대학교 산학협력단
Priority to KR1020100087395A priority Critical patent/KR101202084B1/ko
Publication of KR20120025179A publication Critical patent/KR20120025179A/ko
Application granted granted Critical
Publication of KR101202084B1 publication Critical patent/KR101202084B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 관한 것으로서, 보다 구체적으로는 입력 데이터에서 에지를 검출하는 에지 검출기(Edge Detector) 및 에지 검출기의 출력단에 연결되며 클록이 상기 입력 데이터에 비하여 앞서는지 또는 뒤떨어지는지에 대해 결정하는 결정 회로(Decision Circuit)를 포함하는 뱅뱅 위상검출기(Bang-Bang Phase Detector)로 구성되되, 상기 에지 검출기는, 2개의 안정 상태가 있을 때 제1 안정 상태를 정하는 입력이 인가되면 이어서 제2 안정 상태를 정하는 입력이 인가되기까지 상기 제1 안정 상태를 유지하는 2개의 플립플롭(Flip-Flop) 및 모든 입력에 신호가 들어올 때에만 출력 신호가 나타나도록 구성된 논리소자인 AND 게이트를 포함하며, 상기 결정 회로는, 시간적으로 변화하는 레지스터 및 카운터, 데이터 신호 버스상의 디지털 정보를 원하는 시각에 판독하여 등록하는 2개의 래치(Latch)를 포함하는 것을 그 구성상의 특징으로 한다.
본 발명에서 제안하고 있는 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 따르면, 알렉산더 위상검출기에 비하여 Up/Down 신호를 줄임으로써 전력 소비량을 절감하며, 적은 지터 특성을 가질 수 있는 뱅뱅 위상검출기(Bang-Bang Phase Detector, Bang-Bang PD)를 사용하기 때문에, 효율성을 향상시킬 수 있다.

Description

뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로{A CDR CIRCUIT HAVING IMPROVED JITTER CHARACTERISTICS BY USING A BANG-BANG PHASE DETECTOR}
본 발명은 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 관한 것으로서, 특히 알렉산더 위상검출기(Alexander Phase Detector)에 비하여 향상된 지터(jitter) 특성, 전력 소비량 절감, 칩 면적 감소와 같은 효과를 누릴 수 있어 매우 효율적인 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 관한 것이다.
통신시스템에서 데이터 전송이 고속으로 이루어지면서, 하드웨어의 복잡성, 전력소모, 가격 등의 이유로 클록을 제외한 데이터만 수신단으로 보내는 방식이 사용되어지고 있다. 따라서 고속으로 수신된 데이터에서 클록 신호를 추출하는 것이 필요하며, 추출된 클록을 이용하여 데이터를 복원하는 클록 데이터 복원회로(CDR)에 관한 연구가 활발히 이루어지고 있다.
이러한 클록 데이터 복원회로는 이더넷 수신기(Ethernet Receivers), 디스크 드라이브 읽기 쓰기 채널(disk drive read and write channels), 디지털 모바일 수신기(digital mobile receivers)와 같이 데이터에서 정확한 타이밍 정보를 추출하기 위한 고속 인터페이스 시스템에서 널리 사용된다.
이와 같이 널리 사용되는 일반적인 클록 데이터 복원회로에는 주로 알렉산더 위상검출기(Alexander Phase Detector, Alexander PD)가 사용되는데, 알렉산더 위상검출기의 경우 지터 특성이 떨어지고 전력 소비량이 크며 칩 면적을 많이 차지한다는 문제점이 있다.
본 발명은 기존에 제안된 방법들의 상기와 같은 문제점들을 해결하기 위해 제안된 것으로서, 알렉산더 위상검출기에 비하여 Up/Down 신호를 줄임으로써 전력 소비량을 절감하며, 향상된 지터 특성을 갖는 뱅뱅 위상검출기(Bang-Bang Phase Detector, Bang-Bang PD)를 사용하기 때문에, 효율성을 향상시킬 수 있는 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로를 제공하는 것을 그 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명의 특징에 따른, 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로는,
입력 데이터에서 에지를 검출하는 에지 검출기(Edge Detector) 및 에지 검출기의 출력단에 연결되며 클록이 상기 입력 데이터에 비하여 앞서는지 또는 뒤떨어지는지에 대해 결정하는 결정 회로(Decision Circuit)를 포함하는 뱅뱅 위상검출기(Bang-Bang Phase Detector)로 구성되되,
상기 에지 검출기는, 2개의 안정 상태가 있을 때 제1 안정 상태를 정하는 입력이 인가되면 이어서 제2 안정 상태를 정하는 입력이 인가되기까지 상기 제1 안정 상태를 유지하는 2개의 플립플롭(Flip-Flop) 및 모든 입력에 신호가 들어올 때에만 출력 신호가 나타나도록 구성된 논리소자인 AND 게이트를 포함하며,
상기 결정 회로는, 시간적으로 변화하는 레지스터 및 카운터, 데이터 신호 버스 상의 디지털 정보를 원하는 시각에 판독하여 등록하는 2개의 래치(Latch)를 포함하는 것을 그 구성상의 특징으로 한다.
바람직하게는, 상기 플립플롭은,
하나의 입력 단자를 가지며, 클록 펄스(Clock Pulse)가 인가되었을 때 입력 신호가 1이면 1로, 0이면 0으로 출력되는 데이터 플립플롭(Data Flip-Flop, D Flip-Flop)일 수 있다.
바람직하게는, 상기 에지 검출기 및 상기 결정 회로는,
상기 플립플롭 및 상기 래치가 다른 전자 회로와 서로 연관해서 동작할 수 있도록 하는 클록단자(CLK)를 더 포함할 수 있다.
바람직하게는,
상기 뱅뱅 위상검출기의 Up/Down 신호를 전류 신호로 변환하여 루프 필터에 공급하는 전하 펌프(Charge Pump, CP);
상기 전하 펌프를 통해 출력된 전류를 전압으로 바꾸어 전압 제어 발진기의 제어신호로 사용할 수 있게 하며, 입력에 포함되어 있는 잡음을 저역 통과 필터링하는 루프 필터(Loop Filter); 및
전압의 입력신호를 주파수 제어신호로써 입력받아 제어신호에 해당하는 일정한 주파수를 출력하는 전압 제어 발진기(Voltage Controlled Oscillator, VCO)를 더 포함할 수 있다.
본 발명에서 제안하고 있는 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 따르면, 알렉산더 위상검출기에 비하여 Up/Down 신호를 줄임으로써 전력 소비량을 절감하며, 향상된 지터 특성을 갖는 뱅뱅 위상검출기(Bang-Bang Phase Detector, Bang-Bang PD)를 사용하기 때문에, 효율성을 향상시킬 수 있다.
도 1은 일반적인 위상검출기의 응답을 나타내는 도면.
도 2는 일반적인 클록 데이터 복원 회로에 사용되는 알렉산더 위상검출기의 블록도.
도 3은 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 뱅뱅 위상검출기의 블록도.
도 4는 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 뱅뱅 위상검출기의 early 클록과 late 클록에 대한 타이밍 다이어그램을 나타내는 도면.
도 5는 long run 데이터가 입력되었을 때 일반적인 클록 데이터 복원 회로에 사용되는 알렉산더 위상검출기의 early 클록과 late 클록에 대한 타이밍 다이어그램을 나타내는 도면.
도 6은 long run 데이터가 입력되었을 때 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 뱅뱅 위상검출기의 early 클록과 late 클록에 대한 타이밍 다이어그램을 나타내는 도면.
도 7은 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 전하 펌프의 회로도.
도 8은 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 전압 제어 발진기의 회로도.
도 9와 도 10은, 각각 알렉산더 위상검출기를 이용한 일반적인 클록 데이터 복원 회로의 다이어그램과 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로의 다이어그램을 나타내는 도면.
이하에서는 첨부된 도면을 참조하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 바람직한 실시예를 상세히 설명한다. 다만, 본 발명의 바람직한 실시예를 상세하게 설명함에 있어, 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다. 또한, 유사한 기능 및 작용을 하는 부분에 대해서는 도면 전체에 걸쳐 동일 또는 유사한 부호를 사용한다.
덧붙여, 명세서 전체에서, 어떤 부분이 다른 부분과 ‘연결’되어 있다고 할 때, 이는 ‘직접적으로 연결’되어 있는 경우뿐만 아니라, 그 중간에 다른 소자를 사이에 두고 ‘간접적으로 연결’되어 있는 경우도 포함한다. 또한, 어떤 구성요소를 ‘포함’한다는 것은, 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있다는 것을 의미한다.
도 1은 일반적인 위상검출기의 응답을 나타내는 도면이다. 일반적인 위상검출기는, 출력하는 수정 정보(correction information)에 따라 두 가지 타입(2차(binary)와 1차(linear))으로 분류된다. 2차 위상검출기는 리타임된 클록(retimed clock)이 데이터 신호보다 앞서는지, 또는 뒤처지는지에 대한 정보만을 출력한다. 1차 위상검출기와의 차이점은, 도 1에 도시된 바와 같이 위상 에러의 크기에 비례한다는 점이다.
도 2는 일반적인 클록 데이터 복원 회로에 사용되는 알렉산더 위상검출기의 블록도이다. 알렉산더 위상검출기(100)는 멀티-Gb/s 클록 데이터 복원 회로(Clock Data Recovery Circuit, CDR Circuit)에서 가장 흔하게 사용되는 2차 위상검출기로서, 데이터 변이(data transition) 이후의 수정 정보(correction information)를 전하 펌프(Charge Pump)에 전달하며, 입력 데이터의 패턴에 많은 유연성을 허용한다는 특징이 있다.
도 2에 도시된 바와 같이, 일반적인 클록 데이터 복원 회로에 사용되는 알렉산더 위상검출기(100)는, 4개의 D 플립플롭(D Flip-Flop)과 2개의 XOR 게이트를 포함하여 구성된다. 4개의 D 플립플롭은 3개의 포인트에서 데이터 신호를 샘플링하기 위하여 사용된다. 구체적으로 상단의 두 D 플립플롭인 Flip-Flop 1과 Flip-Flop 2는 클록단자(CLK)의 상승 에지(rising edge)에서의 입력 데이터를 샘플링하고 각각 Q1과 Q2를 출력하며, 하단의 두 D 플립플롭인 Flip-Flop 3과 Flip-Flop 4는 데이터 샘플을 클록 반주기만큼 지연시키며 Q4를 출력한다. 2개의 XOR 게이트는 데이터 샘플들을 이용하여 데이터 신호가 클록 신호보다 앞서는지 또는 뒤처지는지를 판단한다.
이와 같이 일반적인 클록 데이터 복원 회로에 사용되는 알렉산더 위상검출기(100)는 3개의 데이터 샘플들(Q1, Q2, Q4)을 샘플링하기 위하여 3개의 연속적인 클록 에지를 활용한다. 이 데이터 샘플들은 데이터 변이가 나타났는지를 판단하거나 클록 신호와 입력 데이터의 선후 관계를 판단하는데 사용된다.
비록 알렉산더 위상검출기(100)가 고속으로 작동하기에 적합하다고 하더라도, 뱅뱅 특징의 2차 위상검출기는 동일한 특징을 갖는 1차 위상검출기에 비하여 전압 펌프의 높은 사용량을 수반하므로, 클록 데이터 복원 회로가 lock 상태이더라도 전압 제어 발진기(Voltage Controlled Oscillator, VCO)(도 8의 400)의 제어 라인(control line)에서 상당한 리플(ripple)을 발생시킨다.
이 리플은 전압 제어 발진기(도 8의 400)의 출력에서 지터로 변화하며, 지터 클록은 연속적인 1과 0들이 무작위 시퀀스로 클록 데이터 복원 회로에 입력될 경우 더욱 악화된다. 결과적으로 클록 데이터 복원 회로의 지터 클록은 복원된 데이터 신호를 불안정하게 만들 수 있다는 문제점이 있다.
도 3은 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 뱅뱅 위상검출기의 블록도이다. 도 3에 도시된 바와 같이, 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 뱅뱅 위상검출기(Bang-Bang Phase Detector)(200)는, 입력 데이터에서 에지를 검출하는 에지 검출기(Edge Detector) 및 에지 검출기의 출력단에 연결되며 클록이 입력 데이터에 비하여 앞서는지 또는 뒤떨어지는지에 대해 결정하는 결정 회로(Decision Circuit)를 포함하는 뱅뱅 위상검출기(Bang-Bang Phase Detector)(200)로 구성될 수 있다.
이때 에지 검출기는, 2개의 안정 상태가 있을 때 제1 안정 상태를 정하는 입력이 인가되면 이어서 제2 안정 상태를 정하는 입력이 인가되기까지 제1 안정 상태를 유지하는 2개의 플립플롭(Flip-Flop) 및 상기 2개의 플립플롭의 출력신호를 제공받아 AND 연산을 수행하여 AND 출력신호를 출력하는 AND 게이트를 포함하며, 플립플롭은 하나의 입력 단자를 가지며, 클록 펄스(Clock Pulse)가 인가되었을 때 입력 신호가 1이면 1로, 0이면 0으로 출력되는 데이터 플립플롭(Data Flip-Flop, D Flip-Flop)일 수 있다.
결정 회로는, 상기 AND 출력신호를 제공받아 래치하는 2개의 래치(Latch)를 포함할 수 있으며, 에지 검출기 및 결정 회로는, 플립플롭 및 래치가 다른 전자 회로와 서로 연관해서 동작할 수 있도록 하는 클록단자(CLK)를 더 포함할 수 있다.
도 4는 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 뱅뱅 위상검출기의 early 클록과 late 클록에 대한 타이밍 다이어그램을 나타내는 도면이다. 도 4의 좌측에 도시된 바와 같이, 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 뱅뱅 위상검출기(200)에서, CLK가 high일 때 데이터 에지가 발생하면, 다음 CLK 반주기 동안 펄스 A는 high가 되고, 펄스 Y는 다음 CLK 한 주기 동안 high가 된다. 마찬가지로, 도 4의 우측에 도시된 바와 같이, 만약 CLK가 low인 경우 데이터 에지가 발생하면, 펄스 A는 CLK의 반주기 동안 high가 되고, 펄스 X는 CLK 한 주기 동안 high가 된다. 이러한 결과를 파악하여 볼 때, 펄스 X와 Y는 late 클록과 early 클록을 각각 나타내는 것을 알 수 있다.
도 4를 참조하여 볼 때, 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 뱅뱅 위상검출기(200)는, 출력 X와 Y의 펄스 대역폭이 알렉산더 위상검출기(100)보다 적게 나타난다는 점을 알 수 있다. 알렉산더 위상검출기(100)는 데이터 입력의 rising과 falling 에지에서 모두 출력 신호를 생성하는데 반해, 본 발명의 뱅뱅 위상검출기(200)는 둘 중 하나의 에지에서만 출력 신호를 생성하기 때문이다.
이러한 특성은 본 발명이 같은 조건, 같은 차지 펌프 전류(charge-pump current)일 때 지터를 줄일 수 있음을 알 수 있다. 종래의 클록 데이터 복원 회로에서 2차 위상검출기의 Bang-Bang 특성은 1차 위상검출기보다 더 많은 차지 펌프 동작을 야기하며, 클록 데이터 복원 회로가 lock 상태에서 동작할 때 전압 제어 발진기(도 8의 400)의 제어 입력 라인에 상당한 리플(ripple)을 야기한다. 그러나 본 발명에 사용된 뱅뱅 위상검출기(200)는, 하나의 에지에서만 검출하는 알고리즘을 사용하므로, 본 발명은 lock 상태에 있을 때 전압 제어 발진기(도 8의 400)의 리플을 줄일 수 있으며, 지터를 줄이고 더 적은 지터의 데이터를 복원할 수 있다는 장점이 있다.
또한, 본 발명은 long run 데이터가 입력으로 들어왔을 때, 종래의 클록 데이터 복원 회로에 비하여 더 좋은 지터 특성을 제공한다. 도 5는 long run 데이터가 입력되었을 때 일반적인 클록 데이터 복원 회로에 사용되는 알렉산더 위상검출기의 early 클록과 late 클록에 대한 타이밍 다이어그램을 나타내는 도면이다. 도 5에 도시된 바와 같이, 일반적인 클록 데이터 복원 회로에 사용되는 알렉산더 위상검출기(100)의 경우, 출력의 펄스 대역폭은 CLK의 한 주기와 같으며, 출력은 rising 에지와 falling 에지에서 총 두 번 발생한다.
도 6은 long run 데이터가 입력되었을 때 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 뱅뱅 위상검출기의 early 클록과 late 클록에 대한 타이밍 다이어그램을 나타내는 도면이다. 도 6에 도시된 바와 같이, 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 뱅뱅 위상검출기(200)의 경우, 출력 대역폭이 오직 CLK 한 주기와 같음을 알 수 있다. ternary 위상검출기(tri-state Phase Detector)는 long run 데이터가 입력되었을 때 루프필터(Loop Filter)로 차지(charge)나 방전(discharge) 시키지 않기 때문에 원하는 데이터 주파수에서 전류를 홀딩하게 된다. 따라서 본 발명은 long run 데이터의 경우에 대하여 강한 특성을 띄는 것을 확인할 수 있다.
본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로는, 전하 펌프(도 7의 300), 루프 필터(도시하지 않음), 전압 제어 발진기(도 8의 400)를 더 포함할 수 있다. 이하, 도 7 및 도 8을 참조하여 상세히 설명하도록 한다.
도 7은 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 전하 펌프의 회로도이다. 도 7에 도시된 바와 같이, 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 전하 펌프(Charge Pump, CP)(300)는, 뱅뱅 위상검출기(200)의 Up/Down 신호를 전류 신호로 변환하여 루프 필터에 공급한다. 이때, 전류 펌핑 주기 동안 전류 소스의 말단 전압을 고정하기 위하여 단일의 gain 버퍼가 사용되었으며, 이는 전하의 공유로 인하여 발생할 수 있는 결함을 최소화하기 위함이다.
전하 펌프(300)는 위상 주파수 검출기의 출력으로 만들어진, 시간 정보를 가지고 있는 Up/Down 신호를 루프 필터 내의 커패시터에 전위 정보로 바꾸어 주는 역할을 한다. Up 신호가 입력으로 들어와서 위쪽 전류 경로가 형성되면 부하 커패시터에 전하가 공급되어 제어전압이 높아진다. 반대로 Down 신호가 가해지면 아래쪽 전류원으로 경로가 열리게 되어 커패시터에 충전된 전하가 빠져나가기 때문에 제어전압이 낮아진다.
본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 루프 필터(Loop Filter)는, 전하 펌프(300)를 통해 출력된 전류를 전압으로 바꾸어 전압 제어 발진기(도 8의 400)의 제어신호로 사용할 수 있게 하며, 입력에 포함되어 있는 잡음을 저역 통과 필터링한다. 루프 필터는 능동 필터(active filter)나 수동 필터(passive filter)를 사용할 수 있지만, 수동 필터가 바람직하다. 능동 필터의 능동 소자의 추가적인 사용은 위상 잡음, 복잡도(complexity) 그리고 비용을 증가시키기 때문이다. 그러나 전압 제어 발진기(도 8의 400)에서 요구되는 제어전압이 전하 펌프(300)를 통해 생성되는 전압보다 클 때에는 능동 필터를 사용하여야 한다. 더 높은 제어 전압이 전압 제어 발진기(도 8의 400)에 사용되면 전압 제어 발진기(도 8의 400)의 튜닝 범위가 넓어지거나 위상 잡음이 감소한다.
도 8은 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 전압 제어 발진기의 회로도이다. 도 8에 도시된 바와 같이, 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로에 사용되는 전압 제어 발진기(Voltage Controlled Oscillator, VCO)(400)는, 전압의 입력신호를 주파수 제어신호로써 입력받아 제어신호에 해당하는 일정한 주파수를 출력한다. 이때 서로 다른 한 쌍의 부하는 PMOS로 형성될 수 있으며, 전압레벨의 변화에 따라서 출력되는 주파수의 값이 비례적으로 변화할 수 있다.
전압 제어 발진기(400)는 중심주파수, 튜닝 범위, 튜닝 선형성, 파워소모, 잡음 등의 요소를 고려하여 설계한다. 전압 제어 발진기(400)의 입력 제어신호에 따라서 주파수가 최대에서 최소까지 변화할 때 제어전압에 따른 주파수의 변화가 선형적으로 변하도록 설계하는 것이 중요하다. 이는 선형적인 구간이 넓을수록 다양한 주파수를 더욱 좋은 성능으로 사용할 수 있기 때문이다.
도 9와 도 10은, 각각 알렉산더 위상검출기를 이용한 일반적인 클록 데이터 복원 회로의 다이어그램과 본 발명의 일실시예에 따른 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로의 다이어그램을 나타내는 도면이다. 표 1에 기재된 바와 같이 0.13㎛ CMOS 공정에서 전하 펌프(300), 루프 필터, 전압 제어 발진기(400)를 포함한 구성으로 실험하였다. 도 9 및 도 10에 비교하여 도시된 바와 같이 1Gbps에서, 알렉산더 위상검출기를 이용한 일반적인 클록 데이터 복원 회로의 지터는 57.31㎰이며, 본 발명의 지터는 5.726㎰인 것을 확인할 수 있다. 이러한 실험 결과는 본 발명이 종래의 알렉산더 위상검출기를 이용한 일반적인 클록 데이터 복원 회로보다 훨씬 향상된 지터 특성을 가짐을 보여준다.
Process CMOS 0.13
Supply voltage 1.2V
Data-rate 1Gbps
Peak-to-Peak Jitter 57.31㎰ 5.726㎰
Lock time 3㎲ 5㎲
Power consumption
(CDR circuit)		 4.993377㎽ 4.691417㎽
Phase Detector 0.609525㎽ 0.304003㎽
또한 표 1에서 알 수 있듯 알렉산더 위상검출기를 이용한 일반적인 클록 데이터 복원 회로의 전력 소모량이 0.6095㎽인 반면 본 발명의 전력 소모량은 0.304㎽이므로, 본 발명은 전력 사용량을 대폭 절약할 수 있다는 효과가 있다.
이상 설명한 본 발명은 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에 의하여 다양한 변형이나 응용이 가능하며, 본 발명에 따른 기술적 사상의 범위는 아래의 특허청구범위에 의하여 정해져야 할 것이다.
100: 알렉산더 위상검출기 200: 뱅뱅 위상검출기
300: 전하 펌프 400: 전압 제어 발진기

Claims (4)

  1. 입력 데이터에서 에지를 검출하는 에지 검출기(Edge Detector) 및 에지 검출기의 출력단에 연결되며 클록이 상기 입력 데이터에 비하여 앞서는지 또는 뒤떨어지는지에 대해 결정하는 결정 회로(Decision Circuit)를 포함하는 뱅뱅 위상검출기(Bang-Bang Phase Detector)로 구성되되,
    상기 에지 검출기는, 2개의 안정 상태가 있을 때 제1 안정 상태를 정하는 입력이 인가되면 이어서 제2 안정 상태를 정하는 입력이 인가되기까지 상기 제1 안정 상태를 유지하는 2개의 플립플롭(Flip-Flop) 및 상기 2개의 플립플롭의 출력신호를 제공받아 AND 연산을 수행하여 AND 출력신호를 출력하는 AND 게이트를 포함하며,
    상기 결정 회로는, 상기 AND 출력신호를 제공받아 래치하는 2개의 래치(Latch)를 포함하는 것을 특징으로 하는 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로.
  2. 제1항에 있어서, 상기 플립플롭은,
    하나의 입력 단자를 가지며, 클록 펄스(Clock Pulse)가 인가되었을 때 입력 신호가 1이면 1로, 0이면 0으로 출력되는 데이터 플립플롭(Data Flip-Flop, D Flip-Flop)인 것을 특징으로 하는 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로.
  3. 제1항에 있어서, 상기 에지 검출기 및 상기 결정 회로는,
    상기 플립플롭 및 상기 래치가 다른 전자 회로와 서로 연관해서 동작할 수 있도록 하는 클록단자(CLK)를 더 포함하는 것을 특징으로 하는 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로.
  4. 제1항에 있어서,
    상기 뱅뱅 위상검출기의 Up/Down 신호를 전류 신호로 변환하여 루프 필터에 공급하는 전하 펌프(Charge Pump, CP);
    상기 전하 펌프를 통해 출력된 전류를 전압으로 바꾸어 전압 제어 발진기의 제어신호로 사용할 수 있게 하며, 입력에 포함되어 있는 잡음을 저역 통과 필터링하는 루프 필터(Loop Filter); 및
    전압의 입력신호를 주파수 제어신호로써 입력받아 제어신호에 해당하는 일정한 주파수를 출력하는 전압 제어 발진기(Voltage Controlled Oscillator, VCO)를 더 포함하는 것을 특징으로 하는 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로.
KR1020100087395A 2010-09-07 2010-09-07 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로 KR101202084B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100087395A KR101202084B1 (ko) 2010-09-07 2010-09-07 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100087395A KR101202084B1 (ko) 2010-09-07 2010-09-07 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로

Publications (2)

Publication Number Publication Date
KR20120025179A KR20120025179A (ko) 2012-03-15
KR101202084B1 true KR101202084B1 (ko) 2012-11-15

Family

ID=46131653

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100087395A KR101202084B1 (ko) 2010-09-07 2010-09-07 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로

Country Status (1)

Country Link
KR (1) KR101202084B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101610500B1 (ko) * 2014-09-02 2016-04-21 인하대학교 산학협력단 데이터 비트 오류 허용오차를 개선한 펄스-폭 변조 방식의 외부 레퍼런스 클럭이 필요 없는 클럭-데이터 복원 회로 및 방법
US9356772B2 (en) 2014-07-14 2016-05-31 Samsung Electronics Co., Ltd. Hybrid clock and data recovery circuit and system including the same
US9667261B2 (en) 2015-06-01 2017-05-30 SK Hynix Inc. Integrated circuit and clock data recovery circuit

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101706196B1 (ko) * 2015-10-22 2017-02-15 (주)자람테크놀로지 위상 동기 성능을 개선한 뱅뱅 위상 검출기
KR20240029203A (ko) 2022-08-26 2024-03-05 주식회사 실리콘마이터스 클럭 데이터 복원 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780959B1 (ko) 2006-09-13 2007-12-03 삼성전자주식회사 뱅뱅 지터를 감소시킬 수 있는 지연 동기 루프 회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100780959B1 (ko) 2006-09-13 2007-12-03 삼성전자주식회사 뱅뱅 지터를 감소시킬 수 있는 지연 동기 루프 회로

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356772B2 (en) 2014-07-14 2016-05-31 Samsung Electronics Co., Ltd. Hybrid clock and data recovery circuit and system including the same
KR101610500B1 (ko) * 2014-09-02 2016-04-21 인하대학교 산학협력단 데이터 비트 오류 허용오차를 개선한 펄스-폭 변조 방식의 외부 레퍼런스 클럭이 필요 없는 클럭-데이터 복원 회로 및 방법
US9667261B2 (en) 2015-06-01 2017-05-30 SK Hynix Inc. Integrated circuit and clock data recovery circuit

Also Published As

Publication number Publication date
KR20120025179A (ko) 2012-03-15

Similar Documents

Publication Publication Date Title
US9300461B2 (en) Reception circuit
US7302026B2 (en) Clock recovery circuit and electronic device using a clock recovery circuit
KR100303897B1 (ko) 저-전력지터-보상위상동기루프및상기루프에서전력을줄임과동시에낮은지터를유지하는방법
US8442178B2 (en) Linear phase detector and clock/data recovery circuit thereof
US7692501B2 (en) Phase/frequency detector and charge pump architecture for referenceless clock and data recovery (CDR) applications
US7668277B2 (en) Apparatus and method for clock data recovery with low lock frequency
US6914953B2 (en) Multiphase clock recovery using D-type phase detector
US20200084015A1 (en) Frequency/phase lock detector for clock and data recovery circuits
US20110096884A1 (en) System and method for implementing a phase detector to support a data transmission procedure
KR101202084B1 (ko) 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
US8023605B2 (en) Oversampling circuit and oversampling method
US7015727B2 (en) Generating a lock signal indicating whether an output clock signal generated by a PLL is in lock with an input reference signal
US20040114702A1 (en) Bang-bang phase detector for full-rate and half-rate schemes clock and data recovery and method therefor
CN109150171B (zh) 一种高速低抖动的鉴频鉴相器及时钟数据恢复电路
US10951389B2 (en) Phase detector, phase synchronization circuit, and method of controlling phase synchronization circuit
CN109478890B (zh) 用于时钟相位生成的方法和装置
Seo et al. A 5-Gbit/s Clock-and Data-Recovery Circuit With 1/8-Rate Linear Phase Detector in 0.18-${\rm\mu}\hbox {m} $ CMOS Technology
US10211843B2 (en) Fast-response hybrid lock detector
US6366135B1 (en) Data frequency detector
US7023944B2 (en) Method and circuit for glitch-free changing of clocks having different phases
WO2004086408A1 (en) Track and hold circuit
KR100355413B1 (ko) 데이타 통신시스템에 있어서 클럭 및 데이타 복원회로
KR101264276B1 (ko) 혼합형 위상 검출기 및 그 방법
Kim et al. Clock and data recovery circuit with two exclusive-OR phase frequency detector

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170829

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee