CN109478890B - 用于时钟相位生成的方法和装置 - Google Patents

用于时钟相位生成的方法和装置 Download PDF

Info

Publication number
CN109478890B
CN109478890B CN201780042589.3A CN201780042589A CN109478890B CN 109478890 B CN109478890 B CN 109478890B CN 201780042589 A CN201780042589 A CN 201780042589A CN 109478890 B CN109478890 B CN 109478890B
Authority
CN
China
Prior art keywords
phase
supply voltage
input
injection
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780042589.3A
Other languages
English (en)
Other versions
CN109478890A (zh
Inventor
J·南宫
M·瑞泽
P·乌帕德亚雅
V·曼塞纳
C·赫恩
M·埃里特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xilinx Inc
Original Assignee
Xilinx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xilinx Inc filed Critical Xilinx Inc
Publication of CN109478890A publication Critical patent/CN109478890A/zh
Application granted granted Critical
Publication of CN109478890B publication Critical patent/CN109478890B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M9/00—Parallel/series conversion or vice versa

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本申请公开了一种用于时钟相位生成的方法、非暂时性计算机可读介质以及电路。电路(100)包括注入锁定振荡器(102)、环路控制器(116)和相位内插器(108)。注入锁定振荡器(102)包括用于接收注入时钟信号(112)的输入和用于转发一组固定时钟相位的输出。环路控制器(116)包括用于接收固定时钟相位的相位分离误差的输入和用于转发从相位分离误差导出的供电电压的输出。供电电压将注入锁定振荡器(102)的自由运行频率匹配至注入时钟信号(112)的频率。相位内插器(108)包括用于直接从注入锁定振荡器(102)接收该组固定时钟相位的输入、用于从环路控制器(116)接收供电电压的输入以及用于转发任意时钟相位的输出。

Description

用于时钟相位生成的方法和装置
技术领域
本申请大体涉及数字通信领域，更具体地，涉及通过相位内插器(interpolator)的时钟相位生成。
背景技术
许多用于高速数字通信的串行器/解串器(SERDES)实现方案利用相位内插器来生成任意时钟相位(arbitrary clock phases)。为了生成任意时钟相位，相位内插器通常需要一组固定时钟相位作为输入。该组固定时钟相位可以被集中生成，并随后通过全局分布(global distribution)在多个通信通道之间共享。该组固定时钟相位也可在靠近目标的每个通信通道中本地生成。
一组集中生成的固定时钟相位在多个通信通道之间分摊功率成本，但是增加了分布该组固定时钟相位所需的全局缓冲功率和相位误差累积。一组本地生成的固定时钟相位消耗较少的全局缓冲功率，但是生成该组固定时钟相位的功率成本不能被分摊。因此，集中生成还是本地生成一组固定时钟相位的决定平衡功率和性能方面的考虑。
发明内容
本申请公开了一种方法、一种非暂时性计算机可读介质以及一种用于时钟相位生成的电路。在一个示例中，所述电路包括注入锁定振荡器、环路控制器和相位内插器。所述注入锁定振荡器包括用于接收注入时钟信号的输入和用于转发一组固定时钟相位的输出。所述环路控制器包括用于接收该组固定时钟相位的相位分离误差的输入和用于转发从所述相位分离误差导出的供电电压的输出。所述供电电压将所述注入锁定振荡器的自由运行频率匹配至所述注入时钟信号的频率。所述相位内插器包括用于直接从所述注入锁定振荡器接收该组固定时钟相位的输入、用于从所述环路控制器接收所述供电电压的输入以及用于转发任意时钟相位的输出。
可选地，所述环路控制器通过将所述相位分离误差驱动至零来寻找所述供电电压。
可选地，所述电路还可包括相位分离误差检测器，用于接收该组固定时钟相位；以及输出，用于转发该组固定时钟相位的所述相位分离误差。
可选地，所述注入锁定振荡器、所述相位分离误差检测器和所述环路控制器可形成由所述相位分离误差检测器驱动的频率锁定环。
可选地，所述相位分离误差检测器可被编程为对该组固定时钟相位执行同相和正交误差检测。
可选地，所述电路还可包括一组缓冲器，该组缓冲器具有用于接收所述任意时钟相位的输入和用于接收所述供电电压的输入。
可选地，所述电路可以是串行器/解串器的一部分。
可选地，所述环路控制器可包括电荷泵和环路滤波器。
可选地，所述环路控制器可包括累加器。
可选地，所述注入锁定振荡器可包括多个互补金属氧化物半导体反相器，所述多个互补金属氧化物半导体反相器被布置为形成压控振荡器，其中所述多个互补金属氧化物半导体反相器中的每个互补金属氧化物半导体反相器包括用于转发该组固定时钟相位中的一个时钟相位的输出。单个互补金属氧化物半导体反相器可具有用于接收所述注入时钟信号的输入。
可选地，所述单个互补金属氧化物半导体还可包括短路至该组固定时钟相位中的一个时钟相位的输出。
可选地，所述相位内插器可包括多个多路复用器，所述多个多路复用器中的每个多路复用器包括多个输入，所述每个多路复用器的多个输入中的每个输入被配置为接收该组固定时钟相位中的一个时钟相位。所述相位内插器还可包括多个反相器，所述多个反相器中的每个反相器具有输入，所述每个反相器的输入用于接收所述多个多路复用器中的一个多路复用器的输出。
可选地，所述多个多路复用器中的每个多路复用器可以是使用多个互补金属氧化物半导体三态反相器来实现的。
可选地，所述多个反相器中的每个反相器可被实现为互补金属氧化物半导体三态反相器的阵列，该组固定时钟相位的相位混合是通过使能所述多个反相器中不同数量的互补金属氧化物半导体三态反相器来完成的。
在一个示例中，所述方法包括通过注入锁定振荡器使用注入时钟信号生成一组固定时钟相位。寻找用于所述注入锁定振荡器的供电电压，所述供电电压将所述注入锁定振荡器的自由运行频率匹配至所述注入时钟信号的频率。使用所述供电电压将所述注入锁定振荡器的自由运行频率锁定到所述注入时钟信号的频率。然后所述注入锁定振荡器在锁定所述自由运行频率之后生成一组新的固定时钟相位。将该组新的固定时钟相位直接从所述注入锁定振荡器转发到相位内插器。
可选地，所述方法还可包括通过所述相位内插器使用该组新的固定时钟相位生成任意时钟相位。
可选地，所述方法还可包括将所述供电电压转发到接收所述任意时钟相位的一组缓冲器。
可选地，所述方法还可包括将所述供电电压转发到所述相位内插器。
可选地，所述寻找可包括确定该组固定时钟相位的相位分离误差；以及通过将所述相位分离误差驱动至零而确定所述供电电压。
可选地，在该组新的时钟相位中，单独时钟相位之间保持均匀的相位分离。
通过考虑详细描述和权利要求将认识到其他的特征。
附图说明
附图示出了根据本申请的一个或多个方面的示例性实施例；然而，附图不应被视为将本申请限制于所示的实施例，而附图应仅用于解释和理解。
图1高层次地示出了用于时钟相位生成的示例性电路；
图2更详细地示出了图1的基于互补金属氧化物半导体的注入锁定振荡器的两级示例性实施方案；
图3更详细地示出了图1的基于互补金属氧化物半导体的相位内插器的示例性实施方案；
图4示出了用于时钟相位生成的方法400的流程图；以及
图5示出了适用于执行本申请所述功能的通用计算机的高层次框图。
为了便于理解，在可能的情况下使用相同的附图标记来表示附图中共同的相同元件。
具体实施方式
以下参考附图描述了各种特征。应该注意的是，附图可以或可以不按比例绘制，并且整个附图中，类似结构或功能的元件由相同的附图标记表示。应该指出，这些附图只是为了便于描述这些特征。它们不旨在作为对要求保护的发明的详尽描述或作为对要求保护的发明的范围的限制。另外，所示实施例不需要具有所示的所有方面或优点。结合特定实施例描述的方面或优点不一定限于该实施例，并且即使没有如此说明或没有如此明确地描述，结合特定实施例描述的方面或优点可以在任何其他实施例中实施。
本申请概括地公开了一种方法、一种非暂时性计算机可读介质以及一种用于时钟相位生成的电路，该电路使用注入锁定振荡器来导出频率追踪供电电压。如上所述，作为相位插值器输入的一组固定时钟相位可集中生成或本地生成，并且对集中生成还是本地生成的决定平衡功率和性能的考虑。例如，本地生成一组固定时钟相位将消耗更多的功率，但是本地生成的时钟相位的后续分布将消耗更少的功率。
本申请公开的一个示例提供了频率锁定环中的基于互补金属氧化物半导体(CMOS)的注入锁定振荡器(ILO)和基于CMOS的相位内插器。由频率锁定环寻找到的频率追踪供电电压可同时用于ILO和相位内插器，该二者包括类似的CMOS电路结构。因此，当发现供电电压追踪输入时钟频率(至ILO)时，也可将相同的供电电压施加到相位内插器以确保电路带宽追踪频率。在其他示例中，相同的频率追踪供电电压也可用于一组CMOS缓冲器。ILO本地生成一组固定时钟相位以供相位内插器使用。频率追踪供电电压是从固定时钟相位的相位分离误差寻找到的，并被设置为将相位分离误差驱动至零，以便在固定时钟相位之间保持均匀的相位分离。均匀的相位分离又改善了由相位内插器生成的时钟相位的线性度。
图1高层次地示出了用于时钟相位生成的示例性电路100(例如，在诸如SERDES的数字通信设备中部分或全部地实现)。在一个示例中，电路100包括基于CMOS的注入锁定振荡器(ILO)102、相位分离误差检测器104、电压调节器106、基于CMOS的相位内插器(PI)108、其他CMOS电路110以及环路控制器116。
基于CMOS的ILO 102包括用于接收注入全局时钟信号ck_inj 112的输入。基于CMOS的ILO使用全局时钟信号112以生成一组固定时钟相位作为输出。在图2中更详细地示出了可部署为基于CMOS的ILO 102的基于CMOS的ILO的一个示例。
相位分离误差检测器104包括至少一个耦合至基于CMOS的ILO 102的输出的输入。相位分离误差检测器104接收由基于CMOS的ILO 102生成的该组固定时钟相位，并处理固定时钟相位以确定它们的相位分离误差。在本申请的上下文中，“相位分离误差”是指固定时钟相位之间的间隔自均匀间隔(例如，对于一组四固定时钟相位为90度)偏移的量。例如，相位分离误差可测量同相(I)时钟(例如，零度)和正交(Q)时钟(例如，90度)之间的分离度，同时测量Q时钟和反相I时钟(例如，180度)之间的分离度。根据这些分离度中的哪一个分离度更大，可导出相位误差。因此，在一个示例中，相位分离误差检测器104可对基于CMOS的ILO102的输出执行同相和正交(IQ)误差检测，尽管也可实现用于相位分离误差检测的其他不假设时钟相位之间90度分离度的技术。
环路控制器116包括至少一个耦合至相位分离误差检测器104的输出的输入。环路控制器116接收由基于CMOS的ILO 102生成的固定时钟相位的相位分离误差，并从该相位分离误差来确定供电电压，该供电电压会将基于CMOS的ILO 102的自由运行频率匹配至输入全局时钟112的频率。在一个示例中，通过直接将相位分离误差驱动至零来寻找该供电电压。一种通过将相位分离误差驱动至零来寻找供电电压的方法在Raj等人于2015年IEEE国际固态电路会议公开的“用于28nm FDSOICMOS中的自适应153fJ/b光接收机的4至11GHz注入锁定四分之一速率时钟”中详细说明。环路控制器116可在模拟或数字电路中实现。例如，基于模拟的环路控制器116可包括电荷泵和环路滤波器组合，比如在一些模拟锁相环中使用的组合。基于数字的环路控制器116可包括简单累加器，比如在一些数字滤波器中使用的累加器。在该情况下，如果相位分离误差为正，则环路控制器116的输出(即供电电压)将增加；如果相位分离误差为负，则环路控制器116的输出将减小。环路控制器116的输出被提供给电压调节器106作为输入电压。
电压调节器106包括至少一个耦合至环路控制器116的输出的输入。电压调节器106接收由环路控制器116生成的输入电压，并使用该输入电压保持固定供电电压(avcc_reg)作为输出。电压调节器106保持该固定供电电压而不管其他的干扰(如电源噪声)。在一个示例中，从环路控制器116接收的输入电压与由电压调节器106输出的固定供电电压avcc_reg相同。
电压调节器的输出(即，供电电压avcc_reg)被直接传送至子电路114，子电路114包括基于CMOS的ILO 102、基于CMOS的PI 108和其他CMOS电路110。在一个示例中，供电电压avcc_reg被直接传送至基于CMOS的ILO 102、被直接传送至基于CMOS的PI 108以及被直接传送到其他CMOS电路110。然而，在另一个示例中，供电电压avcc_reg作为与供电电压avcc_reg一起追踪的单独供电电压被传送至基于CMOS的PI 108以及传送至其他CMOS电路110。例如，供电电压之间可能存在一些偏移(例如，至基于CMOS的PI 108的供电电压比供电电压avcc_reg高10毫伏)，或可存在供电电压的比率(例如，至基于CMOS的PI 108的供电电压比供电电压avcc_reg高10％)。然而，在任一情况下，供电电压都一起移动。因此，如果供电电压avcc_reg上升，用于基于CMOS的PI 108的供电电压也将上升。
在基于CMOS的ILO 102中，使用供电电压将基于CMOS的ILO 102的自由运行频率(即，固有振荡频率)频率锁定至注入全局时钟信号112的频率，如结合图2进一步详细描述的。
基于CMOS的PI 108包括同时耦合至基于CMOS的ILO 102的输出以及电压调节器106的输出的输入。另外，基于CMOS的PI 108包括用于接收控制输入118(例如，来自时钟和数据恢复(CDR)电路的一组数字位)的输入。基于CMOS的PI 108接收基于CMOS的ILO102的输出，并使用控制输入118，确定将这些输出中的哪一个输出作为任意时钟相位输出。在图3中更详细地示出了可部署为基于CMOS的PI 108的基于CMOS的PI的一个示例。
其他CMOS电路110可包括CMOS缓冲器或其他电路，其他电路具有连接至基于CMOS的PI 108的输出的输入，用于接收该组固定时钟相位。至少一些其他CMOS电路110还包括连接至电压调节器106的输出的输入，用于接收供电电压avcc-reg。
因此，从基于CMOS的ILO 102的输出导出的供电电压avcc_reg被用于后续的CMOS块，在后续的CMOS块中供电电压avcc_reg可能适用于电路带宽以追踪工作频率，包括基于CMOS的PI 108和其他CMOS电路110。特别地，频率追踪供电电压avcc_reg可同时用于基于CMOS的ILO 102和基于CMOS的PI 108，它们包括类似的CMOS电路结构。当ILO和PI都使用CMOS门时，使用公共的供电电压是控制电路带宽的简单有效的方法。特别地，当发现供电电压追踪输入时钟频率(至基于CMOS的ILO 102)时，也可将相同的供电电压施加到基于CMOS的PI 108，以确保电路带宽追踪频率。
当电路带宽追踪频率时，基于CMOS的PI的输出的线性度将得到改善。为获得良好的线性度，时钟上升时间应与时钟相位分离度相似。例如，如果混合两个相隔90度的时钟相位，则时钟上升时间应大于时钟周期的百分之二十五；如果混合两个相隔四十五度的时钟相位，则时钟上升时间应大于时钟周期的12.5％；如此等等。如果使用除频率追踪供电电压avcc_reg之外的固定电压来为基于CMOS的PI 108供电，则时钟上升时间可能对于慢速时钟来说太快，并可导致非线性的PI输出。
因此，电路100将基于CMOS的ILO 102置于由相位分离误差检测器104驱动的频率锁定环配置中。该配置增加了基于CMOS的ILO 102的锁定范围并使相位误差最小化。频率锁定环调节基于CMOS的ILO 102的供电电压avcc_reg，以锁定相位分离误差为零的位置。因此，由电压调节器106寻找到的供电电压以时钟注入频率进行追踪。
此外，通过将基于CMOS的PI 108置于基于CMOS的ILO 102之后并置于与基于CMOS的ILO 102相同的供电电压下(由电压调节器106寻找到的)，可以在不在基于CMOS的PI 108之前使用单独的相位分离误差校正块的情况下改善基于CMOS的PI 108的线性度(因为在输出被转发至基于CMOS的PI 108之前，环路已经使基于CMOS的ILO的输出的相位分离误差最小化)。
因此，可在本地生成供基于CMOS的PI 108使用的一组固定时钟相位，且全局分布将利用单相位或相位对来承载频率信息。这同时最小化了时钟相位生成阶段和分布阶段的功耗。
图2更详细地示出了图1的基于CMOS的ILO 102的两级示例性实施方案。应注意，图2仅示出了基于CMOS的ILO 102的一个示例性配置，其他不同的配置也是可能的。例如，基于CMOS的ILO 102可包括任何数量的级。此外，尽管示出了单端输出，但是在其他示例中，基于CMOS的ILO 102可生成差分输出对。如上所述，基于CMOS的ILO 102被配置为生成一组固定时钟相位用于基于CMOS的PI 108；在所示示例中，生成了四个时钟相位ck0-ck3，以90度分离。
在一个示例中，基于CMOS的ILO 102包括多个反相器200a-200e(下文统称为“反相器200”)。尽管图2示出了五个反相器200(以及以两个交叉耦合配置的四个未标记的反相器)，但可使用任意数量的反相器。反相器200a-200d以类似于压控振荡器的方式配置，同时包括反相器200e用于时钟信号ck_inj的注入。在所示示例中，通过将反相器200e的输出短路至时钟相位ck3来完成时钟注入。然而，在其他示例中，时钟注入可通过不同方式完成。
在没有来自反相器200e的时钟注入的情况下，基于CMOS的ILO 102将以其自由运行频率振荡，这将通过调节供电电压avcc_reg来控制。然而，当在反相器200e处注入时钟信号ck_inj且注入时钟信号的频率在锁定范围内时(即，基于CMOS的ILO 102的自由运行频率附近的特定频率范围)，基于CMOS的ILO 102的输出频率将与注入时钟信号ck_inj的频率相同。在图1所示的示例中，基于CMOS的ILO的输出(例如，时钟相位ck0-ck3)的相位分离误差被用于寻找供电电压avcc_reg，该供电电压avcc_reg将基于CMOS的ILO的自由运行频率匹配至注入时钟信号ck_inj的频率并被反馈至基于CMOS的ILO 102以控制自由运行频率。
另外，在自由运行频率与注入时钟信号的频率相匹配时，基于CMOS的ILO 102的相位噪声、相位误差(即，在一组输出固定时钟相位之间的分离的均匀程度)以及其他性能测试可得到改善。
图3更详细地示出了图1的基于CMOS的PI 108的示例性实施方案。应注意，图3仅示出了基于CMOS的PI 108的一个示例性配置，其他不同的配置也是可能的。如上所述，基于CMOS的PI 108被配置为使用从基于CMOS的ILO 102接收的一组固定时钟相位来生成任意时钟相位；在所示示例中，四个以90度分离的固定时钟相位ck0-ck3用于生成任意时钟相位PI_out。
在一个示例中，基于CMOS的PI 108包括两个多路复用器3001和3002(下文统称为“多路复用器300”)和两个反相器3021和3022(下文统称为“反相器302”)。
每个多路复用器300包括：多个输入，用于接收至少一些由基于CMOS的ILO 102生成的固定时钟相位；以及单个输出，在该单个输出上转发固定时钟相位中的一个固定时钟相位用于相位混合。例如，在所示示例中，每个多路复用器300是二对一多路复用器。可使用多个CMOS三态反相器来实现每个多路复用器300。
每个多路复用器300的输出耦合至反相器302中的一个反相器的输入。在一个示例中，每个反相器302均被实现为CMOS三态反相器阵列。例如，每个反相器302可包括十六个CMOS三态反相器，总共有三十二个CMOS三态反相器。在任何给定时间，一半的CMOS三态反相器被使能。然后通过在两个反相器302中使能不同数量的CMOS三态反相器来完成相位混合。根据上述示例，在一对反相器302之间，可生成十六个不同的任意时钟相位(在每个时钟周期中能够产生64个时钟相位)。
通过保持固定时钟相位(由基于CMOS的ILO 102生成)之间的均匀相位分离(例如，在所示示例中，90度)，可实现由基于CMOS的PI 108输出的任意时钟相位PI_out的良好线性度。在本申请公开的示例中，这是通过将相位分离误差检测器104布置在基于CMOS的ILO102和基于CMOS的PI 108之间来实现的，从而相位分离误差检测和该组固定时钟相位的校正在基于CMOS的PI 108接收到该组固定时钟相位之前发生。
图4示出了用于时钟相位生成的方法400的流程图。在一个实施例中，方法400可由如图1所示的电路100的组件执行，或由如图5所示并在下面讨论的计算设备的处理器执行。出于解释的目的，在方法400的讨论中引用图1中所示的电路100的各种元件，然而，方法400可由其他电路或设备来执行，该其他电路或设备可具有与图1所示配置不同的配置。
方法400在步骤402处开始。在步骤404处，基于CMOS的ILO 102接收注入时钟信号(例如，ck_inj)。在步骤406处，基于CMOS的ILO 102使用注入时钟信号生成一组固定时钟信号。
在步骤408处，相位分离误差检测器104确定该组固定时钟信号的相位分离误差。
在步骤410处，环路控制器116寻找供电电压(例如，avcc_reg)，该供电电压将基于CMOS的ILO 102的自由运行频率匹配至注入时钟信号的频率。在一个示例中，在步骤408处，环路控制器116从相位分离误差检测器104确定的相位分离误差中寻找该供电电压。例如，环路控制器116可通过将固定时钟信号的相位分离误差驱动至零来寻找供电电压。
在步骤412处，基于CMOS的ILO 102使用由环路控制器116在步骤410处寻找到的供电电压将其自由运行频率锁定至注入时钟信号的频率。
在步骤414处，基于CMOS的ILO 102生成一组新的固定时钟相位，此时其自由运行频率被锁定至注入时钟信号的频率。应注意，步骤410-414可作为连续过程而不是不连续的一组步骤来执行。例如，在一个示例中，基于CMOS的ILO 102总是基于其当前的供电电压来输出一组固定时钟相位。然而，如果基于CMOS的ILO 102的自由运行频率与注入时钟的频率相匹配，则该组固定时钟相位的相位将被均匀隔开。
如上所述，在步骤414处，可从该组新的固定时钟信号(由基于CMOS的ILO 102生成)来生成任意时钟相位(例如，通过基于CMOS的PI 108)。另外，由基于CMOS的ILO102生成的该组新的固定时钟信号被反馈至相位分离误差检测器104。因此，方法400回到步骤408处并如上继续进行，即，使用该组新的固定时钟信号导出相位分离误差并随后导出供电电压。
应注意，尽管没有明确说明，但是上述方法400的一个或多个步骤、框或功能可包括特定应用所需的存储、显示和/或输出步骤。换句话说，可根据特定应用的需要将方法中讨论的任何数据、记录、字段和/或中间结果存储、显示和/或输出在另一个设备上。此外，
图4中描述决定操作或涉及决定的步骤、框或功能不一定要求实施决定操作的全部两个分支。换句话说，决定操作的一个分支可被视为可选步骤。
图5示出了适用于执行本申请所述功能的通用计算机或系统的高层次框图。如图5所示，系统500包括硬件处理器元件(例如，CPU)或硬件存储器控制器502、存储器504(例如随机存取存储器(RAM)和/或只读存储器(ROM))、用于生成时钟相位的模块505以及各种输入/输出设备506(例如，任何类型的存储设备、输出端口、输入端口和任意数量的接口)。
应注意，本申请可用软件和/或软件与硬件的组合来实现，例如，使用专用集成电路(ASIC)、通用计算机或任何其他硬件等同物，例如，与上述方法有关的计算机可读指令可用于配置硬件处理器来执行上述方法的步骤或功能。在一个示例中，用于生成时钟相位的当前模块或进程505可被加载至存储器504中并由硬件处理器/控制器502执行以实现上述的功能。因此，用于在本申请的方法400中生成上述时钟相位的(包括相关联的数据结构)的当前进程505可存储在非暂时性(例如，有形或物理)计算机可读存储介质上，例如，RAM存储器、磁盘或光驱或磁盘驱动器等。
虽然前面描述了根据本申请的一个或多个方面的示例性实施例，但在不脱离由所附权利要求及其等同物确定的本申请的范围的情况下，可设计出根据本申请的一个或多个方面的其他和进一步的实施例。权利要求列出的步骤并不意味着步骤的任何顺序。商标是其各自所有者的财产。

Claims (14)

1.一种用于时钟相位生成的电路，其特征在于，所述电路包括：
注入锁定振荡器，所述注入锁定振荡器包括用于接收注入时钟信号的第一输入、用于接收电源电压的第二输入和用于输出一组固定时钟相位的输出；
环路控制器，所述环路控制器包括用于接收该组固定时钟相位的相位分离误差的输入和用于输出从所述相位分离误差导出的第一供电电压的输出；
电压调节器，所述电压调节器包括用于接收所述第一供电电压的输入和用于输出所述电源电压的输出，其中所述电源电压将所述注入锁定振荡器的自由运行频率匹配至所述注入时钟信号的频率；以及
相位内插器，所述相位内插器包括用于直接从所述注入锁定振荡器接收该组固定时钟相位的第一输入、用于从所述电压调节器接收所述电源电压的第二输入以及用于输出任意时钟相位的输出，其中，所述电压调节器被配置为将所述电源电压输出至所述相位内插器和所述注入锁定振荡器。
2.根据权利要求1所述的电路，其特征在于，所述环路控制器通过将所述相位分离误差驱动至零来寻找所述第一供电电压。
3.根据权利要求1所述的电路，其特征在于，所述电路还包括：
相位分离误差检测器，所述相位分离误差检测器包括输入，所述输入用于接收该组固定时钟相位；以及输出，用于输出该组固定时钟相位的所述相位分离误差。
4.根据权利要求3所述的电路，其特征在于，所述注入锁定振荡器、所述相位分离误差检测器、所述环路控制器包括由所述相位分离误差检测器驱动的频率锁定环，其中，所述相位分离误差检测器被编程为对该组固定时钟相位执行同相和正交误差检测。
5.根据权利要求1所述的电路，其特征在于，所述电路还包括：
一组缓冲器，该组缓冲器具有用于接收所述任意时钟相位的输入和用于接收所述电源电压的输入。
6.根据权利要求1所述的电路，其特征在于，所述环路控制器包括电荷泵以及环路滤波器或包括累加器。
7.根据权利要求1所述的电路，其特征在于，所述注入锁定振荡器包括：
多个互补金属氧化物半导体反相器，所述多个互补金属氧化物半导体反相器被布置为形成压控振荡器，其中所述多个互补金属氧化物半导体反相器中的每个互补金属氧化物半导体反相器包括用于输出该组固定时钟相位中的一个时钟相位的输出；以及
单个互补金属氧化物半导体反相器，所述单个互补金属氧化物半导体反相器具有用于接收所述注入时钟信号的输入。
8.根据权利要求7所述的电路，其特征在于，所述单个互补金属氧化物半导体反相器还包括短路至该组固定时钟相位中的一个时钟相位的输出。
9.根据权利要求1所述的电路，其特征在于，所述相位内插器包括：
多个多路复用器，所述多个多路复用器中的每个多路复用器包括多个输入，所述每个多路复用器的多个输入中的每个输入被配置为接收该组固定时钟相位中的一个时钟相位；以及
多个反相器，所述多个反相器中的每个反相器具有输入，所述每个反相器的输入用于接收所述多个多路复用器中的一个多路复用器的输出。
10.根据权利要求9所述的电路，其特征在于，所述多个多路复用器中的每个多路复用器是使用多个互补金属氧化物半导体三态反相器来实现的。
11.根据权利要求9所述的电路，其特征在于，所述多个反相器中的每个反相器被实现为互补金属氧化物半导体三态反相器的阵列，该组固定时钟相位的相位混合是通过使能所述多个反相器中不同数量的互补金属氧化物半导体三态反相器来完成的。
12.一种用于时钟相位生成的方法，其特征在于，所述方法包括：
通过注入锁定振荡器使用在第一输入接收的注入时钟信号和在第二输入接收的电源电压生成一组固定时钟相位；
寻找用于所述注入锁定振荡器所述电源电压，所述电源电压将所述注入锁定振荡器的自由运行频率匹配至所述注入时钟信号的频率；
通过电压调节器生成所述电源电压；
使用所述电源电压将所述注入锁定振荡器的自由运行频率锁定到所述注入时钟信号的频率；
通过所述注入锁定振荡器生成一组新的固定时钟相位，其中该组新的固定时钟相位在所述自由运行频率的锁定之后生成；以及
将该组新的固定时钟相位直接从所述注入锁定振荡器输出到相位内插器。
13.根据权利要求12所述的方法，其特征在于，所述方法还包括：
通过所述相位内插器使用该组新的固定时钟相位生成任意时钟相位；以及
将所述电源电压输出到接收所述任意时钟相位的一组缓冲器。
14.根据权利要求12所述的方法，其特征在于，所述寻找包括：
确定该组固定时钟相位的相位分离误差；以及
通过将所述相位分离误差驱动至零而确定所述电源电压。
CN201780042589.3A 2016-07-11 2017-05-31 用于时钟相位生成的方法和装置 Active CN109478890B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/206,634 US9954539B2 (en) 2016-07-11 2016-07-11 Method and apparatus for clock phase generation
US15/206,634 2016-07-11
PCT/US2017/035236 WO2018013241A1 (en) 2016-07-11 2017-05-31 Method and apparatus for clock phase generation

Publications (2)

Publication Number Publication Date
CN109478890A CN109478890A (zh) 2019-03-15
CN109478890B true CN109478890B (zh) 2023-10-24

Family

ID=59034935

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780042589.3A Active CN109478890B (zh) 2016-07-11 2017-05-31 用于时钟相位生成的方法和装置

Country Status (6)

Country Link
US (1) US9954539B2 (zh)
EP (1) EP3482496A1 (zh)
JP (1) JP7077298B2 (zh)
KR (1) KR102396799B1 (zh)
CN (1) CN109478890B (zh)
WO (1) WO2018013241A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10476434B1 (en) 2018-05-25 2019-11-12 Qualcomm Incorporated Quadrature clock generation with injection locking
CN113364433B (zh) * 2021-06-25 2022-09-27 中国电子科技集团公司第二十四研究所 一种高线性度的相位插值电路、方法及电子设备
US11398934B1 (en) * 2021-09-18 2022-07-26 Xilinx, Inc. Ultra-high-speed PAM-N CMOS inverter serial link
EP4432566A1 (en) * 2023-03-17 2024-09-18 Nxp B.V. Multi-phase clock generation device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998888B1 (en) * 2004-03-05 2006-02-14 Marvell International Ltd. Scalable integrated circuit architecture with analog circuits
CN101483060A (zh) * 2008-01-08 2009-07-15 海力士半导体有限公司 时钟同步电路及其工作方法
WO2015073189A1 (en) * 2013-11-18 2015-05-21 California Institute Of Technology Quadrature-based injection locking of ring oscillators
CN105099444A (zh) * 2014-04-29 2015-11-25 龙芯中科技术有限公司 环路滤波方法、环路滤波器及锁相环

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6477200B1 (en) * 1998-11-09 2002-11-05 Broadcom Corporation Multi-pair gigabit ethernet transceiver
JP2000357951A (ja) * 1999-06-15 2000-12-26 Mitsubishi Electric Corp 遅延回路、クロック生成回路及び位相同期回路
JP3495311B2 (ja) * 2000-03-24 2004-02-09 Ｎｅｃエレクトロニクス株式会社 クロック制御回路
US6901126B1 (en) * 2000-06-30 2005-05-31 Texas Instruments Incorporated Time division multiplex data recovery system using close loop phase and delay locked loop
US6552619B2 (en) * 2001-02-05 2003-04-22 Pmc Sierra, Inc. Multi-channel clock recovery circuit
US6774686B2 (en) 2001-09-28 2004-08-10 Intel Corporation Method for minimizing jitter using matched, controlled-delay elements slaved to a closed-loop timing reference
JP2010206311A (ja) * 2009-02-27 2010-09-16 Sony Corp クロック位相調整回路
US9001869B2 (en) * 2013-02-28 2015-04-07 Broadcom Corporation Compact low-power fully digital CMOS clock generation apparatus for high-speed SerDes
TWI630798B (zh) * 2014-02-07 2018-07-21 美商線性科技股份有限公司 任意相位軌道的頻率合成器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6998888B1 (en) * 2004-03-05 2006-02-14 Marvell International Ltd. Scalable integrated circuit architecture with analog circuits
CN101483060A (zh) * 2008-01-08 2009-07-15 海力士半导体有限公司 时钟同步电路及其工作方法
WO2015073189A1 (en) * 2013-11-18 2015-05-21 California Institute Of Technology Quadrature-based injection locking of ring oscillators
CN105099444A (zh) * 2014-04-29 2015-11-25 龙芯中科技术有限公司 环路滤波方法、环路滤波器及锁相环

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
"22.3_A_4-to-11GHz_injection-locked_quarter-rate_clocking_for_an_adaptive_153fJ_b_optical_receiver_in_28nm_FDSOI_CMOS";Mayank Raj etal;《2015 IEEE International Solid-State Circuits Conference》;20150222;正文第404-406页，图22.3.1，图22.3.4 *
Mayank Raj etal."22.3_A_4-to-11GHz_injection-locked_quarter-rate_clocking_for_an_adaptive_153fJ_b_optical_receiver_in_28nm_FDSOI_CMOS".《2015 IEEE International Solid-State Circuits Conference》.2015, *

Also Published As

Publication number Publication date
JP2019525570A (ja) 2019-09-05
US20180013435A1 (en) 2018-01-11
KR102396799B1 (ko) 2022-05-10
CN109478890A (zh) 2019-03-15
KR20190027842A (ko) 2019-03-15
US9954539B2 (en) 2018-04-24
WO2018013241A1 (en) 2018-01-18
EP3482496A1 (en) 2019-05-15
JP7077298B2 (ja) 2022-05-30

Similar Documents

Publication Publication Date Title
CN109478890B (zh) 用于时钟相位生成的方法和装置
US8442178B2 (en) Linear phase detector and clock/data recovery circuit thereof
CN103684436B (zh) 锁相环电路和使用锁相环来生成时钟信号的方法
US20200084015A1 (en) Frequency/phase lock detector for clock and data recovery circuits
JP2015504635A (ja) バーストモードパルス幅変調（ｐｗｍ）および非ゼロ復帰（ｎｒｚ）データを復元するための装置および方法
CN103684438A (zh) 延迟锁相环
US6249159B1 (en) Frequency control circuit having increased control bandwidth at lower device operating speed
Cheng et al. A difference detector PFD for low jitter PLL
KR101202084B1 (ko) 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로
US8094769B2 (en) Phase-locked loop system with a phase-error spreading circuit
US8461886B1 (en) Circuit and circuit method for reduction of PFD noise contribution for ADPLL
US9548747B2 (en) Glitch-free digitally controlled oscillator code update
JP2001285059A (ja) リング発振器出力波形間の位相オフセットを補正するための自己補正回路および方法
US20230275587A1 (en) Self-referenced delay cell-based time-to-digital converter
US10396803B2 (en) Clock and data recovery of sub-rate data
US7848474B2 (en) Signal timing phase selection and timing acquisition apparatus and techniques
US10211843B2 (en) Fast-response hybrid lock detector
US11398826B1 (en) Half rate bang-bang phase detector
US6366135B1 (en) Data frequency detector
US9548748B1 (en) Digital phase locked loop (PLL) system and method with phase tracing
US9148276B2 (en) Half-rate clock and data recovery circuit
WO2017195615A1 (ja) 検出装置および検出方法
US7956649B1 (en) Frequency pattern detector
US9191016B2 (en) Phase coordinating systems and methods
CN116545416A (zh) 具有占空比校正器的正交时钟生成器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TG01 Patent term adjustment