JP7077298B2 - クロック位相生成のための方法および装置 - Google Patents
クロック位相生成のための方法および装置 Download PDFInfo
- Publication number
- JP7077298B2 JP7077298B2 JP2019500595A JP2019500595A JP7077298B2 JP 7077298 B2 JP7077298 B2 JP 7077298B2 JP 2019500595 A JP2019500595 A JP 2019500595A JP 2019500595 A JP2019500595 A JP 2019500595A JP 7077298 B2 JP7077298 B2 JP 7077298B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- supply voltage
- circuit
- cmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000005191 phase separation Methods 0.000 claims description 57
- 238000002347 injection Methods 0.000 claims description 28
- 239000007924 injection Substances 0.000 claims description 28
- 230000001360 synchronised effect Effects 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 17
- 230000000295 complement effect Effects 0.000 claims description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims description 16
- 150000004706 metal oxides Chemical class 0.000 claims description 16
- 239000000872 buffer Substances 0.000 claims description 6
- 238000001514 detection method Methods 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 230000006870 function Effects 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 230000001052 transient effect Effects 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000003044 adaptive effect Effects 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
- H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
- H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M9/00—Parallel/series conversion or vice versa
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
Claims (14)
- クロック位相生成のための回路であって、
注入されたクロック信号を受け取るための第1の入力部と、電源電圧を受け取るための第2の入力部と、固定されたクロック位相のセットを出力するための出力部とを含む注入同期発振器と、
固定されたクロック位相の前記セットの位相分離誤差を受け取るための入力部と、前記位相分離誤差から導出された第1の電圧を出力するための出力部とを含むループコントローラであって、前記第1の電圧は、電圧レギュレーターに入力されて、該電圧レギュレーターにより前記電源電圧が出力され、前記電源電圧は、前記注入同期発振器の自走周波数を前記注入されたクロック信号の周波数に一致させる、ループコントローラと、
固定されたクロック位相の前記セットを前記注入同期発振器から直接に受け取るための入力部と、前記電圧レギュレーターからの前記電源電圧を受け取るための入力部と、任意のクロック位相を出力するための出力部とを含む位相補間回路と
を備え、
前記電圧レギュレーターは、前記位相補間回路及び前記注入同期発振器に前記電源電圧を出力する、回路。 - 前記ループコントローラが、前記位相分離誤差をゼロに近付けることによって前記第1の電圧を見い出す、請求項1に記載の回路。
- 固定されたクロック位相の前記セットを受け取るための入力部と、固定されたクロック位相の前記セットの前記位相分離誤差を出力するための出力部とを含む位相分離誤差検出器をさらに備える、請求項1に記載の回路。
- 前記注入同期発振器、前記位相分離誤差検出器、および前記ループコントローラが、前記位相分離誤差検出器によって駆動される周波数ロッキングループを含み、前記位相分離誤差検出器は、固定されたクロック位相の前記セットに対して、同相および直交位相の誤差検出を実行するようにプログラムされている、請求項3に記載の回路。
- 前記任意のクロック位相を受け取るための入力部と、前記電源電圧を受け取るための入力部とを有するバッファのセットをさらに備える、請求項1に記載の回路。
- 前記ループコントローラが、チャージポンプおよびループフィルタ、またはアキュムレータを備える、請求項1に記載の回路。
- 前記注入同期発振器が、
電圧制御された発振器を形成するように構成された複数の相補型金属酸化膜半導体インバータであって、各々が、固定されたクロック位相の前記セットのうち1つのクロック位相を出力するための出力部を含む、複数の相補型金属酸化膜半導体インバータと、
前記注入されたクロック信号を受け取るための入力部を有する単一の相補型金属酸化膜半導体インバータとを備える、請求項1に記載の回路。 - 前記単一の相補型金属酸化膜半導体インバータが、固定されたクロック位相の前記セットのうちの1つのクロック位相に短絡された出力部をさらに含む、請求項7に記載の回路。
- 前記位相補間回路が、
複数のマルチプレクサであって、各マルチプレクサが、複数の入力部を含み、前記複数の入力部の各入力部は、固定されたクロック位相の前記セットのうち1つのクロック位相を受け取るように設定されている、複数のマルチプレクサと、
複数のインバータであって、各インバータが、前記複数のマルチプレクサのうち1つのマルチプレクサの出力を受け取るための入力部を有する、複数のインバータとを備える、請求項1に記載の回路。 - 前記複数のマルチプレクサの各マルチプレクサが、複数の相補型金属酸化膜半導体トライステートインバータを使用して実装されている、請求項9に記載の回路。
- 前記複数のインバータの各インバータが、相補型金属酸化膜半導体トライステートインバータのアレイとして実装され、固定されたクロック位相の前記セットの位相混合が、前記複数のインバータ内で、異なる数の相補型金属酸化膜半導体トライステートインバータを作動させることによって達成される、請求項9に記載の回路。
- クロック位相生成のための方法であって、
第1の入力部において受け取られた、注入されたクロック信号、および第2の入力部において受け取られた電源電圧を使用して、固定されたクロック位相のセットを注入同期発振器によって生成することと、
前記注入同期発振器の自走周波数を前記注入されたクロック信号の周波数に一致させる、前記注入同期発振器のための前記電源電圧を見い出すことであって、ループコントローラの入力部において、固定されたクロック位相の前記セットの位相分離誤差を受け取り、前記ループコントローラによって前記位相分離誤差から第1の電圧を導出して電圧レギュレーターへと出力し、前記電圧レギュレーターにより前記電源電圧が出力される、前記電源電圧を見い出すことと、
前記電源電圧を使用して、前記注入同期発振器の前記自走周波数を前記注入されたクロック信号の前記周波数にロックすることと、
前記ロックすることに続いて、前記注入同期発振器によって、固定されたクロック位相の新しいセットを生成することと、
固定されたクロック位相の前記新しいセットを前記注入同期発振器から直接に位相補間回路に出力することと
を含み、
前記電源電圧は、前記電圧レギュレーターにより前記位相補間回路及び前記注入同期発振器に出力される、方法。 - 固定されたクロック位相の前記新しいセットを使用して、任意のクロック位相を前記位相補間回路によって生成することと、前記電源電圧を、前記任意のクロック位相を受け取るバッファのセットに出力することとをさらに含む、請求項12に記載の方法。
- 前記見い出すことが、
固定されたクロック位相の前記セットの位相分離誤差を決定することと、
前記位相分離誤差をゼロに近付けることによって前記第1の電圧を決定することとを含む、請求項12に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/206,634 US9954539B2 (en) | 2016-07-11 | 2016-07-11 | Method and apparatus for clock phase generation |
US15/206,634 | 2016-07-11 | ||
PCT/US2017/035236 WO2018013241A1 (en) | 2016-07-11 | 2017-05-31 | Method and apparatus for clock phase generation |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019525570A JP2019525570A (ja) | 2019-09-05 |
JP7077298B2 true JP7077298B2 (ja) | 2022-05-30 |
Family
ID=59034935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019500595A Active JP7077298B2 (ja) | 2016-07-11 | 2017-05-31 | クロック位相生成のための方法および装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US9954539B2 (ja) |
EP (1) | EP3482496A1 (ja) |
JP (1) | JP7077298B2 (ja) |
KR (1) | KR102396799B1 (ja) |
CN (1) | CN109478890B (ja) |
WO (1) | WO2018013241A1 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10476434B1 (en) | 2018-05-25 | 2019-11-12 | Qualcomm Incorporated | Quadrature clock generation with injection locking |
CN113364433B (zh) * | 2021-06-25 | 2022-09-27 | 中国电子科技集团公司第二十四研究所 | 一种高线性度的相位插值电路、方法及电子设备 |
US11398934B1 (en) * | 2021-09-18 | 2022-07-26 | Xilinx, Inc. | Ultra-high-speed PAM-N CMOS inverter serial link |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010206311A (ja) | 2009-02-27 | 2010-09-16 | Sony Corp | クロック位相調整回路 |
US20140241442A1 (en) | 2013-02-28 | 2014-08-28 | Broadcom Corporation | Compact low-power fully digital cmos clock generation apparatus for high-speed serdes |
WO2015073189A1 (en) | 2013-11-18 | 2015-05-21 | California Institute Of Technology | Quadrature-based injection locking of ring oscillators |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6477200B1 (en) * | 1998-11-09 | 2002-11-05 | Broadcom Corporation | Multi-pair gigabit ethernet transceiver |
JP2000357951A (ja) * | 1999-06-15 | 2000-12-26 | Mitsubishi Electric Corp | 遅延回路、クロック生成回路及び位相同期回路 |
JP3495311B2 (ja) * | 2000-03-24 | 2004-02-09 | Necエレクトロニクス株式会社 | クロック制御回路 |
US6901126B1 (en) * | 2000-06-30 | 2005-05-31 | Texas Instruments Incorporated | Time division multiplex data recovery system using close loop phase and delay locked loop |
US6552619B2 (en) * | 2001-02-05 | 2003-04-22 | Pmc Sierra, Inc. | Multi-channel clock recovery circuit |
US6774686B2 (en) | 2001-09-28 | 2004-08-10 | Intel Corporation | Method for minimizing jitter using matched, controlled-delay elements slaved to a closed-loop timing reference |
US6998888B1 (en) | 2004-03-05 | 2006-02-14 | Marvell International Ltd. | Scalable integrated circuit architecture with analog circuits |
KR100905440B1 (ko) * | 2008-01-08 | 2009-07-02 | 주식회사 하이닉스반도체 | 클럭 동기화 회로와 그의 구동 방법 |
TWI630798B (zh) * | 2014-02-07 | 2018-07-21 | 美商線性科技股份有限公司 | 任意相位軌道的頻率合成器 |
CN105099444B (zh) * | 2014-04-29 | 2018-05-25 | 龙芯中科技术有限公司 | 环路滤波方法、环路滤波器及锁相环 |
-
2016
- 2016-07-11 US US15/206,634 patent/US9954539B2/en active Active
-
2017
- 2017-05-31 JP JP2019500595A patent/JP7077298B2/ja active Active
- 2017-05-31 KR KR1020197003164A patent/KR102396799B1/ko active IP Right Grant
- 2017-05-31 EP EP17729317.2A patent/EP3482496A1/en active Pending
- 2017-05-31 CN CN201780042589.3A patent/CN109478890B/zh active Active
- 2017-05-31 WO PCT/US2017/035236 patent/WO2018013241A1/en unknown
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010206311A (ja) | 2009-02-27 | 2010-09-16 | Sony Corp | クロック位相調整回路 |
US20140241442A1 (en) | 2013-02-28 | 2014-08-28 | Broadcom Corporation | Compact low-power fully digital cmos clock generation apparatus for high-speed serdes |
WO2015073189A1 (en) | 2013-11-18 | 2015-05-21 | California Institute Of Technology | Quadrature-based injection locking of ring oscillators |
Also Published As
Publication number | Publication date |
---|---|
US9954539B2 (en) | 2018-04-24 |
JP2019525570A (ja) | 2019-09-05 |
KR102396799B1 (ko) | 2022-05-10 |
CN109478890A (zh) | 2019-03-15 |
CN109478890B (zh) | 2023-10-24 |
KR20190027842A (ko) | 2019-03-15 |
WO2018013241A1 (en) | 2018-01-18 |
US20180013435A1 (en) | 2018-01-11 |
EP3482496A1 (en) | 2019-05-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10425070B2 (en) | Systems and methods involving lock-loop circuits, clock signal alignment, phase-averaging feedback clock circuitry | |
US10873444B2 (en) | Frequency/phase lock detector for clock and data recovery circuits | |
CN103684436B (zh) | 锁相环电路和使用锁相环来生成时钟信号的方法 | |
JP7077298B2 (ja) | クロック位相生成のための方法および装置 | |
US7432752B1 (en) | Duty cycle stabilizer | |
CN104539285A (zh) | 数据时钟恢复电路 | |
US9124250B2 (en) | Clock doubler including duty cycle correction | |
TW201041313A (en) | Digital phase-locked loop circuit including a phase delay quantizer and method of use | |
US9577646B1 (en) | Fractional phase locked loop (PLL) architecture | |
US8169241B2 (en) | Proportional phase comparator and method for phase-aligning digital signals | |
KR101202084B1 (ko) | 뱅뱅 위상 검출기를 이용한 향상된 지터 특성을 갖는 클록 데이터 복원 회로 | |
US10536151B1 (en) | Ultra-low-power injection locked oscillator for IQ clock generation | |
US20230275587A1 (en) | Self-referenced delay cell-based time-to-digital converter | |
US10211843B2 (en) | Fast-response hybrid lock detector | |
US6650146B2 (en) | Digital frequency comparator | |
US11398826B1 (en) | Half rate bang-bang phase detector | |
WO2007076007A2 (en) | Method and apparatus for pre-clocking | |
TWI434514B (zh) | 時間放大電路及應用該時間放大電路之鎖相迴路 | |
TWI630799B (zh) | Phase detector and clock and data recovery device | |
US7777541B1 (en) | Charge pump circuit and method for phase locked loop | |
US9148276B2 (en) | Half-rate clock and data recovery circuit | |
US6806740B1 (en) | Reduced complexity linear phase detector | |
JP2015015647A (ja) | チャージポンプ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A529 | Written submission of copy of amendment under article 34 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A529 Effective date: 20190304 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200415 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210120 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210426 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210921 |
|
A524 | Written submission of copy of amendment under article 19 pct |
Free format text: JAPANESE INTERMEDIATE CODE: A524 Effective date: 20211221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220518 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7077298 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |