JP2015015647A

JP2015015647A - チャージポンプ回路

Info

Publication number: JP2015015647A
Application number: JP2013142070A
Authority: JP
Inventors: 真一有田; Shinichi Arita
Original assignee: Asahi Kasei Electronics Co Ltd
Current assignee: Asahi Kasei Electronics Co Ltd
Priority date: 2013-07-05
Filing date: 2013-07-05
Publication date: 2015-01-22

Abstract

【課題】カレントミラー構成の第１番目から第Ｎ番目までの電流源ユニットの出力電流が同一になるように構成したチャージポンプ回路を提供すること。【解決手段】シンク回路１２３とシンク用キャリブレーション回路１２４とを備え、シンク回路１２３は、第１番目から第Ｎ番目までのカレントミラーユニット１２３１乃至１２３ｎと、第２番目から第Ｎ番目までのカレントミラーユニットのダミーとして用いる第Ｎ＋１番目のカレントミラーユニット１２３ｎ＋１と、カレントミラーユニットのトランジスタＴｒ２乃至Ｔｒｎ，Ｔｒｎ＋１のゲートに電荷保持によってゲート電位を調整する容量素子Ｃ2乃至Ｃｎ，Ｃｎ＋１とを備える。Ｎ＋１番目のカレントミラーユニットと、当該容量素子により、第１乃至Ｎ番目のカレントミラーユニットの電流値を同じにするようにキャリブレーションを行う。【選択図】図６

Description

本発明は、チャージポンプ回路に関し、より詳細には、カレントミラー構成の第１番目から第Ｎ番目までの電流源ユニットの出力電流が同一になるように、キャリブレーションするときに最終的に使用する第１番目の電流源ユニットの出力電流が経時的に変化しないように構成したチャージポンプ回路に関する。

一般に、位相同期回路（ＰＬＬ；ＰｈａｓｅＬｏｃｋｅｄＬｏｏｐ）では、位相比較回路により電圧制御発振回路（ＶＣＯ；ＶｏｌｔａｇｅＣｏｎｔｒｏｌｌｅｄＯｓｃｉｌｌａｔｏｒ）の出力を適当に分周した信号と基準となる周波数（位相）の基準パルス信号との位相誤差に対応したパルス幅を有するパルスを発生し、このパルスをチャージポンプ回路によって出力電荷量に変換して、後段の容量性のチャージタンク（例えば、ＬＰＦ；ＬｏｗＰａｓｓＦｉｌｔｅｒ）を充放電し、この充電電圧によりＶＣＯの周波数（位相）を制御している。

例えば、特許文献１に記載のチャージポンプ回路は、それぞれ基準パルス信号に対する特定パルス信号の位相の遅れ、進みに対応したパルス幅の第１，第２の入力信号に応答して位相の遅れ又は進みに応じた電荷を容量素子にチャージするもので、カレントミラー回路と容量素子とスイッチング素子とを備えている。
また、ＰＬＬ回路は、通信分野に用いられ、任意の周波数を出力する局部発振器として用いられ、その出力周波数は高速に切り替えることが要求される。

例えば、特許文献２には、この種のＰＬＬ回路が開示されている。この特許文献２のものは、回路の大規模化や回路特性の劣化を抑制しつつ、周波数引込み速度の設定変更が可能であって、シンセサイザー、位相器等の各種の機器に適用して好適なＰＬＬ回路に関するもので、基準信号と出力信号との位相差に対応する信号を出力する位相比較器と、位相差に対応する信号に応じた電流を出力するチャージポンプと、２以上の回路素子を接続して構成した１次応答遅れ部を含み、信号フィルタリングを行うフィルタと、このフィルタの出力電圧及び２以上の回路素子のいずれかの接続点での電圧を加算する加算器と、加算された電圧値に応じた周波数を有するように出力信号を生成する電圧制御発振器とを備えている。

図１は、従来のＰＬＬ回路を示す構成図で、このＰＬＬ回路は、制御電圧に対応して発振周波数が出力される電圧制御発振器（ＶＣＯ）４、この電圧制御発振器（ＶＣＯ）４の出力信号と発振周波数を分周するＮ分周器(Ｄｉｖｉｄｅｒ)５と、基準信号(Ｆｒｅｆ)とＮ分周器５の出力信号(Ｆｄｉｖ)との位相差に応じてＵＰ，Ｄｏｗｎのパルス信号を出力する位相周波数比較器（ＰｈａｓｅＦｒｅｑｕｅｎｃｙＤｅｔｅｃｔｏｒ；ＰＦＤ）１と、このＵＰ，Ｄｏｗｎのパルス信号に応じて出力電流を生成するチャージポンプ回路（ＣｈａｒｇｅＰｕｍｐＣｉｒｃｕｉｔ；ＣＰ）２と、このチャージポンプ回路２の出力電流を制御電圧(Ｖｔｕｎｅ)に変換するループフィルタ(ＬＰＦ)３によって構成されている。

つまり、チャージポンプ回路は、基準信号が分周器で分周されたリファレンス信号Ｆｒｅｆと、電圧制御発振器４の出力信号が分周器５で分周された信号とを、位相比較器１において位相を比較して出力信号ＵＰ，Ｄｏｗｎを出力し、その位相差に比例した量をチャージポンプ回路２においてソース（Ｓｏｕｒｃｅ）又はシンク（ｓｉｎｋ）のポンプ動作をし、それをローパスフィルタ３からなる積分手段によって積分して、直流電圧に変換し、その制御電圧により電圧制御発振器４にフィードバックをかけるものである。

周波数切り替え時には、そのロックアップを高速に行うため、チャージポンプ電流を大電流から小電流に切り替える。さらに、この高速ロックを精密により高速にする手法として大電流から小電流の切り替え直前にチャージポンプ電流のキャリブレーションを行うことで大電流から小電流への切り替え時に発生する位相ジャンプによるロックアップの遅れを低減するようにした回路例である。

図２は、図１に示したチャージポンプ回路のブロック図で、その出力電流キャリブレーションを示す図である。チャージポンプ回路２とキャリブレーションは、ソース（ｓｏｕｒｃｅ）側とシンク（ｓｉｎｋ）側の両方で同様の構成を有し、チャージポンプ電流としてソース電流出力回路２１とシンク電流出力回路２３とそのそれぞれのキャリブレーション回路２２，２４とからなり、キャリブレーション動作もソースとシンクそれぞれ独立して行う。

図３及び図４は、キャリブレーションによる高速化を実現するための従来のチャージポンプ回路の回路構成図で、図２に示したチャージポンプ回路２のシンク（ｓｉｎｋ）側のシンク（ｓｉｎｋ）電流出力回路２３とシンク（ｓｉｎｋ）用キャリブレーション回路２４とを示している。図中符号２３_１乃至２３_ｎは、シンク（ｓｉｎｋ）回路２３のｎ個のシンク電流源ユニット（以下、単に「電流源ユニット」という）を示している。なお、図３は、電流源ユニットの第１のスイッチ接続状態を示し、図４は、電流源ユニットの第２のスイッチ接続状態を示している。

シンク用キャリブレーション回路２４は、電流源ユニット２３_１乃至２３_ｎと同一電流値を出力する電流源２４ａとソースフォロア回路によって構成され、電流源ユニット２３_１乃至２３_ｎは、電流源となるトランジスタＴｒ_１乃至Ｔｒ_ｎと、そのゲートに接続した容量素子Ｃ_１乃至Ｃ_ｎと、その制御のためのスイッチ群Ｓ_１乃至Ｓ_ｎとにより構成されている。

図５（ａ）乃至（ｃ）は、図３及び図４に示したチャージポンプ回路のキャリブレーション動作を説明するためのスイッチの制御タイミングチャートを示す図である。以下、チャージポンプ回路２の動作をそのフェーズごとに図３及び図４を用いて説明する。
図３に示すように、チャージポンプ回路２の大電流から小電流への切り替え直前に、図５（ａ）のΦ１のタイミングで、電流源ユニット２３_１乃至２３_ｎ単体の出力をシンク用キャリブレーション回路２４の入力に、シンク用キャリブレーション回路２４内のソースフォロア回路の出力を電流源ユニット２３_１乃至２３_ｎ内の電流源ゲートに接続する。そして、シンク用キャリブレーション回路２４内のソースフォロア回路の出力を、制御電圧Ｖｔｕｎｅを出力する出力端子には接続しない。

このとき、シンク用キャリブレーション回路２４がシンク用基準電流とシンク用キャリブレーション回路２４に接続した電流源ユニット２３_１乃至２３_ｎの出力電流が一致するように一定時間この接続を保持し、電流源ユニット２３_１乃至２３_ｎ内のゲート電圧を調整する。
次に、図４に示すように、シンク用キャリブレーション回路２４と第２番目の電流源ユニット２３_２を、図５（ｂ）のΦ２のタイミングで接続し、同様のキャリブレーションを行う。

これを順次、第Ｎ番目の電流源ユニット２３_ｎまで繰り返すことで、第１番目乃至Ｎ番目の電流源ユニット２３１乃至２３_ｎの電流値を同一にすることができる。
キャリブレーション終了後は、各電流源ユニット２３_１乃至２３_ｎ単体の出力をシンク用キャリブレーション回路２４の入力に接続せず、また、シンク用キャリブレーション回路２４内のソースフォロア回路の出力を各電流源ユニット２３_１乃至２３_ｎ内の電流源ゲートに接続せず、かつ、各シンク用キャリブレーション回路２４内のソースフォロア回路の出力を、制御電圧Ｖｔｕｎｅを出力する出力端子に接続し、Ｄｏｗｎパルス信号に応じて、チャージポンプ出力に接続したループフィルタから電流の引き込みを行う。

この結果、大電流出力時と小電流出力時の基準信号とＮ分周器の出力信号の位相差によって生じる大電流から小電流への切り替え時の位相飛びを極小化することができる。これにより、位相飛びをＰＬＬ回路が補正する時間が不要となり、ロックアップを高速化できる。

特開２０００−４１５４号公報特開平９−３１２５６５号公報

しかしながら、上述したような従来のチャージポンプ回路では、電流源ユニットのゲートに接続した対電源容量に蓄積した電荷量によって電流源ユニットの出力電流が決まるため、経時的に電流源ユニットの電流源のゲートのリークによって電流源ユニットに接続した対電源容量に蓄積した電荷量が変化することで、電流源ユニットの出力電流が経時的に変化してしまうという問題があった。

また、出力電流が経時的に変化すると、ＰＬＬループ帯域が経時的に変化してしまい、例えば、ループ帯域がＣＮ（ＣａｒｒｉｅｒｔｏＮｏｉｓｅ；キャリア対雑音）最適に設定された場合にロックアップ直後から出力電流変化終了まで常に同じループ帯域を保つことができず、ＣＮが設定より劣化してしまうという問題がある。
このときバースト動作（例えば、ＧＳＭ（登録商標）などのＴＤＤ方式による移動体通信時など）でキャリブレーション・ロックアップ・バーストの繰り返しで使用する場合は、電流が継時的に変化する前にロックアップ・バーストの度にキャリブレーションを行うことで出力電流を実行的に一定に保つことができるためうまく機能するものの、ＦＤＤ方式のように回路の立ち上がり直後のキャリブレーション以降連続的に使用する場合にはチャージポンプ電流、しいてはＰＬＬ帯域が経時的に変化してしまうという問題があった。なお、ＧＳＭ（登録商標）（ＧｌｏｂａｌＳｙｓｔｅｍｆｏｒＭｏｂｉｌｅＣｏｍｍｕｎｉｃａｔｉｏｎｓ）は、ＦＤＤ−ＴＤＭＡ方式で実現されている第２世代携帯電話（２Ｇ）規格である。

本発明は、このような状況に鑑みてなされたもので、その目的とするところは、カレントミラー構成の第１番目から第Ｎ番目までの電流源ユニットの出力電流が同一になるように、キャリブレーションするときに最終的に使用する第１番目の電流源ユニットの出力電流が経時的に変化しないように構成したチャージポンプ回路を提供することにある。

本発明は、このような目的を達成するためになされたもので、請求項１に記載の発明は、シンク回路（１２３）及びソース回路を備えたチャージポンプ回路において、前記シンク回路（１２３）又はソース回路の少なくとも一方が、第１番目から第Ｎ番目(Ｎは２以上の自然数)までのカレントミラーユニット（１２３_１乃至１２３_ｎ）と、前記第２番目から第Ｎ番目までのカレントミラーユニットのダミーとして用いる第Ｎ＋１番目のカレントミラーユニット（１２３_ｎ＋１）と、前記第２番目から第Ｎ番目及び第Ｎ＋１番目までのカレントミラーユニット（１２３_２乃至１２３_ｎ，１２３_ｎ＋１）のトランジスタ（Ｔｒ_２乃至Ｔｒ_ｎ，Ｔｒ_ｎ＋１）のゲートに電荷保持によってゲート電位を調整するための容量素子（Ｃ₂乃至Ｃ_ｎ，Ｃ_ｎ＋１）とを備え、前記Ｎ＋１番目のカレントミラーユニット（１２３_ｎ＋１）と、当該容量素子（Ｃ_ｎ＋１）により、前記第１乃至Ｎ番目のカレントミラーユニット（１２３_１乃至１２３_ｎ）の電流値を同じにするようにキャリブレーションを行うことを特徴とする。

また、請求項２に記載の発明は、請求項１に記載の発明において、前記第１番目のカレントミラーユニット（１２３_１）のトランジスタ（Ｔｒ_１）に流れる電流値をサンプリングし、該電流値と同じ出力電流になるように第２乃至Ｎ番目のカレントミラーユニット（１２３_２乃至１２３_ｎ）のトランジスタ（Ｔｒ_２乃至Ｔｒ_ｎ）に流れる電流値を調整することを特徴とする。
また、請求項３に記載の発明は、請求項１又は２に記載の発明において、第１番目のカレントミラーユニット（１２３_１）のトランジスタ（Ｔｒ_１）には当該電流源のゲートに電荷保持によってゲート電位を調整するための対電源容量素子を有さないことを特徴とする。

本発明によれば、小電流を出力する第１番目のユニット内の電流源は第２番目乃至第Ｎ番目のユニットのように蓄積した電荷量に応じて電流値を決める容量素子を必要としないので、経時的に出力電流を変動させずに動作することが可能となる。
また、第Ｎ＋１番目のダミーとして機能する電流源ユニットを用いて、最終的に出力する第１番目のユニットにその保持する電荷によって電流値を決定する容量素子を持つ必要性をなくすことによって、電流を時間経過後も保持できる。

従来のＰＬＬ回路を示す構成図である。図１に示したチャージポンプ回路のブロック図である。キャリブレーションによる高速化を実現するための従来のチャージポンプ回路の回路構成図で、電流源ユニットの第１のスイッチ接続状態を示す図である。キャリブレーションによる高速化を実現するための従来のチャージポンプ回路の回路構成図で、電流源ユニットの第２のスイッチ接続状態を示す図である。（ａ）乃至（ｃ）は、図３及び図４に示したチャージポンプ回路のキャリブレーション動作を説明するためのスイッチの制御タイミングチャートを示す図である。キャリブレーションによる高速化を実現するための本発明に係るチャージポンプ回路を説明するための回路構成図で、シンク（ｓｉｎｋ）回路の電流源ユニットの第１のスイッチ接続状態を示す図である。キャリブレーションによる高速化を実現するための本発明に係るチャージポンプ回路を説明するための回路構成図で、シンク（ｓｉｎｋ）回路の電流源ユニットの第２のスイッチ接続状態を示す図である。キャリブレーションによる高速化を実現するための本発明に係るチャージポンプ回路を説明するための回路構成図で、ソース（ｓｏｕｒｃｅ）回路の電流源ユニットの第１のスイッチ接続状態を示す図である。キャリブレーションによる高速化を実現するための本発明に係るチャージポンプ回路を説明するための回路構成図で、ソース（ｓｏｕｒｃｅ）回路の電流源ユニットの第２のスイッチ接続状態を示す図である。（ａ）乃至（ｄ）は、図６，図７，図８及び図９に示したチャージポンプ回路のキャリブレーション動作を説明するためのスイッチの制御タイミングチャートを示す図である。

以下、図面を参照して本発明の実施形態におけるシンク（ｓｉｎｋ）回路及びソース（ｓｏｕｒｃｅ）回路のそれぞれについて説明する。
図６及び図７は、キャリブレーションによる高速化を実現するための本発明に係るチャージポンプ回路を説明するための回路構成図で、図６は、電流源ユニットの第１のスイッチ接続状態を示し、図７は、電流源ユニットの第２のスイッチ接続状態を示す図である。

図６及び図７に示す本発明のチャージポンプ回路は、図３及び図４に示した従来のチャージポンプ回路のシンク（ｓｉｎｋ）側のシンク（ｓｉｎｋ）回路２３とシンク（ｓｉｎｋ）用キャリブレーション回路２４に相当し、シンク（ｓｉｎｋ）回路１２３とシンク（ｓｉｎｋ）用キャリブレーション回路１２４とを備えている。
図中符号１２３_１乃至１２３_ｎ及び１２３_ｎ＋１は、シンク（ｓｉｎｋ）回路１２３のｎ個及びｎ＋１個の電流源ユニット（カレントミラーユニット）を示している。

本発明のチャージポンプ回路は、キャリブレーションによる高速化を実現するためのシンク回路１２３とシンク用キャリブレーション回路１２４とを備えたチャージポンプ回路である。
シンク回路１２３は、第１番目から第Ｎ番目(Ｎは２以上の自然数)までのカレントミラーユニット１２３_１乃至１２３_ｎと、第２番目から第Ｎ番目までのカレントミラーユニットのダミーとして用いる第Ｎ＋１番目のカレントミラーユニット１２３_ｎ＋１と、第２番目から第Ｎ番目及び第Ｎ＋１番目までのカレントミラーユニット１２３_２乃至１２３_ｎ，１２３_ｎ＋１のトランジスタＴｒ_２乃至Ｔｒ_ｎ，Ｔｒ_ｎ＋１のゲートに電荷保持によってゲート電位を調整するための容量素子Ｃ₂乃至Ｃ_ｎ，Ｃ_ｎ＋１とを備えている。

Ｎ＋１番目のカレントミラーユニット１２３_ｎ＋１と、当該容量素子Ｃ_ｎ＋１により、第１乃至Ｎ番目のカレントミラーユニット１２３_１乃至１２３_ｎの電流値を同じにするようにキャリブレーションを行う。
また、第１番目のカレントミラーユニット１２３_１のトランジスタＴｒ_１に流れる電流値をサンプリングし、その電流値と同じ出力電流になるように第２乃至Ｎ番目のカレントミラーユニット１２３_２乃至１２３_ｎのトランジスタＴｒ_２乃至Ｔｒ_ｎに流れる電流値を調整する。

また、第１番目のカレントミラーユニット１２３_１のトランジスタＴｒ_１には当該電流源のゲートに電荷保持によってゲート電位を調整するための対電源容量素子を有さない。
このように、本発明のチャージポンプ回路は、第１番目から第Ｎ番目までのゲートに接続した対電源容量の電荷に応じて出力電流が決まる電流源ユニットからなるチャージポンプとその電流を第１番目の電流をモニタし、第２番目から第Ｎ番目の電流を第１番目の電流に一致させるキャリブレーション回路１２４からなるチャージポンプ回路である。

このような構成により、ロックアップ動作に入る前に第１番目のユニットの電流源の電流値をサンプリングし、その電流量と同じ出力電流になるように第２番目乃至第Ｎ番目のユニットの出力電流を調整することで、最終的に全ユニットの出力電流値を合わせることができる。
以下、本発明を利用したキャリブレーションによるロックアップの高速化を実現するシンク側のチャージポンプ回路とシンク側のキャリブレーション回路の構成例について説明する。

図６及び図７には、上述したように、シンク側の電流源ユニット群とそのキャリブレーション回路が示されている。
図１０（ａ）乃至（ｄ）は、図６及び図７に示したチャージポンプ回路のキャリブレーション動作を説明するためのスイッチの制御タイミングチャートを示す図である。
シンク用キャリブレーション回路１２４は、電流源ユニットの倍の電流を出力する基準電流源１２４ａとソースフォロア回路によって構成され、シンク回路１２３の電流源ユニット１２３_１乃至１２３_ｎ及び１２３_ｎ＋１は、電流源となるトランジスタＴｒ_１乃至Ｔｒ_ｎ及びＴｒ_ｎ＋１とそのゲートに接続した容量素子Ｃ_２乃至Ｃ_ｎ及びＣ_ｎ＋１とその制御のためのスイッチ群Ｓ_１乃至Ｓ_ｎ及びＳ_ｎ＋１により構成されている。

キャリブレーションの初めに、図１０（ａ）のΦ１のタイミングで、図１０（ａ)のΦ１とΦＮ＋１のスイッチのみをＯＮにし、第１番目の電流源ユニット１２３_１とダミーとして用いる第Ｎ＋１番目の電流源ユニット１２３_ｎ＋１をキャリブレーション回路１２４に接続する。
このとき、図６に示すように、基準電流源からのシンク用基準電流と第１番目の電流源ユニット１２３_１に流れる電流との電流差が、第Ｎ＋1番目の電流源ユニット１２３_ｎ＋１の電流となるようにソースフォロア回路を介して第Ｎ＋１番目の電流源ユニット１２３_ｎ＋１のゲートに接続した容量素子Ｃ_ｎ＋１に電荷が蓄積される。

次に、図１０（ｂ）に示すΦ２のタイミングで、図７のΦ２とΦＮ＋１のスイッチのみをＯＮにし、第Ｎ＋１番目の電流源ユニット１２３_ｎ＋１の容量素子Ｃ_ｎ＋１をオープンにしたまま第２番目の電流源ユニット１２３_２のドレインと第Ｎ＋１番目の電流源ユニット１２３_ｎ＋１をキャリブレーション回路１２４に接続する。このとき、図７に示すように、基準電流源からのシンク用基準電流と第Ｎ＋１番目の電流源ユニット１２３_ｎ＋１に流れる電流との電流差が第２番目の電流源ユニット１２３_２の電流となるようにソースフォロア回路を介して第２番目の電流源ユニット１２３_２のゲートに接続した容量素子Ｃ_２に電荷が蓄積される。

このとき、第１番目の電流源ユニット１２３_１の電流と第２番目の電流源ユニット１２３_２の電流は同一となるようにキャリブレーションがなされている。以降、基準電流源と第Ｎ＋１番目の電流源ユニット１２３_ｎ＋１の電流差が第３番目乃至第Ｎ番目の電流源ユニット１２３_３乃至１２３_ｎの電流となるように１ユニットずつキャリブレーションすることで、第２番目乃至第Ｎ番目の電流源ユニット１２３_２乃至１２３_ｎの電流を第１番目の電流源ユニット１２３_１の電流と同一にすることができる。

キャリブレーション終了後は、第１番目から第Ｎ番目のシンク電流源ユニット単体の出力をシンク用キャリブレーション回路１２４の入力に接続せず、また、シンク用キャリブレーション回路１２４内のソースフォロア回路の出力を第１番目から第Ｎ番目のシンク電流源ユニット内の電流源ゲートに接続せず、かつ、第１番目から第Ｎ番目のシンク用キャリブレーション回路１２４内のソースフォロア回路の出力を、制御電圧Ｖｔｕｎｅを出力する出力端子には接続する。また、第Ｎ＋１番目のシンク電流源ユニット単体の出力をシンク用キャリブレーション回路１２４の入力に接続し、シンク用キャリブレーション回路１２４内のソースフォロア回路の出力を第Ｎ＋１番目のシンク電流源ユニット１２３_ｎ＋１内の電流源ゲートに接続する。そして、Ｄｏｗｎパルス信号に応じて、チャージポンプ出力に接続したループフィルタから電流の引き込みを行う。

図８及び図９は、キャリブレーションによる高速化を実現するための本発明に係るチャージポンプ回路を説明するための回路構成図で、図８は、電流源ユニットの第１のスイッチ接続状態を示し、図９は、電流源ユニットの第２のスイッチ接続状態を示す図である。
図８及び図９に示す本発明のチャージポンプ回路は、図３及び図４に示した従来のチャージポンプ回路のソース（ｓｏｕｒｃｅ）側のソース（ｓｏｕｒｃｅ）回路２３とソース（ｓｏｕｒｃｅ）用キャリブレーション回路２４に相当し、ソース（ｓｏｕｒｃｅ）回路１２５とソース（ｓｏｕｒｃｅ）用キャリブレーション回路１２６とを備えている。

図中符号１２５_１乃至１２５_ｎ及び１２５_ｎ＋１は、ソース（ｓｏｕｒｃｅ）回路１２５のｎ個及びｎ＋１個の電流源ユニット（カレントミラーユニット）を示している。
本発明のチャージポンプ回路は、キャリブレーションによる高速化を実現するためのソース回路１２５とソース用キャリブレーション回路１２６とを備えたチャージポンプ回路である。

ソース回路１２５は、第１番目から第Ｎ番目(Ｎは２以上の自然数)までのカレントミラーユニット１２５_１乃至１２５_ｎと、第２番目から第Ｎ番目までのカレントミラーユニットのダミーとして用いる第Ｎ＋１番目のカレントミラーユニット１２５_ｎ＋１と、第２番目から第Ｎ番目及び第Ｎ＋１番目までのカレントミラーユニット１２５_２乃至１２５_ｎ，１２５_ｎ＋１のトランジスタＴｒ_２乃至Ｔｒ_ｎ，Ｔｒ_ｎ＋１のゲートに電荷保持によってゲート電位を調整するための容量素子Ｃ₂乃至Ｃ_ｎ，Ｃ_ｎ＋１とを備えている。

Ｎ＋１番目のカレントミラーユニット１２５_ｎ＋１と、当該容量素子Ｃ_ｎ＋１により、第１乃至Ｎ番目のカレントミラーユニット１２５_１乃至１２５_ｎの電流値を同じにするようにキャリブレーションを行う。
また、第１番目のカレントミラーユニット１２５_１のトランジスタＴｒ_１に流れる電流値をサンプリングし、その電流値と同じ出力電流になるように第２乃至Ｎ番目のカレントミラーユニット１２５_２乃至１２５_ｎのトランジスタＴｒ_２乃至Ｔｒ_ｎに流れる電流値を調整する。

また、第１番目のカレントミラーユニット１２５_１のトランジスタＴｒ_１には当該電流源のゲートに電荷保持によってゲート電位を調整するための対電源容量素子を有さない。
このように、本発明のチャージポンプ回路は、第１番目から第Ｎ番目までのゲートに接続した対電源容量の電荷に応じて出力電流が決まる電流源ユニットからなるチャージポンプとその電流を第１番目の電流をモニタし、第２番目から第Ｎ番目の電流を第１番目の電流に一致させるソース用キャリブレーション回路１２６からなるチャージポンプ回路である。

このような構成により、ロックアップ動作に入る前に第１番目のユニットの電流源の電流値をサンプリングし、その電流量と同じ出力電流になるように第２番目乃至第Ｎ番目のユニットの出力電流を調整することで、最終的に全ユニットの出力電流値を合わせることができる。
以下、本発明を利用したキャリブレーションによるロックアップの高速化を実現するソース回路側のチャージポンプ回路とソース回路側のキャリブレーション回路の構成例について説明する。

図８及び図９には、上述したように、ソース側の電流源ユニット群とそのキャリブレーション回路が示されている。
図１０（ａ）乃至（ｄ）は、図８及び図９に示したチャージポンプ回路のキャリブレーション動作を説明するためのスイッチの制御タイミングチャートを示す図である。
ソース用キャリブレーション回路１２６は、電流源ユニットの倍の電流を出力する基準電流源１２６ａとソースフォロア回路によって構成され、ソース回路１２５の電流源ユニット１２５_１乃至１２５_ｎ及び１２５_ｎ＋１は、電流源となるトランジスタＴｒ_１乃至Ｔｒ_ｎ及びＴｒ_ｎ＋１とそのゲートに接続した容量素子Ｃ_２乃至Ｃ_ｎ及びＣ_ｎ＋１とその制御のためのスイッチ群Ｓ_１乃至Ｓ_ｎ及びＳ_ｎ＋１により構成されている。

キャリブレーションの初めに、図１０（ａ）のΦ１のタイミングで、図１０（ａ)のΦ１とΦＮ＋１のスイッチのみをＯＮにし、第１番目の電流源ユニット１２５_１とダミーとして用いる第Ｎ＋１番目の電流源ユニット１２５_ｎ＋１をソース用キャリブレーション回路１２６に接続する。
このとき、図８に示すように、基準電流源からのソース用基準電流と第１番目の電流源ユニット１２５_１に流れる電流との電流差が、第Ｎ＋1番目の電流源ユニット１２５_ｎ＋１の電流となるようにソースフォロア回路を介して第Ｎ＋１番目の電流源ユニット１２５_ｎ＋１のゲートに接続した容量素子Ｃ_ｎ＋１に電荷が蓄積される。

次に、図１０（ｂ）に示すΦ２のタイミングで、図９のΦ２とΦＮ＋１のスイッチのみをＯＮにし、第Ｎ＋１番目の電流源ユニット１２５_ｎ＋１の容量素子Ｃ_ｎ＋１をオープンにしたまま第２番目の電流源ユニット１２５_２のドレインと第Ｎ＋１番目の電流源ユニット１２５_ｎ＋１をソース用キャリブレーション回路１２６に接続する。このとき、図９に示すように、基準電流源からのソース用基準電流と第Ｎ＋１番目の電流源ユニット１２５_ｎ＋１に流れる電流との電流差が第２番目の電流源ユニット１２５_２の電流となるようにソースフォロア回路を介して第２番目の電流源ユニット１２５_２のゲートに接続した容量素子Ｃ_２に電荷が蓄積される。

このとき、第１番目の電流源ユニット１２５_１の電流と第２番目の電流源ユニット１２５_２の電流は同一となるようにキャリブレーションがなされている。以降、基準電流源と第Ｎ＋１番目の電流源ユニット１２５_ｎ＋１の電流差が第３番目乃至第Ｎ番目の電流源ユニット１２５_３乃至１２５_ｎの電流となるように１ユニットずつキャリブレーションすることで、第２番目乃至第Ｎ番目の電流源ユニット１２５_２乃至１２５_ｎの電流を第１番目の電流源ユニット１２５_１の電流と同一にすることができる。

キャリブレーション終了後は、第１番目から第Ｎ番目のソース電流源ユニット単体の出力をソース用キャリブレーション回路１２６の入力に接続せず、また、ソース用キャリブレーション回路１２６内のソースフォロア回路の出力を第１番目から第Ｎ番目のソース電流源ユニット内の電流源ゲートに接続せず、かつ、第１番目から第Ｎ番目のソース用キャリブレーション回路１２６内のソースフォロア回路の出力を、制御電圧Ｖｔｕｎｅを出力する出力端子には接続する。また、第Ｎ＋１番目のソース電流源ユニット単体の出力をソース用キャリブレーション回路１２６の入力に接続し、ソース用キャリブレーション回路１２６内のソースフォロア回路の出力を第Ｎ＋１番目のソース電流源ユニット１２５_ｎ＋１内の電流源ゲートに接続する。そして、Ｄｏｗｎパルス信号に応じて、チャージポンプ出力に接続したループフィルタから電流の引き込みを行う。
上記、キャリブレーションは少なくともソース（ｓｏｕｒｃｅ）又はシンク（ｓｉｎｋ）のどちらかを行うものである。

このような構成において、第Ｎ＋１番目のダミーユニットを用意することで、第１番目の電流源ユニット１２５_１に蓄積した電荷量に応じて電流値を決める容量素子を必要としないので、経時的に出力電流とそれに応じて変化するＰＬＬループ帯域を常に一定に保つことができる。

１位相周波数比較器（ＰＦＤ）
２チャージポンプ回路（ＣＰ）
３ループフィルタ(ＬＰＦ)
４電圧制御発振器（ＶＣＯ）
５Ｎ分周器(Ｄｉｖｉｄｅｒ)
２１ソース電流出力回路
２２ソース用キャリブレーション回路
２３シンク電流出力回路
２３_１乃至２３_ｎ電流源ユニット
２４シンク用キャリブレーション回路
２４ａ電流源
１２３シンク回路
１２３_１乃至１２３_ｎ，１２３_ｎ＋１電流源ユニット（カレントミラーユニット）
１２４シンク用キャリブレーション回路
１２４ａシンク基準電流源
１２５ソース回路
１２５_１乃至１２５_ｎ，１２５_ｎ＋１電流源ユニット（カレントミラーユニット）
１２６ソース用キャリブレーション回路
１２６ａソース基準電流源

Claims

シンク回路及びソース回路を備えたチャージポンプ回路において、
前記シンク回路又はソース回路の少なくとも一方が、
第１番目から第Ｎ番目(Ｎは２以上の自然数)までのカレントミラーユニットと、
前記第２番目から第Ｎ番目までのカレントミラーユニットのダミーとして用いる第Ｎ＋１番目のカレントミラーユニットと、
前記第２番目から第Ｎ番目及び第Ｎ＋１番目までのカレントミラーユニットのトランジスタのゲートに電荷保持によってゲート電位を調整するための容量素子とを備え、
前記Ｎ＋１番目のカレントミラーユニットと、当該容量素子により、前記第１乃至Ｎ番目のカレントミラーユニットの電流値を同じにするようにキャリブレーションを行うことを特徴とするチャージポンプ回路。
前記第１番目のカレントミラーユニットのトランジスタに流れる電流値をサンプリングし、該電流値と同じ出力電流になるように第２乃至Ｎ番目のカレントミラーユニットのトランジスタに流れる電流値を調整することを特徴とする請求項１に記載のチャージポンプ回路。
第１番目のカレントミラーユニットのトランジスタには当該電流源のゲートに電荷保持によってゲート電位を調整するための対電源容量素子を有さないことを特徴とする請求項１又は２に記載のチャージポンプ回路。