CN1169297C - 用于执行相位比较的方法和相位比较器 - Google Patents

用于执行相位比较的方法和相位比较器 Download PDF

Info

Publication number
CN1169297C
CN1169297C CNB988011905A CN98801190A CN1169297C CN 1169297 C CN1169297 C CN 1169297C CN B988011905 A CNB988011905 A CN B988011905A CN 98801190 A CN98801190 A CN 98801190A CN 1169297 C CN1169297 C CN 1169297C
Authority
CN
China
Prior art keywords
state machine
state
handshake signals
signal
output signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB988011905A
Other languages
English (en)
Other versions
CN1237289A (zh
Inventor
�����Ƥ��
奥利·皮莱南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Original Assignee
Nokia Telecommunications Oy
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nokia Telecommunications Oy filed Critical Nokia Telecommunications Oy
Publication of CN1237289A publication Critical patent/CN1237289A/zh
Application granted granted Critical
Publication of CN1169297C publication Critical patent/CN1169297C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D13/00—Circuits for comparing the phase or frequency of two mutually-independent oscillations
    • H03D13/003—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means
    • H03D13/004—Circuits for comparing the phase or frequency of two mutually-independent oscillations in which both oscillations are converted by logic means into pulses which are applied to filtering or integrating means the logic means delivering pulses at more than one terminal, e.g. up and down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump

Landscapes

  • Power Engineering (AREA)
  • Engineering & Computer Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Measuring Phase Differences (AREA)
  • Heterocyclic Carbon Compounds Containing A Hetero Ring Having Oxygen Or Sulfur (AREA)
  • Pyrane Compounds (AREA)
  • Pharmaceuticals Containing Other Organic And Inorganic Compounds (AREA)
  • Information Transfer Systems (AREA)
  • Control Of Electric Motors In General (AREA)

Abstract

本发明涉及用于执行相位比较的方法以及相位比较器。通过使用两个功能相同的异步状态机来比较两个二进制信号，两个异步状态机生成两个输出信号。输出信号被用于控制相位。向第一状态机馈送将被比较的第一信号、第二状态机的输出信号以及第二状态机的信号交换信号，并向第二状态机馈送将被比较的第二信号、第一状态机的输出信号以及第一状态机的信号交换信号。两个状态机在已经检测到将被比较的信号已被激活之后，激活它们各自的信号交换信号。信号交换信号确保相位比较器的逻辑运算。激活检测两个状态机内的相位差，并控制两个状态机的相位的输出信号包括：检查传送到每个状态机的将被比较的信号的状态、相邻状态机的输出信号的状态、相邻状态机的信号交换信号的状态。

Description

用于执行相位比较的方法和相位比较器
技术领域
本发明涉及一种用于执行相位比较的方法，在所述方法中借助两个异步状态机比较两个二进制信号，并借助所述状态机生成两个输出信号来控制相位。
本发明还涉及一种相位比较器，其包括两个被设置为生成两个输出信号来控制相位的异步状态机。
背景技术
例如在锁相环的操作中需要数字相位比较器。锁相环用于其中使得时钟信号与外部信号同步的应用。典型的应用是数字无线电系统接收机，其中所述接收机与所接收信号同步，以检测该信号。
存在着各种现有技术相位比较器解决方案。最通常的解决方案包括同步或异步发挥作用的逻辑电路和反馈。此处引入专利EP 520 558作为参考，其公开了一种包括逻辑门的相位比较电路解决方案。为了避免瞬变现象，通过使用延迟装置来保证所述相位比较器的逻辑电路的操作，所述延迟装置也是逻辑门。当两个输入信号同时变化时出现瞬变现象，这对异步电路的可靠操作危害最大。然而，在避免瞬变现象时使用延迟装置并不理想，因为使用延迟装置例如要求特别精细的电路布局设计。
发明内容
因此，本发明的目的是提供一种方法和实现该方法的设备，以解决上述问题，并避免使用延迟装置。
根据本发明的一个方面，提供了一种用于执行相位比较的方法，在所述方法中，借助两个异步状态机来比较两个二进制信号，并借助所述状态机生成两个输出信号来控制相位，
其特征在于，
在所述方法中使用两个异步的、功能相同的状态机，由此向第一状态机馈送：将被比较的第一信号、第二状态机的输出信号以及所述第二状态机的信号交换信号；并向所述第二状态机馈送：将被比较的第二信号、所述第一状态机的输出信号以及所述第一状态机的信号交换信号；
在已检测到所述将被比较的第一信号被激活之后，所述第一状态机激活其信号交换信号；在已检测到所述将被比较的第二信号被激活之后，所述第二状态机激活其信号交换信号；其中所述信号交换信号确保所述方法的逻辑操作；以及
为了激活检测所述第一状态机内的相位差、并控制所述第一状态机的相位的输出信号，采取以下步骤：
检查所述将被比较的第一信号的状态、所述第二状态机的输出信号的状态、所述第二状态机的信号交换信号的状态；以及
为了激活检测所述第二状态机内的相位差，并控制所述第二状态机的相位的输出信号，采取以下步骤：
检查所述将被比较的第二信号的状态、所述第一状态机的输出信号的状态、所述第一状态机的信号交换信号的状态；
如果仅检测到所述将被比较的第一信号有效，而所述第一状态机所接收的其它信号保持无效，则在至少一个状态的持续期间内激活所述第一状态机的输出信号与信号交换信号；以及
如果仅检测到所述将被比较的第二信号有效，而所述第二状态机所接收的其它信号保持无效，则在至少一个状态的持续期间内激活所述第二状态机的输出信号与信号交换信号；
所述第一状态机的信号交换信号与输出信号已被激活，在所述第二状态机的信号交换信号已被激活之后，将所述第一状态机的输出信号设置为无效；
所述第一状态机的信号交换信号与输出信号已被激活，并且所述第二状态机的信号交换信号已被激活，只要所述第二状态机的信号交换信号有效，所述第一状态机的信号交换信号即保持有效；以及
所述第二状态机的信号交换信号与输出信号已被激活，在所述第一状态机的信号交换信号已被激活之后，将所述第二状态机的输出信号设置为无效；
所述第二状态机的信号交换信号与输出信号已被激活，并且所述第一状态机的信号交换信号已被激活，只要所述第一状态机的信号交换信号有效，所述第二状态机的信号交换信号即保持有效；
只要所述第二状态机的信号交换信号无效，所述第一状态机的输出信号与信号交换信号即保持有效，以及
只要所述第一状态机的信号交换信号无效，所述第二状态机的输出信号与信号交换信号即保持有效；
已激活所述将被比较的第一信号，如果检测到所述第二状态机的信号交换信号也是有效的，则在至少一个状态的持续期间内激活所述第一状态机的信号交换信号，以及
已激活所述将被比较的第二信号，如果检测到所述第一状态机的信号交换信号也是有效的，则在至少一个状态的持续期间内激活所述第二状态机的信号交换信号；
只要所述第二状态机的输出信号有效，所述第一状态机的信号交换信号即保持有效，以及
只要所述第一状态机的输出信号有效，所述第二状态机的信号交换信号即保持有效。
优选地，每个所述状态机的连续状态彼此仅相差一个比特。
根据本发明的另一个方面，提供了一种相位比较器，包括两个异步状态机，所述两个异步状态机被设置为生成两个输出信号来控制相位，
其特征在于，
所述状态机在功能相同，第一状态机具有作为输入信号的将被比较的第一信号、第二状态机的输出信号以及所述第二状态机的信号交换信号；
第二状态机具有作为输入信号的将被比较的第二信号、所述第一状态机的输出信号以及所述第一状态机的信号交换信号；
所述第一状态机被设置成根据所述将被比较的第一信号的触发沿生成其信号交换信号，而所述第二状态机被设置成根据所述将被比较的第二信号的触发沿生成其信号交换信号，所述信号交换信号通过检测每个所述将被比较的信号的触发沿，保护所述相位比较器的逻辑操作；以及
为了激活检测所述第一状态机中相位差的输出信号，所述第一状态机被设置成：
检查所述将被比较的第一信号的状态、所述第二状态机的输出信号的状态、所述第二状态机的信号交换信号的状态；以及
为了激活检测所述第二状态机中的相位差的输出信号，所述第二状态机被设置成：
检查所述将被比较的第二信号的状态、所述第一状态机的输出信号的状态、所述第一状态机的信号交换信号的状态；
所述第一状态机被设置成仅所述将被比较的第一信号有效，而所述第一状态机所接收的其它信号无效时，在至少一个状态的持续期间内激活其输出信号；以及
所述第二状态机被设置成仅所述将被比较的第二信号有效，而所述第二状态机所接收的其它信号无效时，在至少一个状态的持续期间内激活其输出信号；
所述第一状态机的信号交换信号与输出信号已被激活，并且所述第二状态机的信号交换信号已被激活，所述第一状态机被设置成只要所述第二状态机的信号交换信号有效，就将所述信号交换输出信号保持为有效，以及
所述第二状态机的信号交换信号与输出信号已被激活，并且所述第一状态机的信号交换信号已被激活，所述第二状态机被设置成只要所述第一状态机的信号交换信号有效，即将所述信号交换信号保持为有效；
所述第一状态机被设置成只要所述第二状态机的信号交换信号无效，就将输出信号与信号交换信号保持为有效，以及
所述第二状态机被设置成只要所述第一状态机的信号交换信号无效，就将输出信号和信号交换信号保持为有效；
已激活所述将被比较的第一信号，所述第一状态机被设置成在检测到所述第二状态机的信号交换信号也有效时，在至少一个状态的持续期间内激活信号交换信号，以及
已激活所述将被比较的第二信号，所述第二状态机被设置成在检测到所述第一状态机的信号交换信号也有效时，则在至少一个状态的持续期间内激活信号交换信号；
所述第一状态机被设置成只要所述第二状态机的输出信号有效，就将信号交换信号保持为有效，以及
所述第二状态机被设置成只要所述第一状态机的输出信号有效，就将信号交换信号保持为有效。
优选地，两个所述状态机的连续状态彼此仅相差一个比特。
所述方法和相位比较器提供多种优点。本发明的解决方案允许安排独立的延迟装置，且所述解决方案相当适合于数字asic(专用集成电路)电路。借助信号交换机制来保证操作。此外，结构是对称的，因而为每个所述输入信号和每个所述输出信号提供相似的定时。
附图说明
以下将结合优选实施例并参照附图更为详细地描述本发明，其中
图1是说明锁相环的方框图；
图2是说明相位比较器的方框图；
图3是说明第一状态机的流程图；
图4是说明第二状态机的流程图；
图5是说明所述第一状态机的状态图；
图6是说明所述第二状态机的状态图；以及
图7说明状态机的实施方式的实例。
具体实施方式
本发明的解决方案尤其适合于在锁相环(PLL)内使用，但并非仅限于此。在更为广泛的基础上，本发明的解决方案适用于数字无线电系统的PLL接收机。
图1示出了锁相环，其包括基准频率源100、第一除法器102、相位比较器104、电荷泵106、环路滤波器108、缓冲级110、压控振荡器112和第二除法器114。所述第一除法器102、相位比较器104、电荷泵106和第二除法器114形成合成器电路116。所述第二除法器114在从所述压控振荡器112到所述相位比较器104的反馈中。参考信号源100例如是对应于由接收机接收的信号的频率的信号，该信号从所述参考信号源100前进到所述除法器102，在所述除法器中，通过使用适当的系数M减少所述信号频率。除了将比较的第一信号，即参考信号A之外，将比较的第二信号B同样被馈给所述相位比较器，并且所述频率相位相互比较，所述第二信号B具有对应于输出信号的频率。所述将比较的第一信号A和将比较的第二信号B为二进制。所述比较生成两个信号PA和PB，其中PA增加由所述电荷泵106提供的电压，而PB减少由所述电荷泵106提供的电压。从所述电荷泵106传送的电压信号被在所述环路滤波器108内滤波，所述环路滤波器108从所述信号去除干扰。在所述滤波之后，所述信号前进到所述缓冲级110，其将所述信号放大，以适合所述振荡器112。用于控制所述振荡器110的电压信号越高，所述振荡器110的频率越高。所述缓冲区110馈给压控振荡器112的电压取决于所述电荷泵106的电压电平，而所述电压电平又取决于所述相位比较器104内的信号相位。因此，由所述压控振荡器112提供的频率是所述基准频率的函数。
以下将参照图2更为详细地研究本发明的相位比较器104。所述相位比较器104包括两个功能相同的异步状态机(ASM)200和202。所述状态机200和202具有作为输出信号的电荷泵106的控制信号PA和PB。所述状态机200接收所述参考信号A、所述状态机202的输出信号PB和所述状态机202的信号交换信号RB。而所述状态机202接收所述反馈信号B、所述状态机200的输出信号和所述状态机200的信号交换信号RA。当所述状态机200已检测到所述参考信号A内的触发沿时，所述信号交换信号RA有效。类似地，当检测到所述反馈信号B内的触发沿时，所述信号交换信号RB有效。前沿例如可发挥触发沿的作用。因此，本发明的解决方案包括两个如图2所示对称地耦合在一起的对称异步状态机200和202。所述信号交换机制(信号RA和RB)确保相邻状态机的操作，而无信号延迟。
以下将参照图3和4更为详细地研究所述相位比较器的操作。首先讨论所述第一状态机200的操作。在方框300和302中，所述状态机控制所述参考信号A的激活。当在方框302中激活所述参考信号时，在方框304中检查所述第二状态机202的信号交换信号RB是否已被激活。如果所述信号交换信号RB尚未激活，则过程继续到方框306，其中所述信号PA和RA被激活。所述信号PA指示所述电荷泵106增加所述信号的输出电压，而所述信号交换信号RA通知所述第二状态机202已检测到所述信号A的触发沿。
另一方面，如果所述信号交换信号RB是有效的，则过程继续到方框316，其中仅激活所述信号交换信号RA来指示已检测到触发沿。因此并不同时激活所述输出信号PA和PB两者。所述信号交换信号RA保持有效，直至在方框318中检测到所述第二状态机202的输出信号PB被激活，从此继续等待信号A的状态改变。
过程从方框306继续到方框308，其中测试所述第二状态机202的信号交换信号RB。只要所述信号交换信号RB无效，所述第一状态机的输出信号PA和信号交换信号RA即为有效。所述信号A和B之间的频率差越大，所述第一状态机200在方框306和308中保持得越长，且所述输出信号PA越长，以指示电荷泵106将所述振荡器112的电压和频率增加到对应于所述基准频率的频率，所述频率差被表示为所述相位比较器104中的相位差。当在方框308中所述状态机200检测到所述第二状态机202的信号交换信号RB被激活时，所述状态机200移到方框310，其中只要在方框312中所述第二状态机202的输出信号有效，所述信号交换信号RA即保持有效。然而当过程继续到方框310时，所述输出信号PA被设置为无效。当所述第二状态机202的输出信号PB被去激活时，过程保持在方框314，等待所述参考信号A的状态也改变。图4是说明在方框400到414中第二状态机202的操作的流程图，其对应于所述第一状态机200的方框300到314。所述第二状态机202的操作类似于所述第一状态机200的操作，因而不再赘述。所述状态机200可以替代所述状态机202操作，反之亦然。
图5是更详细地说明所述状态机200的操作的状态图。与信号符号相邻的向上箭头指示信号的激活，而指向下的箭头指示去激活。所述第一状态机200的每个有效信号都被在状态转换中去激活，除非在所述状态转换之后的状态处将所述信号重新激活。所述状态图内的每个状态都可由3个比特表示，且状态被有利地编码，从而使得所述状态之间仅相差一个比特。所述状态机200维持其初始状态000，直到参考信号A被激活。由于所述参考信号被激活，所述状态机200移到状态001，由此指向状态011或101的转换发生，这取决于所述第二状态机202的信号交换信号RB是否有效。如果所述信号交换信号RB无效，则过程移到状态110，只要RB无效就保持在此状态。同时，只要过程停留在状态011，所述状态机200的信号交换信号RA和输出信号PA就保持有效。当所述第二状态机202的信号交换信号被激活，过程继续到状态111，并将所述第一状态机的输出信号PA去激活。然而，所述信号交换信号RA仍然保持有效。在将所述第二状态机202的信号交换信号PB去激活时，过程从状态111移到状态110。状态110也从状态101进入，如果所述第二状态机202的信号交换信号RB有效，则过程从状态001移到101。保持所述状态101，直至将所述第二状态机202的输出信号去激活，在此之后过程移到状态110。过程从状态110直接移动到状态100，以在必要时等待将所述第一状态机200的参考信号去激活。图6示出了所述第二状态机202的相似状态图，因此此处不再赘述。所述第二状态机202的状态600到612对应于所述第一状态机200的状态500到512。
图7示出了状态机200和202的实施方式的方法实例。基于图5和6所示的状态图，本领域技术人员可以各种不同方式来实现所述状态机200和202。图7示出了使用“非”门700至704、“与”门706至722、736和738以及“或”门724至728和740的实例。状态机的输入包括复位输入RESET，其用于依据所述状态机是第一状态机200还是第二状态机202，将所述复位该机器复位为零，并复位信号RB/RA、A/B与PB/PA。所述输出是信号PA/PB和RA/RB。
尽管以上参照结合附图示出的实例描述了本发明，但本发明显然并不仅限于此，而是可在所附权利要求书内公开的发明构思的范围内以各种方法对本发明做出修改。

Claims (4)

1、一种用于执行相位比较的方法，在所述方法中，借助两个异步状态机来比较两个二进制信号，并借助所述状态机生成两个输出信号来控制相位，
其特征在于，
在所述方法中使用两个异步的、功能相同的状态机，由此向第一状态机馈送：将被比较的第一信号、第二状态机的输出信号以及所述第二状态机的信号交换信号；并向所述第二状态机馈送：将被比较的第二信号、所述第一状态机的输出信号以及所述第一状态机的信号交换信号；
在已检测到所述将被比较的第一信号被激活之后，所述第一状态机激活其信号交换信号；在已检测到所述将被比较的第二信号被激活之后，所述第二状态机激活其信号交换信号；其中所述信号交换信号确保所述方法的逻辑操作；以及
为了激活检测所述第一状态机内的相位差、并控制所述第一状态机的相位的输出信号，采取以下步骤：
检查所述将被比较的第一信号的状态、所述第二状态机的输出信号的状态、所述第二状态机的信号交换信号的状态；以及
为了激活检测所述第二状态机内的相位差，并控制所述第二状态机的相位的输出信号，采取以下步骤：
检查所述将被比较的第二信号的状态、所述第一状态机的输出信号的状态、所述第一状态机的信号交换信号的状态；
如果仅检测到所述将被比较的第一信号有效，而所述第一状态机所接收的其它信号保持无效，则在至少一个状态的持续期间内激活所述第一状态机的输出信号与信号交换信号；以及
如果仅检测到所述将被比较的第二信号有效，而所述第二状态机所接收的其它信号保持无效，则在至少一个状态的持续期间内激活所述第二状态机的输出信号与信号交换信号；
所述第一状态机的信号交换信号与输出信号已被激活，在所述第二状态机的信号交换信号已被激活之后，将所述第一状态机的输出信号设置为无效；
所述第一状态机的信号交换信号与输出信号已被激活，并且所述第二状态机的信号交换信号已被激活，只要所述第二状态机的信号交换信号有效，所述第一状态机的信号交换信号即保持有效；以及
所述第二状态机的信号交换信号与输出信号已被激活，在所述第一状态机的信号交换信号已被激活之后，将所述第二状态机的输出信号设置为无效；
所述第二状态机的信号交换信号与输出信号已被激活，并且所述第一状态机的信号交换信号已被激活，只要所述第一状态机的信号交换信号有效，所述第二状态机的信号交换信号即保持有效；
只要所述第二状态机的信号交换信号无效，所述第一状态机的输出信号与信号交换信号即保持有效，以及
只要所述第一状态机的信号交换信号无效，所述第二状态机的输出信号与信号交换信号即保持有效；
已激活所述将被比较的第一信号，如果检测到所述第二状态机的信号交换信号也是有效的，则在至少一个状态的持续期间内激活所述第一状态机的信号交换信号，以及
已激活所述将被比较的第二信号，如果检测到所述第一状态机的信号交换信号也是有效的，则在至少一个状态的持续期间内激活所述第二状态机的信号交换信号；
只要所述第二状态机的输出信号有效，所述第一状态机的信号交换信号即保持有效，以及
只要所述第一状态机的输出信号有效，所述第二状态机的信号交换信号即保持有效。
2、根据权利要求1的方法，其特征在于，每个所述状态机的连续状态彼此仅相差一个比特。
3、一种相位比较器，包括两个异步状态机，所述两个异步状态机被设置为生成两个输出信号来控制相位，
其特征在于，
所述状态机在功能相同，第一状态机具有作为输入信号的将被比较的第一信号、第二状态机的输出信号以及所述第二状态机的信号交换信号；
第二状态机具有作为输入信号的将被比较的第二信号、所述第一状态机的输出信号以及所述第一状态机的信号交换信号；
所述第一状态机被设置成根据所述将被比较的第一信号的触发沿生成其信号交换信号，而所述第二状态机被设置成根据所述将被比较的第二信号的触发沿生成其信号交换信号，所述信号交换信号通过检测每个所述将被比较的信号的触发沿，保护所述相位比较器的逻辑操作；以及
为了激活检测所述第一状态机中相位差的输出信号，所述第一状态机被设置成：
检查所述将被比较的第一信号的状态、所述第二状态机的输出信号的状态、所述第二状态机的信号交换信号的状态；以及
为了激活检测所述第二状态机中的相位差的输出信号，所述第二状态机被设置成：
检查所述将被比较的第二信号的状态、所述第一状态机的输出信号的状态、所述第一状态机的信号交换信号的状态；
所述第一状态机被设置成仅所述将被比较的第一信号有效，而所述第一状态机所接收的其它信号无效时，在至少一个状态的持续期间内激活其输出信号；以及
所述第二状态机被设置成仅所述将被比较的第二信号有效，而所述第二状态机所接收的其它信号无效时，在至少一个状态的持续期间内激活其输出信号；
所述第一状态机的信号交换信号与输出信号已被激活，并且所述第二状态机的信号交换信号已被激活，所述第一状态机被设置成只要所述第二状态机的信号交换信号有效，就将所述信号交换输出信号保持为有效，以及
所述第二状态机的信号交换信号与输出信号已被激活，并且所述第一状态机的信号交换信号已被激活，所述第二状态机被设置成只要所述第一状态机的信号交换信号有效，即将所述信号交换信号保持为有效；
所述第一状态机被设置成只要所述第二状态机的信号交换信号无效，就将输出信号与信号交换信号保持为有效，以及
所述第二状态机被设置成只要所述第一状态机的信号交换信号无效，就将输出信号和信号交换信号保持为有效；
已激活所述将被比较的第一信号，所述第一状态机被设置成在检测到所述第二状态机的信号交换信号也有效时，在至少一个状态的持续期间内激活信号交换信号，以及
已激活所述将被比较的第二信号，所述第二状态机被设置成在检测到所述第一状态机的信号交换信号也有效时，则在至少一个状态的持续期间内激活信号交换信号；
所述第一状态机被设置成只要所述第二状态机的输出信号有效，就将信号交换信号保持为有效，以及
所述第二状态机被设置成只要所述第一状态机的输出信号有效，就将信号交换信号保持为有效。
4、根据权利要求3的相位比较器，其特征在于，两个所述状态机的连续状态彼此仅相差一个比特。
CNB988011905A 1997-08-20 1998-08-18 用于执行相位比较的方法和相位比较器 Expired - Fee Related CN1169297C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FI973421A FI103538B (fi) 1997-08-20 1997-08-20 Menetelmä vaihevertailun suorittamiseksi ja vaihevertailija
FI973421 1997-08-20

Publications (2)

Publication Number Publication Date
CN1237289A CN1237289A (zh) 1999-12-01
CN1169297C true CN1169297C (zh) 2004-09-29

Family

ID=8549392

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB988011905A Expired - Fee Related CN1169297C (zh) 1997-08-20 1998-08-18 用于执行相位比较的方法和相位比较器

Country Status (11)

Country Link
US (1) US6532257B1 (zh)
EP (1) EP0938779B1 (zh)
JP (1) JP4166841B2 (zh)
CN (1) CN1169297C (zh)
AT (1) ATE231308T1 (zh)
AU (1) AU745305B2 (zh)
DE (1) DE69810748T2 (zh)
ES (1) ES2191956T3 (zh)
FI (1) FI103538B (zh)
NO (1) NO991859L (zh)
WO (1) WO1999009654A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6873183B1 (en) * 2003-05-12 2005-03-29 Xilinx, Inc. Method and circuit for glitchless clock control
US7129765B2 (en) 2004-04-30 2006-10-31 Xilinx, Inc. Differential clock tree in an integrated circuit
CN115800992B (zh) * 2023-02-07 2023-06-02 浪潮电子信息产业股份有限公司 一种握手信号的拆分电路、方法、装置、设备及存储介质

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3130156C2 (de) 1981-07-30 1986-11-27 Siemens AG, 1000 Berlin und 8000 München Digitaler Frequenz-Phasenkomparator
US4814726A (en) 1987-08-17 1989-03-21 National Semiconductor Corporation Digital phase comparator/charge pump with zero deadband and minimum offset
EP0520558A1 (en) 1991-06-27 1992-12-30 Koninklijke Philips Electronics N.V. Phase locked loop and digital phase comparator for use in a phase-locked loop
GB2262415B (en) 1991-12-13 1995-08-16 Digital Equipment Int Handshake synchronization system
US5583458A (en) * 1995-05-03 1996-12-10 Intel Corporation Phase detector with edge-sensitive enable and disable
US5744983A (en) * 1995-05-03 1998-04-28 Intel Corporation Phase detector with edge-sensitive enable and disable
WO1997023047A2 (en) 1995-12-15 1997-06-26 Telefonaktiebolaget Lm Ericsson Discrete phase locked loop
US5920207A (en) * 1997-11-05 1999-07-06 Hewlett Packard Company Asynchronous phase detector having a variable dead zone
US6239626B1 (en) * 2000-01-07 2001-05-29 Cisco Technology, Inc. Glitch-free clock selector

Also Published As

Publication number Publication date
FI973421A0 (fi) 1997-08-20
ATE231308T1 (de) 2003-02-15
CN1237289A (zh) 1999-12-01
FI103538B1 (fi) 1999-07-15
FI973421A (fi) 1999-02-21
FI103538B (fi) 1999-07-15
AU8809598A (en) 1999-03-08
NO991859D0 (no) 1999-04-19
EP0938779A2 (en) 1999-09-01
JP2001505028A (ja) 2001-04-10
DE69810748T2 (de) 2003-10-02
ES2191956T3 (es) 2003-09-16
NO991859L (no) 1999-04-19
WO1999009654A2 (en) 1999-02-25
US6532257B1 (en) 2003-03-11
EP0938779B1 (en) 2003-01-15
JP4166841B2 (ja) 2008-10-15
WO1999009654A3 (en) 1999-06-03
AU745305B2 (en) 2002-03-21
DE69810748D1 (de) 2003-02-20

Similar Documents

Publication Publication Date Title
CN1449119A (zh) 具有加大建立和保持时间的容限的串行器－解串器电路
CN1763696A (zh) 数据传输系统及其链接电源状态改变方法
CN1909376A (zh) 相位及频率检测电路
CN1716783A (zh) 寄存器控制的延迟锁定回路及其控制方法
CN1945733A (zh) 半导体存储器件中的延迟锁定操作
CN1823473A (zh) 用于延迟锁定环的启动电路
CN1815892A (zh) 一种检测相位误差并产生控制信号的电路
CN1126331A (zh) 精定时恢复电路
CN1343987A (zh) 半导体存储器件及采用其的存储模块和系统
CN1279547A (zh) 自动频率控制电路
CN1169297C (zh) 用于执行相位比较的方法和相位比较器
CN1157095C (zh) 在寻呼信道中发送报文的方法
CN1224178C (zh) 恢复时钟信号及其数据的抗噪、猝发模式接收设备和方法
CN1867119A (zh) 一种射频远端模块中时钟恢复方法和装置
CN1158858C (zh) 使用复合同步信号的外同步系统和用该系统的摄像机系统
CN1132313C (zh) 降低功率消耗的过采样型时钟恢复电路和调整其中的时钟信号的相位的方法
CN1131651C (zh) 具有机内无线通讯装置的便携式信息终端
CN1249548C (zh) 主备电路倒换设备及其方法
CN1959588A (zh) 可产生验证信号的信号发生系统以及其相关方法
CN1521976A (zh) 基于时钟信号的数据接收方法及其装置
CN1928771A (zh) 时钟/数据恢复电路的频率的调整方法与其装置
CN1108667C (zh) 对冗余信号进行处理的设备和方法及包括这种设备的电信系统
CN1921315A (zh) 时脉信号调整方法与装置
CN1144369C (zh) 锁相环电路
CN1442953A (zh) 多重非同步切换系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040929

Termination date: 20160818

CF01 Termination of patent right due to non-payment of annual fee