JP4166759B2 - 光学装置のパッケージ構造体の製造方法 - Google Patents

光学装置のパッケージ構造体の製造方法 Download PDF

Info

Publication number
JP4166759B2
JP4166759B2 JP2005029743A JP2005029743A JP4166759B2 JP 4166759 B2 JP4166759 B2 JP 4166759B2 JP 2005029743 A JP2005029743 A JP 2005029743A JP 2005029743 A JP2005029743 A JP 2005029743A JP 4166759 B2 JP4166759 B2 JP 4166759B2
Authority
JP
Japan
Prior art keywords
wafer
cutting
substrate
optical device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005029743A
Other languages
English (en)
Other versions
JP2005328028A (ja
Inventor
國寵 余
Original Assignee
日月光半導體製造股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股▲分▼有限公司 filed Critical 日月光半導體製造股▲分▼有限公司
Publication of JP2005328028A publication Critical patent/JP2005328028A/ja
Application granted granted Critical
Publication of JP4166759B2 publication Critical patent/JP4166759B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Light Receiving Elements (AREA)

Description

本発明は、光学半導体集積回路装置のパッケージ構造体の製造方法に関する。さらに詳しく述べると、本発明は、カバー及び透明なカプセル体とを有する、光学半導体集積回路装置のパッケージ構造体の製造方法に関する。
一般的な光電用途では、イメージセンサチップ等の集積回路チップの形状の光学装置を物理的損傷及び周囲の汚染から保護するために、実際の状態ではイメージセンサチップはパッケージ構造体中に配置される。パッケージ構造体は開口部を有し、該開口部は透明なカバーでシールされ、イメージセンサチップが光学信号を感知できるようになっている。
例えば、通常イメージセンサチップは、成形層を用いて突出ピンによりセラミック基板の上に実装される。イメージセンサ装置をセラミック基板上に強固に実装するためには、成形層は通常硬化工程を必要とする。ワイヤを接続し及びウインドをシールした後、ピンを切断して適当な長さとする。最終構造を得て、パッケージ工程を完了する。
ウインドをシールする組み立て工程では、典型的には分配あるいは成形による加工工程を用い、成形コンパウンドによりイメージセンサ装置を覆い、その後基板に実装する。そして、透明なカバーを成形コンパウンド上に配置し、基板とカバーとの間にイメージセンサ装置をシールする。例えば、特許文献１には、イメージセンサのパッケージ構造体が開示されている。このパッケージ構造体では、予備成形した壁部を用いて、セラミック基板上にイメージセンサチップを包み込んでいる。
米国特許Ｎｏ．５，８１１，７９９（ウォ（Ｗｕ）、１９９８年９月２２日に特許発行、名称「シールしたカバーを備えた壁部を有するイメージセンサパッケージ」）
しかしながら、光学装置の上記パッケージ構造体は容易に撓むので、むしろ広いセラミック基板を必要とする。従って、製造業者は光学装置を包み込む際に光学装置のパッケージ構造体を得ることによって、製造費を低減することが必要となる。
そこで本発明は、製造費用を低減する、光学半導体集積回路装置のパッケージ構造体の製造方法を提供する。
本発明は、チップ、シーリング材、カバー、基板、複数のボンディングワイヤ及び透明なカプセル体を備えた、光学装置のパッケージ構造体を提供する。チップは、光学装置と複数のチップ接続パッドを有する。シーリング材は、光学装置を囲うように配置される。カバーは、シーリング材上に置かれる。基板はチップを支持するもので、複数の接続パッドを有する。ボンディングワイヤは、チップのチップ接続パッドと基板の接続パッドとを電気的に接続するために用いられる。透明なカプセル体は基板とカバーの上に形成され、ボンディングワイヤを覆う。さらに、シーリング材は複数のスペーサを含み、それによってカバーがチップに対して均一のスペースを有するよう保持する。
本発明は、光学装置のパッケージ構造体の製造方法を提供する。該製造方法によれば、複数のチップと複数のチップを分離するための第１の切断ラインとを有するウエハーを準備し、該チップの各々は光学装置と複数のチップ接続パッドとを有し；シーリング材を光学装置の周囲のウエハーの各チップに分配し；各々が光学装置に対応する複数のカバーと該カバーを分離するための複数の第２の切断ラインとを有するカバー基板を準備し；カバー基板とウエハーとの位置合わせをし、カバー基板をウエハーの上に配置し；シーリング材を硬化させ；第１の切断ラインと第２の切断ラインとに沿ってウエハーとカバー基板とをそれぞれ切断して光学装置のパッケージ構造体を形成し、該ウエハーとカバー基板とをそれぞれ切断してパッケージ構造体を形成する工程が、上記ウエハーとカバー基板とにそれぞれ第１の切断ラインと第２の切断ラインとに沿って切り込みを入れるが、完全に切断しない工程を含む。
また、本発明に係る製造方法によれば、各々が複数の第１の接続パッドを有する複数の基板を有する基板ストリップを準備し；上述のように形成されたパッケージ構造体を基板に取り付け；チップのチップ接続パッドを複数のボンディングワイヤによって基板に電気的に接続し；基板上にカプセル体を成形してボンディングワイヤを包み込み；複数の基板とカプセル体とを切断して、光学装置のパッケージ構造体を形成する。
本発明に係る製造方法により製造された光学装置のパッケージ構造は、チップの光学装置上を被覆するカバーを有する。カバーは湿気から保護し、かつ撓みを低減するのに有益である。光学装置のパッケージ構造体は、基板として高価なセラミックあるいはビスマレイミドトリアジン樹脂を基板として用いる必要はなく、通常の基板の完成品を用いることができる。その結果、製造費用が大幅に軽減される。
以下、本発明を実施するための最良の形態を、本発明を例示する添付図面を参照して詳細に説明する。なお、同一或いは類似する部分を参照する際、図面及び本実施の形態においては可能な限り同一の参照番号を用いる。添付する図面は本発明をさらによく理解するために含めたもので、本明細書に組み込まれ、本明細書の一部となるものである。図面は本発明の実施態様を図示するもので、本明細書と相俟って本発明の原理を模式的に説明するものである。
図１は、本発明の好ましい実施態様に係る光学装置のパッケージ構造体１００を模式的に示す横断面図である。光学装置のパッケージ構造体１００は、活性面１１２とその反対側の裏面１１４とを有するチップ１１０を含む。チップ１１０の活性面１１２は、光学信号と電気信号との間の変換を行うために用いられる、光学センサ等の複数の光学装置を備えた活性ゾーン１１６を有する。
シーリング材１２２は、光学装置を囲んでチップ１１０の活性面１１２に配置される。カバー１２０はシーリング材１２２の上に配置され、シーリング材１２２によってチップ１１０に強固に接着されている。シーリング材１２２はスペーサ（図示せず）と混合され、カバー１２０がチップ１１０から固定したギャップを持つことを可能としている。さらに、カバー１２０は簡単な透明なカバーとすることができ、あるいはカバー１２０は、フィルタあるいは合焦等の何らかの光学特性を提供するカバーとすることができる。すなわち、カバー１２０はフィルタ板またはレンズとすることができる。
接着層１４２によって、チップ１１０を基板１５０に対して強固に接着することができる。さらに、複数のチップ接続パッド１１８をチップ１１０の活性面１１２に配置して、複数のボンディングワイヤ１４０によって基板１５０の上面の第１の接続パッド１５６に電気的に接続することができる。また、基板１５０は複数の回路線１５２を備え、第１の接続パッド１５６を基板１５０の下面の第２の接続パッド１５４に電気的に接合する。透明カプセル体１３０はチップ１１０、カバー１２０、ボンディングワイヤ１４０および基板１５０の上面を包み込んでいる。第２の接続パッド１５４は、表面搭載技術によって外部のプリント配線基板（図示せず）上に電気的に接続し強固に搭載することができる。言い換えると、光学装置のパッケージ構造体１００はランドグリッドアレイのパッケージ構造を有する。当業者であれば、第２の接続パッド１５４は半田ボールや接続ピンによって容易に変更でき、ボールグリッドアレイやピングリッドアレイ構造を形成することが理解されよう。
図３乃至図９は、本発明の実施態様に係る光学装置のパッケージ構造体１００を製造する方法を模式的に示す図である。図３において、本発明の製造方法によれば、ウエハー１６０が提供される。ウエハー１６０は複数のチップ１１０と複数の第１の切断ライン１６２を有し、チップ１１０を画成している。各チップ１１０は活性ゾーン１１６と複数のチップ接続パッド１１８を有し、パッドは活性ゾーン１１６の周りに配置されている。さらに、ディスペンサー（図示せず）によってシーリング材１２２が各チップ１１０に配分され、活性ゾーン１１６を包囲している。図４に詳細に示すように、チップ接続パッド１１８は、シーリング材１２２の外側に位置している。
図５において、カバー基板１７０がウエハー１６０の上に配置される。カバー基板１７０は複数のカバー１２０と複数の第２の切断ライン１７２とを有し、カバー１２０を画成する。上述したように、カバー基板１７０を透明板、光学フィルタ板とすることができ、また複数のレンズを備えることもできる。シーリング材１２２は、スペーサ（図示せず）と混合した紫外線硬化性樹脂とすることができる。カバー基板１７０をウエハー１６０と位置合わせをして、ウエハー１６０の上に配置し、シーリング材１２２を紫外線で硬化することができる。その結果、カバー１２０は、実質的に均一なスペースを空けてチップ１１０上に接着することができ、均一にスペースを空けてキャビティを活性ゾーン１１６の上方に形成することができる。
図６において、切断装置１８０と１８２とによりそれぞれウエハー１６０とカバー基板１７０上の第１の切断ライン１６２と第２の切断ライン１７２とに沿ってウエハー１６０とカバー基板１７０とを切断する。それにより、切断工程で、ウエハー１６０とカバー基板１７０とを数個の単一ピースに切断し、それにより複数のパッケージ構造体１９０が形成される。好ましくは、ウエハー１６０とカバー基板１７０とを加工して、複数の溝１８４と１８６とを形成する。そして、その後の工程で、ウエハー１６０とカバー基板１７０とを破断工程によって溝１８４、１８６で破断し、それにより図７に示すパッケージ構造体１９０を形成する。
図８において、本発明の製造方法によれば、基板ストリップ１９２を準備する。基板ストリップには複数の基板１５０が含まれており、基板はアレイ態様に配置する。パッケージ構造体１９０は、複数の接着層１４２によってそれぞれ基板ストリップ１９２の基板１５０に接着する。ボンディングワイヤ１４０を用いて、チップ１１０のチップ接続パッド１１８を基板１５０の第１の接続パッド１５６に電気的に接続する。
図９において、透明カプセル体１３０を透明な成形コンパウンドで形成し基板ストリップ１９２の上に成型し、パッケージ構造体１９０、ボンディングワイヤ１４０及び基板１５０の上面を密封する。その後、基板ストリップ１９２を切断し、光学装置のパッケージ構造体１００を形成する。
上述したように、本発明では、光学装置のパッケージ構造体はランドグリッドアレイ構造である。しかしながら、当業者であれば、第２の接続パッド１５４は半田ボールや接続ピンによって容易に変更でき、ボールグリッドアレイやピングリッドアレイ構造を形成することが可能であることが理解できる。
本発明によれば、光学装置のパッケージ構造は、チップの光学装置を覆うカバーを有するので、湿気を避け、かつ撓みを低減するのに有益である。光学装置のパッケージ構造体は、基板として高価なセラミックやビスマスマレイドトリアジン樹脂を必要とせず通常の基板を使用することができる。その結果、製造費を大幅に低減することができる。さらに、パッケージ構造体には外側ピンがないので、信号伝送路がより短くなり、それによってパッケージ構造体は良好な電気特性を有する。
本発明の範囲および精神から逸脱することなく本発明の構造体に種々の修正および変更を加えることができることは、当業者には自明であろう。上記発明の記載を考慮すれば、本発明の修正および変更が請求項の範囲及びその均等の範囲に入るのであれば、本発明はそのような修正及び変更も包含することを意図している。
本発明の好ましい実施態様に係るパッケージ構造体を模式的に示す横断面図である。 本発明の好ましい実施態様に係る、図１の光学装置のパッケージ構造を模式的に示す平面図である。 本発明に係る光学装置のパッケージ構造体を製造する工程を模式的に示す。 本発明に係る光学装置のパッケージ構造体を製造する工程を模式的に示す。 本発明に係る光学装置のパッケージ構造体を製造する工程を模式的に示す。 本発明に係る光学装置のパッケージ構造体を製造する工程を模式的に示す。 本発明に係る光学装置のパッケージ構造体を製造する工程を模式的に示す。 本発明に係る光学装置のパッケージ構造体を製造する工程を模式的に示す。 本発明に係る光学装置のパッケージ構造体を製造する工程を模式的に示す。
符号の説明
１００ 光学装置のパッケージ構造体
１１０ チップ
１１２ 活性面
１１４ 裏面
１１６ 活性ゾーン
１１８ チップ接続パッド
１２０ カバー
１２２ シーリング材
１３０ 透明カプセル体
１４０ ボンディングワイヤ
１４２ 接着層
１５０ 基板
１５２ 回路線
１５４ 第２の接続パッド
１５６ 第１の接続パッド
１６０ ウエハー
１６２ 第１の切断ライン
１７０ カバー基板
１７２ 第２の切断ライン
１８０、１８２ 切断装置
１８４、１８６ 溝
１９０ パッケージ構造体
１９２ 基板ストリップ

Claims (14)

  1. 複数のチップと複数のチップを分離するための第１の切断ラインとを有するウエハーを準備し、該チップの各々は光学装置と複数のチップ接続パッドとを有し、
    シーリング材をウエハー上の各チップに分配して光学装置を囲み、
    各々チップの光学装置に対応する複数のカバーと該カバーを分離するために用いられる複数の第２の切断ラインとを有するカバー基板を準備し、
    カバー基板とウエハーとの位置合わせをし、カバー基板をウエハーの上に配置し、
    シーリング材を硬化させ、
    第１の切断ラインと第２の切断ラインとに沿ってウエハーとカバー基板とをそれぞれ切断して、複数のプレパッケージ構造体を形成し、
    各々が複数の第１の接続パッドを有する複数の基板を有する基板ストリップを準備し、
    プレパッケージ構造体を基板に取り付け、
    チップのチップ接続パッドを複数のボンディングワイヤによって基板に電気的に接続し、
    基板上にカプセル体を成形してボンディングワイヤを包み込み、
    複数の基板とカプセル体とを切断して、光学装置のパッケージ構造体を形成し、
    前記ウエハーとカバー基板とをそれぞれ切断してプレパッケージ構造体を形成する工程が、ウエハーとカバー基板とにそれぞれ第１の切断ラインと第２の切断ラインとに沿って切り込みを入れるが、完全に切断しない工程を含む、光学装置のパッケージ構造体の製造方法。
  2. 各々の基板がさらに、外部の回路装置に接続するために、第１の接続パッドに電気的に接続された複数の第２の接続パッドを含む、請求項１の製造方法。
  3. 各々の基板はさらに、第１の接続パッドを第２の接続パッドに電気的に接続する複数の回路線を含む、請求項２の製造方法。
  4. カバーが光学フィルタ板である、請求項１乃至３のいずれかの製造方法。
  5. 各々のカバーがレンズである、請求項１乃至３のいずれかの製造方法。
  6. シーリング材が、カバーとチップとの間に均一なスペースを保持するための複数のスペーサを提供する、請求項１乃至５のいずれかの製造方法。
  7. それぞれウエハーとカバー基板とを切断してプレパッケージ構造体を形成する工程において、ウエハーとカバー基板とにそれぞれ第１の切断ライン及び第２の切断ラインに沿って切り込みを入れ複数の溝を形成する工程を含む、請求項１乃至６のいずれかの製造方法。
  8. それぞれウエハーとカバー基板とを切断してプレパッケージ構造体を形成する工程がさらに、プレパッケージ構造体を破断させる工程を含む、請求項１乃至６のいずれかの製造方法。
  9. 複数のチップと複数のチップを分離するための第１の切断ラインとを有するウエハーを準備し、該チップの各々は光学装置と複数のチップ接続パッドとを有し、
    シーリング材を光学装置の周囲のウエハーの各チップに分配し、
    各々が光学装置に対応する複数のカバーと該カバーを分離するための複数の第２の切断ラインとを有するカバー基板を準備し、
    カバー基板とウエハーとの位置合わせをし、カバー基板をウエハーの上に配置し、
    シーリング材を硬化させ、
    第１の切断ラインと第２の切断ラインとに沿ってウエハーとカバー基板とをそれぞれ切断して光学装置のパッケージ構造体を形成し、
    前記パッケージ構造体を形成する工程が、第１の切断ラインと第２の切断ラインとに沿って前記ウエハーとカバー基板とにそれぞれ切り込みを入れるが、完全に切断しない工程を含む、光学装置のパッケージ構造体の製造方法。
  10. カバーの各々は光学フィルタ板である、請求項９の製造方法。
  11. カバーの各々はレンズである、請求項９の製造方法。
  12. シーリング材によって、カバーとチップとの間に均一なスペースを維持するための複数のスペーサが提供される、請求項９乃至１１のいずれかの製造方法。
  13. 第１の切断ラインと第２の切断ラインとに沿ってウエハーとカバー基板とを切断して光学装置のパッケージ構造体を形成する工程において、第１の切断ラインと第２の切断ラインとに沿って前記ウエハーとカバー基板とにそれぞれ切り込みを入れ複数の溝を形成する工程を含む、請求項９の製造方法。
  14. ウエハーとカバー基板とをそれぞれ切断して光学装置のパッケージ構造体を形成する工程がさらに、パッケージ構造体を破断させる工程を含む、請求項９乃至１３のいずれかの製造方法。
JP2005029743A 2004-02-06 2005-02-04 光学装置のパッケージ構造体の製造方法 Expired - Fee Related JP4166759B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW093102847A TWI324829B (en) 2004-02-06 2004-02-06 Optical semiconductor package and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JP2005328028A JP2005328028A (ja) 2005-11-24
JP4166759B2 true JP4166759B2 (ja) 2008-10-15

Family

ID=34825391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005029743A Expired - Fee Related JP4166759B2 (ja) 2004-02-06 2005-02-04 光学装置のパッケージ構造体の製造方法

Country Status (3)

Country Link
US (2) US20050176168A1 (ja)
JP (1) JP4166759B2 (ja)
TW (1) TWI324829B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040161871A1 (en) * 2002-11-27 2004-08-19 Seiko Epson Corporation Semiconductor device, method of manufacturing the same, circuit substrate and electronic equipment
KR100691179B1 (ko) * 2005-06-01 2007-03-09 삼성전기주식회사 측면 발광형 엘이디 패키지 및 그 제조 방법
US7785915B2 (en) * 2006-10-30 2010-08-31 Aptina Imaging Corporation Wafer level method of locating focal plane of imager devices
TWI395312B (zh) * 2010-01-20 2013-05-01 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
CN102194714B (zh) * 2010-03-05 2013-02-27 铜陵三佳科技股份有限公司 一种带树脂上料光电检测装置的半导体封装设备
US9488779B2 (en) 2013-11-11 2016-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method of forming laser chip package with waveguide for light coupling
JP6748501B2 (ja) * 2016-07-14 2020-09-02 ローム株式会社 電子部品およびその製造方法
JP2022024547A (ja) * 2020-07-28 2022-02-09 株式会社ソシオネクスト 半導体装置の製造方法、半導体パッケージ及び半導体パッケージの製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0724287B2 (ja) * 1987-02-12 1995-03-15 三菱電機株式会社 光透過用窓を有する半導体装置とその製造方法
JP2656336B2 (ja) * 1989-01-18 1997-09-24 日東電工株式会社 光半導体装置およびそれに用いる光半導体封止用エポキシ樹脂組成物
EP0678904A1 (en) * 1994-04-12 1995-10-25 Lsi Logic Corporation Multicut wafer saw process
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
US5904548A (en) * 1996-11-21 1999-05-18 Texas Instruments Incorporated Trench scribe line for decreased chip spacing
US5811799A (en) * 1997-07-31 1998-09-22 Wu; Liang-Chung Image sensor package having a wall with a sealed cover
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
JP3139462B2 (ja) * 1998-07-17 2001-02-26 日本電気株式会社 有機薄膜ｅｌデバイスの製造方法
JP2000216413A (ja) * 1999-01-26 2000-08-04 Apic Yamada Corp Ｂｇａ型透明プラスチック半導体パッケ―ジ
JP2001185657A (ja) * 1999-12-10 2001-07-06 Amkor Technology Korea Inc 半導体パッケージ及びその製造方法
JP2001308349A (ja) * 2000-04-14 2001-11-02 Hiroaki Hayashi フォトセンサチップの組立体およびその製造方法
US6518079B2 (en) * 2000-12-20 2003-02-11 Lumileds Lighting, U.S., Llc Separation method for gallium nitride devices on lattice-mismatched substrates
JP3881888B2 (ja) * 2001-12-27 2007-02-14 セイコーエプソン株式会社 光デバイスの製造方法
US6818532B2 (en) * 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
US7002241B1 (en) * 2003-02-12 2006-02-21 National Semiconductor Corporation Packaging of semiconductor device with a non-opaque cover
JP3898666B2 (ja) * 2003-04-28 2007-03-28 松下電器産業株式会社 固体撮像装置およびその製造方法

Also Published As

Publication number Publication date
US20090239329A1 (en) 2009-09-24
US8003426B2 (en) 2011-08-23
TW200527690A (en) 2005-08-16
US20050176168A1 (en) 2005-08-11
TWI324829B (en) 2010-05-11
JP2005328028A (ja) 2005-11-24

Similar Documents

Publication Publication Date Title
JP4166759B2 (ja) 光学装置のパッケージ構造体の製造方法
JP4705784B2 (ja) イメージセンサデバイスの製造方法
US6906403B2 (en) Sealed electronic device packages with transparent coverings
US20090174049A1 (en) Ultra thin image sensor package structure and method for fabrication
US20070029668A1 (en) Package module having a stacking platform
US20090256222A1 (en) Packaging method of image sensing device
KR101579623B1 (ko) 이미지 센서용 반도체 패키지 및 그 제조 방법
TW201503334A (zh) 影像感測器二階段封裝方法
JPH07221278A (ja) 固体撮像素子及びその製造方法
JP2013004534A (ja) 半導体パッケージ
US9099294B1 (en) Molded leadframe substrate semiconductor package
US6649834B1 (en) Injection molded image sensor and a method for manufacturing the same
US11355423B2 (en) Bottom package exposed die MEMS pressure sensor integrated circuit package design
US20080251875A1 (en) Semiconductor package
JP2010050406A (ja) 半導体装置、半導体装置製造方法、および電子機器
US6784534B1 (en) Thin integrated circuit package having an optically transparent window
US8664758B2 (en) Semiconductor package having reliable electrical connection and assembling method
US7592197B2 (en) Image sensor chip package fabrication method
US8153976B2 (en) Infrared sensor and manufacturing method thereof
JP2008103460A (ja) 半導体パッケージ及びその製造方法
JP2007027559A (ja) 表面実装型電子部品、その製造方法および光学電子機器
KR20050120142A (ko) 에폭시를 이용한 카메라 모듈 및 그 제조방법
JP3138260B2 (ja) 固体撮像素子の製造方法
KR100567045B1 (ko) 반도체 패키지
US20070145506A1 (en) Assembly of image-sensing chip and circuit board with inward wire bonding

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080701

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080730

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees