JP4165647B2 - ハウジングを装着したチップを検査し、ボードにハウジングを装着する方法 - Google Patents

ハウジングを装着したチップを検査し、ボードにハウジングを装着する方法 Download PDF

Info

Publication number
JP4165647B2
JP4165647B2 JP2003518243A JP2003518243A JP4165647B2 JP 4165647 B2 JP4165647 B2 JP 4165647B2 JP 2003518243 A JP2003518243 A JP 2003518243A JP 2003518243 A JP2003518243 A JP 2003518243A JP 4165647 B2 JP4165647 B2 JP 4165647B2
Authority
JP
Japan
Prior art keywords
housing
lead
leads
board
bent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003518243A
Other languages
English (en)
Other versions
JP2004522322A (ja
Inventor
ハウザー,ウォルフガング
ドレハー,ハイコ
キムシュテット,クリスティアン
ロガリア,マルクゥス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of JP2004522322A publication Critical patent/JP2004522322A/ja
Application granted granted Critical
Publication of JP4165647B2 publication Critical patent/JP4165647B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • H01L23/49555Cross section geometry characterised by bent parts the bent parts being the outer leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04Mounting of components, e.g. of leadless components
    • H05K13/043Feeding one by one by other means than belts
    • H05K13/0439Feeding one by one by other means than belts incorporating means for treating the terminal leads only before insertion
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture
    • Y10T29/4914Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture with deforming of lead or terminal
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49218Contact or terminal manufacturing by assembling plural parts with deforming
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49222Contact or terminal manufacturing by assembling plural parts forming array of contacts or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Connecting Device With Holders (AREA)

Description

本発明は、ハウジングを装着したチップを検査し、ボードにハウジングを装着する方法、かつその際、ハウジングの相並ぶリードが一直線上に位置する方法に関するものである。
多数の、たとえば88個のリードを持つチップ用ハウジングの寸法を小さく抑えるため、ハウジングのリードはできるだけ密に並べて配置されている。しかし最小限間隔を下回ることは許されない。なぜならばリードを差し込むためボードに設けられた穴の間隔は、任意に小さくできないからである。ボード上の穴や導体路の間隔を小さくするほど、ボードの製造はそれだけ高価に、かつ手間のかかるものになる。さらにはボード上の穴の間隔を小さくすると、ろう付け工程の際にリードが短絡する危険がある。
ボード上の穴の間隔を大きくする1つの方法は、リードの一部を、またはたとえばリードを1本おきに曲げることにより、ハウジングのリードを内側方向にオフセットの位置とすることである。しかしボード上の穴の間隔が大きくなるという利点に対して、チップを検査するための特殊なテストソケットと、手間のかかる包装手段とが必要になるという欠点が生じる。とくにリードが正確な方向を向く位置からゆがめられることのないように、包装手段を形成しなければならない。
したがって本発明の課題は、ハウジングを装着したチップを検査し、ボードにハウジングを装着する方法を構成するに当たって、チップの検査のためには簡単かつ安価に製造可能なテストソケットで、ハウジングの包装のためには同様に簡単かつ安価に製造可能な包装手段でそれぞれ十分でありながら、他方ではリードのオフセット配置を得るようにすることである。
本発明はこの課題を、請求項1に記載の諸特徴により、次のようにして解決する。すなわちチップを検査するためには、一直線上に位置するリードを持つハウジングをテストソケットに差し込むこと、そしてハウジングのリードをボードの穴に差し込む直前になって初めて、少なくとも1本のリードを曲げ加工ツールにより内側に曲げ、その結果リードをオフセットに位置させることにより解決する。
本発明は、一直線上に位置するリードを持つものとして―技術者はこれをしばしばデュアル・インラインと表現する―ハウジングを製造し、この状態でチップを検査することを意図する。このためにチップをテストソケットに差し込む。これによる第一の利点として、安価に製造可能なテストソケットをチップの検査に使用できる。第二の利点は、安価な包装手段でもチップを保管し、輸送するのに十分である。本発明による方法はさらに、ハウジングのリードをボードに差し込む直前になって初めて、少なくとも1本のリードを、好ましくはリードを1本おきに、曲げ加工ツールによって内側に曲げ、リードのオフセット配置を形成することを意図する。したがって本発明は、そのリードが一直線上に位置するハウジングの利点と、そのリードがオフセットに配置されているハウジングの利点とを1つにまとめるものである。
安価に製造可能なテストソケットで十分なので、チップの電気的検査は単純な構成となる。ハウジングを包装する標準包装手段も単純なものを使用できる。リードをオフセットに曲げる作業は、ハウジング製造時にはまだ行わず、ボードに差し込む直前になって初めて行うので、後から行うリードの形直しが簡単になる。
図面を用いて本発明をさらに詳しく説明する。
図1は、本発明による方法のフローチャートとそれに付随する個々の工程段階を示す。
一直線上に位置するリード1をともなって製造されたハウジング2は、チップの検査のためテストソケット3に差し込まれる。必要であれば、ハウジング2またはチップの再加工が行われる。つづいてハウジング2は包装手段の中に、たとえばブレース4の中に包装される。そして、ボード5にハウジング2を装着する直前になって初めて、たとえばリードを1本おきに(12)、曲げ加工ツール6により内側に曲げる。残りのリード11は加工されないままとする。ここでリード11と12をボード5の穴7に差し込むが、これは曲げ加工ツール6により行うのが好ましい。
図2は、リード11および12を備え、曲げ加工ツール6をかぶせられたハウジング2の上面図を示す。
図3は、リード11および12を備え、曲げ加工ツール6をかぶせられたハウジング2の正面図を示す。リードは1本おきに(12)内側に曲げられているが、残りのリード11はハウジング2を製造したときと同じ状態で、外側に曲げられているかあるいはハウジング2に垂直に立っている。
図4は、外側に曲げられたリード11および内側に曲げられたリード12を備えるハウジング2の正面図であって、寸法を付記している。
ハウジングに対してリードから得られる垂線同士の間隔は19.05mmである。1本おきのリード12はこの垂線から0.4mm内側に、残りのリード11は0.87mm外側に曲げられている。
図5は、外側に曲げられたリード11のための穴71と、内側に曲げられたリード12のための穴72とを持つボード5の一部分である。穴71と72は、1.27mmたがいに変位している。穴71および72がそれぞれの一直線上で並ぶ間隔は2.54mmである。2つの向い合ってオフセットの位置にある穴71と72の間隔は、それぞれ1.8mmとした。
リードをハウジングの長手中心軸および横手中心軸に関して対称的に配置すれば、とくに有利である。このような対称的配置によって、対称的な曲げ加工ツールの使用が可能となるからである。そうすれば、曲げ加工ツールをハウジングにどのようにかぶせるかは、問題にならない。曲げ加工ツールのかぶせ方にねじれがあって、そのためリードが誤って曲げられることはあり得なくなる。本発明の方法によって、たとえばスタンダードPSDIPハウジングに適した包装手段を使用することが可能となる。特別な包装手段は不要である。
上記の各図面はリードを1本おきに1回内側に曲げる方法を扱うものであるが、図6にはもう1つ別な方法を記載する。この図では1本おきのリードaが、ハウジングから直接90°下方に曲げられている。しかしその間のリードbはいずれも―ハウジングから直接―まず90°より少なく、たとえば45°下方に曲げられ、次にもう1つ角度をつけてたとえば45°曲げられている。
本発明による方法の実施例のフローチャートと各工程段階を示す図。 曲げ加工ツールをかぶせたハウジングの実施例の上面図。 曲げ加工ツールをかぶせた図2のハウジングの正面図。 あるハウジングの実施例の正面図(寸法付き)。 リード用穴を持つボードの一部(寸法付き)を示す図。 本発明によるチップのもう1つの例を示す図。
符号の説明
1 リード
2 ハウジング
3 テストソケット
4 ブレース
5 ボード
6 曲げ加工ツール
7 穴
11 外側に曲げられたリード
12 内側に曲げられたリード
71 外側に曲げられたリードのための穴
72 内側に曲げられたリードのための穴
a リード
b リード

Claims (6)

  1. ハウジング(2)を備えるチップを検査し、ボード(5)にハウジング(2)を装着する方法であって、そのハウジング(2)の相並ぶリード(1)が一直線上に位置してなる場合において、
    チップの検査のためには、一直線上に位置するリード(1)を持つハウジング(2)をテストソケット(3)に差し込むことと、
    ハウジング(2)のリード(1)をボード(5)の穴(7)に差し込む直前になって初めて、曲げ加工ツール(6)を用いて、隣り合うリード(11、12)がたがいちがいとなるように、リードを1本おきに(12)内側に曲げることを特徴とする、上記の方法。
  2. 曲げられなかったリードと曲げられたリード(11、12)が、ハウジング(2)の長手中心軸および横手中心軸に対して対称的に配置されることを特徴とする、請求項1に記載の方法。
  3. 一直線上に位置していたときのリード(11)の間隔は1.27mmであり、そしてボード(5)上の穴(71、72)の間隔は少なくとも1.8mmであることを特徴とする、請求項1または2に記載の方法。
  4. リード(71、72)がたがいに1.27mm変位されていることを特徴とする、前記請求項1〜3のいずれかに記載の方法。
  5. 前記隣り合うリードのうち内側に曲げられない方のリード(11)を指定可能な第一の角度相当分外側へ曲げ、前記隣り合うリードのうち内側に曲げられる方のリード(12)を指定可能な第二の角度相当分内側に曲げることを特徴とする、前記請求項1〜4のいずれかに記載の方法。
  6. 前記曲げ加工ツール(6)を用いて、ハウジング(2)をボード(5)に取り付けることを特徴とする、前記請求項1〜5のいずれかに記載の方法。
JP2003518243A 2001-07-27 2002-07-26 ハウジングを装着したチップを検査し、ボードにハウジングを装着する方法 Expired - Fee Related JP4165647B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10136578A DE10136578B4 (de) 2001-07-27 2001-07-27 Verfahren zum Prüfen eines Chips mit einem Gehäuse und zum Bestücken einer Platine mit dem Gehäuse sowie Chip mit einem Gehäuse
PCT/EP2002/008369 WO2003013210A1 (de) 2001-07-27 2002-07-26 Verfahren zum prüfen eines chips mit einem gehäuse und zum bestücken einer platine mit dem gehäuse

Publications (2)

Publication Number Publication Date
JP2004522322A JP2004522322A (ja) 2004-07-22
JP4165647B2 true JP4165647B2 (ja) 2008-10-15

Family

ID=7693270

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003518243A Expired - Fee Related JP4165647B2 (ja) 2001-07-27 2002-07-26 ハウジングを装着したチップを検査し、ボードにハウジングを装着する方法

Country Status (5)

Country Link
US (3) US7053480B2 (ja)
EP (1) EP1413184B1 (ja)
JP (1) JP4165647B2 (ja)
DE (2) DE10136578B4 (ja)
WO (1) WO2003013210A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2881568C (en) * 2000-10-27 2019-09-24 Novartis Vaccines And Diagnostics, Inc. Nucleic acids and proteins from streptococcus groups a & b
DE102004057007B4 (de) * 2003-12-23 2020-03-19 BSH Hausgeräte GmbH Haushaltsgerät mit programmierbarem Steuerungsmodul
US7501839B2 (en) * 2005-04-21 2009-03-10 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
US8769812B2 (en) 2007-03-22 2014-07-08 International Business Machines Corporation Propagating pin corrections through physically mating devices
US8283772B1 (en) 2007-03-30 2012-10-09 Cypress Semiconductor Corporation Flip-flop semiconductor device packaging using bent leadfingers
US7939371B1 (en) * 2007-03-30 2011-05-10 Cypress Semiconductor Corporation Flip-flop semiconductor device packaging using an interposer
US7939372B1 (en) * 2007-03-30 2011-05-10 Cypress Semiconductor Corporation Semiconductor device packaging using etched leadfingers
DE112014003944B4 (de) * 2013-08-30 2018-08-02 Yazaki Corporation Verbindungsstruktur eines elektronischen Bauelements und von Metallanschlussstücken
JP6582678B2 (ja) * 2015-07-27 2019-10-02 三菱電機株式会社 半導体装置
JPWO2022259424A1 (ja) * 2021-06-09 2022-12-15

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3441853A (en) * 1966-06-21 1969-04-29 Signetics Corp Plug-in integrated circuit package and carrier assembly and including a test fixture therefor
US3416348A (en) * 1966-09-30 1968-12-17 Westinghouse Electric Corp Flat-pack lead bending device
US3573617A (en) * 1967-10-27 1971-04-06 Aai Corp Method and apparatus for testing packaged integrated circuits
US3550238A (en) * 1968-03-28 1970-12-29 Usm Corp Multi-lead component inserter
US3564691A (en) * 1968-09-20 1971-02-23 Universal Instruments Corp Unit carrier fed electronic component insertion machine
US3701077A (en) * 1969-12-29 1972-10-24 Tech Inc K Electronic components
US3688393A (en) * 1970-09-17 1972-09-05 William M Halstead Method and device for straightening and aligning leads of a module insertable in a circuit board
JPS5534461A (en) * 1978-08-31 1980-03-11 Matsushita Electric Ind Co Ltd Device for automatically inserting electric part
US4367584A (en) * 1980-09-15 1983-01-11 Universal Instruments Corporation Method and apparatus for straightening leads and verifying the orientation and functionality of components
US4498047A (en) * 1982-11-29 1985-02-05 Custom Automation Designs, Inc. Integrated circuit mounting apparatus
US4557043A (en) * 1983-12-05 1985-12-10 Rca Corporation Component lead processing apparatus
JPS61269345A (ja) 1985-05-24 1986-11-28 Hitachi Ltd 半導体装置
DE3738164A1 (de) * 1987-11-10 1989-05-18 Siemens Ag Vorrichtung zur bearbeitung und bereitstellung von tapepaks fuer bestueckautomaten
JPH06104374A (ja) * 1991-01-04 1994-04-15 Internatl Business Mach Corp <Ibm> 電子回路パッケージ並びにその導体の成形加工装置及び成形加工方法
US5585281A (en) 1995-02-03 1996-12-17 Motorola, Inc. Process and apparatus for forming and testing semiconductor package leads
US5889658A (en) * 1997-11-25 1999-03-30 Motorola, Inc. Package assembly for an electronic component
US6134111A (en) * 1998-04-15 2000-10-17 Micron Technology, Inc. Vertical surface mount apparatus with thermal carrier
US6562641B1 (en) * 2000-08-22 2003-05-13 Micron Technology, Inc. Apparatus and methods of semiconductor packages having circuit-bearing interconnect components

Also Published As

Publication number Publication date
US20050009216A1 (en) 2005-01-13
DE50204336D1 (de) 2005-10-27
EP1413184A1 (de) 2004-04-28
DE10136578A1 (de) 2003-02-20
US7284321B2 (en) 2007-10-23
US20060108679A1 (en) 2006-05-25
WO2003013210A1 (de) 2003-02-13
US20050258849A1 (en) 2005-11-24
EP1413184B1 (de) 2005-09-21
US7414308B2 (en) 2008-08-19
US7053480B2 (en) 2006-05-30
JP2004522322A (ja) 2004-07-22
DE10136578B4 (de) 2005-05-04

Similar Documents

Publication Publication Date Title
JP4165647B2 (ja) ハウジングを装着したチップを検査し、ボードにハウジングを装着する方法
JP2008091610A (ja) プリント基板
JP2005072385A (ja) バスバーのタブとプリント基板の半田接続構造
JP2015082538A (ja) プリント基板およびプリント基板を備えた電子機器並びにプリント基板の製造方法
JP4844512B2 (ja) 回路基板と配線導体とを電気的に接続する端子の固定構造及び回路基板と配線導体とを電気的に接続する端子の固定方法
JP2007165217A (ja) 同軸コネクタ
JP4579701B2 (ja) コネクタ・ジャンパーバスバー実装回路基板
US5795164A (en) Assembled printed circuit board
US8159827B2 (en) Circuit board and method of mounting electronic component on printed board
JP2002216870A (ja) 基板用コネクタ
JP2007059679A (ja) 印刷配線基板
JP2006216789A (ja) ランドの設計方法及びプリント配線板
JP2537372Y2 (ja) 挿入部品のリ−ド用ランド形状
JP6583065B2 (ja) 電子装置
JPH0425045A (ja) Icモジュールの製造方法
JP2008097945A (ja) プログラマブルロジックコントローラ
JP2005228516A (ja) バスバー
JP2006012572A (ja) 超高抵抗用テフロンスタッド
CN102238837B (zh) 电子设备
JP2000208896A (ja) 電子部品搭載モジュ―ル及び電子部品搭載方法
JP2001189542A (ja) プリント基板実装体、電子安定器および照明器具
KR20190049462A (ko) 커넥터 패드 및 그 제조 방법
JP2005064225A (ja) 電子部品の実装方法
JP2002110267A (ja) 端子台及びそれを用いた電子機器
KR20190091969A (ko) 테스트포인트를 가지는 인쇄회로기판의 제조 방법 및 이를 통해 제조되는 인쇄회로기판

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071108

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071115

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080109

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080414

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080624

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080722

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110808

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120808

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130808

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees