JP4159019B2 - 強誘電体記憶素子とその形成方法 - Google Patents
強誘電体記憶素子とその形成方法 Download PDFInfo
- Publication number
- JP4159019B2 JP4159019B2 JP2002025709A JP2002025709A JP4159019B2 JP 4159019 B2 JP4159019 B2 JP 4159019B2 JP 2002025709 A JP2002025709 A JP 2002025709A JP 2002025709 A JP2002025709 A JP 2002025709A JP 4159019 B2 JP4159019 B2 JP 4159019B2
- Authority
- JP
- Japan
- Prior art keywords
- ferroelectric
- insulating film
- interlayer insulating
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 58
- 239000010408 film Substances 0.000 claims description 235
- 239000011229 interlayer Substances 0.000 claims description 111
- 239000003990 capacitor Substances 0.000 claims description 93
- 239000004065 semiconductor Substances 0.000 claims description 33
- 239000000758 substrate Substances 0.000 claims description 32
- 239000010410 layer Substances 0.000 claims description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 7
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 230000008569 process Effects 0.000 description 24
- 239000004020 conductor Substances 0.000 description 15
- 239000000463 material Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- HTXDPTMKBJXEOW-UHFFFAOYSA-N dioxoiridium Chemical compound O=[Ir]=O HTXDPTMKBJXEOW-UHFFFAOYSA-N 0.000 description 5
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 238000003980 solgel method Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は強誘電体記憶素子及びその製造方法に係り、より詳しくはコンタクトを通じず直接強誘電体キャパシタの上部電極に接触して電気的接続が成されるプレートラインを有する強誘電体記憶素子とその形成方法に関するものである。
【０００２】
【従来の技術】
記憶素子（ｍｅｍｏｒｙ ｄｅｖｉｃｅｓ）は広く揮発性（ｖｏｌａｔｉｌｅ）記憶素子及び不揮発性（ｎｏｎ−ｖｏｌａｔｉｌｅ）記憶素子に分けられる。不揮発性記憶素子は電源供給が中断されても貯えられたデータを失わずそのまま保持し続ける記憶素子である。こうした不揮発性記憶素子としてフラッシュメモリ、磁気テープ、磁気フロッピー（登録商標）ディスク等がある。
【０００３】
一方、揮発性記憶素子は電源供給が中断されると、貯えられたデータを失ってしまう記憶素子である。こうした揮発性記憶素子としてはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とがある。ＤＲＡＭは１Ｔ／１Ｃ構造としてその集積度が非常に高い。しかし、ＤＲＡＭの場合、貯えられたデータを維持するためには周期的なリフレッシュ動作が必要である。
【０００４】
ところで、強誘電体材料が上部電極及び下部電極の間に形成されると、ＤＲＡＭ構造のキャパシタメモリセルとして使用が可能である。これを強誘電体記憶素子（ＦＲＡＭ）（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）と言い、こうした強誘電体記憶素子は不揮発性特性を示す。よく知られたように、強誘電体記憶素子は相異なる二個の安定した分極状態を有するが、こうした分極状態は、印加された電圧の方向により極性状態が反転され、印加された電圧を除去しても分極状態を保ち続ける。
【０００５】
前述したように強誘電体記憶素子は、フラッシュメモリ（ｆｌａｓｈ ｍｅｍｏｒｙ）のように不揮発性特性を有し、相対的に低い電圧（約５Ｖ以下）での書き込みが可能であり（フラッシュメモリの場合１８−２２Ｖ）、高速な動作速度（数十ｎｓｅｃ、約４０ｎｓｅｃ以下）（フラッシュメモリの場合数ｍｓｅｃ）、優れた耐性を有し、低い消費電力で（待機電流が約１マイクロアンペア以下）動作が可能といった長所を持っている。
【０００６】
図１及び図２は各々２Ｔ／２Ｃ強誘電体記憶素子１０及び１Ｔ／１Ｃ強誘電体記憶素子２０の等価回路を示している。ここで２Ｔ／２Ｃ記憶素子というものは、一つのデータ状態を貯蔵するため二個のトランジスタ及び二個のキャパシタが使用される記憶素子であり、１Ｔ／１Ｃは一個のトランジスタ及び一個のキャパシタが使用される場合である。２Ｔ／２Ｃ強誘電体記憶素子１０は第１強誘電体キャパシタＣＦ１に接続された第１トランジスタＴ１、第２強誘電体キャパシタＣＦ２に接続された第２トランジスタＴ２を含んでいる。第１及び第２強誘電体キャパシタは互いに相補的な極性状態を有し、記憶素子の一つのデータ状態を定義する。プレートラインＰＬは強誘電体キャパシタＣＦ１，ＣＦ２の一方のターミナルにそれぞれ接続され、二個のトランジスタＴ１，Ｔ２のゲートに接続されたワードラインＷＬに平行に走る。互いに相補的なビットラインＢＬ，ＢＬ′が各々トランジスタＴ１及びＴ２の他方のターミナルに接続される。
【０００７】
一方、１Ｔ／１Ｃ強誘電体記憶素子２０は一個のトランジスタＴ及びその一方のターミナル（ソース領域又は電極）に接続された強誘電体キャパシタＣＦで構成される。一つのワードラインＷＬがトランジスタＴのゲートに接続され、一つのビットラインＢＬがトランジスタの他方のターミナル（ドレーン領域又は電極）に接続され、各ワードラインに対応するプレートラインＰＬが強誘電体キャパシタの上部電極に接続される。
【０００８】
等価回路に示されたように、強誘電体記憶素子は素子動作特性上、上部電極にパルスを印加してデータを読み出し／書き込み動作をするようになっているが、このためヴィアホールを通じたプレートラインが必要である。図３はこうした強誘電体キャパシタの断面図を概略的に示している。図３を参照して従来のプレートライン形成方法を説明する。先ず、絶縁膜３００を突き抜き、コンタクトプラグ３０２が形成される。下部電極３０４，強誘電体膜３０６，上部電極３０８より成る強誘電体キャパシタＣＦがコンタクトプラグ３０２に電気的に接続されるように形成される。強誘電体キャパシタＣＦ及び絶縁膜３００上に他の絶縁膜３１０が形成され、上部電極３０８に電気的に接続されるプレートライン３１４が形成される。この際、プレートライン３１４は他の絶縁膜の所定部分を通じて先ずヴィアホール３１２を形成し、ヴィアホール３１２及び他の絶縁膜３１０上に導電物質を蒸着し、パターニングして形成する。
【０００９】
しかし、記憶素子の高集積化によりヴィアホールのサイズが小さくなり、強誘電体キャパシタの上部に形成される絶縁膜の厚さが厚くなることにより、上部電極サイズが減少し、これによりヴィアホールサイズやはり小さくなり、ヴィアホールフォトマージンが減少して工程が難しくなる。例えば、ヴィアホールが完全に開かないこともありうる。又、ワードラインの伝導性を向上させるためストリップライン（ｓｔｒｉｐ ｌｉｎｅ）を形成する場合、ヴィアホールフォトマージンの減少によるミスアライメントが発生する場合、ストリップラインとプレートラインとの電気的な接続が発生することもできる。
【００１０】
又、ヴィアホール縮小により上部電極及びプレートラインが接触する面積が非常に小さくなり、これは上部電極及びプレートラインの間の安定的なコンタクト抵抗を確保を困難にする。
【００１１】
【発明が解決しようとする課題】
本発明の目的は、プレートラインと強誘電体キャパシタ上部電極とのコンタクト抵抗を安定的に維持できる強誘電体記憶素子とその形成方法を提供することである。
【００１２】
本発明の他の目的は、ストリップライン及びプレートラインの間の電気的接続が防止できる強誘電体記憶素子とその形成方法を提供することである。
【００１３】
【課題を解決するための手段】
上記目的を達成するためになされた本発明による強誘電体記憶素子形成方法は、
半導体基板上に下部膜を形成する段階と、前記下部膜上に、前記下部膜の所定領域を通じて前記半導体基板と電気的に接続する下部電極、強誘電体膜及び上部電極を含んで構成 される強誘電体キャパシタを形成する段階と、前記強誘電体キャパシタ及び前記下部膜上に上部膜を形成する段階と、前記強誘電体キャパシタの上部電極が露出される時まで前記上部膜を平坦化エッチングする段階と、前記強誘電体上部電極及び前記平坦化された上部膜上に導電膜を形成する段階と、前記導電膜をパターニングして前記強誘電体の上部電極と直接接触するプレ−トラインを形成する段階と、を含み、
前記下部膜を形成する段階は、前記半導体基板上に、ゲート電極及びその両側のソース／ドレーン領域を有するトランジスタを形成する段階と、前記トランジスタ上に第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜上に、前記ソース領域に電気的に接続されるビットラインを形成する段階と、前記ビットライン及び第１層間絶縁膜上に第２層間絶縁膜を形成する段階を含み、
前記強誘電体キャパシタの下部電極は、前記第２層間絶縁膜及び前記第１層間絶縁膜内の所定領域に形成されるコンタクトプラグを通じて前記ドレーン領域と電気的に接続されるように形成され、前記上部膜形成前に、前記強誘電体キャパシタ及び前記第２層間絶縁膜により形成される表面輪郭に沿ってコンフォーマルに絶縁膜を形成する段階と、
前記強誘電体キャパシタの間の前記絶縁膜上に前記ゲート電極の導電性を向上させるためストリップラインを形成する段階と、を含み、前記ストリップラインの上部は前記強誘電体キャパシタの上部より高さが低く形成される
ことを特徴とする。
【００１４】
前記強誘電体記憶素子形成方法は、前記上部膜平坦化エッチング後、前記強誘電体キャパシタの上部電極の表面を洗浄するためアルゴンスパッタリングを付加的に実施できことが好ましい。
【００１５】
また、上記目的を達成するためになされた本発明による強誘電体記憶素子形成方法は、
半導体基板上にゲート電極及びその両側のソース／ドレーン領域を有する少なくとも二個以上のトランジスタを形成する段階と、前記トランジスタ上に第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜を貫通するビットラインコンタクトプラグを通じて前記ソース領域と電気的に接続するビットラインを前記第１層間絶縁膜上に形成する段階と、前記ビットライン上に第２層間絶縁膜を形成する段階と、前記第２層間絶縁膜及び第１層間絶縁膜を貫通して前記各ドレーン領域に電気的に接続する強誘電体コンタクトプラグを各々形成する段階と、前記強誘電体コンタクトプラグ及び前記第２層間絶縁膜上に、下部電極、強誘電体膜及び上部電極を含んで構成される強誘電体キャパシタを前記強誘電体コンタクトプラグに電気的に接続するように各々形成する段階と、前記強誘電体キャパシタ及び前記第２層間絶縁膜上に第３層間絶縁膜を形成する段階と、前記強誘電体キャパシタの上部電極が現れる時まで前記第３層間絶縁膜を平坦化エッチングする段階と、前記平坦化された第３層間絶縁膜及び前記強誘電体の上部電極上にプレートライン用導電膜を形成する段階と、前記導電膜をパターニングして前記強誘電体の上部電極に直接接触するプレートラインを各々形成する段階と、を含み、
前記強誘電体キャパシタの形成後であって前記第３層間絶縁膜形成前に、前記強誘電体キャパシタ及び前記平坦化された第２層間絶縁膜より成った表面輪郭に沿って薄くコンフォーマルに絶縁膜を形成する段階と、前記ゲート電極の導電性を向上させるために前記強誘電体キャパシタの間の空間に形成される前記絶縁膜上にストリップラインを形成する段階を付加的に含み、前記ストリップラインの上部が前記強誘電体キャパシタの上部より低く形成されることを特徴とする。
【００１６】
前記強誘電体記憶素子形成方法において、前記第３層間絶縁膜は、ＰＳＧ、ＵＳＧ、ＰＥ−ＴＥＯＳを含む酸化物絶縁膜又はこれらの組み合わせからなる膜で形成され、
前記プレートラインはスパッタリング方法によるアルミニウムで形成され、
前記第３層間絶縁膜平坦化以後、前記強誘電体キャパシタの上部電極表面を洗浄するためアルゴンスパッタリングを付加的に実施できることが好ましい。
【００１７】
上記目的を達成するためになされた本発明による強誘電体記憶素子は、
半導体基板上に形成される下部膜と、前記下部膜上に形成され、前記下部膜の所定領域を通じて前記半導体基板と電気的に接続する下部電極、強誘電体膜及び上部電極を含んで構成される強誘電体キャパシタと、前記強誘電体キャパシタ及び前記下部膜上の上部膜と、前記強誘電体キャパシタの上部電極が露出される時まで前記上部膜を平坦化エッチングし、前記強誘電体上部電極及び前記平坦化された上部膜上に形成される導電膜と、前記導電膜をパターニングして形成され、前記強誘電体の上部電極と直接接触するプレ−トラインと、を含み、
前記下部膜は、前記半導体基板上に、ゲート電極及びその両側のソース／ドレーン領域を有するように形成されるトランジスタと、前記トランジスタ上に形成される第１層間絶縁膜と、前記第１層間絶縁膜上に、前記ソース領域に電気的に接続されるように形成されるビットラインと、前記ビットライン及び第１層間絶縁膜上に形成される第２層間絶縁膜、
を含み、
前記強誘電体キャパシタの下部電極は、前記第２層間絶縁膜及び前記第１層間絶縁膜内の所定領域に形成されるコンタクトプラグを通じて前記ドレーン領域と電気的に接続されるように形成され、前記上部膜形成前に、前記強誘電体キャパシタ及び前記第２層間絶縁膜により形成される表面輪郭に沿ってコンフォーマルに形成される絶縁膜と、前記強誘電体キャパシタの間の前記絶縁膜上に前記ゲート電極の導電性を向上させるために形成されるストリップライン、を含み、前記ストリップラインは上部が前記強誘電体キャパシタの上部より高さが低く形成される、ことを特徴とする。
【００１８】
また、上記目的を達成するためになされた本発明による強誘電体記憶素子は、
半導体基板上に形成されゲート電極及びその両側のソース／ドレーン領域を有する少なくとも二個以上のトランジスタと、前記トランジスタ上に形成される第１層間絶縁膜と、
前記第１層間絶縁膜を貫通するビットラインコンタクトプラグを通じて前記ソース領域と電気的に接続し前記第１層間絶縁膜上に形成されるビットラインと、前記ビットライン上に形成される第２層間絶縁膜と、前記第２層間絶縁膜及び第１層間絶縁膜を貫通して前記各ドレーン領域に電気的に接続する強誘電体コンタクトプラグと、前記強誘電体コンタクトプラグ及び前記第２層間絶縁膜上に、下部電極、強誘電体膜及び上部電極を含んで構成され、前記強誘電体コンタクトプラグに電気的に接続するように形成される強誘電体キャパシタと、前記強誘電体キャパシタ及び前記第２層間絶縁膜上に形成される第３層間絶縁膜と、前記強誘電体キャパシタの上部電極が現れる時まで前記第３層間絶縁膜を平坦化エッチングし、前記平坦化された第３層間絶縁膜及び前記強誘電体の上部電極上に形成されるプレートライン用導電膜と、前記導電膜をパターニングして前記強誘電体の上部電極に直接接触するように形成されるプレートライン、を含み、
前記強誘電体キャパシタの形成後であって前記第３層間絶縁膜形成前に、前記強誘電体キャパシタ及び前記平坦化された第２層間絶縁膜より成った表面輪郭に沿って薄く形成されるコンフォーマルな絶縁膜と、前記ゲート電極の導電性を向上させるために前記強誘電体キャパシタの間の空間に形成される前記絶縁膜上に形成されるストリップラインを付加的に含み、前記ストリップラインの上部が前記強誘電体キャパシタの上部より低く形成される、ことを特徴とする。
【００１９】
望ましい実施形態において、第３層間絶縁膜は、ＰＳＧ（インドーピングガラス膜質）と、ＵＳＧ（ドーピングされないガラス膜質）と、ＰＥ−ＴＥＯＳ（プラズマエンハンスドテトラエチルオルトガラス膜質）とを含む酸化物絶縁膜又はこれらの組み合わせからなる膜で形成される。
【００２０】
プレートラインは、導電性膜質であれば、いずれの種類の材料を採用することも可能であるが、望ましくはアルミニウムが使用される。本発明によると、ヴィアホールを形成する必要がないため高温工程を必要とするアルミニウムリフロー工程よりは、アルミニウムをスパッタリング方法に形成することがさらに望ましい。
【００２１】
望ましい実施形態によれば、第３層間絶縁膜平坦化以後、強誘電体キャパシタの上部電極表面を洗浄するためアルゴンスパッタリングを付加的に実施する。
【００２２】
本発明によると、プレートラインがヴィアホール工程を経ずに直接強誘電体キャパシタの上部電極に接触するように形成されることにより、これらの間の安定的なコンタクト抵抗が確保できる。又、ヴィアホール工程によるフォト・エッチング工程が不要なので、工程を単純化でき、さらにフォト・エッチング工程による様々な問題点であるヴィアホールの不完全な形成、プレートライン及びストリップラインの間の電気的接続等を避けることができる。
【００２３】
本発明は、強誘電体キャパシタ形成方法、より詳しくは強誘電体上部電極に電気的に接続されるプレートライン形成方法に関するものである。本発明によると、上部電極とプレートラインとが絶縁膜内に形成されたコンタクトを通じず直接互いに接触して電気的に接続される。
【００２４】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施形態を詳細に説明する。
【００２５】
先ず、図４乃至図１１を参照して本発明の一実施形態を説明する。図４を参照すると、半導体基板４００上に通常的な素子分離工程により活性領域（図示せず）を定義し、通常のＣＭＯＳ−ＦＥＴ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）工程を実行して、ソース／ドレーン及びゲート電極より成ったトランジスタを形成する。
【００２６】
具体的には、素子分離工程を完了した後、ゲート酸化膜４０２を形成し、その上にゲート電極用導電膜を形成し、パターニングして多数のゲート電極（又はライン）を形成する。図面には図の簡略化のために、二個のゲートライン４０４のみが示されている。ゲートライン４０４は、例えばポリシリコン、タングステン、タングステンシリサイド又はこれらの組み合わせからなる膜で形成できる。ゲートライン４０４はワードラインとして作用する。
【００２７】
ゲートライン４０４の形成後、通常的なイオン注入工程を進行してソース／ドレーン領域４０６ａ，４０６ｂを形成してトランジスタを完成する。次いで、トランジスタが形成された半導体基板４００上に上部が平坦な第１層間絶縁膜４０８を形成する。第１層間絶縁膜４０８は、例えば、ボロン及び燐不純物を含むガラス膜質（ＢＰＳＧ）（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）で形成できる。
【００２８】
次いで、第１層間絶縁膜４０８をパターニングしてトランジスタのソース領域４０６ａを露出させるコンタクトホール４１０を形成し、コンタクトホール４１０及び第２層間絶縁膜４１４上にビットライン用導電物質を形成する。続いて導電物質をパターニングしてビットライン４１２を形成する。ビットライン４１２は、例えば、タングステンで形成される。ここで、他の方法、例えば、コンタクトホール４１０を充填するビットラインコンタクトプラグを形成した後、ビットラインコンタクトプラグに電気的に接続するビットラインを形成する方法を採用することもできる。ビットライン４１２の形成後、これを絶縁させるため第２層間絶縁膜４１４が形成される。第２層間絶縁膜４１４は、例えばＢＰＳＧ膜で形成できる。
【００２９】
次いで、工程は強誘電体キャパシタ形成工程に進む。この工程は図５に概略的に示されている。具体的には、第２層間絶縁膜４１４及び第１層間絶縁膜４０８をパターニングしてドレーン領域４０６ｂを露出させるコンタクトホールを形成する。次いでコンタクトホールを充填するように第２層間絶縁膜４１４上に導電物質、例えばポリシリコンを形成する。次いで導電物質を平坦化してキャパシタコンタクトプラグ４１６を形成する。ここで、導電物質及び第２層間絶縁膜の平坦化が同時に進行される。即ち、第２層間絶縁膜の平坦化と同時にコンタクトプラグ４１６が形成される。第２層間絶縁膜４１４の平坦化は、後に強誘電体物質膜の良好な蒸着特性、即ち均一な強誘電体物質膜の厚さを確保するために必要である。
【００３０】
強誘電体コンタクトプラグ４１６の形成後、コンタクトプラグ４１６に電気的に接続する強誘電体キャパシタ４２４が形成される。先ず、下部電極膜、強誘電体及び上部電極膜が順次に形成され、コンタクトプラグ４１６と電気的に接続するように上部電極膜、強誘電体膜及び下部電極膜をパターニングして、セル単位に分離された下部電極４１８，強誘電体膜４２０及び上部電極４２２より成った強誘電体キャパシタ４２４を形成する。下部電極４１８は、白金（Ｐｔ）等の伝導性金属やイリジウム二酸化膜（ＩｒＯ２）等の伝導性を有する酸化物電極又はこれらの組み合わせからなる膜で形成できる。強誘電体膜４２０は、ＰＺＴ，ＳＢＴ，ＢＬＴ等の強誘電物質又はそれらの組み合わせからなる膜等で形成される。例えば、ＰＺＴの場合、ゾルーゲル方法により蒸着した後、熱処理を通じて形成することができる。上部電極４２２は、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、白金等の伝導性金属や、イリジウム二酸化膜等の伝導性酸化物電極又はこれらの組み合わせからなる膜で形成できる。
【００３１】
次いで、図６を参照すると、セル単位に分離された強誘電体キャパシタ４２４の形成後、第３層絶縁膜４２６を形成する。第３層間絶縁膜４２６は、例えば、ドーピングされないガラス膜質（ＵＳＧ）（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅｇｌａｓｓ）、リンドーピングガラス膜質（ｐｈｏｓｐｈｏｒｏｕｓ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、プラズマエンハンスドテトラエチルオルトガラス膜質（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）等で形成できる。又は、第３層間絶縁膜４２６は、絶縁性を有する様々な種類の組み合わせからなる膜を形成してもよい。次いで、図７を参照すると、従来とは違って、第３層間絶縁膜４２６内にヴィアホールを形成せず、第３層間絶縁膜４２６に対して平坦化工程を実施する。平坦化工程はエッチバック又は化学機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）等により実施でき、上部電極４２２の上部が現れる時まで実施する。次いで平坦化工程を受けた上部電極の上部を洗浄するためアルゴンスパッタリング工程を実施して上部電極のコンタクト抵抗特性を向上させる。
【００３２】
次いで、図８を参照すると、露出された上部電極４２２及び第３層間絶縁膜４２６上にプレートライン用導電物質４２８が形成される。導電物質４２８は、伝導性を有する物質であれば何でもよいが、電気伝導性に優れたアルミニウムで形成されることが望ましい。導電物質４２８をアルミニウムで形成する場合、スパッタリングにより形成することがさらに望ましい。スパッタリング方法は、高温リフロー工程が不要なので既に形成された強誘電体膜の高温熱処理による特性劣化を避けられる。従来は、ヴィアホールを形成したので、アルミニウムでプレートラインを形成する場合、狭くて深いヴィアホールを充填するためには蒸着及び高温リフロー工程を実施する必要があり、これにより既に形成された強誘電体膜が熱処理により劣化する傾向があった。
【００３３】
次いで、図９に示されたように、導電物質４２８をパターニングして露出された強誘電体上部電極４２２に直接接触するプレートライン４３０を形成する。図９に示されたように上部電極４２２の全面がプレートライン４３０と直接接するので、これらの間のコンタクト抵抗を安定的に確保できる。
【００３４】
次の工程は選択的なストリップライン工程であり、この工程は図１０及び図１１に概略的に示されている。ストリップラインは、タングステンシリサイド等で形成されるゲートライン、即ちワードラインの伝導性を向上させるためワードラインに平行に形成する伝導性ラインである。具体的には、図１０を参照すると、プレートライン４３０が形成された結果物上に金属間絶縁膜（ＩＭＤ：ｉｎｔｅｒｍｅｔａｌ ｄｉｅｌｅｃｔｒｉｃ）４３２を形成する。例えば、金属間絶縁膜４３２は、ＵＳＧ、ＰＳＧ、ＰＥ−ＴＥＯＳ等で形成できる。金属間絶縁膜４３２，第３，第２及び第１層間絶縁膜の所定部分をエッチングしてワードラインの所定部分を露出させるホールを形成し、その後、ストリップライン用導電物質、望ましくはアルミニウムを形成し、それをパターニングしてプレートライン４３０と電気的に絶縁されたストリップライン４３４を図１１に示されたように形成する。
【００３５】
前述した本発明の一実施形態によると、プレートライン４３０がコンタクトを通じず、強誘電体キャパシタ上部電極４２２と直接接触して電気的に接続され、又上部電極４２２の上部全面がプレートライン４３０に接する。従って、上部電極４２２及びプレートライン４３０の間の安定的なコンタクト抵抗が確保できる。
【００３６】
次いで、図１２乃至図１５を参照して本発明の他の実施形態を説明する。図４乃至図１１に示された構成要素と同一の機能を有する構成要素に対しては同一の参照番号を付し、これらに対する詳細な説明は略する。
【００３７】
本実施形態が前述した実施形態と異なる点は、プレートラインとストリップライン形成の工程順序を変更した点である。即ち、本実施形態においてはストリップラインがプレートラインより先に形成される。具体的には、図面を参照して説明すると、先ず図１２に示されたように、強誘電体キャパシタをセル単位に分離した後（図５参照）、コンフォーマルな絶縁膜４２５を形成する。即ち、絶縁膜４２５は、第２層間絶縁膜４１４及び強誘電体キャパシタ４２４により形成される表面輪郭に沿ってコンフォーマルに形成される。
【００３８】
次いで、図１３を参照すると、絶縁膜４２５，第２及び第１層間絶縁膜の所定部分をエッチングしてワードラインの所定部分を露出させるホールを形成し、その後、ストリップライン用導電物質、望ましくはアルミニウムを形成し、それをパターニングしてストリップライン４３４を形成する。この際、ストリップライン４３４の上部は強誘電体キャパシタの上部電極４２２の上部より低く形成される。
【００３９】
次いで、図１４を参照すると、ストリップライン４３６及び絶縁膜４２５上にストリップライン４３６を絶縁するための第３層間絶縁膜４２６を形成し、強誘電体キャパシタ上部電極が現れる時まで平坦化工程を進行する。
【００４０】
次いで、図１５に示されたように露出された上部電極４２２及び第３層間絶縁膜４２６上にプレートライン用導電物質４２８，例えば、電気伝導性に優れたアルミニウムを形成し、導電物質４２８をパターニングして、露出された強誘電体上部電極４２２に直接接触するプレートライン４３０を形成する。図１５に示されたように上部電極４２２の全面がプレートライン４３０と直接接するので、これら間のコンタクト抵抗を安定的に確保できる。従来と違って、プレートライン形成のためのヴィアホールパターニング工程が不要なので、ミスアライメントによるプレートライン及びストリップラインが電気的に接続されることが防止できる。
【００４１】
望ましい実施形態に基づいて本発明が記述されたが、本発明の範囲はここに限定されない。本発明は、上記の実施形態の多様な変形及び類似した構成も含む。例えば、強誘電体キャパシタがビットライン上部に形成される構造についての実施形態を説明したが、強誘電体キャパシタがビットラインの下部に形成される場合にも本発明を適用できる。本発明は、例えば強誘電体上部電極がプレートラインに接続されなければならない全ての強誘電体記憶素子形成方法に適用できる。従って、本発明の特許請求範囲の真の範囲及び思想は多様な変形及び類似した構成を含むように最も広く解釈されなければならない。
【００４２】
【発明の効果】
本発明によると、（上部電極上の絶縁膜に形成されたコンタクトを介することなく）プレートラインが強誘電体に直接接触して電気的に接続されるので、例えば、不完全なヴィアホールの形成の問題や、ミスアライメントによるストリップラインとプレートラインとの電気的接続現象等を防止することができる。
【００４３】
又、強誘電体上部電極とプレートラインが直接接触し、又上部電極の全面をプレートラインに接触させることができるので、これらの間の安定的なコンタクト抵抗が確保できる。
【００４４】
又、ヴィアホールの形成が不要なため、プレートライン形成においてアルミニウムを高温リフロー工程で形成しなくてもよく、したがって、強誘電体膜が高温熱処理により劣化されることが防止できる。
【図面の簡単な説明】
【図１】２Ｔ／２Ｃ強誘電体記憶素子の等価回路である。
【図２】１Ｔ／１Ｃ強誘電体記憶素子の等価回路である。
【図３】従来強誘電体記憶素子形成方法による強誘電体キャパシタ及びプレートラインを概略的に示す半導体基板の部分的な断面図である。
【図４】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図５】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図６】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図７】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図８】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図９】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図１０】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図１１】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図１２】本発明の他の実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図１３】本発明の他の実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図１４】本発明の他の実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図１５】本発明の他の実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【符号の説明】
４００ 半導体基板
４０２ ゲート酸化膜
４０４ ゲート電極
４０６ａ ソース領域
４０６ｂ ドレーン領域
４０８ 第１層間絶縁膜
４１０ ビットラインコンタクトプラグ
４１２ ビットライン
４１４ 第２層間絶縁膜
４１６ 強誘電体コンタクプラグ
４１８ 下部電極
４２０ 強誘電体膜
４２２ 上部電極
４２４ 強誘電体キャパシタ
４２６ 第３層間絶縁膜
４２８ プレートライン用導電膜
４３０ プレートライン
４３２ 金属間絶縁膜
４３４ ストリップライン
４２５ 絶縁膜
【発明の属する技術分野】
本発明は強誘電体記憶素子及びその製造方法に係り、より詳しくはコンタクトを通じず直接強誘電体キャパシタの上部電極に接触して電気的接続が成されるプレートラインを有する強誘電体記憶素子とその形成方法に関するものである。
【０００２】
【従来の技術】
記憶素子（ｍｅｍｏｒｙ ｄｅｖｉｃｅｓ）は広く揮発性（ｖｏｌａｔｉｌｅ）記憶素子及び不揮発性（ｎｏｎ−ｖｏｌａｔｉｌｅ）記憶素子に分けられる。不揮発性記憶素子は電源供給が中断されても貯えられたデータを失わずそのまま保持し続ける記憶素子である。こうした不揮発性記憶素子としてフラッシュメモリ、磁気テープ、磁気フロッピー（登録商標）ディスク等がある。
【０００３】
一方、揮発性記憶素子は電源供給が中断されると、貯えられたデータを失ってしまう記憶素子である。こうした揮発性記憶素子としてはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とＤＲＡＭ（ＤｙｎａｍｉｃＲａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）とがある。ＤＲＡＭは１Ｔ／１Ｃ構造としてその集積度が非常に高い。しかし、ＤＲＡＭの場合、貯えられたデータを維持するためには周期的なリフレッシュ動作が必要である。
【０００４】
ところで、強誘電体材料が上部電極及び下部電極の間に形成されると、ＤＲＡＭ構造のキャパシタメモリセルとして使用が可能である。これを強誘電体記憶素子（ＦＲＡＭ）（ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｍｅｍｏｒｙ ｄｅｖｉｃｅ）と言い、こうした強誘電体記憶素子は不揮発性特性を示す。よく知られたように、強誘電体記憶素子は相異なる二個の安定した分極状態を有するが、こうした分極状態は、印加された電圧の方向により極性状態が反転され、印加された電圧を除去しても分極状態を保ち続ける。
【０００５】
前述したように強誘電体記憶素子は、フラッシュメモリ（ｆｌａｓｈ ｍｅｍｏｒｙ）のように不揮発性特性を有し、相対的に低い電圧（約５Ｖ以下）での書き込みが可能であり（フラッシュメモリの場合１８−２２Ｖ）、高速な動作速度（数十ｎｓｅｃ、約４０ｎｓｅｃ以下）（フラッシュメモリの場合数ｍｓｅｃ）、優れた耐性を有し、低い消費電力で（待機電流が約１マイクロアンペア以下）動作が可能といった長所を持っている。
【０００６】
図１及び図２は各々２Ｔ／２Ｃ強誘電体記憶素子１０及び１Ｔ／１Ｃ強誘電体記憶素子２０の等価回路を示している。ここで２Ｔ／２Ｃ記憶素子というものは、一つのデータ状態を貯蔵するため二個のトランジスタ及び二個のキャパシタが使用される記憶素子であり、１Ｔ／１Ｃは一個のトランジスタ及び一個のキャパシタが使用される場合である。２Ｔ／２Ｃ強誘電体記憶素子１０は第１強誘電体キャパシタＣＦ１に接続された第１トランジスタＴ１、第２強誘電体キャパシタＣＦ２に接続された第２トランジスタＴ２を含んでいる。第１及び第２強誘電体キャパシタは互いに相補的な極性状態を有し、記憶素子の一つのデータ状態を定義する。プレートラインＰＬは強誘電体キャパシタＣＦ１，ＣＦ２の一方のターミナルにそれぞれ接続され、二個のトランジスタＴ１，Ｔ２のゲートに接続されたワードラインＷＬに平行に走る。互いに相補的なビットラインＢＬ，ＢＬ′が各々トランジスタＴ１及びＴ２の他方のターミナルに接続される。
【０００７】
一方、１Ｔ／１Ｃ強誘電体記憶素子２０は一個のトランジスタＴ及びその一方のターミナル（ソース領域又は電極）に接続された強誘電体キャパシタＣＦで構成される。一つのワードラインＷＬがトランジスタＴのゲートに接続され、一つのビットラインＢＬがトランジスタの他方のターミナル（ドレーン領域又は電極）に接続され、各ワードラインに対応するプレートラインＰＬが強誘電体キャパシタの上部電極に接続される。
【０００８】
等価回路に示されたように、強誘電体記憶素子は素子動作特性上、上部電極にパルスを印加してデータを読み出し／書き込み動作をするようになっているが、このためヴィアホールを通じたプレートラインが必要である。図３はこうした強誘電体キャパシタの断面図を概略的に示している。図３を参照して従来のプレートライン形成方法を説明する。先ず、絶縁膜３００を突き抜き、コンタクトプラグ３０２が形成される。下部電極３０４，強誘電体膜３０６，上部電極３０８より成る強誘電体キャパシタＣＦがコンタクトプラグ３０２に電気的に接続されるように形成される。強誘電体キャパシタＣＦ及び絶縁膜３００上に他の絶縁膜３１０が形成され、上部電極３０８に電気的に接続されるプレートライン３１４が形成される。この際、プレートライン３１４は他の絶縁膜の所定部分を通じて先ずヴィアホール３１２を形成し、ヴィアホール３１２及び他の絶縁膜３１０上に導電物質を蒸着し、パターニングして形成する。
【０００９】
しかし、記憶素子の高集積化によりヴィアホールのサイズが小さくなり、強誘電体キャパシタの上部に形成される絶縁膜の厚さが厚くなることにより、上部電極サイズが減少し、これによりヴィアホールサイズやはり小さくなり、ヴィアホールフォトマージンが減少して工程が難しくなる。例えば、ヴィアホールが完全に開かないこともありうる。又、ワードラインの伝導性を向上させるためストリップライン（ｓｔｒｉｐ ｌｉｎｅ）を形成する場合、ヴィアホールフォトマージンの減少によるミスアライメントが発生する場合、ストリップラインとプレートラインとの電気的な接続が発生することもできる。
【００１０】
又、ヴィアホール縮小により上部電極及びプレートラインが接触する面積が非常に小さくなり、これは上部電極及びプレートラインの間の安定的なコンタクト抵抗を確保を困難にする。
【００１１】
【発明が解決しようとする課題】
本発明の目的は、プレートラインと強誘電体キャパシタ上部電極とのコンタクト抵抗を安定的に維持できる強誘電体記憶素子とその形成方法を提供することである。
【００１２】
本発明の他の目的は、ストリップライン及びプレートラインの間の電気的接続が防止できる強誘電体記憶素子とその形成方法を提供することである。
【００１３】
【課題を解決するための手段】
上記目的を達成するためになされた本発明による強誘電体記憶素子形成方法は、
半導体基板上に下部膜を形成する段階と、前記下部膜上に、前記下部膜の所定領域を通じて前記半導体基板と電気的に接続する下部電極、強誘電体膜及び上部電極を含んで構成 される強誘電体キャパシタを形成する段階と、前記強誘電体キャパシタ及び前記下部膜上に上部膜を形成する段階と、前記強誘電体キャパシタの上部電極が露出される時まで前記上部膜を平坦化エッチングする段階と、前記強誘電体上部電極及び前記平坦化された上部膜上に導電膜を形成する段階と、前記導電膜をパターニングして前記強誘電体の上部電極と直接接触するプレ−トラインを形成する段階と、を含み、
前記下部膜を形成する段階は、前記半導体基板上に、ゲート電極及びその両側のソース／ドレーン領域を有するトランジスタを形成する段階と、前記トランジスタ上に第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜上に、前記ソース領域に電気的に接続されるビットラインを形成する段階と、前記ビットライン及び第１層間絶縁膜上に第２層間絶縁膜を形成する段階を含み、
前記強誘電体キャパシタの下部電極は、前記第２層間絶縁膜及び前記第１層間絶縁膜内の所定領域に形成されるコンタクトプラグを通じて前記ドレーン領域と電気的に接続されるように形成され、前記上部膜形成前に、前記強誘電体キャパシタ及び前記第２層間絶縁膜により形成される表面輪郭に沿ってコンフォーマルに絶縁膜を形成する段階と、
前記強誘電体キャパシタの間の前記絶縁膜上に前記ゲート電極の導電性を向上させるためストリップラインを形成する段階と、を含み、前記ストリップラインの上部は前記強誘電体キャパシタの上部より高さが低く形成される
ことを特徴とする。
【００１４】
前記強誘電体記憶素子形成方法は、前記上部膜平坦化エッチング後、前記強誘電体キャパシタの上部電極の表面を洗浄するためアルゴンスパッタリングを付加的に実施できことが好ましい。
【００１５】
また、上記目的を達成するためになされた本発明による強誘電体記憶素子形成方法は、
半導体基板上にゲート電極及びその両側のソース／ドレーン領域を有する少なくとも二個以上のトランジスタを形成する段階と、前記トランジスタ上に第１層間絶縁膜を形成する段階と、前記第１層間絶縁膜を貫通するビットラインコンタクトプラグを通じて前記ソース領域と電気的に接続するビットラインを前記第１層間絶縁膜上に形成する段階と、前記ビットライン上に第２層間絶縁膜を形成する段階と、前記第２層間絶縁膜及び第１層間絶縁膜を貫通して前記各ドレーン領域に電気的に接続する強誘電体コンタクトプラグを各々形成する段階と、前記強誘電体コンタクトプラグ及び前記第２層間絶縁膜上に、下部電極、強誘電体膜及び上部電極を含んで構成される強誘電体キャパシタを前記強誘電体コンタクトプラグに電気的に接続するように各々形成する段階と、前記強誘電体キャパシタ及び前記第２層間絶縁膜上に第３層間絶縁膜を形成する段階と、前記強誘電体キャパシタの上部電極が現れる時まで前記第３層間絶縁膜を平坦化エッチングする段階と、前記平坦化された第３層間絶縁膜及び前記強誘電体の上部電極上にプレートライン用導電膜を形成する段階と、前記導電膜をパターニングして前記強誘電体の上部電極に直接接触するプレートラインを各々形成する段階と、を含み、
前記強誘電体キャパシタの形成後であって前記第３層間絶縁膜形成前に、前記強誘電体キャパシタ及び前記平坦化された第２層間絶縁膜より成った表面輪郭に沿って薄くコンフォーマルに絶縁膜を形成する段階と、前記ゲート電極の導電性を向上させるために前記強誘電体キャパシタの間の空間に形成される前記絶縁膜上にストリップラインを形成する段階を付加的に含み、前記ストリップラインの上部が前記強誘電体キャパシタの上部より低く形成されることを特徴とする。
【００１６】
前記強誘電体記憶素子形成方法において、前記第３層間絶縁膜は、ＰＳＧ、ＵＳＧ、ＰＥ−ＴＥＯＳを含む酸化物絶縁膜又はこれらの組み合わせからなる膜で形成され、
前記プレートラインはスパッタリング方法によるアルミニウムで形成され、
前記第３層間絶縁膜平坦化以後、前記強誘電体キャパシタの上部電極表面を洗浄するためアルゴンスパッタリングを付加的に実施できることが好ましい。
【００１７】
上記目的を達成するためになされた本発明による強誘電体記憶素子は、
半導体基板上に形成される下部膜と、前記下部膜上に形成され、前記下部膜の所定領域を通じて前記半導体基板と電気的に接続する下部電極、強誘電体膜及び上部電極を含んで構成される強誘電体キャパシタと、前記強誘電体キャパシタ及び前記下部膜上の上部膜と、前記強誘電体キャパシタの上部電極が露出される時まで前記上部膜を平坦化エッチングし、前記強誘電体上部電極及び前記平坦化された上部膜上に形成される導電膜と、前記導電膜をパターニングして形成され、前記強誘電体の上部電極と直接接触するプレ−トラインと、を含み、
前記下部膜は、前記半導体基板上に、ゲート電極及びその両側のソース／ドレーン領域を有するように形成されるトランジスタと、前記トランジスタ上に形成される第１層間絶縁膜と、前記第１層間絶縁膜上に、前記ソース領域に電気的に接続されるように形成されるビットラインと、前記ビットライン及び第１層間絶縁膜上に形成される第２層間絶縁膜、
を含み、
前記強誘電体キャパシタの下部電極は、前記第２層間絶縁膜及び前記第１層間絶縁膜内の所定領域に形成されるコンタクトプラグを通じて前記ドレーン領域と電気的に接続されるように形成され、前記上部膜形成前に、前記強誘電体キャパシタ及び前記第２層間絶縁膜により形成される表面輪郭に沿ってコンフォーマルに形成される絶縁膜と、前記強誘電体キャパシタの間の前記絶縁膜上に前記ゲート電極の導電性を向上させるために形成されるストリップライン、を含み、前記ストリップラインは上部が前記強誘電体キャパシタの上部より高さが低く形成される、ことを特徴とする。
【００１８】
また、上記目的を達成するためになされた本発明による強誘電体記憶素子は、
半導体基板上に形成されゲート電極及びその両側のソース／ドレーン領域を有する少なくとも二個以上のトランジスタと、前記トランジスタ上に形成される第１層間絶縁膜と、
前記第１層間絶縁膜を貫通するビットラインコンタクトプラグを通じて前記ソース領域と電気的に接続し前記第１層間絶縁膜上に形成されるビットラインと、前記ビットライン上に形成される第２層間絶縁膜と、前記第２層間絶縁膜及び第１層間絶縁膜を貫通して前記各ドレーン領域に電気的に接続する強誘電体コンタクトプラグと、前記強誘電体コンタクトプラグ及び前記第２層間絶縁膜上に、下部電極、強誘電体膜及び上部電極を含んで構成され、前記強誘電体コンタクトプラグに電気的に接続するように形成される強誘電体キャパシタと、前記強誘電体キャパシタ及び前記第２層間絶縁膜上に形成される第３層間絶縁膜と、前記強誘電体キャパシタの上部電極が現れる時まで前記第３層間絶縁膜を平坦化エッチングし、前記平坦化された第３層間絶縁膜及び前記強誘電体の上部電極上に形成されるプレートライン用導電膜と、前記導電膜をパターニングして前記強誘電体の上部電極に直接接触するように形成されるプレートライン、を含み、
前記強誘電体キャパシタの形成後であって前記第３層間絶縁膜形成前に、前記強誘電体キャパシタ及び前記平坦化された第２層間絶縁膜より成った表面輪郭に沿って薄く形成されるコンフォーマルな絶縁膜と、前記ゲート電極の導電性を向上させるために前記強誘電体キャパシタの間の空間に形成される前記絶縁膜上に形成されるストリップラインを付加的に含み、前記ストリップラインの上部が前記強誘電体キャパシタの上部より低く形成される、ことを特徴とする。
【００１９】
望ましい実施形態において、第３層間絶縁膜は、ＰＳＧ（インドーピングガラス膜質）と、ＵＳＧ（ドーピングされないガラス膜質）と、ＰＥ−ＴＥＯＳ（プラズマエンハンスドテトラエチルオルトガラス膜質）とを含む酸化物絶縁膜又はこれらの組み合わせからなる膜で形成される。
【００２０】
プレートラインは、導電性膜質であれば、いずれの種類の材料を採用することも可能であるが、望ましくはアルミニウムが使用される。本発明によると、ヴィアホールを形成する必要がないため高温工程を必要とするアルミニウムリフロー工程よりは、アルミニウムをスパッタリング方法に形成することがさらに望ましい。
【００２１】
望ましい実施形態によれば、第３層間絶縁膜平坦化以後、強誘電体キャパシタの上部電極表面を洗浄するためアルゴンスパッタリングを付加的に実施する。
【００２２】
本発明によると、プレートラインがヴィアホール工程を経ずに直接強誘電体キャパシタの上部電極に接触するように形成されることにより、これらの間の安定的なコンタクト抵抗が確保できる。又、ヴィアホール工程によるフォト・エッチング工程が不要なので、工程を単純化でき、さらにフォト・エッチング工程による様々な問題点であるヴィアホールの不完全な形成、プレートライン及びストリップラインの間の電気的接続等を避けることができる。
【００２３】
本発明は、強誘電体キャパシタ形成方法、より詳しくは強誘電体上部電極に電気的に接続されるプレートライン形成方法に関するものである。本発明によると、上部電極とプレートラインとが絶縁膜内に形成されたコンタクトを通じず直接互いに接触して電気的に接続される。
【００２４】
【発明の実施の形態】
以下、添付した図面を参照して本発明の望ましい実施形態を詳細に説明する。
【００２５】
先ず、図４乃至図１１を参照して本発明の一実施形態を説明する。図４を参照すると、半導体基板４００上に通常的な素子分離工程により活性領域（図示せず）を定義し、通常のＣＭＯＳ−ＦＥＴ（ｃｏｍｐｌｅｍｅｎｔａｒｙ ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ）工程を実行して、ソース／ドレーン及びゲート電極より成ったトランジスタを形成する。
【００２６】
具体的には、素子分離工程を完了した後、ゲート酸化膜４０２を形成し、その上にゲート電極用導電膜を形成し、パターニングして多数のゲート電極（又はライン）を形成する。図面には図の簡略化のために、二個のゲートライン４０４のみが示されている。ゲートライン４０４は、例えばポリシリコン、タングステン、タングステンシリサイド又はこれらの組み合わせからなる膜で形成できる。ゲートライン４０４はワードラインとして作用する。
【００２７】
ゲートライン４０４の形成後、通常的なイオン注入工程を進行してソース／ドレーン領域４０６ａ，４０６ｂを形成してトランジスタを完成する。次いで、トランジスタが形成された半導体基板４００上に上部が平坦な第１層間絶縁膜４０８を形成する。第１層間絶縁膜４０８は、例えば、ボロン及び燐不純物を含むガラス膜質（ＢＰＳＧ）（ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）で形成できる。
【００２８】
次いで、第１層間絶縁膜４０８をパターニングしてトランジスタのソース領域４０６ａを露出させるコンタクトホール４１０を形成し、コンタクトホール４１０及び第２層間絶縁膜４１４上にビットライン用導電物質を形成する。続いて導電物質をパターニングしてビットライン４１２を形成する。ビットライン４１２は、例えば、タングステンで形成される。ここで、他の方法、例えば、コンタクトホール４１０を充填するビットラインコンタクトプラグを形成した後、ビットラインコンタクトプラグに電気的に接続するビットラインを形成する方法を採用することもできる。ビットライン４１２の形成後、これを絶縁させるため第２層間絶縁膜４１４が形成される。第２層間絶縁膜４１４は、例えばＢＰＳＧ膜で形成できる。
【００２９】
次いで、工程は強誘電体キャパシタ形成工程に進む。この工程は図５に概略的に示されている。具体的には、第２層間絶縁膜４１４及び第１層間絶縁膜４０８をパターニングしてドレーン領域４０６ｂを露出させるコンタクトホールを形成する。次いでコンタクトホールを充填するように第２層間絶縁膜４１４上に導電物質、例えばポリシリコンを形成する。次いで導電物質を平坦化してキャパシタコンタクトプラグ４１６を形成する。ここで、導電物質及び第２層間絶縁膜の平坦化が同時に進行される。即ち、第２層間絶縁膜の平坦化と同時にコンタクトプラグ４１６が形成される。第２層間絶縁膜４１４の平坦化は、後に強誘電体物質膜の良好な蒸着特性、即ち均一な強誘電体物質膜の厚さを確保するために必要である。
【００３０】
強誘電体コンタクトプラグ４１６の形成後、コンタクトプラグ４１６に電気的に接続する強誘電体キャパシタ４２４が形成される。先ず、下部電極膜、強誘電体及び上部電極膜が順次に形成され、コンタクトプラグ４１６と電気的に接続するように上部電極膜、強誘電体膜及び下部電極膜をパターニングして、セル単位に分離された下部電極４１８，強誘電体膜４２０及び上部電極４２２より成った強誘電体キャパシタ４２４を形成する。下部電極４１８は、白金（Ｐｔ）等の伝導性金属やイリジウム二酸化膜（ＩｒＯ２）等の伝導性を有する酸化物電極又はこれらの組み合わせからなる膜で形成できる。強誘電体膜４２０は、ＰＺＴ，ＳＢＴ，ＢＬＴ等の強誘電物質又はそれらの組み合わせからなる膜等で形成される。例えば、ＰＺＴの場合、ゾルーゲル方法により蒸着した後、熱処理を通じて形成することができる。上部電極４２２は、イリジウム（Ｉｒ）、ルテニウム（Ｒｕ）、白金等の伝導性金属や、イリジウム二酸化膜等の伝導性酸化物電極又はこれらの組み合わせからなる膜で形成できる。
【００３１】
次いで、図６を参照すると、セル単位に分離された強誘電体キャパシタ４２４の形成後、第３層絶縁膜４２６を形成する。第３層間絶縁膜４２６は、例えば、ドーピングされないガラス膜質（ＵＳＧ）（ｕｎｄｏｐｅｄ ｓｉｌｉｃａｔｅｇｌａｓｓ）、リンドーピングガラス膜質（ｐｈｏｓｐｈｏｒｏｕｓ ｓｉｌｉｃａｔｅ ｇｌａｓｓ）、プラズマエンハンスドテトラエチルオルトガラス膜質（ｐｌａｓｍａ ｅｎｈａｎｃｅｄ ｔｅｔｒａｅｔｈｙｌｏｒｔｈｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）等で形成できる。又は、第３層間絶縁膜４２６は、絶縁性を有する様々な種類の組み合わせからなる膜を形成してもよい。次いで、図７を参照すると、従来とは違って、第３層間絶縁膜４２６内にヴィアホールを形成せず、第３層間絶縁膜４２６に対して平坦化工程を実施する。平坦化工程はエッチバック又は化学機械的研磨（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）等により実施でき、上部電極４２２の上部が現れる時まで実施する。次いで平坦化工程を受けた上部電極の上部を洗浄するためアルゴンスパッタリング工程を実施して上部電極のコンタクト抵抗特性を向上させる。
【００３２】
次いで、図８を参照すると、露出された上部電極４２２及び第３層間絶縁膜４２６上にプレートライン用導電物質４２８が形成される。導電物質４２８は、伝導性を有する物質であれば何でもよいが、電気伝導性に優れたアルミニウムで形成されることが望ましい。導電物質４２８をアルミニウムで形成する場合、スパッタリングにより形成することがさらに望ましい。スパッタリング方法は、高温リフロー工程が不要なので既に形成された強誘電体膜の高温熱処理による特性劣化を避けられる。従来は、ヴィアホールを形成したので、アルミニウムでプレートラインを形成する場合、狭くて深いヴィアホールを充填するためには蒸着及び高温リフロー工程を実施する必要があり、これにより既に形成された強誘電体膜が熱処理により劣化する傾向があった。
【００３３】
次いで、図９に示されたように、導電物質４２８をパターニングして露出された強誘電体上部電極４２２に直接接触するプレートライン４３０を形成する。図９に示されたように上部電極４２２の全面がプレートライン４３０と直接接するので、これらの間のコンタクト抵抗を安定的に確保できる。
【００３４】
次の工程は選択的なストリップライン工程であり、この工程は図１０及び図１１に概略的に示されている。ストリップラインは、タングステンシリサイド等で形成されるゲートライン、即ちワードラインの伝導性を向上させるためワードラインに平行に形成する伝導性ラインである。具体的には、図１０を参照すると、プレートライン４３０が形成された結果物上に金属間絶縁膜（ＩＭＤ：ｉｎｔｅｒｍｅｔａｌ ｄｉｅｌｅｃｔｒｉｃ）４３２を形成する。例えば、金属間絶縁膜４３２は、ＵＳＧ、ＰＳＧ、ＰＥ−ＴＥＯＳ等で形成できる。金属間絶縁膜４３２，第３，第２及び第１層間絶縁膜の所定部分をエッチングしてワードラインの所定部分を露出させるホールを形成し、その後、ストリップライン用導電物質、望ましくはアルミニウムを形成し、それをパターニングしてプレートライン４３０と電気的に絶縁されたストリップライン４３４を図１１に示されたように形成する。
【００３５】
前述した本発明の一実施形態によると、プレートライン４３０がコンタクトを通じず、強誘電体キャパシタ上部電極４２２と直接接触して電気的に接続され、又上部電極４２２の上部全面がプレートライン４３０に接する。従って、上部電極４２２及びプレートライン４３０の間の安定的なコンタクト抵抗が確保できる。
【００３６】
次いで、図１２乃至図１５を参照して本発明の他の実施形態を説明する。図４乃至図１１に示された構成要素と同一の機能を有する構成要素に対しては同一の参照番号を付し、これらに対する詳細な説明は略する。
【００３７】
本実施形態が前述した実施形態と異なる点は、プレートラインとストリップライン形成の工程順序を変更した点である。即ち、本実施形態においてはストリップラインがプレートラインより先に形成される。具体的には、図面を参照して説明すると、先ず図１２に示されたように、強誘電体キャパシタをセル単位に分離した後（図５参照）、コンフォーマルな絶縁膜４２５を形成する。即ち、絶縁膜４２５は、第２層間絶縁膜４１４及び強誘電体キャパシタ４２４により形成される表面輪郭に沿ってコンフォーマルに形成される。
【００３８】
次いで、図１３を参照すると、絶縁膜４２５，第２及び第１層間絶縁膜の所定部分をエッチングしてワードラインの所定部分を露出させるホールを形成し、その後、ストリップライン用導電物質、望ましくはアルミニウムを形成し、それをパターニングしてストリップライン４３４を形成する。この際、ストリップライン４３４の上部は強誘電体キャパシタの上部電極４２２の上部より低く形成される。
【００３９】
次いで、図１４を参照すると、ストリップライン４３６及び絶縁膜４２５上にストリップライン４３６を絶縁するための第３層間絶縁膜４２６を形成し、強誘電体キャパシタ上部電極が現れる時まで平坦化工程を進行する。
【００４０】
次いで、図１５に示されたように露出された上部電極４２２及び第３層間絶縁膜４２６上にプレートライン用導電物質４２８，例えば、電気伝導性に優れたアルミニウムを形成し、導電物質４２８をパターニングして、露出された強誘電体上部電極４２２に直接接触するプレートライン４３０を形成する。図１５に示されたように上部電極４２２の全面がプレートライン４３０と直接接するので、これら間のコンタクト抵抗を安定的に確保できる。従来と違って、プレートライン形成のためのヴィアホールパターニング工程が不要なので、ミスアライメントによるプレートライン及びストリップラインが電気的に接続されることが防止できる。
【００４１】
望ましい実施形態に基づいて本発明が記述されたが、本発明の範囲はここに限定されない。本発明は、上記の実施形態の多様な変形及び類似した構成も含む。例えば、強誘電体キャパシタがビットライン上部に形成される構造についての実施形態を説明したが、強誘電体キャパシタがビットラインの下部に形成される場合にも本発明を適用できる。本発明は、例えば強誘電体上部電極がプレートラインに接続されなければならない全ての強誘電体記憶素子形成方法に適用できる。従って、本発明の特許請求範囲の真の範囲及び思想は多様な変形及び類似した構成を含むように最も広く解釈されなければならない。
【００４２】
【発明の効果】
本発明によると、（上部電極上の絶縁膜に形成されたコンタクトを介することなく）プレートラインが強誘電体に直接接触して電気的に接続されるので、例えば、不完全なヴィアホールの形成の問題や、ミスアライメントによるストリップラインとプレートラインとの電気的接続現象等を防止することができる。
【００４３】
又、強誘電体上部電極とプレートラインが直接接触し、又上部電極の全面をプレートラインに接触させることができるので、これらの間の安定的なコンタクト抵抗が確保できる。
【００４４】
又、ヴィアホールの形成が不要なため、プレートライン形成においてアルミニウムを高温リフロー工程で形成しなくてもよく、したがって、強誘電体膜が高温熱処理により劣化されることが防止できる。
【図面の簡単な説明】
【図１】２Ｔ／２Ｃ強誘電体記憶素子の等価回路である。
【図２】１Ｔ／１Ｃ強誘電体記憶素子の等価回路である。
【図３】従来強誘電体記憶素子形成方法による強誘電体キャパシタ及びプレートラインを概略的に示す半導体基板の部分的な断面図である。
【図４】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図５】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図６】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図７】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図８】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図９】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図１０】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図１１】本発明の一実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図１２】本発明の他の実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図１３】本発明の他の実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図１４】本発明の他の実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【図１５】本発明の他の実施形態による強誘電体記憶素子形成方法を工程順に示すための半導体基板の部分的な断面図である。
【符号の説明】
４００ 半導体基板
４０２ ゲート酸化膜
４０４ ゲート電極
４０６ａ ソース領域
４０６ｂ ドレーン領域
４０８ 第１層間絶縁膜
４１０ ビットラインコンタクトプラグ
４１２ ビットライン
４１４ 第２層間絶縁膜
４１６ 強誘電体コンタクプラグ
４１８ 下部電極
４２０ 強誘電体膜
４２２ 上部電極
４２４ 強誘電体キャパシタ
４２６ 第３層間絶縁膜
４２８ プレートライン用導電膜
４３０ プレートライン
４３２ 金属間絶縁膜
４３４ ストリップライン
４２５ 絶縁膜
Claims (8)
- 半導体基板上に下部膜を形成する段階と、
前記下部膜上に、前記下部膜の所定領域を通じて前記半導体基板と電気的に接続する下部電極、強誘電体膜及び上部電極を含んで構成される強誘電体キャパシタを形成する段階と、
前記強誘電体キャパシタ及び前記下部膜上に上部膜を形成する段階と、
前記強誘電体キャパシタの上部電極が露出される時まで前記上部膜を平坦化エッチングする段階と、
前記強誘電体上部電極及び前記平坦化された上部膜上に導電膜を形成する段階と、
前記導電膜をパターニングして前記強誘電体の上部電極と直接接触するプレ−トラインを形成する段階と、を含み、
前記下部膜を形成する段階は、
前記半導体基板上に、ゲート電極及びその両側のソース／ドレーン領域を有するトランジスタを形成する段階と、
前記トランジスタ上に第１層間絶縁膜を形成する段階と、
前記第１層間絶縁膜上に、前記ソース領域に電気的に接続されるビットラインを形成する段階と、
前記ビットライン及び第１層間絶縁膜上に第２層間絶縁膜を形成する段階を含み、
前記強誘電体キャパシタの下部電極は、前記第２層間絶縁膜及び前記第１層間絶縁膜内の所定領域に形成されるコンタクトプラグを通じて前記ドレーン領域と電気的に接続されるように形成され、
前記上部膜形成前に、前記強誘電体キャパシタ及び前記第２層間絶縁膜により形成される表面輪郭に沿ってコンフォーマルに絶縁膜を形成する段階と、
前記強誘電体キャパシタの間の前記絶縁膜上に前記ゲート電極の導電性を向上させるためストリップラインを形成する段階と、を含み、前記ストリップラインの上部は前記強誘電体キャパシタの上部より高さが低く形成される
ことを特徴とする強誘電体記憶素子形成方法。 - 前記上部膜平坦化エッチング後、前記強誘電体キャパシタの上部電極の表面を洗浄するためアルゴンスパッタリングを付加的に実施する
ことを特徴とする請求項１に記載の強誘電体記憶素子形成方法。 - 半導体基板上にゲート電極及びその両側のソース／ドレーン領域を有する少なくとも二個以上のトランジスタを形成する段階と、
前記トランジスタ上に第１層間絶縁膜を形成する段階と、
前記第１層間絶縁膜を貫通するビットラインコンタクトプラグを通じて前記ソース領域と電気的に接続するビットラインを前記第１層間絶縁膜上に形成する段階と、
前記ビットライン上に第２層間絶縁膜を形成する段階と、
前記第２層間絶縁膜及び第１層間絶縁膜を貫通して前記各ドレーン領域に電気的に接続する強誘電体コンタクトプラグを各々形成する段階と、
前記強誘電体コンタクトプラグ及び前記第２層間絶縁膜上に、下部電極、強誘電体膜及び上部電極を含んで構成される強誘電体キャパシタを前記強誘電体コンタクトプラグに電気的に接続するように各々形成する段階と、
前記強誘電体キャパシタ及び前記第２層間絶縁膜上に第３層間絶縁膜を形成する段階と、
前記強誘電体キャパシタの上部電極が現れる時まで前記第３層間絶縁膜を平坦化エッチングする段階と、
前記平坦化された第３層間絶縁膜及び前記強誘電体の上部電極上にプレートライン用導電膜を形成する段階と、
前記導電膜をパターニングして前記強誘電体の上部電極に直接接触するプレートラインを各々形成する段階と、を含み、
前記強誘電体キャパシタの形成後であって前記第３層間絶縁膜形成前に、前記強誘電体キャパシタ及び前記平坦化された第２層間絶縁膜より成った表面輪郭に沿って薄くコンフォーマルに絶縁膜を形成する段階と、
前記ゲート電極の導電性を向上させるために前記強誘電体キャパシタの間の空間に形成される前記絶縁膜上にストリップラインを形成する段階を付加的に含み、前記ストリップラインの上部が前記強誘電体キャパシタの上部より低く形成される
ことを特徴とする強誘電体記憶素子形成方法。 - 前記第３層間絶縁膜は、ＰＳＧ、ＵＳＧ、ＰＥ−ＴＥＯＳを含む酸化物絶縁膜又はこれらの組み合わせからなる膜で形成される
ことを特徴とする請求項３に記載の強誘電体記憶素子形成方法。 - 前記プレートラインはスパッタリング方法によるアルミニウムで形成される
ことを特徴とする請求項３に記載の強誘電体記憶素子形成方法。 - 前記第３層間絶縁膜平坦化以後、前記強誘電体キャパシタの上部電極表面を洗浄するためアルゴンスパッタリングを付加的に実施する
ことを特徴とする請求項３に記載の強誘電体記憶素子形成方法。 - 半導体基板上に形成される下部膜と、
前記下部膜上に形成され、前記下部膜の所定領域を通じて前記半導体基板と電気的に接続する下部電極、強誘電体膜及び上部電極を含んで構成される強誘電体キャパシタと、
前記強誘電体キャパシタ及び前記下部膜上の上部膜と、
前記強誘電体キャパシタの上部電極が露出される時まで前記上部膜を平坦化エッチングし、前記強誘電体上部電極及び前記平坦化された上部膜上に形成される導電膜と、
前記導電膜をパターニングして形成され、前記強誘電体の上部電極と直接接触するプレ−トラインと、を含み、
前記下部膜は、
前記半導体基板上に、ゲート電極及びその両側のソース／ドレーン領域を有するように形成されるトランジスタと、
前記トランジスタ上に形成される第１層間絶縁膜と、
前記第１層間絶縁膜上に、前記ソース領域に電気的に接続されるように形成されるビットラインと、
前記ビットライン及び第１層間絶縁膜上に形成される第２層間絶縁膜、を含み、
前記強誘電体キャパシタの下部電極は、前記第２層間絶縁膜及び前記第１層間絶縁膜内の所定領域に形成されるコンタクトプラグを通じて前記ドレーン領域と電気的に接続されるように形成され、
前記上部膜形成前に、前記強誘電体キャパシタ及び前記第２層間絶縁膜により形成される表面輪郭に沿ってコンフォーマルに形成される絶縁膜と、
前記強誘電体キャパシタの間の前記絶縁膜上に前記ゲート電極の導電性を向上させるために形成されるストリップライン、
を含み、前記ストリップラインは上部が前記強誘電体キャパシタの上部より高さが低く形成される、ことを特徴とする強誘電体記憶素子。 - 半導体基板上に形成されゲート電極及びその両側のソース／ドレーン領域を有する少なくとも二個以上のトランジスタと、
前記トランジスタ上に形成される第１層間絶縁膜と、
前記第１層間絶縁膜を貫通するビットラインコンタクトプラグを通じて前記ソース領域と電気的に接続し前記第１層間絶縁膜上に形成されるビットラインと、
前記ビットライン上に形成される第２層間絶縁膜と、
前記第２層間絶縁膜及び第１層間絶縁膜を貫通して前記各ドレーン領域に電気的に接続する強誘電体コンタクトプラグと、
前記強誘電体コンタクトプラグ及び前記第２層間絶縁膜上に、下部電極、強誘電体膜及び上部電極を含んで構成され、前記強誘電体コンタクトプラグに電気的に接続するように形成される強誘電体キャパシタと、
前記強誘電体キャパシタ及び前記第２層間絶縁膜上に形成される第３層間絶縁膜と、
前記強誘電体キャパシタの上部電極が現れる時まで前記第３層間絶縁膜を平坦化エッチングし、前記平坦化された第３層間絶縁膜及び前記強誘電体の上部電極上に形成されるプレートライン用導電膜と、
前記導電膜をパターニングして前記強誘電体の上部電極に直接接触するように形成されるプレートライン、を含み、
前記強誘電体キャパシタの形成後であって前記第３層間絶縁膜形成前に、前記強誘電体キャパシタ及び前記平坦化された第２層間絶縁膜より成った表面輪郭に沿って薄く形成されるコンフォーマルな絶縁膜と、
前記ゲート電極の導電性を向上させるために前記強誘電体キャパシタの間の空間に形成される前記絶縁膜上に形成されるストリップラインを付加的に含み、
前記ストリップラインの上部が前記強誘電体キャパシタの上部より低く形成される、ことを特徴とする強誘電体記憶素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0005147A KR100395765B1 (ko) | 2001-02-02 | 2001-02-02 | 강유전체 기억 소자 및 그 형성 방법 |
| KR2001-005147 | 2001-02-02 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002289794A JP2002289794A (ja) | 2002-10-04 |
| JP4159019B2 true JP4159019B2 (ja) | 2008-10-01 |
Family
ID=19705275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002025709A Expired - Fee Related JP4159019B2 (ja) | 2001-02-02 | 2002-02-01 | 強誘電体記憶素子とその形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6828611B2 (ja) |
| JP (1) | JP4159019B2 (ja) |
| KR (1) | KR100395765B1 (ja) |
| TW (1) | TW519732B (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100744038B1 (ko) * | 2002-07-19 | 2007-07-30 | 주식회사 하이닉스반도체 | 반도체 장치의 캐패시터 제조방법 |
| KR100481853B1 (ko) * | 2002-07-26 | 2005-04-11 | 삼성전자주식회사 | 확장된 플레이트 라인을 갖는 강유전체 메모리소자 및 그제조방법 |
| KR100893592B1 (ko) * | 2002-11-08 | 2009-04-17 | 주식회사 하이닉스반도체 | 강유전체 메모리 소자의 제조방법 |
| US20040119105A1 (en) * | 2002-12-18 | 2004-06-24 | Wilson Dennis Robert | Ferroelectric memory |
| KR100578212B1 (ko) * | 2003-06-30 | 2006-05-11 | 주식회사 하이닉스반도체 | 엠티피 구조의 강유전체 캐패시터 및 그 제조 방법 |
| US20050070030A1 (en) * | 2003-09-26 | 2005-03-31 | Stefan Gernhardt | Device and method for forming a contact to a top electrode in ferroelectric capacitor devices |
| KR100615598B1 (ko) | 2004-07-19 | 2006-08-25 | 삼성전자주식회사 | 평탄화 절연막을 갖는 반도체 장치들 및 그 형성방법들 |
| KR100704784B1 (ko) * | 2005-03-07 | 2007-04-10 | 삼성전자주식회사 | 적층된 반도체 장치 및 그 제조방법 |
| JP2007036126A (ja) * | 2005-07-29 | 2007-02-08 | Fujitsu Ltd | 半導体装置とその製造方法 |
| US7939911B2 (en) * | 2008-08-14 | 2011-05-10 | International Business Machines Corporation | Back-end-of-line resistive semiconductor structures |
| US7977201B2 (en) * | 2008-08-14 | 2011-07-12 | International Business Machines Corporation | Methods for forming back-end-of-line resistive semiconductor structures |
| US8829592B2 (en) * | 2010-12-14 | 2014-09-09 | Intel Corporation | Non-volatile storage element having dual work-function electrodes |
| US9343662B2 (en) * | 2013-09-12 | 2016-05-17 | Globalfoundries Singapore Pte. Ltd. | Magnetic memory device and method of forming thereof |
| TWI621215B (zh) * | 2016-12-27 | 2018-04-11 | National Taiwan Normal University | 快閃記憶體結構及其製造方法 |
| US11411123B2 (en) * | 2019-08-30 | 2022-08-09 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device and method of formation |
| US11183504B2 (en) * | 2020-04-20 | 2021-11-23 | Taiwan Semiconductor Manufacturing Company Limited | Structures for testing nanoscale devices including ferroelectric capacitors and methods for forming the same |
| WO2023082221A1 (en) * | 2021-11-15 | 2023-05-19 | Wuxi Petabyte Technologies Co., Ltd. | Ferroelectric memory device with stacked capacitors and manufacturing method thereof |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0516031A1 (en) * | 1991-05-29 | 1992-12-02 | Ramtron International Corporation | Stacked ferroelectric memory cell and method |
| JPH08330511A (ja) * | 1995-05-29 | 1996-12-13 | Yamaha Corp | 半導体装置とその製造方法 |
| JP3635504B2 (ja) * | 1995-08-31 | 2005-04-06 | 富士通株式会社 | 磁気抵抗効果ヘッドとその製造方法及び磁気記録装置 |
| KR100189982B1 (ko) * | 1995-11-29 | 1999-06-01 | 윤종용 | 고유전체 캐패시터의 제조방법 |
| JPH10242411A (ja) * | 1996-10-18 | 1998-09-11 | Sony Corp | 半導体メモリセルのキャパシタ構造及びその作製方法 |
| JPH10178155A (ja) * | 1996-10-18 | 1998-06-30 | Sony Corp | 半導体メモリセル及びその作製方法、並びに周辺回路用トランジスタ素子及びその作製方法 |
| JPH10256508A (ja) * | 1997-01-09 | 1998-09-25 | Sony Corp | 半導体メモリ及びその作製方法 |
| KR100247934B1 (ko) * | 1997-10-07 | 2000-03-15 | 윤종용 | 강유전체 램 장치 및 그 제조방법 |
| US5976928A (en) * | 1997-11-20 | 1999-11-02 | Advanced Technology Materials, Inc. | Chemical mechanical polishing of FeRAM capacitors |
| KR100309077B1 (ko) * | 1999-07-26 | 2001-11-01 | 윤종용 | 삼중 금속 배선 일 트랜지스터/일 커패시터 및 그 제조 방법 |
| US6326315B1 (en) * | 2000-03-09 | 2001-12-04 | Symetrix Corporation | Low temperature rapid ramping anneal method for fabricating layered superlattice materials and making electronic devices including same |
| US6271084B1 (en) * | 2001-01-16 | 2001-08-07 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a metal-insulator-metal (MIM), capacitor structure using a damascene process |
-
2001
- 2001-02-02 KR KR10-2001-0005147A patent/KR100395765B1/ko not_active IP Right Cessation
- 2001-07-03 TW TW090116244A patent/TW519732B/zh not_active IP Right Cessation
-
2002
- 2002-01-22 US US10/054,540 patent/US6828611B2/en not_active Expired - Lifetime
- 2002-02-01 JP JP2002025709A patent/JP4159019B2/ja not_active Expired - Fee Related
-
2004
- 2004-10-19 US US10/967,936 patent/US7344940B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100395765B1 (ko) | 2003-08-25 |
| JP2002289794A (ja) | 2002-10-04 |
| US7344940B2 (en) | 2008-03-18 |
| TW519732B (en) | 2003-02-01 |
| US20020105017A1 (en) | 2002-08-08 |
| US6828611B2 (en) | 2004-12-07 |
| KR20020064577A (ko) | 2002-08-09 |
| US20050077561A1 (en) | 2005-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4159019B2 (ja) | 強誘電体記憶素子とその形成方法 | |
| JP3384599B2 (ja) | 半導体装置及びその製造方法 | |
| US5198384A (en) | Process for manufacturing a ferroelectric dynamic/non-volatile memory array using a disposable layer above storage-node junction | |
| US6359295B2 (en) | Ferroelectric memory devices including patterned conductive layers | |
| KR100420122B1 (ko) | 강유전체 메모리 장치 및 그 제조방법 | |
| KR100505445B1 (ko) | 반도체 소자의 강유전체 캐패시터 및 그 형성방법 | |
| JP3343055B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH10242411A (ja) | 半導体メモリセルのキャパシタ構造及びその作製方法 | |
| KR20090007812A (ko) | 강유전체 커패시터와 이의 제조 방법 및 이를 포함하는반도체 장치의 제조 방법 | |
| KR100504693B1 (ko) | 강유전체 메모리 소자 및 그 제조방법 | |
| US7052951B2 (en) | Ferroelectric memory devices with enhanced ferroelectric properties and methods for fabricating such memory devices | |
| US6534810B2 (en) | Semiconductor memory device having capacitor structure formed in proximity to corresponding transistor | |
| US8257984B2 (en) | Ferroelectric capacitor and method of manufacturing the same | |
| KR100427040B1 (ko) | 강유전체 메모리 소자 및 그 제조 방법 | |
| JP4282842B2 (ja) | 半導体装置の製造方法 | |
| KR19990086181A (ko) | 반도체소자의 커패시터 및 그 제조방법 | |
| KR20030057704A (ko) | 강유전체 캐패시터 및 그 제조 방법 | |
| KR100200709B1 (ko) | 반도체 장치의 고유전체 캐패시터 및 그 제조 방법 | |
| KR100362182B1 (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR19990021584A (ko) | 반도체 장치의 전하 저장 전극 형성 방법 | |
| JPH10242407A (ja) | 容量素子及びその製造方法 | |
| KR100427031B1 (ko) | 강유전체 소자의 커패시터 제조 방법 | |
| KR20030057595A (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR20030001070A (ko) | 강유전체 메모리 소자의 제조 방법 | |
| KR20030003334A (ko) | 강유전체 소자의 콘케이브 커패시터 제작 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070213 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20080208 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080617 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110725 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120725 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130725 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |