KR20030003334A - 강유전체 소자의 콘케이브 커패시터 제작 방법 - Google Patents

Abstract

본 발명은 강유전체 소자의 콘케이브 커패시터 구조를 형성함에 있어, 커패시터가 형성되는 층간절연층의 식각시, 식각 멈춤 레이어를 추가하여 과식각을 방지하고, 후속 열처리시 매우 안정적인 콘케이브 커패시터 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명의 강유전체 커패시터 제조방법은, 기판 상에 제1 층간절연층을 증착하고, 콘택플러그를 형성하는 단계; 상기 콘택플러그상에 확산방지막을 형성하는 단계; 상기 확산방지막을 덮는 제2 층간절연층을 증착하는 단계; 상기 제2 층간절연층을 확산방지막이 드러날 때까지 화학기계연마 하는 단계; 상기 제2 층간절연층 상에 식각 멈춤 레이어로 Al2O3 증착하는 단계; 상기 식각 멈춤 레이어 상에 제3 층간절연층을 증착하고 홀을 형성하는 단계; 상기 홀 안에 접착층을 형성하는 단계; 및 상기 접착층위로 하부전극, 강유전체 및 상부전극을 패터닝하는 단계를 포함하는 이루어진다.

Description

강유전체 소자의 콘케이브 커패시터 제작 방법{Method for fabricating concave capacitor in ferroelectric semiconductor device}

본 발명은 반도체 소자 제조 분야에 관한 것으로, 특히 콘케이브(concave) 구조를 가지는 강유전체 커패시터 형성 방법에 관한 것이다.

FeRAM(ferroelectric random access memory) 소자는 비휘발성 기억 소자의 일종으로 전원이 끊어진 상태에서도 저장 정보를 기억하는 장점이 있을 뿐만 아니라 동작 속도도 기존의 DRAM(Dynamic Random Access Memory)에 필적하여 차세대 기억소자로 각광받고 있다. FeRAM 소자의 유전물질로는 SrBi2Ta2O9 (SBT), Pb(ZrxTi1-x)O3 (PZT) 박막이 주로 사용되는데, 상기와 같은 강유전체막의 우수한 강유전 특성을 얻기 위해서는 상하부 전극물질의 선택과 적절한 공정의 제어가 필수적이다.

비휘발성(non-volatile) 강유전체 메모리 소자는 전기장을 제거하여도 잔류분극이 존재하여 그 방향성이 역전될 수 있는 강유전체의 성질을 이용하여 그 방향에 따라 각각“0”과“1”로 정의하여 정보를 기억하는 소자이다.

FeRAM의 셀은 기존의 DRAM과 같이 워드라인, 비트라인, 강유전체 커패시터 및 트랜지스터로 이루어지는 거의 같은 구조를 가지나, 정보저장용 커패시터의 유전막이 강유전체로 이루어지며, 강유전체로는 Pb(Zr,Ti)O3(PZT), SrBi2Ta2O9 (SBT)등의 강유전체 물질을 사용하고, 전극으로는 Pt, Ru, Ir등의 귀금속(Novel Metal)과 RuO2, IrO2등의 귀금속 산화물을 이용한다.

DRAM에서는 커패시터의 상부전극이 셀 플레이트의 기능을 하고, 하부전극이 저장노드(Storage Node)의 역할을 하는 반면, FeRAM에서는 상부전극이 저장노드의역할을 하고, 하부전극이 셀 플레이트의 기능을 하게 된다. 따라서 저장노드와 트랜지스터를 연결하기 위해 셀 내에 금속막을 이용한 국부연결(Interconnection)이 존재한다. 또한, FeRAM에서는 구동 방식에 따라 셀 플레이트가 구동되는 경우가 있기에 신속한 구동을 위해 셀 플레이트를 분할하여, 일부의 셀 플레이트만 선택적으로 구동하는 방식을 사용한다.

반도체 기억 소자들의 집적도가 증가함에 따라 기억정보의 기본단위인 1비트를 기억시키는 메모리 셀의 면적은 작아지고 있다. 그런데 셀(cell)의 축소에 비례하여 커패시터의 면적을 감소 시킬 수는 없는 바, 이는 센싱(sensing) 신호 마진(signal margin), 센싱 속도, α-입자에 의한 소프트 에러(Soft Error)에 대한 내구성 등을 위해서는 단위 셀당 일정 이상의 충전용량이 필요하기 때문이다.

따라서 제한된 셀 면적내에 메모리 커패시터의 용량을 적정값 이상 유지시키기 위해서 커패시터의 유효면적을 증가시키는 방법중 3차원 구조의 커패시터를 구성하는 것을 연구하여 왔다. 3차원 구조의 커패시터는 스택(stack) 구조, 컨케이브(concave) 구조, 실린더(sylinder) 구조, 다층 핀(pin) 구조 등이 있다.

FeRAM은 그동작 방법 상의 이유로 상부전극을 1개의 커패시터 단위로 패터닝(patterning)할 필요가 있다. 따라서, 상부전극 패터닝이 용이한 콘케이브(concave) 구조를 주로 사용한다.

도1은 종래의 콘케이브 구조의 강유전체 커패시터의 공정 단면의 일부를 나타낸 도면이다.

이하 도1을 참조하여 살펴보면, 소자분리막(11), 게이트 패턴(gatepattern), 액티브영역(active region)(12)이 형성된 기판(10)상에 제1 층간절연층(13)을 형성한 후, 상기 제1 층간절연층(13)을 관통하여 기판(10)의 액티브영역(12)과 연결되는 콘택홀을 형성한다. 상기 콘택홀을 폴리실리콘 또는 텅스텐으로 플러그(15)를 형성하고, 상기 플러그 위쪽으로 오믹콘택(Ohmic's contact)을 위한 접촉막으로 TiSi2(16)를 형성하고 제2 층간절연층(14)을 증착하고 패터닝한 곳에 TiN/Ir/IrOx(17,18,19)를 증착한다.

폴리실리콘 위에서는 베리어 메탈층(barrier metal) 및 콘택 저항을 감소시킬 목적으로 통상 TiN/Ti-Silicide 공정이 수행된다. 그런데, 이때 사용하는 TiN등은 고온 열 공정이 취약하기 때문에 보통은 플러그 위쪽에 외부 산소의 확산 방지 특성이 우수한 Ir/IrOx를 주로 사용하게 된다.

이어 제3 층간절연막(20)을 증착하고 패터닝한 홀에 하부전극, 강유전체 및 상부전극을 형성하여 커패시터를 완성한다.

이러한 3차원 구조의 콘케이브 커패시터는 표면적을 늘리기 위해, SiOx(제3 층간절연층(20))를 원하는 두께(약 10000Å) 만큼 증착한 후, 식각하여 제작한다. 그런데, 이러한 두꺼운 SiOx를 식각하는 경우, 과식각 정도를 컨트롤(control)하기 어렵게 되고, 이러한 이유로 플러그 위쪽에서 콘케이브 홀의 식각시 과식각(Over etch)현상이(도1의 A부분) 발생하게 된다. 이러한 현상은 결국은 플러그의 내산화 특성을 저하시키게 되어, 이후의 커패시터 제작 공정시에 열처리 온도 제한등의 많은 문제점을 야기시켜, 3차원 커패시터 제작을 어렵게 한다.

본 발명은 강유전체 소자의 콘케이브 커패시터가 형성되는 층간절연층의 식각시 식각 멈춤 레이어를 추가하여, 과식각을 방지하고, 후속 열처리시 매우 안정적인 콘케이브 커패시터 제조 방법을 제공함을 그 목적으로 한다.

도1은 종래 기술에 의한 콘케이브 구조의 캐패시터 단면도.

도2a 내지 도2j는 본 발명의 바람직한 실시에에 따른 콘케이브 구조의 캐패시터 공정 단면도.

* 도면의 주요 부분에 대한 부호의 설명

30 : 기판31 : 소자 분리막

32 : 액티브영역33 : 콘택플러그

34 : 제1 층간절연층35 : 접촉막

39 : 제2 층간절연층40,42 : Al2O3

41 : 제3 층간절연층43 : 하부전극

44 : 강유전체45 : 상부전극

상기의 목적을 달성하기 위하여, 본발명의 강유전체 커패시터 제조방법은 기판 상에 제1 층간절연층을 증착하고, 콘택플러그를 형성하는 단계; 상기 콘택플러그상에 확산방지막을 형성하는 단계; 상기 확산방지막을 덮는 제2 층간절연층을 증착하는 단계; 상기 제2 층간절연층을 확산방지막이 드러날 때까지 화학기계연마 하는 단계; 상기 제2 층간절연층 상에 식각 멈춤 레이어로 Al2O3 증착하는 단계; 상기 식각 멈춤 레이어 상에 제3 층간절연층을 증착하고 홀을 형성하는 단계; 상기 홀 안에 접착층을 형성하는 단계; 및 상기 접착층위로 하부전극, 강유전체 및 상부전극을 패터닝하는 단계를 포함하는 이루어진다.

본 발명은 콘케이브 구조를 형성하기 위하여 증착하는 SiOx막 하부에 Al2O3와 같이 SiOx와 선택비가 아주 뛰어난 층을 먼저 증착하여 형성한다. Al2O3는 SiOx와의 식각 선택비가 약 50:1 정도 되기 때문에 SiOx 층 식각시에 충분히 과식각 타임(time)을 주어도 Al2O3층이 과식각 멈춤 레이어(stopping layer)로 작용하기 때문에 도1의 A과 같은 현상은 발생하지 않게 된다.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시 할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.

도2a 내지 도2j는 본 발명의 바람직한 실시에에 따른 콘케이브 구조의 캐패시터 공정 단면도를 나타낸다.

먼저 도2a를 참조하여 살펴보면, 소자분리막(31), 게이트 패턴, 액티브영역(32)이 형성된 기판(30)상에 제1 층간절연층(34)을 형성한 후, 상기 제1 층간절연층(34)을 관통하여 기판(30)의 액티브영역(32)과 연결되는 콘택홀을 형성한다. 그 다음 폴리실리콘을 전면에 증착하여 상기 콘택홀을 채운다. 이어 폴리실리콘을 화학기계연마 및 에치백 공정등을 이용하여 콘택플러그(33)를 형성한다.

여기서는 폴리실리콘 대신에 텅스텐, TaN 또는 TiN 을 이용하거나 또는 다른 전도성 물질을 적용할 수 있다. 텅스텐을 적용하는 경우에는 텅스텐 플러그 하부에 TiSi2 및 TiN 공정이 수행된다. 또, TiN을 적용하는 경우에는 TiN 하부에 TiSi2 공정을 수행한다.

도2b를 참조하여 살펴보면, 상기 콘택플러그(33)를 형성한 후에 기판 전면에 Ti를 증착하고. 로(furnace)를 이용한 열처리 또는 급속열처리(RTP)를 이용하여 N2 분위기에서 열처리하여 폴리실리콘이 드러나 있는 부분만 TiSi2(35)가 형성되도록 한다. 이어서 나머지 부분의 Ti는 습식 세정등을 통하여 제거한다. 여기서 TiSi2 대신에 TiSi 또는 CoSi, CoSi2등을 적용할 수 있다.

도2c을 참조하여 살펴보면, 상기 공정이 수행된 기판에 하부로 부터TiN/Ir/IrOx을 차례로 기판 전면에 화학기상증착, 물리기상증착(IMP, Collimated 방식등) 또는 원자층증착방법을 이용하여 증착한 후, 일반적인 포토 및 에치 공정을 이용하여 플러그 위쪽의 TiN/Ir/IrOx(36,37,38)만 남기고 나머지는 제거한다. 여기서 TiN은 확산방지막의 역활을, Ir/IrOx는 산화방지막의 역할을 한다.

이때 확산방지막 및 산화방지막의 특성을 개선할 목적으로 N2 또는 O2 분위기에서 플라즈마 처리를 수행할 수 있다. 여기서 확산방지막의 특성을 개선할 목적으로 열처리를 수행할 경우, 로를 이용거나 급속열처리를 이용하여 1초 ~ 5시간동안, 300~700℃범위에서 N2 또는 O2 분위기에서 하거나 또는 기타불활성 가스를 이용하여 수행한다.

이 때에 IrOx/Ir(38,37) 펜스(fence)가 발생하지 않도록 충분히 슬로프(slope) 식각을 하는 것이 중요하다. 여기에서 TiN(36)의 두께는 10 ~ 1000 Å 정도로 하고, Ir(37)의 두께는 100 ~ 3000Å 정도로 한다.

또, IrOx(38)의 두께는 10 ~ 1000Å 정도로 한다. TiN 대신에 내산화성이 우수한, TiAlN, TaSiN, RuTiO 또는 RuTiN등의 물질을 대체해도 같은 효과를 얻을 수 있다. 또한 IrOx/Ir 대신에 RuOx/Ru을 증착할 수도 있고, Ru, RuTiN, RuTiO, RuTaN, RuTiO를 이용할 수 있다.

여기에서 Ir/IrOx를 형성할 때 직접 증착하는 공정 대신, Ir 표면에 산소분위기에서 로열처리 또는 급속열처리 장비를 이용해서 300 ~ 700℃ 범위로 1초 ~ 5시간의 범위로 IrOx를 형성하게 처리 할 수 있고, 또는 플라즈마 열처리를 수행하여 할 수 있다.

이어 도2d를 참조하여 살펴보면, 상기 IrOx/Ir/TiN(38,37,36)이 형성된 기판 전면에 제2 층간절연층(39)으로 적당한 두께의 SiOx를 증착한다. 이 때 Ir(37)이 산화 방지 특성을 보이기 위한 두께를 고려하는 것이 필수이다. 즉, SiOx의 두께는 IrOx/Ir/TiN(38,37,36)의 전체 두께보다 두껍게 하는 것이 핵심이다. 즉, SiOx의 두께는 1000 ~ 5000Å 정도로 한다. SiOx 대신에 SiOx, Si3N4등을 사용할 수 있고, 증착 방법으로 화학기상증착, 스핀온(Spin-on), 물리기상증착, 원자층증착방법등 다양하게 사용할 수 있다.

이어 도2e를 참조하여 살펴보면, SiOx를 화학기계연마를 이용하여 IrOx(38) 표면을 드러나게 한다. 이 공정에서는 화학기계연마를 과도하게 하여도 IrOx(38)는 화학기계연마가 잘 안되기 때문에 문제가 없다. 즉 공정 셋업(set-up) 을 매우 용이하게 할 수 있다.

이어 도2f을 참조하여 살펴보면, 식각 멈춤 레이어(layer)(40)로 작용할 Al2O3을 적당한 두께로 화학기상증착, 물리기상증착 또는 원자층증착방법을 이용하여 증착하고, 커패시터의 콘케이브 구조를 형성할 제3 층간절연층(41)으로 SiOx층을 적당한 두께로 증착한다. 여기에서, Al2O3의 두께는 50 ~ 1000Å 정도로 하고, SiOx의 두께는 5000 ~ 20000Å 정도로 한다.

또 이공정에서 Al2O3 대신에 SiOx와 식각선택비가 우수한 다른 산화물을 대신 적용할 수도 있고, SiOx는 다양한 종류의 Si 산화물을 적용할 수 있다. 식각 멈춤 레이어로 증착된 Al2O3의 식각선택비를 개선시킬 목적으로 열처리를 로를 이용한 열처리 또는 급속열처리로 300 ~ 700℃ 범위로 1초 ~ 5시간의 범위로 수행할 수있다.

이어 도2g를 참조하여 살펴보면, 제3 층간절연층(41)을 사용한 SiOx를 식각하고, 커패시터의 하부 전극의 접착층(42)으로 Al2O3를 10 ~ 1000Å 범위로 화학기상증착, 물리기상증착 또는 원자층증착방법을 이용하여 증착한다.

식각 멈춤 레이어(40)로 증착한 Al2O3 때문에 제3 층간절연층(41)의 식각시에 과식각이 억제된다. 접착층(42)으로 사용된 Al2O3는 커패시터 하부전극으로 Pt,Ir,Ru등의 금속 층을 사용하기 때문에 필요한 접착층이다. 이층이 없으면 하부 전극과 제3 층간절연층(42)으로 사용된 하지 SiOx의 접착특성이 불량하며, 하부 전극 리프팅(lifting)등의 소자 제작 공정 상의 어려움이 발생한다.

이어 도2h을 참조하여 살펴보면, 접착층으로 증착한 Al2O3을 에치백 공정을 적용하여 플러그 위쪽의 Al2O3층을 제거한다. 플러그 위쪽의 Al2O3를 제거하면 플러그를 통한 전기적 흐름이 가능하고, 제3 층간절연층 측벽에는 그대로 Al2O3가 남아 있어 하부 전극의 접착층으로 작용하게 된다.

이어 도2i를 참조하여 살펴보면, 하부전극(43)을 증착한 후 에치백 또는 화학기계연마 공정등을 적용하여 콘케이브 내부에만 하부 전극이 형성한다. 하부 전극으로는 보통 Pt, Ir, IrOx, Ru, RuOx 등을 적용하거나, 이들의 조합으로 화학기상증착, 물리기상증착 또는 원자층증착방법을 이용해서 한다.. 여기에서 하부전극(43)의 두께는 100 ~ 2000Å 정도로 한다.

하부전극(43) 증착 후 열처리로 로(furnace)를 이용하거나 급속열처리 또는 플라즈마 공정을 이용한다. 상기 열처리를 로(furnace)를 이용한 열처리 또는 급속열처리일 때는 200 ~ 800℃범위에서 O2, 오존, N2 또는 Ar 분위기에서 처리하고 로를 이용하는 시간은 10분 ~ 5시간, 급속열처리는 1초 ~ 10분으로 한다.

또한 플라즈마를 이용할 시에는 O2,오존 플라즈마 , N2, N2O 또는 NH3 분위기에서 열처리를 실시한다.

이어 도2j을 참조하여 살펴보면, 강유전체(44) 및 상부전극(45)을 증착한 후, 일반적인 포토 및 식각 공정을 적용하여 패터닝하여 형성한다. 여기에서 강유전체(44)로는 BLT, SBT, SBTN 또는 PZT을 적용할 수 있고, 상부전극(45)으로는 Pt, Ir, Ru, IrOx 또는 RuOx중 하나를 적용하든가, 또는 이들의 조합을 나오는 두 층 이상의 하이브리드(hybrid) 전극 구조도 가능하다. 강유전체(44)의 두께는 100 ~ 2000Å 정도로 하고, 상부전극(45)의 두께는 100 ~4000 Å 정도로 화학기상증착 또는 원자층증착방법을 이용하여 형성한다.

여기서 강유전체의 열처리 온도는 400 ~ 800℃ 정도로 O2,N2,Ar,오존(O3), He, Ne 또는 Kr의 분위기로 10 ~ 5 시간으로 형성한다. 열처리 장비는 확산로(diffusion furnace) 또는 급속 열처리(RTP)를 이용한다.

상기의 콘케이브 커패시터 제조는 DRAM등의 MIM(Metal/Insulator/Metal) 컨케이브 커패시터 구조에서도 적용 가능하다. 또, 플러그에는 폴리실리콘 이외에 TiN 플러그, 텅스텐 플러그등도 적용 가능하다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

본 발명에서는 강유전체 커패시터의 제조방법에 있어서, 콘케이브 구조를 형성하는 층간절연층의 식각시 멈춤레이어를 추가하여, 과식각을 방지함으로서, 후속 열공정에 매우 안정적인 콘케이브 커패시터를 제작할 수 있다.

Claims (6)

1. 기판 상에 제1 층간절연층을 증착하고, 콘택플러그를 형성하는 단계;

   상기 콘택플러그상에 확산방지막을 형성하는 단계;

   상기 확산방지막을 덮는 제2 층간절연층을 증착하는 단계;

   상기 제2 층간절연층을 확산방지막이 드러날 때까지 화학기계연마 하는 단계;

   상기 제2 층간절연층 상에 식각 멈춤 레이어로 Al2O3 증착하는 단계;

   상기 식각 멈춤 레이어 상에 제3 층간절연층을 증착하고 홀을 형성하는 단계;

   상기 홀 안에 접착층을 형성하는 단계; 및

   상기 접착층위로 하부전극, 강유전체 및 상부전극을 패터닝하는 단계

   를 포함하는 강유전체 소자의 콘케이브 커패시터 제조 방법.
2. 제 1 항에 있어서,

   상기 Al2O3의 두께는 50 ~ 1000Å 범위로 하는 것을 특징으로 하는 강유전체 소자의 콘케이브 커패시터 제조 방법.
3. 제 1 항에 있어서,

   상기 Al2O3는 물리기상증착, 화학기상증착 또는 원자층증착법 중에서 하나를 선택된 하나를 이용하는 것을 특징으로 하는 강유전체 소자의 콘케이브 커패시터 제조 방법
4. 제 1 항에 있어서,

   상기 Al2O3를 증착 후에 식각 선택비를 개선시킬 목적으로 로를 이용한 열처리 또는 급속열처리를 이용하는 열처리를 하는 것을 특징으로 하는 강유전체 소자의 콘케이브 커패시터 제조 방법.
5. 제 4 항에 있어서,

   상기 열처리의 온도는 300 ~ 700 ℃ 범위로 하는 것을 특징으로 하는 강유전체 소자의 콘케이브 커패시터 제조 방법.
6. 제 4 항에 있어서,

   상기 열처리의 시간은 1 초 ~ 5 시간의 범위로 하는 것을 특징으로 하는 강유전체 소자의 콘케이브 커패시터 제조 방법.