JP4118967B2 - 高品位テレビジョン・システムに好適な画像走査フォーマット・コンバータ - Google Patents
高品位テレビジョン・システムに好適な画像走査フォーマット・コンバータ Download PDFInfo
- Publication number
- JP4118967B2 JP4118967B2 JP12504796A JP12504796A JP4118967B2 JP 4118967 B2 JP4118967 B2 JP 4118967B2 JP 12504796 A JP12504796 A JP 12504796A JP 12504796 A JP12504796 A JP 12504796A JP 4118967 B2 JP4118967 B2 JP 4118967B2
- Authority
- JP
- Japan
- Prior art keywords
- format
- signal
- output
- converter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/012—Conversion between an interlaced and a progressive signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/41—Structure of client; Structure of client peripherals
- H04N21/426—Internal components of the client ; Characteristics thereof
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/46—Receiver circuitry for the reception of television signals according to analogue transmission standards for receiving on more than one standard at will
Landscapes
- Engineering & Computer Science (AREA)
- Computer Graphics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Television Systems (AREA)
Description
【発明の属する技術分野】
本発明はディジタル画像信号処理の分野に関する。より詳しくは、本発明は米国で使用することが提案されている高品位テレビジョン・システム等の高品位画像信号処理で使用するのに好適なライン・スキャン・コンバータ・システム(line scan converter system)に関する。
【0002】
なお、本明細書の記述は本件出願の優先権の基礎たる米国特許出願第08/446,125号(1995年5月19日出願)の明細書の記載に基づくものであって、当該米国特許出願の番号を参照することによって当該米国特許出願の明細書の記載内容が本明細書の一部分を構成するものとする。
【0003】
【従来の技術】
ビデオ信号処理分野での最近の開発により、ディジタル高品位テレビジョン(high definition television:HDTV)信号処理および送信システムが作成された。グランド・アライアンス(Grand Alliance)HDTVシステムとして米国で最近提案されたHDTV地上波放送システムは、パケット化したデータストリームを送信するために残留側波帯(vestigial sideband:VSB)送信フォーマットを使用する。グランド・アライアンスHDTVシステムは米国において連邦通信委員会(Federal Communications Commission:FCC)で次世代テレビジョン・サービス諮問委員会(Advisory Committee of Advanced Television Service:ACATS)により検討中の送信標準案である。ACATS技術分科会に1994年2月22日に提出されたグランド・アライアンスHDTVシステムの説明(試案文書)は、1994年3月20日〜24日に開催の第48回放送技術会議年次総会議事録(Annual Broadcast Ergineering Conference Proceedings) 、米国放送協会1994年議事録(the 1994 Proceedings of the National Association of Broadcasters)に収録されている。
【0004】
グランド・アライアンスHDTVシステムは2種類のラスタ線走査フォーマット(raster line scanning formats)で画像情報をサポートしている。フォーマットの1つはフレーム・レート(frame rate)30Hzの2:1走査線インタレース・フォーマットである。もう1つのフォーマットはフレーム・レート60Hzの1:1ノンインタレース、または順次(走査線順次(line sequential) )フォーマットである。インタレース画像表示は次の特性を示す:
2200画素×1125画像走査線(全体)
1920画素×1080画像走査線(アクティブ(active))
順次画像表示は次の特性を示す:
1600画素×787.5画像走査線(全体)
1280画素×720画像走査線(アクティブ(active))
テレビジョン受像機(receiver)へ送信しようとするソース・マテリアル(source material) はいずれかのフォーマットを呈することができる。たとえば、1つのソース(source)からの放送テレビジョン・プログラムは順次方式とし他のソースからの1つまたはそれ以上のコマーシャルまたはその他の介入マテリアル(intervening material)はインタレース方式とすることができる。
【0005】
【発明が解決しようとする課題】
出力チャネルを経由しての符号化と送信にどのフォーマットが望ましいかの機能として、トランスミッタ(transmitter) において適応型走査フォーマット・コンバータ(adaptive scan format converter)を提供することが望ましい。同様に、レシーバ(receiver)において、受信した走査フォーマットを付属の画像表示デバイスで表示するために望ましいフォーマットへ自動的に変換することが望ましい。
【0006】
【課題を解決するための手段】
本発明では、第1の画像線走査フォーマットまたはこれに変わる異なる第2の画像線走査フォーマットのいずれかを呈しているビデオ信号を処理するシステムにおける信号処理装置において、出力パスへ送出する第1の信号を受信し、前記第1の信号が前記第1のフォーマットを呈する入力と、前記第2のフォーマットで前記出力パスへ送出する第2の信号を受信する入力と、前記出力パスへ出力信号を提供する、前記出力信号は前記出力パスの要求と互換性のある前記第1および第2のフォーマットの所定の一方を呈する出力プロセッサと、前記第1と第2の信号に応じて、前記出力プロセッサへ前記所定の互換性のあるフォーマットで前記第1および第2の信号のアクティブな方を自動的に提供する自動走査フォーマット・コンバータであって、前記コンバータは(a)アクティブな信号が前記所定のフォーマットを呈していない場合には、前記アクティブな信号のフォーマットを前記所定のフォーマットに自動変換し、(b)前記アクティブな信号が前記所定のフォーマットを呈する場合には、フォーマット変換なしに前記アクティブな信号を前記出力プロセッサへ渡し、前記コンバータは、入力ネットワークおよび出力ネットワークの間で順次フォーマット信号をインタレース・フォーマット信号へ変換する第1の変換パスと、前記入力ネットワークおよび前記出力ネットワークの間でインタレース・フォーマット信号を順次フォーマット信号に変換する第2の変換パスと、前記入力および出力ネットワークの間で変換なしに信号を送出するバイパス・パスとを備えることを特徴とする。
【0007】
たとえば受信したインタレース信号は、順次走査表示デバイスとの互換性を取る必要があれば自動的に順次方式に変換され、受信した順次信号はフォーマット変換せずに表示デバイスへ渡される。
【0008】
本発明の特徴によれば、自動走査変換は継目がないように(seamlessly)実行され、たとえば順次主プログラム・マテリアルとインタレース・コマーシャル・マテリアルの間の、またはその逆の変換が、アーチファクト(artifact)なしに作成され観察者には基本的に不可視であるようにする。
【0009】
【発明の実施の形態】
図1において、放送テレビジョン・エンコーダ/トランスミッタのインタレース・ビデオ信号「I」のソース10と順次ビデオ信号「P」のソース12は、本発明の原理にしたがって動作する自動走査フォーマット・コンバータ14のそれぞれの入力に出力ビデオ信号を提供する。走査コンバータ14は図2に関連してさらに詳細に図示説明する。この例では、テレビジョン・システムは前述のように米国においてグランド・アライアンスが提案している型のHDTVシステムである。
【0010】
ビデオ・ソース10,12は相互に同期している(「ゲンロック(genlock) 」している)。この例ではこれらのソースのうちの1つだけが一度にアクティブ(active)になるが、ある種のシステムでは双方がアクティブになることがある。一度に信号源のうちの1つだけがアクティブになるような場合には、コンバータはアクティブなビデオ信号のある入力ポートを自動的に選択する。アクティブなビデオ信号の走査フォーマットが送信ビデオ信号に所望するフォーマットと同一であれば、入力ビデオ信号の走査フォーマットはコンバータ14により変更されない。入力フォーマットが異なる場合、コンバータ14は入力ビデオ信号のフォーマットを自動的に変換して、所望の出力信号フォーマットと互換性が取れるようにする。
【0011】
走査コンバータ14からの出力信号は、トランスポート・プロセッサ18に適用される前に、公知のMPEGエンコーダ16でデータ圧縮される。プロセッサ18はエンコーダ16からの圧縮データをデータ・パケット(data packets)にフォーマットし、データ・パケットにそれぞれのパケット内容を識別するヘッダ情報を付け、たとえば同期およびその他の情報を付加する。トランスポート・プロセッサ18からのデータ・パケットは、送信プロセッサ20により送信チャネル25経由で送信のために処理される。プロセッサ20は、チャネル25経由での送信のためにビデオ信号を調整(conditioning)するための、データ・フォーマッティング、エラー・コーディング、バッファリング、ディジタル−アナログ・コンバータ、RF(ラジオ周波数)変調ネットワークを含む。
【0012】
レシーバ/デコーダでは、チャネル25からの信号は、たとえばRF同調およびフィルタリング(filtering) ・ネットワーク、IF(中間周波数)ネットワーク、復調/エラー処理ネットワーク、およびアナログ−ディジタル・コンバータを含むユニット30で第一に処理する。ユニット30からの出力信号は、トランスミッタのユニット18の動作の逆を実行するユニット32で処理する。さらに詳しくは、ユニット32は構成データ・パケット要素を識別するためのヘッダ情報を評価して、これらの要素(たとえば、ビデオ、オーディオ、および同期情報)を分離してそれぞれの回路で処理する。デコーダ32からのデータ要素は公知のMPEGデコーダ34で伸張する。
【0013】
MPEGデコーダ34は、送信した1080走査線インタレース・ビデオ信号が現れるインタレース・ビデオ信号出力ポートと、送信した720走査線順次ビデオ信号が現れる順次ビデオ信号出力ポートとを含む。MPEGデコーダ34は、受信したデータ・ストリームから、受信したビデオ信号がインタレース方式または順次方式を表わす符号化情報を導出するための用意も含む。テレビジョン受像機は、インタレース走査方式または順次走査方式でも可能な付属の表示デバイスを含む。これらの可能性はインタレース表示デバイス38と順次表示デバイス39を用いて図示してある。現実の受像機はこのような表示デバイスの両方ではなく一方を有している。
【0014】
レシーバ・表示デバイスはフォーマット・コンバータ36から表示すべき信号を受信する(図面を簡略化するために図示していないが信号の適切な調整および表示駆動回路(display driver circuits) で処理した後)。フォーマット・コンバータ36は付属のディスプレイの型すなわちインタレースまたは順次を表わす情報(たとえばレシーバ・メーカによりまたは局部生成の(locally generated) 制御信号を通して)プログラムしてあるが、この例では付属の表示デバイスが1つの走査フォーマットだけのビデオ情報を表示できると仮定しているためである。したがって、フォーマット・コンバータ36は、2種類のビデオ信号フォーマットのどちらを受信し復号したかとは無関係に、表示デバイスと互換性のあるフォーマットで出力信号を自動的に提供するように構成する。ディスプレイがユニット38等のインタレース・デバイスであれば、コンバータ36はユニット34から受信したインタレース・ビデオ信号をコンバータ36の出力へバイパスし、走査フォーマットの変更を行なわない。受信したビデオ信号が順次方式であれば、コンバータ36はMPEGデコーダ34の順次出力ポートがアクティブになっていることを検出することによってこれを自動検出し、該信号をインタレース方式に変換し、該信号をインタレース信号出力で提供する。したがって送信ビデオ信号の走査フォーマットに関係なく、インタレース・ビデオ信号がインタレース・ディスプレイに必ず提供される。同様のことがデバイス39等のような関連する順次ディスプレイを有するレシーバについても言える。
【0015】
図2は図1のユニット14および36等の走査フォーマット・コンバータをさらに詳細に示す。以下の議論の目的で、図2のコンバータは図1のレシーバにおけるユニット36に相当するものと仮定する。入力ネットワーク42と入力ネットワーク44はMPEGデコーダ34からのディジタル・インタレース(I)とディジタル順次(P)出力信号をそれぞれ受信する。入力ネットワークのそれぞれはビデオ要素と同期要素を分離するための回路を含む。同期要素は水平同期要素(H)、垂直同期要素(V)、フレーム基準パルス(frame reference pulse:FRP)、画素クロック(pixel clock) CLKを含む。画素クロックの周波数は画素の総数と、走査線の総数と、毎秒あたりのフィールド数の積から導き出す。フレーム基準パルスFRPは、MPEGデコーダ34が発生する基準信号である。垂直帰線消去期間(vertical blanking intervel)の所定部分にこれが出現し、後続の回路がインタレース・フィールドまたは順次フレームの第1の画素へのクロックを計数する基準点を提供する。
【0016】
コンバータ36は、アナログRGB(またはYUV)カラービデオ要素と付属する水平同期および垂直同期要素、H、Vを受信するためのアナログ入力も含む。これらの要素はたとえばビデオ・カセット・レコーダ(VCR)またはビデオ・カメラで生成でき、アナログ−ディジタル・コンバータ48でディジタル形式に変換する。ユニット42,44,48からのビデオ出力は、入力マルチプレクサ(MUX)46のそれぞれの信号入力に印加する。
【0017】
同期およびモード制御ユニット70は、インタレースと順次ソース信号の両方についてディジタル同期要素HとV、フレーム基準パルスFRP、およびクロックCLKに応答し、ならびにコンバータ48でディジタル形式に変換後のアナログ信号ソースでHとVの同期要素(H、V RGB)に応答する。ネットワーク70の制御入力はインタレースまたは順次フォーマットのどちらが出力ビデオ信号に所望されるかの関数としてフォーマット・コンバータの動作特性を決定するための出力フォーマット制御信号を受信する。この信号はローカル・スイッチの設定で作成でき、出力ビデオ信号がインタレースまたは順次のどちらかを決定する。この決定はトランスミッタで放送オペレータが、またはレシーバ・メーカが行なうことができる。ネットワーク70が作成する出力信号はインタレース信号でのフレーム基準パルスFRP(I)、順次信号でのフレーム基準パルスFRP(P)、ピクチャ要素(画素)クロックfs、1/2レート画素クロック1/2fs、および制御信号を含む。制御信号は出力マルチプレクサ60に印加して、後述するようにインタレースまたは順次ビデオ信号のどちらかを出力へ送出する。ネットワーク70はFRP信号を用いて固定された(locked)位相同期ループ(phase locked loop:PLL)・ネットワーク・フレームとフィールドを含むことがある。
【0018】
インタレース・ビデオ信号での画素クロックfsは74.25MHz信号(2200画素×全走査線1125本×フィールド・レート30Hz)である。順次ビデオ信号での画素クロックfsは75.6MHz信号(1600画素×全走査線787.5本×フレーム・レート60Hz)である。これらの画素クロック周波数は55/56の便宜的な分割比で関連しており(たとえば75.6×55/56=74.25)、そのため容易に再現できる。ビデオ情報はA/Dユニット48と入力MUX46を通してコンバータ・システムへ、またコンバータ・システムからD/Aユニット62を通して、全画素レートfsにおいて転送される。フォーマット・コンバータ内部のサブ・システムは1/2fsクロックに応答して動作する。
【0019】
順次からインタレースへのフォーマット変換(720走査線から540走査線へ)は、入力MUX46、4:3デシメーション(decimation)を実行する水平および垂直プレフィルタ54、出力MUX60、ディジタル−アナログ・コンバータ62を含むP−I変換パスにより達成される。インタレースから順次へのフォーマット変換はMUX46、走査線倍増デ・インタレーサ(line doubling de-interlacer) 50、3:2デシメーションを実行する水平および垂直のポスト・フィルタ・ネットワーク52、出力MUX60、およびコンバータ62を含むI−P変換パスにより達成される。補間(interpolation) およびデシメーションを実行する技術は公知である。入力信号の走査フォーマットが出力において変更されないバイパス・モード(bypass mode) では、ビデオ信号は入力MUX46、出力MUX60、およびディジタル−アナログ・コンバータ62を含むバイパス・パスを通して伝送される。
【0020】
出力において、フレーム基準パルスFRPとビデオ情報はそれぞれ、コンバータ62を用いてアナログ同期要素H、V、とアナログ・カラー・ビデオ要素RGBに変換する。これらの要素は同期およびビデオ信号処理と公知の表示駆動回路に送出する。出力ポート64はトランスミッタ/エンコーダのフォーマット・エンコーダ、たとえば図1のユニット14だけで使用してディジタル情報をMPEGコーダ(coder) 16に送出する。D/Aコンバータ62は、出力HおよびV同期要素を生成するための計数回路つきの(公知の)プログラマブル論理ネットワーク(Programmable Logic Network)を含む。この目的でFRPを計数回路のリセット入力に印加して、プログラマブル論理ネットワークがクロックfsと出力フォーマット選択信号(制御信号から導出する)に応じて動作しアナログの形式に変換後HおよびV出力同期要素を作成する。
【0021】
I−P変換パスを通したインタレースから順次へのビデオ変換の場合、入力MUX46はディジタル・ビデオ信号を、たとえばユニット42または48から画素クロック・レートで受信する。そのあとMUX46は入力データ・レートの半分で出力信号を生成する。さらに詳しくは、時間的シーケンスA,B,C,D,…で到着する画素データを2画素並列のたとえばA,BつぎにC,Dといったデータストリームに変換する。このデータストリームはデ・インタレーシング(de-interlacing)・ユニット50の入力に提供され、デ・インタレーシング・ユニットはユニット46からのFRP同期要素も受信する。デ・インタレーシング・ユニット50は奇数フィールド走査線1,3,5,…と偶数フィールド走査線2,4,6,…をストアすることにより公知のように動作する。ビデオ・フレームは全てのフィールドで追加の走査線を生成する結果、ユニット50からの出力信号が走査線1,2,3,4,5,6,…等で構成される順次ビデオ・フレームを表わすようになる。このデ・インタレーシング動作は、走査線の反復程度に単純であり、またはRGBカラー信号要素のそれぞれについて各フィールドでの動きを予測して,導き出した動きベクトル(motion vector) を用いてさまざまな方向で係数を調整し公知のように追加の画素を作成するのと同程度に緻密にすることができる。後者の場合、ユニット50は3つのRGBカラー要素の中から最大の動きベクトルを検出する。このベクトルを補間ネットワークで使用して、導き出した走査線に対する新規の画素値を生成する。したがってユニット50は入力信号の走査線の2倍の走査線、すなわち各フィールドで540本の走査線から導き出した1080本の走査線を有する出力信号を生成する。
【0022】
水平および垂直ポストフィルタ52は、ユニット50からの出力ビデオ信号を水平方向に3:2デシメーションして1920入力画素から1280出力画素を生成する。垂直方向には、フィルタ52がユニット50からの出力信号を3:2にデシメーションして1080入力走査線から720出力走査線を生成する。この順次信号は、MUX60とDAC62を経由して後続の信号処理および表示回路へ転送する。
【0023】
P−I変換パスを通る順次からインタレースへの変換の場合、MUX46からの出力信号とFRP要素が水平および垂直プレ・フィルタ54に印加される。フィルタ54はビデオ信号に対して水平方向に2:3補間を行なって、1280入力画素から1920出力画素を生成する。垂直方向には、フィルタ54はビデオ信号に2:3デシメーションを行なって、720入力走査線から1080出力走査線を生成する。ユニット54からのインタレース出力信号は、MUX60とDAC62を経由して後続の信号処理および表示回路へ転送する。P−IおよびI−Pパス処理の両方の場合で、ユニット52,54出力におけるFRPタイミングは固定のままである。
【0024】
フォーマット・コンバータ・ネットワークは、入力信号フォーマットに関わらず選択したフォーマットでビデオ情報を連続出力する。出力MUX60はフレーム・メモリ(遅延)ネットワークをバイパス・パス(Bypass path) に含み、P−I変換パスおよびI−P変換パスに関連する信号処理遅延を補償する。このフレーム遅延は、異なるフォーマットのビデオ信号どうしの継目のないスイッチング(switching) も容易にする。スイッチングはフレーム境界で発生する。フレーム遅延により入力ビデオは2つのフォーマットの間でランダムにスイッチングを行ない、なおかつフレーム落ちなしに連続ストリームで所望するフォーマットの出力信号を提供することができる。フォーマット・コンバータが順次走査出力を提供するように構成されている場合、入力信号フォーマットは信号データ・フローを妨げたりまたはフォーマット・コンバータの出力信号中のビデオ情報を逸失することなく、順次とインタレース・フォーマットの間で変更できる。この特徴により、たとえば、テレビジョンのコマーシャルを順次走査フォーマットとしながら、テレビジョンの主プログラム・マテリアルはインタレース走査フォーマットとすることができる。フォーマット・コンバータの継目なしスイッチングの特徴を用いて類似の走査フォーマットにマージ(merge) した場合、両方の種類のビデオ情報を1つの連続したビデオ情報のストリームのようにリアルタイムで送受信することができる。この特徴については図3,図4および図5を参照して図示説明する。
【0025】
出力ビデオ信号フォーマットがインタレースとなるように選択し、入力ビデオ信号が始めに順次フォーマットを呈している場合を考えてみる。したがって、最初にフォーマット・コンバータは、到着する順次フォーマットを所望の出力インタレース・フォーマットに変換するように動作する。図2のプレ・フィルタ54は順次からインタレース・フォーマットへ変換するため1フレームの持続時間(duration)よりわずかに長い処理遅延を示す。この遅延の大きさは重要ではないが、既知の、一定した遅延であるべきである。変換したインタレース信号が出力MUX60へ転送されている間に、入力信号のフォーマットが順次からインタレース(所望の出力フォーマット)に変化したと仮定する。この変化はモード制御ネットワーク70で検出する。これは先行する回路たとえば図2のデコーダ34からのモード制御信号を検出することによって、またはアナログ信号ポートのアクティビィティ(activity)(たとえば図2のフォーマット・コンバータ14の場合に)を検出することによって達成される。ネットワーク70から出力MUX60へ提供される制御信号は、このフォーマット変化が発生したことを表わし、出力MUX60に対して、バイパス・パスで入力MUX46の出力から出力MUX60へ直接送出する、新規のインタレース入力ビデオ信号のストアを開始させる。MUX60は、フレーム・バッファ・メモリ内にこのインタレース信号をストアする。フレーム・バッファ遅延によって出力MUX60は、処理済み順次ビデオ信号全体をフィルタ54から表示のための出力DACユニット62へ転送し、続けてバイパスしたインタレースビデオをフレーム・バッファから転送できる。
【0026】
前述の継目のないスイッチング処理は、インタレース・ビデオ出力信号を提供する場合について図3の波形で図示してある。波形(A)は、アクティブ・ビデオ線走査区間(line scanning interval)の前の垂直帰線消去期間の間のフレーム基準パルスFRPの位置を表わしている。それぞれのFRPの間の間隔はこの例では1画像フレームである。波形(B)では、pin−0とpin−1が入力順次ビデオ・フレームを表わす。これらのフレームは、プレ・フィルタ54(図2)の出力で波形(C)のデータhvpre−0とhvpre−1として遅延されて現われる。インタレース・フォーマットへの変換後、これらのフレームは波形(E)に図示した出力インタレース・ビデオiout−0およびiout−1としてそれぞれ現われる。この例では、出力ビデオ情報iout−0が入力フレームpin−0に対応する。出力ビデオ情報iout−1は入力順次ビデオpin−1に対応しており、入力信号がインタレース・フォーマットに変わる前に出現する順次からインタレースに変換された最後のフレームである。図3の(1)では、図5に関連して説明するように、出力MUX60がHVPREフィルタを通したデータを走査線数本分遅延する。図3の(2)では、これも図5に関連して説明するように、出力MUXがバイパス・パスのビデオ情報を2フレーム分遅延する。
【0027】
時刻T0で入力ビデオ信号がインタレース・フォーマットに変化する。この新規のインタレース・フォーマットは、波形Dにおいてiin−0およびiin−1とラベルづけしてある。インタレース・ビデオは、前述のように出力MUX60に関連する2フレームの遅延が行なわれ、波形Eで図示したようにそれぞれiout−2となる。したがってバイパスしたインタレース・ビデオは時刻T1およびそれ以降に出力に現れる。波形(E)として図示したインタレース・ビデオ出力では、時刻T1の直後にフレーム境界に現われるインタレース・データiout−2は、新規のインタレース・入力ビデオ信号からの最初の出力データである。時刻T1以降、すなわち次の画像フレームの最初の走査線から、ビデオ走査線は中断なしに継目なく連続する。所望のインタレース出力信号(波形E)では、インタレース・フォーマットがデータiout−0からデータiout−2へなど、ビデオ入力が順次からインタレース・フォーマットへ変化するにつれ、継目なく作成される。順次フォーマット(波形B)からインタレース・フォーマット(波形D)への切り換えは、視認できるアーチファクトを発生せず、観察者には気づかれることがない。フォーマットの遷移(transition)は、FRPの出現後所定の一定量の時間(遅延)を発生させて、継目のない遷移を容易にし表示画像の不連続を回避する。
【0028】
図4は、順次ビデオ出力信号フォーマットを提供する場合の継目なし切り換え処理を示す。これは図3に関してインタレース出力信号フォーマットについて説明したのと同様の方法で達成する。図4の場合、図2のデ・インタレーサ50の出力に関連する波形Cと、図2のシステムのI−PパスのHVポスト・フィルタ52の出力に関連する波形Dが含まれる。図4の波形Dは図3の波形Cと類似する。
【0029】
図3の場合と同様に、走査線数本分の遅延が図4の(1)で示してあり、(2)はバイパス・パスからの順次ビデオが出力MUX60で2フレーム分遅延されることを示している。同様に、変換した順次データは区間T0〜T1に現われ、一方新規の順次データが時刻T1で始まる。
【0030】
図5は出力MUX60の詳細を示す。マルチプレクサ80は、第1のFIFOバッファ82からのインタレース・ビデオ入力信号、第2のFIFOバッファ86からの順次ビデオ入力信号、およびフレーム・バッファ84からのインタレースまたは順次いずれかのビデオ信号を受信する。インタレース・ビデオ信号は、P−I変換パス内のプレフィルタ54(図2)からバッファ82に提供され、入力ビデオ信号は、入力MUX46(図2)からフレーム・バッファ84へ直接提供され、順次ビデオ入力信号は、I−P変換パス内のポスト・フィルタ52(図2)からバッファ86へ提供される。バッファ82,86のサイズは重要ではなく、たとえばビデオ走査線数本分である。バッファ82,86は3つの別々の入力ソースに関連する別々の信号遅延を補償するために使用する。
【0031】
フレームバッファ84は、図2の入力MUX60から直接データを受信する。バッファ84はこの例では2フレーム分の遅延を示す。しかし他のシステムの要求にしたがって1フレーム分の遅延を用いても良い。MUX80からの出力信号は、ラッチ90を通してD/Aコンバータ62(図2)へ転送される。
【0032】
現実には、図2の出力MUX60は、フィルタ52,54のそれぞれから1つづつ、また入力MUX46から別のと、3つのフレーム基準パルス(FRP)を受信する。これらのパルスは画像走査線数本分だけ互いに同期しない(misaligned)ことがある。クロックからデータへのタイミングも3つのソースの間で同期しないことがある。したがって、図5のMUX80に関連する継目のないスイッチング動作の前に、全ての遅延とタイミングが同期しないことを「クリーン・アップ」ためFIFOバッファを使用する。この目的でバッファ82と84は画像走査線数本分のわずかな遅延を行なってフレーム境界付近に処理済みデータをおき継目なしのスイッチングを容易にする。
【0033】
MUX80による継目のないフォーマット・スイッチングは、バッファ82,84,86の読み込み/書き込みクロッキングとFRPパルスを基準にすることによって容易になる。たとえば、走査コンバータが順次からインタレースへの変換モードにある時、バッファ82のデータ書き込みクロック(FIFO 1 WR CLK )は、直前のフィルタ54の1/2fsクロックと同期している。フレーム・バッファ84の書き込みクロック(FB WR CLK )は、入力MUX46の1/2fsクロックと同期している。バッファ82,84のデータ読み込みクロックは同一である(RD CLK)。出力MUXからのFRPパルスは、入力MUXからのFRPパルスから参照される。バッファ82とフレーム・バッファ84からの出力データは、同一のクロックのエッジを参照する。コンバータがインタレースから順次への変換モードにある場合のバッファ84,86にも同じことが当てはまる。
【0034】
状態(state) マシン(たとえばプログラムド・マイクロプロセッサ)と論理ネットワークを含むユニット95は、インタレースと順次のフレーム基準パルスI,P FRP 、インタレースと順次の画素クロックI,P 1/2fs 、および図2の制御ネットワーク70からの制御信号に応じて、読み込みクロック(RD CLK)とバッファ82,86,84の書き込みクロック(それぞれFIFO 1 WR CLK, FIFO 2 WR CLKおよびFB WR CLK )を発生する。ユニット95は、MUX80の制御入力へ印加するMUXSEL信号も出力する。この信号に応答して、MUX80は入力として(a)バッファ82からの出力またはフレーム・バッファ84の出力、または(b)バッファ86の出力またはフレーム・バッファ84の出力、のどれかを選択する。MUX80は、図2のネットワーク70からの制御信号に応じて順に発生する状態マシン95からのMUXSEL制御信号に応じて、(a)で2つの選択肢の間、また(b)で2つの選択肢の間で選択を行なう。これらの制御信号はP−IまたはI−P変換のどちらが存在するか、または変換を行なわないI−IまたはP−Pバイパス条件のどちらが存在するかを表わしている。ユニット95からの出力FRPは図2のD/Aコンバータ62に印加する。
【0035】
入力ディジタル信号の場合、インタレースと順次フレーム基準パルスFRP(I)とFRP(P)は直前の回路、たとえばレシーバの場合には図1のデコーダ34、から提供される。アナログ入力信号RGBとH、Vの場合、図2のネットワーク70はたとえば関連する入力と出力のクロックを発生するために入力アナログH同期要素に応じる位相同期ループ(PLL)を含むことができる。出力クロックは計数回路に印加され、これのリセット入力ではV同期要素を受信する。計数回路はHおよびV同期信号ならびにFRP(I)とFRP(P)信号を、図2のシステムの要素が使用するのに好適な所定の時刻に出力する。
【0036】
本発明を高品位テレビジョン・システムのコンテクスト(context) において説明したが、本発明の原理は標準品位テレビジョン・システムのようなその他のビデオ信号処理システムにも適用することができる。
【0037】
【発明の効果】
以上説明したように、本発明では、出力チャネルを経由しての符号化と送信にどのフォーマットが望ましいかの機能としてトランスミッタ(transmitter) において適応型走査フォーマット・コンバータ(adaptive scan format converter)を提供することができる。同様に、レシーバ(receiver)において、受信した走査フォーマットを付属の画像表示デバイスで表示するために望ましいフォーマットへ自動的に変換することができる。
【0038】
また、受信したインタレース信号は、順次走査表示デバイスとの互換性を取る必要があれば自動的に順次方式に変換され、受信した順次信号はフォーマット変換せずに表示デバイスへ渡すことができる。
【0039】
さらに、自動走査変換は継目がないように(seamlessly)実行され、たとえば順次主プログラム・マテリアルとインタレース・コマーシャル・マテリアルの間の、またはその逆の変換が、アーチファクト(artifact)なしに作成され観察者には基本的に不可視であるようにできる。
【図面の簡単な説明】
【図1】本発明で使用するトランスミッタおよびレシーバ・テレビジョン・システムのブロック図である。
【図2】本発明の原理による走査フォーマット・コンバータ・システムの詳細図である。
【図3】図2に図示したシステムの動作を理解する上で有用な信号波形を示す図である。
【図4】図2に図示したシステムの動作を理解する上で有用な信号波形を示す図である。
【図5】図2のシステムの一部のさらなる詳細を示すブロック図である。
【符号の説明】
10 I・ソース
12 P・ソース
14,36 フォーマット・コンバータ
16 MPEGエンコーダ
18 トランスポート・プロセッサ
20 送信プロセッサ
25 送信チャネル
30 レシーバ入力プロセッサ
32 逆トランスポート・プロセッサ(デコーダ)
34 MPEGデコーダ
38 インタレース・ディスプレイ・デバイス
39 順次ディスプレイ・デバイス
42,44 入力ネットワーク
46 入力マルチプレクサ
48 A/Dコンバータ
50 デインタレース
52 H、Vポスト・フィルタ(3:2)
54 H、Vプレフィルタ(4:3)
60 出力マルチプレクサ
62 D/Aコンバータ
64 出力ポート
70 同期およびモード制御ネットワーク
80 マルチプレクサ
82 FIFO#1
84 フレーム・バッファ(遅延)
86 FIFO#2
90 ラッチ
95 論理および状態マシン
Claims (1)
- 第1の画像線走査フォーマットまたはこれに変わる異なる第2の画像線走査フォーマットのいずれかを呈しているビデオ信号を処理するシステムにおける信号処理装置において、
出力パスへ送出する、前記第1のフォーマットを呈する第1の信号を受信する入力ネットワークと、
前記第2のフォーマットで前記出力パスへ送出する第2の信号を受信する入力ネットワークと、
前記出力パスへ出力信号を提供する、前記出力信号は前記出力パスの要求と互換性のある前記第1および第2のフォーマットの所定の一方を呈する出力プロセッサと、
前記入力ネットワークにより受信した第1および第2の信号に応じて、前記出力プロセッサへ前記所定の互換性のあるフォーマットで前記第1および第2の信号のアクティブな方を自動的に提供する自動走査フォーマット・コンバータであって、前記コンバータは(a)アクティブな信号が前記所定のフォーマットを呈していない場合には、前記アクティブな信号のフォーマットを前記所定のフォーマットに自動変換し、(b)前記アクティブな信号が前記所定のフォーマットを呈する場合には、フォーマット変換なしに前記アクティブな信号を前記出力プロセッサへ渡す自動走査フォーマット・コンバータと
を備え、
前記自動走査フォーマット・コンバータは、
前記入力ネットワークおよび出力パスの間で順次フォーマット信号をインタレース・フォーマット信号へ変換する第1の変換パスと、
前記入力ネットワークおよび前記出力パスの間でインタレース・フォーマット信号を順次フォーマット信号に変換する第2の変換パスと、
前記入力ネットワークおよび出力パスの間で変換なしに信号を送出するバイパス・パスと
を含むことを特徴とする信号処理装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US446125 | 1995-05-19 | ||
US08/446,125 US5530484A (en) | 1995-05-19 | 1995-05-19 | Image scanning format converter suitable for a high definition television system |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007169626A Division JP4509146B2 (ja) | 1995-05-19 | 2007-06-27 | 信号処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08322022A JPH08322022A (ja) | 1996-12-03 |
JP4118967B2 true JP4118967B2 (ja) | 2008-07-16 |
Family
ID=23771404
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12504796A Expired - Lifetime JP4118967B2 (ja) | 1995-05-19 | 1996-05-20 | 高品位テレビジョン・システムに好適な画像走査フォーマット・コンバータ |
JP2007169626A Expired - Fee Related JP4509146B2 (ja) | 1995-05-19 | 2007-06-27 | 信号処理装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007169626A Expired - Fee Related JP4509146B2 (ja) | 1995-05-19 | 2007-06-27 | 信号処理装置 |
Country Status (10)
Country | Link |
---|---|
US (1) | US5530484A (ja) |
EP (1) | EP0743791B1 (ja) |
JP (2) | JP4118967B2 (ja) |
KR (1) | KR100426890B1 (ja) |
CN (1) | CN1100440C (ja) |
AU (1) | AU698646B2 (ja) |
DE (1) | DE69623851T2 (ja) |
MY (1) | MY112644A (ja) |
SG (1) | SG79921A1 (ja) |
TW (1) | TW392414B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007282280A (ja) * | 1995-05-19 | 2007-10-25 | Thomson Multimedia Sa | 信号処理装置 |
Families Citing this family (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69522504T2 (de) | 1994-06-14 | 2002-05-08 | Matsushita Electric Industrial Co., Ltd. | Videosignalaufnahmegerät und Videosignalaufnahme- und wiergabegerät |
JP3334021B2 (ja) * | 1994-10-26 | 2002-10-15 | オムロン株式会社 | 画像処理方法およびその方法を用いた画像処理システム |
US5838750A (en) * | 1995-10-31 | 1998-11-17 | Otis Elevator Company | Binary data electronic communication system |
JP3305183B2 (ja) * | 1996-01-12 | 2002-07-22 | 株式会社東芝 | ディジタル放送受信端末装置 |
KR100223205B1 (ko) * | 1996-08-05 | 1999-10-15 | 윤종용 | 디지탈 비디오 디스크의 영상신호 재생장치 및 그 제어방법 |
JPH10145753A (ja) * | 1996-11-15 | 1998-05-29 | Sony Corp | 受信装置および方法 |
JP3514063B2 (ja) * | 1997-02-20 | 2004-03-31 | 松下電器産業株式会社 | 受信装置 |
KR19980068686A (ko) * | 1997-02-22 | 1998-10-26 | 구자홍 | 엠펙 디코더(MPEG Decoder)의 레터 박스(Letter Box) 처리방법 |
US6728775B1 (en) | 1997-03-17 | 2004-04-27 | Microsoft Corporation | Multiple multicasting of multimedia streams |
US6370198B1 (en) * | 1997-04-07 | 2002-04-09 | Kinya Washino | Wide-band multi-format audio/video production system with frame-rate conversion |
JP3564961B2 (ja) * | 1997-08-21 | 2004-09-15 | 株式会社日立製作所 | ディジタル放送受信装置 |
EP1239679A3 (en) * | 1997-12-23 | 2002-10-02 | Thomson Licensing S.A. | Low noise encoding and decoding apparatus and method |
US6873368B1 (en) * | 1997-12-23 | 2005-03-29 | Thomson Licensing Sa. | Low noise encoding and decoding method |
AU767848B2 (en) * | 1997-12-23 | 2003-11-27 | Thomson Licensing S.A. | Low noise encoding and decoding method |
US6058143A (en) * | 1998-02-20 | 2000-05-02 | Thomson Licensing S.A. | Motion vector extrapolation for transcoding video sequences |
KR100310046B1 (ko) * | 1998-03-31 | 2001-11-15 | 윤종용 | 디지털tv의 비디오신호 입출력장치 |
US6108046A (en) * | 1998-06-01 | 2000-08-22 | General Instrument Corporation | Automatic detection of HDTV video format |
US6483951B1 (en) * | 1998-06-26 | 2002-11-19 | Lsi Logic Corporation | Digital video filter sequence for bandwidth constrained systems |
EP1011224B1 (en) * | 1998-10-02 | 2009-08-19 | Thomson Consumer Electronics, Inc. | Data rate conversion |
US6700622B2 (en) * | 1998-10-02 | 2004-03-02 | Dvdo, Inc. | Method and apparatus for detecting the source format of video images |
KR100385968B1 (ko) * | 1998-12-09 | 2003-07-16 | 삼성전자주식회사 | 디스플레이 포맷 및/또는 프레임 레이트가 서로 다른 신호들을동시에 표시하는 수신기와 그 표시방법 |
US6909469B2 (en) | 1999-08-11 | 2005-06-21 | Silicon Image, Inc. | Interlace motion artifact detection using vertical frequency detection and analysis |
US6463445B1 (en) * | 1999-08-27 | 2002-10-08 | Sony Electronics Inc. | Multimedia information retrieval system and method including format conversion system and method |
US6867814B2 (en) * | 2000-04-18 | 2005-03-15 | Silicon Image, Inc. | Method, system and article of manufacture for identifying the source type and quality level of a video sequence |
KR100472436B1 (ko) * | 2000-08-29 | 2005-03-07 | 삼성전자주식회사 | 디지털 텔레비전에서의 적응적 외부 입력 비디오 신호의처리장치 |
US6927801B2 (en) * | 2000-11-20 | 2005-08-09 | Victor Company Of Japan, Ltd. | Video signal processing apparatus and video displaying apparatus |
KR100747521B1 (ko) * | 2001-04-06 | 2007-08-08 | 엘지전자 주식회사 | 셋톱박스의 출력포맷 설정방법 |
JP3556624B2 (ja) * | 2001-08-17 | 2004-08-18 | 株式会社東芝 | 映像再生装置及び映像再生方法 |
US8743285B2 (en) | 2001-08-31 | 2014-06-03 | Thomson Licensing | Automatic return to a high-definition mode after guide demonstration |
KR100408299B1 (ko) * | 2001-09-29 | 2003-12-01 | 삼성전자주식회사 | 모드 판단 장치 및 방법 |
WO2003045056A1 (en) * | 2001-11-20 | 2003-05-30 | Thomson Licensing S.A. | Low bit rate compression format conversion for improved resolution |
KR100450320B1 (ko) * | 2002-05-10 | 2004-10-01 | 한국전자통신연구원 | 디지털 티브이용 영상변환과 오류자동보정 장치 및 방법 |
JP2003348446A (ja) * | 2002-05-27 | 2003-12-05 | Matsushita Electric Ind Co Ltd | 映像信号処理装置 |
US7961251B2 (en) * | 2002-06-28 | 2011-06-14 | Trident Microsystems (Far East) Ltd. | Method and apparatus for conversion of video formats to 120 Hz 4 to 1 interlaced formats |
US7636125B2 (en) * | 2002-10-22 | 2009-12-22 | Broadcom Corporation | Filter module for a video decoding system |
JP2004198927A (ja) * | 2002-12-20 | 2004-07-15 | Seiko Epson Corp | 液晶駆動用ドライバ |
JP2004236066A (ja) * | 2003-01-31 | 2004-08-19 | Orion Denki Kk | 映像再生装置 |
US7554605B2 (en) * | 2004-02-06 | 2009-06-30 | Via Technologies, Inc. | Method for progressive and interlace TV signal simultaneous output |
CN100466714C (zh) * | 2004-05-11 | 2009-03-04 | 奇景光电股份有限公司 | 具图样识别单元的解交错装置及其方法 |
CN100464567C (zh) * | 2005-02-04 | 2009-02-25 | 董涛 | 一体式视频信号交换装置及方法 |
US20080030615A1 (en) * | 2005-06-29 | 2008-02-07 | Maximino Vasquez | Techniques to switch between video display modes |
US8072443B2 (en) * | 2005-06-29 | 2011-12-06 | Intel Corporation | Techniques to switch between video display modes |
KR100846450B1 (ko) * | 2006-08-31 | 2008-07-16 | 삼성전자주식회사 | 해상도 자동 선택방법 및 이를 적용한 영상수신장치 |
US8253856B1 (en) * | 2006-12-11 | 2012-08-28 | Maxim Integrated Products, Inc. | Method and/or architecture for interlaced video resampling and color format conversion using combined vertical-temporal resolution extensions |
US8054382B2 (en) * | 2007-05-21 | 2011-11-08 | International Business Machines Corporation | Apparatus, method and system for synchronizing a common broadcast signal among multiple television units |
US20080309816A1 (en) * | 2007-06-15 | 2008-12-18 | Macrovision Corporation | Television content control system and method with cross-platform capability |
JP4855345B2 (ja) * | 2007-06-15 | 2012-01-18 | 株式会社リコー | 画像処理装置及び画像形成装置 |
FR2929795B1 (fr) * | 2008-04-03 | 2010-09-24 | Irts | Procede de conversion d'un signal video pour compensation de scintillement, et dispositif de conversion associe |
JP2010124193A (ja) * | 2008-11-19 | 2010-06-03 | Nec Electronics Corp | 映像信号処理装置及び映像信号処理方法 |
US20100128181A1 (en) * | 2008-11-25 | 2010-05-27 | Advanced Micro Devices, Inc. | Seam Based Scaling of Video Content |
CN102238384A (zh) * | 2011-04-08 | 2011-11-09 | 金诗科技有限公司 | 多通道视频解码器 |
KR20130096948A (ko) * | 2012-02-23 | 2013-09-02 | 한국전자통신연구원 | 이동 단말기 화면의 실시간 압축 장치 및 그 방법 |
EP3474270A1 (en) * | 2017-10-23 | 2019-04-24 | Imagenics Co., Ltd. | Video signal processing apparatus |
JP6307655B1 (ja) * | 2017-10-23 | 2018-04-04 | イメージニクス株式会社 | 映像信号処理装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4677482A (en) * | 1985-12-31 | 1987-06-30 | Rca Corporation | Dual mode progressive scan system with automatic mode switching by image analysis |
GB8628813D0 (en) * | 1986-12-02 | 1987-01-07 | British Broadcasting Corp | Video display system |
JPH02237280A (ja) * | 1989-03-10 | 1990-09-19 | Hitachi Ltd | 標準/高品位テレビジョン受信装置 |
NL9000130A (nl) * | 1990-01-19 | 1990-05-01 | Philips Nv | Videosysteem. |
FR2670348A1 (fr) * | 1990-12-07 | 1992-06-12 | France Etat | Dispositif de codage d'images appartenant a une sequence d'images, a rearrangement des lignes avant transformation mathematique, systeme de transmission d'images, recepteur et procede de codage correspondants. |
KR930015760A (ko) * | 1991-12-31 | 1993-07-24 | 강진구 | 텔레비젼모드 자동변환장치 |
JPH05183833A (ja) * | 1992-01-07 | 1993-07-23 | Sony Corp | 表示装置 |
US5347318A (en) * | 1992-06-16 | 1994-09-13 | Canon Kabushiki Kaisha | Apparatus for processing video signals having different aspect ratios |
KR950005647B1 (ko) * | 1992-10-29 | 1995-05-27 | 주식회사금성사 | 엔티에스씨(ntsc) 신호와 에치디티브이(hdtv) 신호의 공용 수신시스템 |
KR950011655B1 (ko) * | 1992-10-31 | 1995-10-07 | 삼성전자주식회사 | 방송방식명 표시장치 |
DE69332302T2 (de) * | 1992-11-23 | 2003-01-30 | Thomson Multimedia, Boulogne | Verfahren und Vorrichtung zur adaptiver Umsetzung in ein Zeilenfolgesignal |
JP2924540B2 (ja) * | 1993-02-10 | 1999-07-26 | 日本ビクター株式会社 | テレビジョン受像機 |
US5444491A (en) * | 1993-02-26 | 1995-08-22 | Massachusetts Institute Of Technology | Television system with multiple transmission formats |
US5410357A (en) * | 1993-04-12 | 1995-04-25 | The United States Of America As Represented By The Secretary Of The Navy | Scan converter and method |
US5325131A (en) * | 1993-05-03 | 1994-06-28 | Tektronix, Inc. | Multiformat television switcher |
US5329365A (en) * | 1993-07-07 | 1994-07-12 | Rca Thomson Licensing Corporation | Method and apparatus for providing compressed non-interlaced scanned video signal |
US5473381A (en) * | 1993-08-07 | 1995-12-05 | Goldstar Co., Ltd. | Apparatus for converting frame format of a television signal to a display format for a high definition television (HDTV) receiver |
JPH0759056A (ja) * | 1993-08-10 | 1995-03-03 | Sony Corp | テレビジョン受像機 |
KR950012664B1 (ko) * | 1993-08-18 | 1995-10-19 | 엘지전자주식회사 | 1050라인 비월주사식 모니터 디스플레이 영상포맷을 갖는 에치디티브이(hdtv)수신장치 |
US5530484A (en) * | 1995-05-19 | 1996-06-25 | Thomson Multimedia S.A | Image scanning format converter suitable for a high definition television system |
-
1995
- 1995-05-19 US US08/446,125 patent/US5530484A/en not_active Expired - Lifetime
-
1996
- 1996-05-10 DE DE69623851T patent/DE69623851T2/de not_active Expired - Lifetime
- 1996-05-10 EP EP96107524A patent/EP0743791B1/en not_active Expired - Lifetime
- 1996-05-14 MY MYPI96001809A patent/MY112644A/en unknown
- 1996-05-15 SG SG9609800A patent/SG79921A1/en unknown
- 1996-05-16 TW TW085105809A patent/TW392414B/zh not_active IP Right Cessation
- 1996-05-17 CN CN96105682A patent/CN1100440C/zh not_active Expired - Lifetime
- 1996-05-17 KR KR1019960017637A patent/KR100426890B1/ko not_active IP Right Cessation
- 1996-05-17 AU AU52333/96A patent/AU698646B2/en not_active Expired
- 1996-05-20 JP JP12504796A patent/JP4118967B2/ja not_active Expired - Lifetime
-
2007
- 2007-06-27 JP JP2007169626A patent/JP4509146B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007282280A (ja) * | 1995-05-19 | 2007-10-25 | Thomson Multimedia Sa | 信号処理装置 |
JP4509146B2 (ja) * | 1995-05-19 | 2010-07-21 | トムソン マルチメデイア ソシエテ アノニム | 信号処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2007282280A (ja) | 2007-10-25 |
CN1140950A (zh) | 1997-01-22 |
AU5233396A (en) | 1996-11-28 |
KR960043873A (ko) | 1996-12-23 |
DE69623851D1 (de) | 2002-10-31 |
KR100426890B1 (ko) | 2004-10-28 |
AU698646B2 (en) | 1998-11-05 |
CN1100440C (zh) | 2003-01-29 |
DE69623851T2 (de) | 2003-05-22 |
SG79921A1 (en) | 2001-04-17 |
TW392414B (en) | 2000-06-01 |
EP0743791A2 (en) | 1996-11-20 |
EP0743791B1 (en) | 2002-09-25 |
JPH08322022A (ja) | 1996-12-03 |
MY112644A (en) | 2001-07-31 |
US5530484A (en) | 1996-06-25 |
EP0743791A3 (en) | 1997-03-26 |
JP4509146B2 (ja) | 2010-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4118967B2 (ja) | 高品位テレビジョン・システムに好適な画像走査フォーマット・コンバータ | |
JP4350807B2 (ja) | 高品位テレビジョン・システムに好適な画像走査フォーマット・コンバータ | |
US5132793A (en) | Television receiver compatible with both standard system television signal and high definition television signal | |
US4881125A (en) | Progressive scan display of video derived from film | |
EP1011267B1 (en) | Receiver for simultaneously displaying signals having different display formats and/or different frame rates and method thereof | |
JP2779212B2 (ja) | ワイド画面/標準画面テレビジョン信号受信装置 | |
JP3617573B2 (ja) | フォーマット変換回路並びに該フォーマット変換回路を備えたテレビジョン受像機 | |
JP4568469B2 (ja) | 2つの異なるビデオプログラムを同時に記録及び表示するための方法及び装置 | |
JPH01305689A (ja) | 画像信号処理回路 | |
JPH10234009A (ja) | 受信装置 | |
JP3325445B2 (ja) | 映像信号処理装置 | |
JP3852115B2 (ja) | 画像信号処理装置 | |
MXPA96001881A (en) | Automatic converter of image examination format with switching without cost | |
MXPA96001882A (en) | Image exploring format converter suitable for a high definic television system | |
KR0159531B1 (ko) | 뮤즈/엔티에스시 텔레비젼 신호 변환장치 | |
JP2928561B2 (ja) | テレビジョン信号の形成方法及び装置 | |
JP2001275060A (ja) | 標準/高品位テレビジヨン受信装置 | |
JPH04273683A (ja) | テレビジョン信号の受信、処理装置 | |
JPH0522706A (ja) | 画像信号送信処理及び受信処理装置 | |
JPH04238481A (ja) | テレビジョン信号変換器 | |
JPH04240984A (ja) | テレビジョン信号変換器 | |
JPS63171086A (ja) | テレビジョン信号処理回路 | |
JPH04273682A (ja) | テレビジョン信号の受信、処理装置 | |
JPH0440785A (ja) | 方式変換装置 | |
JPH0324882A (ja) | 信号変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060830 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060904 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |
|
RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20070529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070627 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070719 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080328 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080424 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140502 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |