JP2003348446A - 映像信号処理装置 - Google Patents

映像信号処理装置

Info

Publication number
JP2003348446A
JP2003348446A JP2002152749A JP2002152749A JP2003348446A JP 2003348446 A JP2003348446 A JP 2003348446A JP 2002152749 A JP2002152749 A JP 2002152749A JP 2002152749 A JP2002152749 A JP 2002152749A JP 2003348446 A JP2003348446 A JP 2003348446A
Authority
JP
Japan
Prior art keywords
video signal
signal
progressive
field
interlaced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002152749A
Other languages
English (en)
Inventor
Kunihiro Kaita
邦尋 貝田
Hiroaki Takeuchi
宏壮 武内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002152749A priority Critical patent/JP2003348446A/ja
Priority to US10/412,392 priority patent/US20030218692A1/en
Priority to EP03011225A priority patent/EP1367820A3/en
Priority to CNB031362346A priority patent/CN1257645C/zh
Priority to TW092114232A priority patent/TWI266532B/zh
Priority to KR10-2003-0033538A priority patent/KR20030091804A/ko
Publication of JP2003348446A publication Critical patent/JP2003348446A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/44504—Circuit details of the additional information generator, e.g. details of the character or graphics signal generator, overlay mixing circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4316—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for displaying supplemental content in a region of the screen, e.g. an advertisement in a separate window
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/44—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs
    • H04N21/4402—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display
    • H04N21/440218—Processing of video elementary streams, e.g. splicing a video clip retrieved from local storage with an incoming video stream, rendering scenes according to MPEG-4 scene graphs involving reformatting operations of video signals for household redistribution, storage or real-time display by transcoding between formats or standards, e.g. from MPEG-2 to MPEG-4
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/45—Management operations performed by the client for facilitating the reception of or the interaction with the content or administrating data related to the end-user or to the client device itself, e.g. learning user preferences for recommending movies, resolving scheduling conflicts
    • H04N21/462—Content or additional data management, e.g. creating a master electronic program guide from data received from the Internet and a Head-end, controlling the complexity of a video stream by scaling the resolution or bit-rate based on the client capabilities
    • H04N21/4622—Retrieving content or additional data from different sources, e.g. from a broadcast channel and the Internet
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00—Television systems
    • H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
    • H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
    • H04N7/012—Conversion between an interlaced and a progressive signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen

Abstract

(57)【要約】 【課題】 合成するサブピクチャまたはオンスクリーン
ディスプレイの画質劣化を起こすことなく、プログレシ
ブ映像信号とインターレース映像信号を同時に出力す
る。 【解決手段】 ＩＰ変換部３は、入力されたインターレ
ース映像信号Ｓ１をプログレシブ映像信号Ｓ３に変換し
て出力する。合成部４は、プログレシブ映像信号Ｓ３と
入力されたサブピクチャまたはＯＳＤを表示する信号Ｓ
２とを合成し、プログレシブ映像信号Ｓ５として出力す
る。ＰＩ変換部６は、プログレシブ映像信号Ｓ５をイン
ターレース映像信号Ｓ６に変換して出力する。そして、
プログレシブ映像信号Ｓ５とインターレース映像信号Ｓ
６とをともに出力する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、プログレシブ方式
の映像信号とインターレース方式の映像信号とを同時に
出力する映像信号処理装置に関するものである。
【０００２】
【従来の技術】従来、インターレース方式の映像信号に
ＤＶＤ規格のサブピクチャ（以下「サブピクチャ」と略
す）やオンスクリーンディスプレイ（以下「ＯＳＤ」と
略す）を合成し、インターレース映像信号をプログレシ
ブ映像信号に変換し、プログレシブ方式の映像信号とイ
ンターレース方式の映像信号とを同時に出力する装置と
して、図７に示す映像信号処理装置が知られている。
【０００３】図７は従来の映像信号処理装置を示す図で
ある。
【０００４】図７に示す映像信号処理装置は、インター
レース方式のインターレース映像信号の入力端子１０
１、サブピクチャまたはＯＳＤを表示する信号の入力端
子１０２、入力端子１０１から入力されたインターレー
ス映像信号と入力端子１０２から入力されたサブピクチ
ャまたはＯＳＤを表示する信号とを合成する合成部１０
３、合成部１０３から出力されるインターレース方式の
合成映像信号をプログレシブ方式のプログレシブ映像信
号に変換するＩＰ変換部１０４、ＩＰ変換部１０４から
のプログレシブ方式のプログレシブ映像信号を出力する
出力端子１０５、および合成部１０３からの合成映像信
号を出力する出力端子１０６を有している。
【０００５】次に、図７に示す映像信号処理装置の動作
について説明する。
【０００６】合成部１０３は、入力端子１０１から入力
されたインターレース映像信号と、入力端子１０２から
入力されたインターレース方式のサブピクチャまたはＯ
ＳＤを表示する信号とを合成し、合成映像信号を出力す
る。合成映像信号は、インターレース方式の映像信号と
して出力端子１０６から出力される。また、合成部１０
３から出力される合成映像信号はＩＰ変換部１０４に入
力される。ＩＰ変換部１０４は、走査線補間によって、
インターレース方式の合成映像信号をプログレシブ方式
のプログレシブ映像信号に変換し、プログレシブ映像信
号は出力端子１０５から出力される。
【０００７】
【発明が解決しようとする課題】しかしながら、上記の
通り、インターレース方式の映像信号にサブピクチャま
たはＯＳＤを表示する信号を合成した後にプログレシブ
方式の映像信号に変換するので、走査線補間によってサ
ブピクチャまたはＯＳＤの映像ボケが起こる。そのた
め、画質劣化が発生する。
【０００８】また、上記の通り、インターレース方式の
映像信号とサブピクチャとの合成はインターレース方式
で合成される。サブピクチャを表示する表示ラインはフ
レームにおけるライン番号で管理されており、インター
レース方式で合成する場合はライン番号をフィールドに
おけるライン番号に変換する必要がある。そのため、回
路規模が増大する。
【０００９】また、上記の通り、ＩＰ変換部１０４にお
いてインターレース方式の映像信号をプログレシブ方式
の映像信号に変換する際に複数のフィールドデータを用
いて行う場合、変換に伴う遅延がフィールド単位で発生
する。そのため、出力端子１０５からのプログレシブ方
式の映像信号の出力と出力端子１０６からのインターレ
ース方式の映像信号の出力との間において時間差が生じ
る。
【００１０】そこで、本発明の目的は、画質劣化を生じ
させない映像信号処理装置を提供することである。
【００１１】また、本発明の目的は、回路規模を増大さ
せない映像信号処理装置を提供することである。
【００１２】さらに、本発明の目的は、プログレシブ方
式の映像信号とインターレース方式の映像信号との出力
に時間差を生じさせることのない映像信号処理装置を提
供することである。
【００１３】
【課題を解決するための手段】上記課題を解決するため
に請求項１の発明は、入力された第１のインターレース
映像信号を第１のプログレシブ映像信号に変換して出力
するＩＰ変換手段と、前記第１のプログレシブ映像信号
と入力された副映像を表示するための副映像信号とを合
成し、第２のプログレシブ映像信号として出力する合成
手段と、前記第２のプログレシブ映像信号を第２のイン
ターレース映像信号に変換して出力するＰＩ変換手段と
を備え、前記第２のプログレシブ映像信号と前記第２の
インターレース映像信号とをともに出力するものであ
る。
【００１４】請求項１の発明によると、インターレース
映像信号をプログレシブ映像に変換した後に副映像と合
成する。そのため、副映像がボケることがなく、画質劣
化の発生を回避できる。また、プログレシブ映像信号に
副映像を合成するため、ライン番号をフィールドにおけ
るライン番号に変換する必要がなく、回路規模の増大を
回避できる。
【００１５】また、請求項２の発明は、請求項１に記載
の映像信号処理装置において、前記合成手段において合
成される前記副映像信号は、サブピクチャまたはオンス
クリーンディスプレイを表示するための信号であるもの
とする。
【００１６】請求項２の発明によると、合成されたサブ
ピクチャやオンスクリーンディスプレイの画質劣化を防
ぐことができる。
【００１７】また、請求項３の発明は、請求項１または
請求項２のいずれかに記載の映像信号処理装置におい
て、前記ＩＰ変換手段は、前記第１のインターレース映
像信号から走査線を補間して、前記第１のインターレー
ス映像信号を前記第１のプログレシブ映像信号に変換し
て出力するものであり、前記ＰＩ変換手段は、前記ＩＰ
変換手段によって補間された前記走査線を間引いて、前
記第２のプログレシブ映像信号を前記第２のインターレ
ース映像信号に変換して出力するものであるものとす
る。
【００１８】請求項３の発明によると、第１のインター
レース映像信号から第１のプログレシブ映像信号への変
換の際に補間された走査線は、ＰＩ変換手段によって間
引かれる。そのため、ＰＩ変換手段から出力される第２
のインターレース映像信号に生じる画質劣化を防ぐこと
ができる。また、第２のプログレシブ映像信号の出力と
第２のインターレース映像信号の出力との間に時間差は
生じない。
【００１９】また、請求項４の発明は、請求項３に記載
の映像信号処理装置において、前記ＩＰ変換手段は、前
記第１のインターレース映像信号から走査線を補間し
て、前記第１のインターレース映像信号を前記第１のプ
ログレシブ映像信号に変換して出力するとともに、前記
第１のプログレシブ信号が、前記第１のインターレース
映像信号の奇数フィールドまたは偶数フィールドの走査
線から補間されたものであることを示すフィールド識別
信号を前記ＰＩ変換手段に出力するものであり、前記Ｐ
Ｉ変換手段は、前記フィールド識別信号にもとづいて、
前記第１のプログレシブ信号が、前記第１のインターレ
ース映像信号の奇数フィールドの走査線から補間された
ものであると判断した場合は、前記第２のプログレシブ
映像信号の偶数番目の走査線を間引いて、前記第２のイ
ンターレース映像信号に変換し、前記フィールド識別信
号にもとづいて、前記第１のプログレシブ信号が、前記
第１のインターレース映像信号の偶数フィールドの走査
線から補間されたものであると判断した場合は、前記第
２のプログレシブ映像信号の奇数番目の走査線を間引い
て、前記第２のインターレース映像信号に変換するもの
であるものとする。
【００２０】請求項４の発明によると、ＩＰ変換手段が
フィールド識別信号を出力することで、ＰＩ変換手段
は、第１のプログレシブ映像信号が第１のインターレー
ス映像信号の奇数フィールドまたは偶数フィールドの走
査線から補間されたものであるかによって、第２のプロ
グレシブ映像信号における補間された走査線を間引くこ
とを可能にする。
【００２１】また、請求項５の発明は、入力された第１
のインターレース映像信号を第１のプログレシブ映像信
号に変換して出力するＩＰ変換手段と、前記第１のプロ
グレシブ映像信号と入力された副映像を表示するための
副映像信号とを合成し、第２のプログレシブ映像信号と
して出力する合成手段と、前記第２のプログレシブ映像
信号を第２のインターレース映像信号に変換して出力す
るＰＩ変換手段と、前記ＰＩ変換手段からの前記第２の
インターレース映像信号のフィールドが奇数フィールド
になるか偶数フィールドになるかを示すフィールド識別
信号を出力するフィールド信号発生手段とを備え、前記
第２のプログレシブ映像信号と前記第２のインターレー
ス映像信号とをともに出力するものである。
【００２２】請求項５の発明によると、インターレース
映像信号をプログレシブ映像に変換した後に副映像と合
成する。そのため、副映像がボケることなく、画質劣化
の発生を回避できる。また、プログレシブ映像信号に副
映像を合成するため、ライン番号をフィールドにおける
ライン番号に変換する必要がなく、回路規模の増大を回
避できる。
【００２３】また、請求項６の発明は、請求項５に記載
の映像信号処理装置において、前記合成手段において合
成される前記副映像信号は、サブピクチャまたはオンス
クリーンディスプレイを表示するための信号であるもの
とする。
【００２４】請求項６の発明によると、合成されたサブ
ピクチャやオンスクリーンディスプレイの画質劣化を防
ぐことができる。
【００２５】また、請求項７の発明は、請求項５または
請求項６のいずれかに記載の映像信号処理装置におい
て、前記ＩＰ変換手段は、前記第１のインターレース映
像信号から走査線を補間して、前記第１のインターレー
ス映像信号を前記第１のプログレシブ映像信号に変換し
て出力するものであり、前記ＰＩ変換手段は、前記ＩＰ
変換手段によって補間された前記走査線を間引いて、前
記第２のプログレシブ映像信号を前記第２のインターレ
ース映像信号に変換して出力するものであるものとす
る。
【００２６】請求項７の発明によると、第１のインター
レース映像信号から第１のプログレシブ映像信号への変
換の際に補間された走査線は、ＰＩ変換手段によって間
引かれる。そのため、ＰＩ変換から出力される第２のイ
ンターレース映像信号に生じる画質劣化を防ぐことがで
きる。また、第２のプログレシブ映像信号の出力と第２
のインターレース映像信号の出力との間に時間差は生じ
ない。
【００２７】また、請求項８の発明は、請求項７に記載
の映像信号処理装置において、前記ＩＰ変換手段は、前
記フィールド信号発生手段から受ける前記フィールド識
別信号が奇数フィールドを示す場合は、前記第１のイン
ターレース映像信号の奇数フィールドから走査線を補間
して、前記第１のインターレース映像信号を前記第１の
プログレシブ映像信号に変換して出力し、前記フィール
ド信号発生手段から受ける前記フィールド識別信号が偶
数フィールドを示す場合は、前記第１のインターレース
映像信号の偶数フィールドから走査線を補間して、前記
第１のインターレース映像信号を前記第１のプログレシ
ブ映像信号に変換して出力するものであり、前記ＰＩ変
換手段は、前記フィールド信号発生手段から受ける前記
フィールド識別信号が奇数フィールドを示す場合は、前
記第２のプログレシブ映像信号の偶数番目の走査線を間
引いて、前記第２のインターレース映像信号に変換し、
前記フィールド信号発生手段から受ける前記フィールド
識別信号が偶数フィールドを示す場合は、前記第２のプ
ログレシブ映像信号の奇数番目の走査線を間引いて、前
記第２のインターレース映像信号に変換するものである
ものとする。
【００２８】請求項８の発明によると、フィールド信号
発生手段が出力するフィールド識別信号をもとづいて、
ＰＩ変換手段は、第１のプログレシブ映像信号が第１の
インターレース映像信号の奇数フィールドまたは偶数フ
ィールドの走査線から補間されたものであるかによっ
て、第２のプログレシブ映像信号における補間された走
査線を間引くことを可能にする。
【００２９】また、請求項９の発明は、入力された第１
のインターレース映像信号を第１のプログレシブ映像信
号に変換して出力するＩＰ変換手段と、前記第１のプロ
グレシブ映像信号と入力された副映像を表示するための
副映像信号とを合成し、第２のプログレシブ映像信号と
して出力する合成手段と、前記第２のプログレシブ映像
信号を第２のインターレース映像信号に変換して出力す
るラインメモリと、入力されたクロック信号をもとにプ
ログレシブ水平同期パルス信号を出力するプログレシブ
水平同期パルス発生手段と、前記クロック信号をもとに
インターレース水平同期パルス信号を出力するインター
レース水平同期パルス発生手段と、前記インターレース
水平同期パルス発生手段からの前記インターレース水平
同期パルス信号にもとづいて、前記ラインメモリからの
前記第２のインターレース映像信号のフィールドが奇数
フィールドになるか偶数フィールドになるかを示すフィ
ールド識別信号を出力するフィールド信号発生手段と、
前記プログレシブ水平同期パルス発生手段からの前記プ
ログレシブ水平同期パルス信号とフィールド信号発生手
段からの前記フィールド識別信号とにもとづいて、前記
ラインメモリへの前記第２のプログレシブ映像信号の書
き込みを制御する書き込み制御信号を前記ラインメモリ
に出力する書き込み制御手段と、前記インターレース水
平同期パルス発生手段からの前記インターレース水平同
期パルス信号と前記フィールド信号発生手段からの前記
フィールド識別信号とにもとづいて、前記ラインメモリ
からの前記第２のインターレース映像信号の読み出しを
制御する読み出し制御信号を前記ラインメモリに出力す
る読み出し制御手段を備え、前記合成手段から出力され
る前記第２のプログレシブ映像信号と前記ラインメモリ
から読み出される前記第２のインターレース映像信号と
をともに出力するものである。
【００３０】請求項９の発明によると、インターレース
映像信号をプログレシブ映像に変換した後に副映像と合
成する。そのため、副映像がボケることなく、画質劣化
の発生を回避できる。また、プログレシブ映像信号に副
映像を合成するため、ライン番号をフィールドにおける
ライン番号に変換する必要がなく、回路規模の増大を回
避できる。
【００３１】また、請求項１０の発明は、請求項９に記
載の映像信号処理装置において、前記合成手段において
合成される前記副映像信号は、サブピクチャまたはオン
スクリーンディスプレイを表示するための信号であるも
のとする。
【００３２】請求項１０の発明によると、合成されたサ
ブピクチャやオンスクリーンディスプレイの画質劣化を
防ぐことができる。
【００３３】また、請求項１１の発明は、請求項９また
は請求項１０のいずれかに記載の映像信号処理装置にお
いて、前記ＩＰ変換手段は、前記フィールド識別手段か
らの前記フィールド識別信号が奇数フィールドを示す場
合は、前記第１のインターレース映像信号の奇数フィー
ルドから走査線を補間して、前記第１のインターレース
映像信号を前記第１のプログレシブ映像信号に変換して
出力し、前記フィールド識別手段からの前記フィールド
識別信号が偶数フィールドを示す場合は、前記第１のイ
ンターレース映像信号の偶数フィールドから走査線を補
間して、前記第１のインターレース映像信号を前記第１
のプログレシブ映像信号に変換して出力するものであ
り、前記書き込み制御手段は、前記フィールド識別手段
からの前記フィールド識別信号が奇数フィールドを示す
場合は、前記第２のプログレシブ映像信号の奇数番目の
走査線を前記ラインメモリに書き込むための前記書き込
み制御信号を出力し、前記フィールド識別手段からの前
記フィールド識別信号が偶数フィールドを示す場合は、
前記第２のプログレシブ映像信号の偶数番目の走査線を
前記ラインメモリに書き込むための前記書き込み制御信
号を出力するものであり、前記読み出し制御手段は、前
記書き込み制御手段からの前記書き込み制御信号にした
がって前記ラインメモリに書き込まれた前記第２のプロ
グレシブ映像信号の走査線を前記第２のインターレース
映像信号として読み出すための前記読み出し制御信号を
出力するものであるものとする。
【００３４】請求項１１の発明によると、フィールド信
号発生手段が出力するフィールド識別信号をもとづい
て、第２のプログレシブ映像信号の補間されていない走
査線のみをラインメモリに書き込むことによって、第２
のプログレシブ映像信号における補間された走査線を間
引くことを可能にする。
【００３５】
【発明の実施の形態】以下、本発明の各実施形態につい
て、図面を参照しながら説明する。
【００３６】（第１の実施形態）図１は、本発明の第１
の実施形態における映像信号処理装置の構成例を示す図
である。
【００３７】図１に示す映像信号処理装置は、入力端子
１、入力端子２、ＩＰ変換部（ＩＰ変換手段に対応す
る）３、合成部（合成手段に対応する）４、ＰＩ変換部
（ＰＩ変換手段に対応する）５、出力端子６、および出
力端子７を有している。
【００３８】入力端子１は、インターレース方式のイン
ターレース映像信号Ｓ１（第１のインターレース映像信
号に対応する）を入力する。
【００３９】入力端子２は、ＤＶＤ規格のサブピクチャ
（以下「サブピクチャ」と略す）またはオンスクリーン
ディスプレイ（以下「ＯＳＤ」と略す）を表示する信号
Ｓ２（副映像信号に対応する）を入力する。
【００４０】ＩＰ変換部３は、入力端子１からのインタ
ーレース映像信号Ｓ１を走査線補間によってプログレシ
ブ方式のプログレシブ映像信号（第１のプログレシブ映
像信号に対応する）Ｓ３に変換して出力する。さらに、
ＩＰ変換部３は、その内部にある識別部３ａ（図示せ
ず）によって、出力するプログレシブ映像信号Ｓ３が、
インターレース映像信号Ｓ１の奇数フィールドに対して
走査線補間を行ったものか偶数フィールドに対して走査
線補間を行ったものかを識別し、そのどちらのフィール
ドかを示す奇遇フィールド識別信号Ｓ４（フィールド識
別信号に対応する）をＰＩ変換部５に出力する。
【００４１】合成部４は、ＩＰ変換部３から出力される
プログレシブ方式のプログレシブ映像信号Ｓ３と入力端
子２からのサブピクチャまたはＯＳＤを表示する信号Ｓ
２とを合成し、プログレシブ方式の合成映像信号Ｓ５
（第２のプログレシブ映像信号に対応する）を出力す
る。
【００４２】ＰＩ変換部５は、ＩＰ変換部３から入力す
る奇遇フィールド識別信号Ｓ４にもとづいて、合成部４
からのプログレシブ方式の合成映像信号Ｓ５をインター
レース方式のインターレース映像信号Ｓ６（第２のイン
ターレース映像信号に対応する）に変換する。
【００４３】出力端子６は、合成部４からのプログレシ
ブ方式の合成映像信号Ｓ５を出力する。
【００４４】出力端子７は、ＰＩ変換部５からのインタ
ーレース映像信号Ｓ６を出力する。
【００４５】次に、以上のように構成された本実施形態
に係る映像信号処理装置の動作について説明する。
【００４６】入力端子１から入力されたインターレース
方式のインターレース映像信号Ｓ１は、ＩＰ変換部３に
おける走査線補間によってプログレシブ方式のプログレ
シブ映像信号Ｓ３に変換される（後述で詳細する）。そ
して、合成部４は、プログレシブ映像信号Ｓ３と入力端
子２からのサブピクチャまたはＯＳＤを表示する信号Ｓ
２とを合成して合成映像信号Ｓ５を出力する。合成部４
からの合成映像信号Ｓ５は、出力端子６から出力され
る。また、合成部４からのプログレシブ方式の合成映像
信号Ｓ５は、ＰＩ変換部５においてインターレース方式
のインターレース映像信号Ｓ６に変換され（後述で詳細
する）、出力端子７から出力される。
【００４７】次に、ＩＰ変換部３の具体的動作を説明す
る。
【００４８】図２はインターレース映像信号Ｓ１からプ
ログレシブ映像信号Ｓ３への変換の一例を説明するため
の図である。
【００４９】図２（ａ）は、ＩＰ変換部３に入力される
インターレース映像信号Ｓ１が奇数フィールドの場合の
変換例を説明するための図である。図２（ｂ）は、ＩＰ
変換部３に入力されるインターレース映像信号Ｓ１が偶
数フィールドの場合の変換例を説明するための図であ
る。
【００５０】図２（ａ）に示すように、入力されるイン
ターレース映像信号Ｓ１が奇数フィールドの場合、ＩＰ
変換部３は、プログレシブ映像信号Ｓ３の奇数ラインの
走査線としてインターレース映像信号Ｓ１を出力する。
その際、ＩＰ変換部３は、入力されるインターレース映
像信号Ｓ１の２倍の速さで、プログレシブ映像信号Ｓ３
の奇数ラインの走査線としてインターレース映像信号Ｓ
１を出力する。また、プログレシブ映像信号Ｓ３の偶数
ラインの走査線としてインターレース映像信号Ｓ１の前
後のラインの走査線から補間して出力する。さらに、Ｉ
Ｐ変換部３は、この場合、Ｌレベルの奇遇フィールド識
別信号Ｓ４を出力する。
【００５１】一方、図２（ｂ）に示すように、入力され
るインターレース映像信号Ｓ１が偶数フィールドの場
合、ＩＰ変換部３は、プログレシブ映像信号Ｓ３の偶数
ラインの走査線としてインターレース映像信号Ｓ１を出
力する。その際、ＩＰ変換部３は、入力されるインター
レース映像信号Ｓ１の２倍の速さで、プログレシブ映像
信号Ｓ３の偶数ラインの走査線としてインターレース映
像信号Ｓ１を出力する。また、プログレシブ映像信号Ｓ
３の奇数ラインの走査線としてインターレース映像信号
Ｓ１の前後のラインの走査線から補間して出力する。さ
らに、ＩＰ変換部３は、この場合、Ｈレベルの奇遇フィ
ールド識別信号Ｓ４を出力する。
【００５２】なお、走査線補間の方法として、前後２ラ
インの走査線を用いて補間する方法を説明しているが、
これに限定するものではない。
【００５３】次に、ＰＩ変換部５の具体的動作を説明す
る。
【００５４】図３はプログレシブ方式の合成映像信号Ｓ
５からインターレース方式のインターレース映像信号Ｓ
６への変換例を説明するための図である。
【００５５】図３（ａ）は、ＰＩ変換部５に入力される
奇遇フィールド識別信号Ｓ４がＬレベルの場合の変換例
を説明するための図である。図３（ｂ）は、ＰＩ変換部
５に入力される奇遇フィールド識別信号Ｓ４がＨレベル
の場合の変換例を説明するための図である。
【００５６】図３（ａ）に示すように、奇遇フィールド
識別信号Ｓ４がＬレベルの場合、ＰＩ変換部５は、イン
ターレース方式のインターレース映像信号Ｓ６として、
入力されるプログレシブ方式の合成映像信号Ｓ５の奇数
ラインの走査線を出力し、偶数ラインの走査線は出力し
ない。また、上記奇数ラインの走査線の出力は、ＰＩ変
換部５に入力される合成映像信号Ｓ５の１／２倍の速さ
で出力する。
【００５７】図３（ｂ）に示すように、奇遇フィールド
識別信号Ｓ４がＨレベルの場合、ＰＩ変換部５は、イン
ターレース方式のインターレース映像信号Ｓ６として、
入力されるプログレシブ方式の合成映像信号Ｓ５の偶数
ラインの走査線を出力し、奇数ラインの走査線は出力し
ない。また、上記偶数ラインの走査線の出力は、ＰＩ変
換部５に入力される合成映像信号Ｓ５の１／２倍の速さ
で出力する。
【００５８】このように、奇遇フィールド識別信号Ｓ４
のＬまたはＨレベルに応じて、プログレシブ方式の合成
映像信号Ｓ５におけるそれぞれ偶数または奇数ラインを
間引くことによって、ＰＩ変換部５から出力されるイン
ターレース映像信号Ｓ６は、入力端子１に入力されるイ
ンターレース映像信号Ｓ１と同等の信号になる。
【００５９】また、ＰＩ変換部５は、入力されるプログ
レシブ方式の合成映像信号Ｓ５における半数の走査線を
入力の１／２の速さで出力するため、入力されるプログ
レシブ方式の合成映像信号Ｓ５と出力されるインターレ
ース映像信号Ｓ６との間に時間差は生じない。言い換え
ると、出力端子６から出力されるプログレシブ方式の合
成映像信号Ｓ５と、出力端子７から出力されるインター
レース方式のインターレース映像信号Ｓ６との間に時間
差は生じない。
【００６０】なお、以上では、第１のプロレシブ映像信
号Ｓ３に合成する映像としてサブピクチャやＯＳＤの場
合を例に説明したが、本発明はこれに限る趣旨ではな
く、副映像として用いられる映像を表示する場合であっ
ても、本発明は同様に実施可能である。
【００６１】以上のように本発明の第１の実施形態に係
る映像信号処理装置は、入力されるインターレース方式
のインターレース映像信号Ｓ１をプログレシブ方式のプ
ログレシブ映像信号Ｓ３に変換した後に、サブピクチャ
またはＯＳＤを表示する信号Ｓ２と合成する。そのた
め、出力端子６から出力されるプログレシブ方式の合成
映像信号Ｓ５では、走査線補間によるサブピクチャまた
はＯＳＤの映像ボケが生じず、画質劣化を防ぐことがで
きる。
【００６２】また、サブピクチャはプログレシブ方式の
プログレシブ映像信号Ｓ３と合成するため、フレームに
おけるライン番号で管理されているサブピクチャを表示
する表示ラインをフィールドにおけるライン番号に変換
する必要がなくなり、回路規模の増大を抑制することが
できる。
【００６３】さらに、ＰＩ変換部５において、ＩＰ変換
部３によって補間された走査線を間引くため、入力端子
１から入力されるインターレース映像信号Ｓ１と出力端
子７から出力されるインターレース映像信号Ｓ６とは同
等の信号となるので、インターレース映像信号Ｓ６を原
因とする画質劣化の発生を防ぐことができる。また、上
記の通り、出力端子６から出力されるプログレシブ方式
の合成映像信号Ｓ５と、出力端子７から出力されるイン
ターレース方式のインターレース映像信号Ｓ６との間に
時間差が生じることはない。
【００６４】(第２の実施形態)図４は本発明の第２の実
施形態における映像信号処理装置の構成例を示す図であ
る。
【００６５】図４に示す映像信号処理装置は、入力端子
１、入力端子２、ＩＰ変換部(ＩＰ変換手段に対応する)
１３、合成部(合成手段に対応する)４、ＰＩ変換部(Ｐ
Ｉ変換手段に対応する)５、フィールド信号発生部(フィ
ールド信号発生手段に対応する)１８、出力端子６、お
よび出力端子７を有している。
【００６６】入力端子１は、インターレース方式のイン
ターレース映像信号Ｓ１(第１のインターレース映像信
号に対応する)を入力する。
【００６７】入力端子２は、サブピクチャまたはＯＳＤ
を表示する信号Ｓ２(副映像信号に対応する)を入力す
る。
【００６８】ＩＰ変換部１３は、フィールド信号発生部
１８から入力する後述の奇遇フィールド識別信号Ｓ４に
もとづいて、入力端子１からのインターレース映像信号
Ｓ１を走査線補間によってプログレシブ方式のプログレ
シブ映像信号(第１のプログレシブ映像信号に対応する)
Ｓ３に変換して出力する。
【００６９】合成部４は、ＩＰ変換部１３から出力され
るプログレシブ方式のプログレシブ映像信号Ｓ３と入力
端子２からのサブピクチャまたはＯＳＤを表示する信号
Ｓ２とを合成し、プログレシブ方式の合成映像信号Ｓ５
(第２のプログレシブ映像信号に対応する)を出力する。
【００７０】ＰＩ変換部５は、フィールド信号発生部１
８から入力する後述の奇遇フィールド識別信号Ｓ４にも
とづいて、合成部４からのプログレシブ方式の合成映像
信号Ｓ５をインターレース方式のインターレース映像信
号Ｓ６(第２のインターレース映像信号に対応する)に変
換する。
【００７１】フィールド信号発生部１８は、ＰＩ変換部
５から出力されるインターレース方式のインターレース
映像信号Ｓ６が奇数フィールドになるか偶数フィールド
になるかを示す奇遇フィールド識別信号Ｓ４（フィール
ド識別信号に対応する）を出力する。なお、フィールド
信号発生部１８は、奇数フィールドの場合はＬレベルの
奇遇フィールド識別信号Ｓ４を出力し、偶数フィールド
の場合はＨレベルの奇遇フィールド識別信号Ｓ４を出力
する。
【００７２】出力端子６は、合成部４からのプログレシ
ブ方式の合成映像信号Ｓ５を出力する。
【００７３】出力端子７は、ＰＩ変換部５からのインタ
ーレース映像信号Ｓ６を出力する。
【００７４】次に、以上のように構成された本実施形態
に係る映像信号処理装置の動作について説明する。
【００７５】入力端子１から入力されたインターレース
方式のインターレース映像信号Ｓ１は、ＩＰ変換部１３
における走査線補間によってプログレシブ方式のプログ
レシブ映像信号Ｓ３に変換される(後述で詳細する)。そ
して、合成部４は、プログレシブ映像信号Ｓ３と入力端
子２からのサブピクチャまたはＯＳＤを表示する信号Ｓ
２とを合成して合成映像信号Ｓ５を出力する。合成部４
からの合成映像信号Ｓ５は出力端子６から出力される。
また、合成部４からのプログレシブ方式の合成映像信号
Ｓ５は、ＰＩ変換部５において、奇遇フィールド識別信
号Ｓ４にもとづいてインターレース方式のインターレー
ス映像信号Ｓ６に変換され、出力端子７から出力され
る。
【００７６】次に、ＩＰ変換部１３の具体的動作につい
て上記図２を参照しながら説明する。
【００７７】フィールド信号発生部１８からの奇遇フィ
ールド識別信号Ｓ４がＬレベルの場合は、図２（ａ）に
示すように奇数フィールドのインターレース映像信号Ｓ
１が入力される。この場合ＩＰ変換部１３は、プログレ
シブ映像信号Ｓ３の奇数ラインの走査線としてインター
レース映像信号Ｓ１を出力する。その際、ＩＰ変換部１
３は、入力されるインターレース映像信号Ｓ１の２倍の
速さで、プログレシブ映像信号Ｓ３の奇数ラインの走査
線としてインターレース映像信号Ｓ１を出力する。ま
た、プログレシブ映像信号Ｓ３の偶数ラインの走査線と
してインターレース映像信号Ｓ１の前後のラインの走査
線から補間して出力する。
【００７８】一方、フィールド信号発生部１８からの奇
遇フィールド識別信号Ｓ４がＨレベルの場合は、図２
（ｂ）に示すように奇数フィールドのインターレース映
像信号Ｓ１が入力される。この場合ＩＰ変換部１３は、
プログレシブ映像信号Ｓ３の偶数ラインの走査線として
インターレース映像信号Ｓ１を出力する。その際、ＩＰ
変換部１３は、入力されるインターレース映像信号Ｓ１
の２倍の速さで、プログレシブ映像信号Ｓ３の偶数ライ
ンの走査線としてインターレース映像信号Ｓ１を出力す
る。また、プログレシブ映像信号Ｓ３の奇数ラインの走
査線としてインターレース映像信号Ｓ１の前後のライン
の走査線から補間して出力する。
【００７９】なお、走査線補間の方法として前後の２つ
のラインの走査線から補間する方法を説明しているが、
これに限定するものではない。
【００８０】また、ＰＩ変換部５の動作に関しては、上
記第１の実施形態と同様であるので説明は割愛する。
【００８１】以上のように本発明の第２の実施形態に係
る映像信号処理装置は、奇遇フィールド識別信号Ｓ４を
フィールド信号発生部１８において生成し、第１の実施
形態と比較して、その奇遇フィールド識別信号Ｓ４を生
成する手段が相違するのみである。そのため、本実施形
態でも、第１の実施形態と同様の効果を奏する。
【００８２】(第３の実施形態)図５は本発明の第３の実
施形態における映像信号処理装置の構成図を示す図であ
る。
【００８３】図５に示す映像信号処理装置は、入力端子
１、入力端子２、ＩＰ変換部(ＩＰ変換手段に対応する)
１３、合成部(合成手段に対応する)４、ラインメモリ２
１、書き込み制御部(書き込み制御手段に対応する)２
２、読み出し制御部(読み出し制御手段に相当)２３、Ｈ
Ｐ発生部(プログレシブ水平同期パルス発生手段に対応
する)２４、ＨＩ発生部(インターレース水平同期パルス
発生手段に対応する)２５、フィールド信号発生部(フィ
ールド信号発生手段に対応する)２６、クロック入力端
子２７、出力端子６、および出力端子７を有している。
【００８４】ＨＰ発生部２４は、クロック入力端子２７
からのクロック信号Ｓ２１からプログレシブの水平同期
パルス信号（以下「プログレシブ水平同期パルス信号」
という）Ｓ２２を生成し出力する。
【００８５】ＨＩ発生部２５は、クロック入力端子２７
からのクロック信号Ｓ２１からインターレースの水平同
期パルス信号（以下「インターレース水平同期パルス信
号」という）Ｓ２３を生成し出力する。
【００８６】フィールド信号発生部２６は、ＨＩ発生部
２４からのインターレース水平同期パルス信号Ｓ２３に
もとづいて、ラインメモリ２１から出力されるインター
レース方式のインターレース映像信号Ｓ６が奇数フィー
ルドになるか偶数フィールドになるかを示す奇遇フィー
ルド識別信号Ｓ４（フィールド識別信号に対応する）を
出力する。なお、フィールド信号発生部２６は、奇数フ
ィールドの場合はＬレベルの奇遇フィールド識別信号Ｓ
４を出力し、偶数フィールドの場合はＨレベルの奇遇フ
ィールド識別信号Ｓ４を出力する。
【００８７】書き込み制御部２２は、ＨＰ発生部２４か
らのプログレシブ水平同期パルス信号Ｓ２２および奇遇
フィールド識別信号Ｓ４にもとづいて、書き込み制御信
号Ｓ２４をラインメモリＳ２１に出力する。
【００８８】読み出し制御部２３は、ＨＩ発生部からの
インターレースの水平同期パルス信号Ｓ２３および奇遇
フィールド識別信号Ｓ４にもとづいて、読み出し制御信
号Ｓ２５をラインメモリ２１に出力する。
【００８９】なお、ここでは、上記第２の実施形態にお
ける図４に示した構成要素と同様の動作を行う構成要素
の説明は省略している。
【００９０】まず、以上のように構成された第３の実施
形態に係る映像信号処理装置の動作について簡単に説明
する。
【００９１】入力端子１から入力されたインターレース
方式のインターレース映像信号Ｓ１（第１のインターレ
ース映像信号に対応する）は、ＩＰ変換部１３における
走査線補間によってプログレシブ方式のプログレシブ映
像信号Ｓ３（第１のプログレシブ映像信号に対応する）
に変換される。そして、合成部４は、プログレシブ映像
信号Ｓ３と入力端子２からのサブピクチャまたはＯＳＤ
を表示する信号Ｓ２とを合成して合成映像信号Ｓ５（第
２のプログレシブ映像信号に対応する）を出力する。合
成部４からの合成映像信号Ｓ５は出力端子６から出力さ
れる。また、合成部４からのプログレシブ方式の合成映
像信号Ｓ５は、ラインメモリ２１に書き込まれる。ライ
ンメモリから読み出された映像信号はインターレース映
像信号Ｓ６（第２のインターレース映像信号に対応す
る）として出力端子７から出力される。
【００９２】次に、ラインメモリ２１、書き込み制御部
２２、読み出し制御部２３の具体的動作について、図６
を参照しながら説明する。
【００９３】図６は、ラインメモリ２１、書き込み制御
部２２、読み出し制御部２３を用いた、プログレシブ方
式の合成映像信号Ｓ５からインターレース方式のインタ
ーレース映像信号Ｓ６への変換例を説明するための図で
ある。
【００９４】図６（ａ）は、奇遇フィールド識別信号Ｓ
４がＬレベルの場合の動作の説明を説明するための図で
ある。図６（ｂ）は、奇遇フィールド識別信号Ｓ４がＨ
レベルの場合の動作の説明を説明するための図である。
なお、図６におけるＮは整数である。
【００９５】図６（ａ）に示すように、奇遇フィールド
識別信号Ｓ４がＬレベルの場合について説明する。プロ
グレシブ水平同期パルス信号Ｓ２２より生成される書き
込み制御信号Ｓ２４はプログレシブ方式の合成映像信号
Ｓ５の奇数ラインの場合にのみＨレベルになり、書き込
み制御信号Ｓ２４がＨレベルの期間にプログレシブ映像
信号Ｓ５がラインメモリ２１に書き込まれる。そして、
インターレース水平同期パルス信号Ｓ２３より生成され
る読み出し制御信号Ｓ２５がＨレベルの期間にインター
レース方式のインターレース映像信号Ｓ６として合成映
像信号Ｓ５の１/２倍の速さで読み出される。
【００９６】図６（ｂ）に示すように、奇遇フィールド
識別信号Ｓ４がＨレベルの場合について説明する。プロ
グレシブ水平同期パルス信号Ｓ２２より生成される書き
込み制御信号Ｓ２４はプログレシブ方式の合成映像信号
Ｓ５の偶数ラインの場合にのみＨレベルになり、書き込
み制御信号Ｓ２４がＨレベルの期間にプログレシブ映像
信号Ｓ５がラインメモリ２１に書き込まれる。そして、
インターレース水平同期パルス信号Ｓ２３より生成され
る読み出し制御信号Ｓ２５がＨレベルの期間にインター
レース方式のインターレース映像信号Ｓ６として合成映
像信号Ｓ５の１/２倍の速さで読み出される。
【００９７】このように、奇遇フィールド識別信号Ｓ４
のＬまたはＨレベルに応じて、プログレシブ方式の合成
映像信号Ｓ５におけるそれぞれ偶数または奇数ラインを
間引くことによって、ラインメモリ２１から出力される
インターレース映像信号Ｓ６は、入力端子１に入力され
るインターレース映像信号Ｓ１と同等の信号となる。
【００９８】また、ラインメモリ２１は入力されるプロ
グレシブ方式の合成映像信号Ｓ５における半数の走査線
を入力の１/２の速さで出力するため、入力されるプロ
グレシブ方式の合成映像信号Ｓ５と出力されるインター
レース映像信号Ｓ６との間に時間差は生じない。言い換
えると、出力端子６から出力されるプログレシブ方式の
合成映像信号Ｓ５と、出力端子７から出力されるインタ
ーレース方式のインターレース映像信号Ｓ６との間に時
間差は生じない。
【００９９】以上のように、本発明の第３の実施形態に
係る映像信号処理装置は、第１の実施形態または第２の
実施形態と同様の効果を得ることができる。
【０１００】
【発明の効果】以上のように、本発明は、インターレー
ス方式の映像信号をプログレシブ方式の映像信号に変換
した後に、サブピクチャまたはＯＳＤと合成するため、
走査線補間を原因とするサブピクチャまたはＯＳＤの映
像ボケをなくし、画質劣化を防ぐことができる。また、
インターレース方式の映像信号からプログレシブ方式の
映像信号への変換で補間された走査線を間引くことによ
り、インターレース方式の映像信号の出力による画質劣
化を防ぐことができる。
【図面の簡単な説明】
【図１】 本発明の実施形態１に係る映像信号処理装置
の構成例を示す図である。
【図２】 ＩＰ変換部３における変換例を説明するため
の図である。
【図３】 ＰＩ変換部５における変換例を説明するため
の図である。
【図４】 本発明の実施形態２に係る映像信号処理装置
の構成例を示す図である。
【図５】 本発明の実施形態３に係る映像信号処理装置
の構成例を示す図である。
【図６】 ラインメモリ２１、書き込み制御部２２、読
み出し制御部２３におけるＰＩ変換例を説明するための
図である。
【図７】 従来の映像信号処理装置の構成例を示す図で
ある。
【符号の説明】
１、２ 入力端子 ３ ＩＰ変換部(ＩＰ変換手段) ４ 合成部(合成手段) ５ ＰＩ変換部(ＰＩ変換手段) ６、７ 出力端子 １３ ＩＰ変換部(ＩＰ変換手段) １８ フィールド信号発生部(フィールド信号発生手
段) ２１ ラインメモリ ２２ 書き込み制御部(書き込み制御手段) ２３ 読み出し制御部(読み出し制御手段) ２４ ＨＰ発生部(プログレシブ水平同期パルス信号
発生手段) ２５ ＨＩ発生部(インターレース水平同期パルス信
号発生手段) ２６ フィールド信号発生部(フィールド信号発生手
段) ２７ クロック入力端子 Ｓ１ インターレース映像信号(第１のインターレー
ス映像信号) Ｓ２ サブピクチャまたはＯＳＤを表示する信号(副
映像信号) Ｓ３ プログレシブ映像信号(第１のプログレシブ映
像信号) Ｓ４ 奇遇フィールド識別信号(フィールド識別信
号) Ｓ５ プログレシブ方式の合成映像信号(第２のプロ
グレシブ信号) Ｓ６ インターレース映像信号(第２のインターレー
ス映像信号) Ｓ２１ クロック信号 Ｓ２２ プログレシブ水平同期パルス信号 Ｓ２３ インターレース水平同期パルス信号 Ｓ２４ 書き込み制御信号 Ｓ２５ 読み出し制御信号
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C023 AA11 AA13 AA14 AA15 AA18 AA38 BA11 CA01 CA03 CA05 EA02 EA04 5C025 AA28 BA28 CA01 CA02 CA06 CA09 5C063 AA01 AA06 AB03 AC01 AC10 BA04 BA08 BA09 CA01 CA23

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 入力された第１のインターレース映像信
    号を第１のプログレシブ映像信号に変換して出力するＩ
    Ｐ変換手段と、 前記第１のプログレシブ映像信号と入力された副映像を
    表示するための副映像信号とを合成し、第２のプログレ
    シブ映像信号として出力する合成手段と、 前記第２のプログレシブ映像信号を第２のインターレー
    ス映像信号に変換して出力するＰＩ変換手段とを備え、 前記第２のプログレシブ映像信号と前記第２のインター
    レース映像信号とをともに出力することを特徴とする映
    像信号処理装置。
  2. 【請求項２】 請求項１に記載の映像信号処理装置にお
    いて、 前記合成手段において合成される前記副映像信号は、サ
    ブピクチャまたはオンスクリーンディスプレイを表示す
    るための信号であることを特徴とする映像信号処理装
    置。
  3. 【請求項３】 請求項１または請求項２のいずれかに記
    載の映像信号処理装置において、 前記ＩＰ変換手段は、前記第１のインターレース映像信
    号から走査線を補間して、前記第１のインターレース映
    像信号を前記第１のプログレシブ映像信号に変換して出
    力するものであり、 前記ＰＩ変換手段は、前記ＩＰ変換手段によって補間さ
    れた前記走査線を間引いて、前記第２のプログレシブ映
    像信号を前記第２のインターレース映像信号に変換して
    出力するものであることを特徴とする映像信号処理装
    置。
  4. 【請求項４】 請求項３に記載の映像信号処理装置にお
    いて、 前記ＩＰ変換手段は、 前記第１のインターレース映像信号から走査線を補間し
    て、前記第１のインターレース映像信号を前記第１のプ
    ログレシブ映像信号に変換して出力するとともに、 前記第１のプログレシブ信号が、前記第１のインターレ
    ース映像信号の奇数フィールドまたは偶数フィールドの
    走査線から補間されたものであることを示すフィールド
    識別信号を前記ＰＩ変換手段に出力するものであり、 前記ＰＩ変換手段は、 前記フィールド識別信号にもとづいて、前記第１のプロ
    グレシブ信号が、前記第１のインターレース映像信号の
    奇数フィールドの走査線から補間されたものであると判
    断した場合は、 前記第２のプログレシブ映像信号の偶数番目の走査線を
    間引いて、前記第２のインターレース映像信号に変換
    し、 前記フィールド識別信号にもとづいて、前記第１のプロ
    グレシブ信号が、前記第１のインターレース映像信号の
    偶数フィールドの走査線から補間されたものであると判
    断した場合は、 前記第２のプログレシブ映像信号の奇数番目の走査線を
    間引いて、前記第２のインターレース映像信号に変換す
    るものであることを特徴とする映像信号処理装置。
  5. 【請求項５】 入力された第１のインターレース映像信
    号を第１のプログレシブ映像信号に変換して出力するＩ
    Ｐ変換手段と、 前記第１のプログレシブ映像信号と入力された副映像を
    表示するための副映像信号とを合成し、第２のプログレ
    シブ映像信号として出力する合成手段と、 前記第２のプログレシブ映像信号を第２のインターレー
    ス映像信号に変換して出力するＰＩ変換手段と、 前記ＰＩ変換手段からの前記第２のインターレース映像
    信号のフィールドが奇数フィールドになるか偶数フィー
    ルドになるかを示すフィールド識別信号を出力するフィ
    ールド信号発生手段とを備え、 前記第２のプログレシブ映像信号と前記第２のインター
    レース映像信号とをともに出力することを特徴とする映
    像信号処理装置。
  6. 【請求項６】 請求項５に記載の映像信号処理装置にお
    いて、 前記合成手段において合成される前記副映像信号は、サ
    ブピクチャまたはオンスクリーンディスプレイを表示す
    るための信号であることを特徴とする映像信号処理装
    置。
  7. 【請求項７】 請求項５または請求項６のいずれかに記
    載の映像信号処理装置において、 前記ＩＰ変換手段は、前記第１のインターレース映像信
    号から走査線を補間して、前記第１のインターレース映
    像信号を前記第１のプログレシブ映像信号に変換して出
    力するものであり、 前記ＰＩ変換手段は、前記ＩＰ変換手段によって補間さ
    れた前記走査線を間引いて、前記第２のプログレシブ映
    像信号を前記第２のインターレース映像信号に変換して
    出力するものであることを特徴とする映像信号処理装
    置。
  8. 【請求項８】 請求項７に記載の映像信号処理装置にお
    いて、 前記ＩＰ変換手段は、 前記フィールド信号発生手段から受ける前記フィールド
    識別信号が奇数フィールドを示す場合は、前記第１のイ
    ンターレース映像信号の奇数フィールドから走査線を補
    間して、前記第１のインターレース映像信号を前記第１
    のプログレシブ映像信号に変換して出力し、 前記フィールド信号発生手段から受ける前記フィールド
    識別信号が偶数フィールドを示す場合は、前記第１のイ
    ンターレース映像信号の偶数フィールドから走査線を補
    間して、前記第１のインターレース映像信号を前記第１
    のプログレシブ映像信号に変換して出力するものであ
    り、 前記ＰＩ変換手段は、 前記フィールド信号発生手段から受ける前記フィールド
    識別信号が奇数フィールドを示す場合は、前記第２のプ
    ログレシブ映像信号の偶数番目の走査線を間引いて、前
    記第２のインターレース映像信号に変換し、 前記フィールド信号発生手段から受ける前記フィールド
    識別信号が偶数フィールドを示す場合は、前記第２のプ
    ログレシブ映像信号の奇数番目の走査線を間引いて、前
    記第２のインターレース映像信号に変換するものである
    ことを特徴とする映像信号処理装置。
  9. 【請求項９】 入力された第１のインターレース映像信
    号を第１のプログレシブ映像信号に変換して出力するＩ
    Ｐ変換手段と、 前記第１のプログレシブ映像信号と入力された副映像を
    表示するための副映像信号とを合成し、第２のプログレ
    シブ映像信号として出力する合成手段と、 前記第２のプログレシブ映像信号を第２のインターレー
    ス映像信号に変換して出力するラインメモリと、 入力されたクロック信号をもとにプログレシブ水平同期
    パルス信号を出力するプログレシブ水平同期パルス発生
    手段と、 前記クロック信号をもとにインターレース水平同期パル
    ス信号を出力するインターレース水平同期パルス発生手
    段と、 前記インターレース水平同期パルス発生手段からの前記
    インターレース水平同期パルス信号にもとづいて、前記
    ラインメモリからの前記第２のインターレース映像信号
    のフィールドが奇数フィールドになるか偶数フィールド
    になるかを示すフィールド識別信号を出力するフィール
    ド信号発生手段と、 前記プログレシブ水平同期パルス発生手段からの前記プ
    ログレシブ水平同期パルス信号とフィールド信号発生手
    段からの前記フィールド識別信号とにもとづいて、前記
    ラインメモリへの前記第２のプログレシブ映像信号の書
    き込みを制御する書き込み制御信号を前記ラインメモリ
    に出力する書き込み制御手段と、 前記インターレース水平同期パルス発生手段からの前記
    インターレース水平同期パルス信号と前記フィールド信
    号発生手段からの前記フィールド識別信号とにもとづい
    て、前記ラインメモリからの前記第２のインターレース
    映像信号の読み出しを制御する読み出し制御信号を前記
    ラインメモリに出力する読み出し制御手段を備え、 前記合成手段から出力される前記第２のプログレシブ映
    像信号と前記ラインメモリから読み出される前記第２の
    インターレース映像信号とをともに出力することを特徴
    とする映像信号処理装置。
  10. 【請求項１０】 請求項９に記載の映像信号処理装置に
    おいて、 前記合成手段において合成される前記副映像信号は、サ
    ブピクチャまたはオンスクリーンディスプレイを表示す
    るための信号であることを特徴とする映像信号処理装
    置。
  11. 【請求項１１】 請求項９または請求項１０のいずれか
    に記載の映像信号処理装置において、 前記ＩＰ変換手段は、 前記フィールド識別手段から受ける前記フィールド識別
    信号が奇数フィールドを示す場合は、前記第１のインタ
    ーレース映像信号の奇数フィールドから走査線を補間し
    て、前記第１のインターレース映像信号を前記第１のプ
    ログレシブ映像信号に変換して出力し、 前記フィールド識別手段から受ける前記フィールド識別
    信号が偶数フィールドを示す場合は、前記第１のインタ
    ーレース映像信号の偶数フィールドから走査線を補間し
    て、前記第１のインターレース映像信号を前記第１のプ
    ログレシブ映像信号に変換して出力するものであり、 前記書き込み制御手段は、 前記フィールド識別手段からの前記フィールド識別信号
    が奇数フィールドを示す場合は、前記第２のプログレシ
    ブ映像信号の奇数番目の走査線を前記ラインメモリに書
    き込むための前記書き込み制御信号を出力し、 前記フィールド識別手段からの前記フィールド識別信号
    が偶数フィールドを示す場合は、前記第２のプログレシ
    ブ映像信号の偶数番目の走査線を前記ラインメモリに書
    き込むための前記書き込み制御信号を出力するものであ
    り、 前記読み出し制御手段は、 前記書き込み制御手段からの前記書き込み制御信号にし
    たがって前記ラインメモリに書き込まれた前記第２のプ
    ログレシブ映像信号の走査線を前記第２のインターレー
    ス映像信号として読み出すための前記読み出し制御信号
    を出力するものであることを特徴とする映像信号処理装
    置。
JP2002152749A 2002-05-27 2002-05-27 映像信号処理装置 Withdrawn JP2003348446A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002152749A JP2003348446A (ja) 2002-05-27 2002-05-27 映像信号処理装置
US10/412,392 US20030218692A1 (en) 2002-05-27 2003-04-14 Video signal processing device
EP03011225A EP1367820A3 (en) 2002-05-27 2003-05-16 Video signal processing device
CNB031362346A CN1257645C (zh) 2002-05-27 2003-05-19 图像信号处理装置
TW092114232A TWI266532B (en) 2002-05-27 2003-05-27 Video signal processing device
KR10-2003-0033538A KR20030091804A (ko) 2002-05-27 2003-05-27 영상신호 처리장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002152749A JP2003348446A (ja) 2002-05-27 2002-05-27 映像信号処理装置

Publications (1)

Publication Number Publication Date
JP2003348446A true JP2003348446A (ja) 2003-12-05

Family

ID=29417155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002152749A Withdrawn JP2003348446A (ja) 2002-05-27 2002-05-27 映像信号処理装置

Country Status (6)

Country Link
US (1) US20030218692A1 (ja)
EP (1) EP1367820A3 (ja)
JP (1) JP2003348446A (ja)
KR (1) KR20030091804A (ja)
CN (1) CN1257645C (ja)
TW (1) TWI266532B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008098691A (ja) * 2006-10-05 2008-04-24 Matsushita Electric Ind Co Ltd 映像処理装置
JP2009282527A (ja) * 2004-04-30 2009-12-03 Nvidia Corp ピクセルデータを垂直にスケーリングするための方法および装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999777B1 (ko) * 2003-04-09 2010-12-08 파나소닉 주식회사 Ｏｓｄ 합성화상 복호장치, ｏｓｄ 합성화상 복호방법, 기록매체
EP1619886A1 (en) * 2004-07-22 2006-01-25 Harman Becker Automotive Systems GmbH Video format adaptation
JP2006129069A (ja) * 2004-10-28 2006-05-18 Canon Inc 撮像装置及び撮像方法
JP5023805B2 (ja) * 2007-05-16 2012-09-12 ソニー株式会社 画像処理装置および画像処理方法、並びにプログラム
US20080291323A1 (en) * 2007-05-22 2008-11-27 Seiko Epson Corporation Image processing device, data recording device, and method of controlling image processing device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5327156A (en) * 1990-11-09 1994-07-05 Fuji Photo Film Co., Ltd. Apparatus for processing signals representative of a computer graphics image and a real image including storing processed signals back into internal memory
US5325131A (en) * 1993-05-03 1994-06-28 Tektronix, Inc. Multiformat television switcher
US5828786A (en) * 1993-12-02 1998-10-27 General Instrument Corporation Analyzer and methods for detecting and processing video data types in a video data stream
KR960042456A (ko) * 1995-05-08 1996-12-21 이민화 순차주사방식의 초음파시스템 디스플레이장치
US5530484A (en) * 1995-05-19 1996-06-25 Thomson Multimedia S.A Image scanning format converter suitable for a high definition television system
US5963261A (en) * 1996-04-29 1999-10-05 Philips Electronics North America Corporation Low cost scan converter for television receiver
JP3514063B2 (ja) * 1997-02-20 2004-03-31 松下電器産業株式会社 受信装置
US6798458B1 (en) * 1998-10-01 2004-09-28 Matsushita Electric Industrial Co., Ltd. Image signal conversion equipment
KR100326919B1 (ko) * 1999-08-23 2002-03-13 윤종용 주사 방식 변환 장치 및 그 방법
JP2001203988A (ja) * 2000-01-21 2001-07-27 Nec Corp 画像復号装置、半導体装置、及び画像復号方法
JP2001231016A (ja) * 2000-02-15 2001-08-24 Matsushita Electric Ind Co Ltd 映像信号再生装置
US6927801B2 (en) * 2000-11-20 2005-08-09 Victor Company Of Japan, Ltd. Video signal processing apparatus and video displaying apparatus
US7012648B2 (en) * 2001-04-02 2006-03-14 Matsushita Electric Industrial Co., Ltd. Image conversion method and image conversion apparatus
US6573941B1 (en) * 2002-04-22 2003-06-03 Thomson Licensing Sa Low bit rate compression format conversion for improved resolution

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009282527A (ja) * 2004-04-30 2009-12-03 Nvidia Corp ピクセルデータを垂直にスケーリングするための方法および装置
JP2008098691A (ja) * 2006-10-05 2008-04-24 Matsushita Electric Ind Co Ltd 映像処理装置

Also Published As

Publication number Publication date
TWI266532B (en) 2006-11-11
KR20030091804A (ko) 2003-12-03
CN1257645C (zh) 2006-05-24
US20030218692A1 (en) 2003-11-27
EP1367820A2 (en) 2003-12-03
CN1463145A (zh) 2003-12-24
EP1367820A3 (en) 2007-08-29
TW200400760A (en) 2004-01-01

Similar Documents

Publication Publication Date Title
JP5008826B2 (ja) 高精細度デインタレース／フレーム倍増回路およびその方法
KR100255907B1 (ko) 영상신호 변환장치와 텔레비젼신호처리장치
US20050001929A1 (en) Video signal converting apparatus and method
US8154654B2 (en) Frame interpolation device, frame interpolation method and image display device
JP2003348446A (ja) 映像信号処理装置
JP2584138B2 (ja) テレビジョン方式変換装置
JP5077037B2 (ja) 画像処理装置
EP1606954B1 (en) Arrangement for generating a 3d video signal
JP2005338498A (ja) 表示メモリ装置
JP2001036871A (ja) 画像供給装置および画像表示装置
JP5207866B2 (ja) 映像信号処理方法、映像信号処理装置
US7139030B2 (en) Video signal processing apparatus
JP3217820B2 (ja) 映像合成方法および外部同期表示装置
JP2002300537A (ja) 映像周波数変換装置
JP3083044B2 (ja) 映像合成回路
JP2006337732A (ja) 会議用画像表示システム
JP4230903B2 (ja) 映像信号処理装置及び映像信号処理方法
JP2002185849A (ja) 出力装置、及びテレシネ表示方法
JP2007081755A (ja) 画像データ変換装置
JP2008035552A (ja) 撮像装置および撮像方法
JP2000023107A (ja) 映像信号処理回路
JPH01235483A (ja) 画像拡大処理回路
JP2000134584A (ja) インターフェース装置及び映像信号処理方法
JP2000305538A (ja) 映像拡大方法及び映像拡大回路
JPH06326937A (ja) 画像信号変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070601

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20071226