JP4081561B2 - 電力増幅制御方法 - Google Patents

電力増幅制御方法 Download PDF

Info

Publication number
JP4081561B2
JP4081561B2 JP53146398A JP53146398A JP4081561B2 JP 4081561 B2 JP4081561 B2 JP 4081561B2 JP 53146398 A JP53146398 A JP 53146398A JP 53146398 A JP53146398 A JP 53146398A JP 4081561 B2 JP4081561 B2 JP 4081561B2
Authority
JP
Japan
Prior art keywords
control signal
predetermined
value
time
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP53146398A
Other languages
English (en)
Other versions
JP2001508620A (ja
Inventor
マーダー トーマス
コットシュラーク ゲールハルト
ピッツ ゲールハルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ipcom GmbH and Co KG
Original Assignee
Ipcom GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ipcom GmbH and Co KG filed Critical Ipcom GmbH and Co KG
Publication of JP2001508620A publication Critical patent/JP2001508620A/ja
Application granted granted Critical
Publication of JP4081561B2 publication Critical patent/JP4081561B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04TPC
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3036Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H03G3/3047Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers for intermittent signals, e.g. burst signals
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G2201/00Indexing scheme relating to subclass H03G
    • H03G2201/10Gain control characterised by the type of controlled element
    • H03G2201/103Gain control characterised by the type of controlled element being an amplifying element
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04WWIRELESS COMMUNICATION NETWORKS
    • H04W52/00Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04TPC
    • H04W52/52TPC using AGC [Automatic Gain Control] circuits or amplifiers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)

Description

従来の技術
本発明は、請求項1の上位概念に記載の電力増幅制御方法に関する。
”European Digital Cellular Telecomunications System(Phase 2); Radio Transmission and Reception(GSM 05.05), European Telecomunication Standard, Mai 1994”により、移動無線装置から送信信号を送信する際、送信信号開始時に送信電力を所定の電力まで連続的に上昇させ、送信信号終了時に所定の電力まで連続的に低減させることが知られている。
発明の利点
これに対し、請求項1記載の特徴を備えた本発明による方法の有する利点とは、送信信号送出用の所定電力が種々異なっていても、ただ1つの基準制御信号しか必要としないことである。それゆえ、離散的な制御信号振幅値を格納するために、ほんの僅かな所要メモリスペースしか必要ない。
従属請求項に記載の構成により、請求項1記載の方法の有利な実施形態が可能である。
有利には、送信信号送出用の所定の電力を設定するために、制御信号が適切に設定された最大値に制限され、この目的で基準制御信号が所定の最大制御信号値と所定の時点でまたは持続的に比較され、および/または制御信号が所定の信号上昇期間後に所定の最大制御信号値に制限される。このようにすれば、送信信号を所期の送出電力に設定するために格別簡単に制御信号を求めることができる。それというのも、たとえば乗算などの煩雑な演算が不要であり、単に比較演算だけしか必要ないからである。
殊に有利であるのは、制御信号を制限するために、基準制御信号から所定の最大制御信号値へ切り替えることである。このようにすれば、制御信号を所定の最大制御信号値に制限するための格別簡単な実現形態が得られる。
また、所定の電力に依存して所定の時間のずれを伴わせて送信信号を送出するのも有利である。このようにすれば、種々異なる所定の電力について、送信信号の送出のための所定のタイムパターンを守ることができる。
さらに別の利点は、送信信号の始まりをずらすことでこの種の時間のずれを容易に実現できることである。
また、基準制御信号と所定の最大制御信号値との比較の行われる各時点の間隔をまえもって設定するのも有利である。送信信号の送出期間全体にわたる期間について、あるいは送出期間の一部分だけの期間について、このようにまえもって設定できることで、簡単かつフレキシブルに信号低減開始時点と必要とされる制御信号の勾配を、種々の要求に適合させることができる。
さらに、制御信号により引き継がれる基準制御信号の値の個数を、所定の電力に依存して選定するのも有利である。このようにすれば、所定の最大制御信号値を超えた基準制御信号の値を、簡単でほとんど手間をかけずに飛び越えさせることができる。
さらに有利であるのは、検出器を用いて電力増幅器の出力側で実際に得られる送出電力を求め、制御量として電力増幅器の制御分岐へフィードバックさせることである。このことは、送出電力制御のための簡単な実現形態を成すものである。
図面
次に、図面を参照しながら本発明の実施例について詳細に説明する。
図1は、第1の実施例による電力増幅制御のブロック図である。
図2は、第1の実施例による制御信号選定のためのフローチャートである。
図3は、第1の実施例による3つの制御信号のタイムチャートである。
図4は、第2の実施例によるブロック図である。
図5は、第2の実施例による3つの制御信号のブロック図である。
図6は、第3の実施例のブロック図である。
図7は、第3の実施例に関する2つのフローチャートである。
図8は、第3の実施例による3つの制御信号のタイムチャートである。
図9は、第4の実施例に関するフローチャートである。
図10は、第4の実施例による2つの制御信号のタイムチャートである。
図11は、第5の実施例に関する2つのフローチャートである。
図12は、第5の実施例による3つの制御信号のタイムチャートである。
図13は、第6の実施例に関する2つのフローチャートである。
図14は、第6の実施例による3つの制御信号のタイムチャートである。
実施例の説明
図1には参照符号10により電力増幅器が示されており、その第1の入力側85へ高周波送信信号が供給される。電力増幅器10は出力側で、アンテナ給電点30を介して送信アンテナ20と接続されており、さらに検出器20の入力側とも接続されている。検出器20の出力信号は、第1のフィルタ35を介して加算点45の反転(−)入力側へ導かれる。加算点45の非反転入力側(+)は、スイッチ50と接続されている。加算点45の非反転入力側(+)はスイッチ50を介して、第1のディジタル/アナログ変換器60の出力側と接続可能であるし、あるいは第2のディジタル/アナログ変換器65の出力側と接続可能である。この場合、スイッチ50のスイッチ位置は比較器55の出力側により制御され、その際、比較器55は2つの入力側を有しており、これらの入力側も第1のディジタル/アナログ変換器30ないしは第2のディジタル/アナログ変換器65と接続されている。第1のディジタル/アナログ変換器60はその入力側でメモリ70と接続されており、第2のディジタル/アナログ変換器65はその入力側で入力ユニット75の出力側と接続されている。電力増幅器10の制御入力側80へ供給される制御信号は、図1では制御電圧Uとして表されている。
スイッチ50はそのスイッチ位置の検出のため、メモリ70の第1の入力側110と接続されている。スイッチの位置は比較結果に依存するので、この検出を比較器55の出力側でダイレクトに行うこともできる。さらに入力ユニット75の出力側は、メモリ70の第2の入力側115と接続されている。
図1に示した装置はたとえば、GSM規格による移動無線送信機の一部分とすることができる。GSM移動無線に関する仕様の規定によれば、送信機出力段は送信信号の開始と終了にあたりハードに送信を始めたり送信を終えたりするのではなく、できるかぎりスプリアスを発生させないようにアナログの制御信号Uにより適切な特性曲線に沿って制御される。この場合、ただ1つの特性曲線しか設定されず、これは図3による基準制御信号5に示されている。図3には、制御信号Uを時間軸t上に表したダイアグラムが描かれている。基準制御信号5は時点tから時点tまでその最大値UC0へ向かって上昇し、時点tから時点tまでは絶対値的に同じ勾配で再び0まで降下する。これらの勾配を異なるように選定してもよい。図3に示されている基準制御信号5の特性曲線は、簡略化された形態で等間隔の補間支点105による内挿を表しており、それらの補間支点はそれぞれ第1の期間90により互いに分離されている。この場合、補間支点はメモリ70内にディジタル形式で格納されている。それらは相応にまえもって定められたときに第1のディジタル/アナログ変換器60によりアナログ信号値へ変換される。最大値UC0が電力増幅器10の制御入力側80へ供給されると、電力増幅器10において高周波送信信号のための最大送信電力が設定される。
図3に示されている基準制御信号5の経過特性は、本発明による方法を具体的に説明するために用いられるものであり、殊にそれらの立ち上がり縁や立ち下がり縁に関して、たとえばGSM規格による移動無線のための所定の仕様に適合させることができる。入力ユニット75において、送信アンテナ25を介して高周波送信信号を送信するための電力を設定できる。この目的で入力ユニット75において、まえもって定められた送信電力を達成するのに必要とされる最大制御信号値6,7が求められる。第2のディジタル/アナログ変換器65により、まえもって定められた最大制御信号値6,7がアナログ形式で比較器55の適切な入力側へ送出される。
この場合、入力ユニット75においてまえもって設定可能な送信電力は、電力増幅器10の出力側における最大可能な送信電力よりも小さいかまたはそれと同じである。このため所定の最大制御信号値6,7も、図3に示した最大値UC0よりも小さいかまたはそれと等しい。図3の場合、第1の最大制御信号6は最大値UC0よりも小さい値UC1を有しており、第2の制御信号7は第1の最大制御信号6の値UC1よりも小さい値UC2を有している。
図2には、加算点45の非反転入力側(+)に供給される制御信号を形成するためのフローチャートが示されている。プログラムステップ200において、基準制御信号5の第1の補間支点値がメモリ70から比較器55へ送出される。この値は図3の場合にはゼロである。
プログラムステップ205において、遅延時間15,16を生じさせる。この場合、遅延時間15,16はメモリ70に格納されている。それらの選定は、GSM規格による仕様に応じた送信制御のための目標設定に依存する。プログラムステップ210において、メモリ70から比較器55へ供給される基準制御信号5の補間支点値が所定の最大制御信号値6,7以下であるかが調べられる。これが該当するならばプログラムステップ215へ分岐し、そうでなければプログラムステップ225へ分岐する。プログラムステップ215においてスイッチ50は、それがすでに第1のスイッチ位置になければ、図1に破線で示した第1のスイッチ位置へ動かされる。スイッチ50の第1のスイッチ位置において、第1のディジタル/アナログ変換器60の出力側が加算点45の非反転入力側と接続され、その結果、電力増幅器10のための制御信号の補間支点値がまえもって与えられるようになる。ついでプログラムステップ220へ進む。プログラムステップ220において、第1の期間90に対応する第1の待ち時間を生じさせる。プログラムステップ225の場合にはスイッチ50は比較器55により、破線で示す第2のスイッチ位置へ動かされ、この場合、第2のディジタル/アナログ変換器65の出力側が加算点45の非反転入力側(+)と接続され、その結果、電力増幅器10の制御信号Uとして所定の最大制御信号値6,7が用いられることになる。スイッチ50の切り換えは、メモリ70の第1の入力側110において検出される。これに基づきプログラムステップ230において、メモリ70の第2の入力側へ供給される所定の最大制御信号値6,7に依存して第2の待ち時間が設定され、この第2の待ち時間は所定の最大制御信号値6,7が値UC0をとるときのみ、第1の待ち時間と一致する。プログラムステップ220とプログラムステップ230からはそれぞれプログラムステップ235へ進む。プログラムステップ235において、基準制御信号の次の補間支点がメモリ70から比較器55へ転送される。そしてプログラムステップ240において、すでにすべての補間支点がメモリ70から比較器55へ転送されたかについて検査される。すべて転送済みであればこのシーケンスは終了し、そうでなければプログラムステップ210へジャンプして戻る。メモリ70において第2のスイッチ位置から第1のスイッチ位置へのスイッチ50の切り換えが検出されると、メモリ70から補間支点を送出するための期間として、再び第1の待ち時間が設定される。プログラムステップ205において設定された遅延時間15,16もやはりメモリ70に格納され、相応に所定の最大制御信号値6,7に対応づけられる。この場合、入力ユニット75においてまえもって設定される送信電力が小さくなるにつれて、メモリ70内で結果として生じる所定の最大制御信号値6,7に対応づけられる所定の遅延時間15,16が長くなる。つまり第1の所定の最大制御信号値6の場合には、第2の所定の最大制御信号値7のための第2の遅延時間16よりも短くなる。したがって、図3に示されているように基準制御信号5と比べると、第1の所定の最大制御信号値6のために生じる制御信号8は、第1の所定の遅延時間15だけ時点tよりも遅れた時点tに投入される。相応に、図3に示されているように基準制御信号5の時点tに対し、第2の所定の最大制御信号値7のために生じる制御信号9は、時点tよりもさらに遅れた時点tに投入される。この場合、所定の遅延時間15,16は、GSM規格による仕様の全要求が満たされるように選定されており、その結果、たとえば時点tでその最大値に達するようになる。このことは殊に、送信信号を送信するためにたとえばGSM移動無線規格によれば、所定の電力で高周波送信信号を送信しなければならないいわゆるタイムパターンが設けられている点で重要である。制御信号8,9を求めるために基準制御信号5の補間支点を利用することで、すべての制御信号8,9はそれらの最大値まで続く上昇に関してそれぞれ同じ曲線形状を有することになる。値0へ向かう個々の制御信号8,9の信号振幅の下降についても、これと同じことがあてはまる。個々の制御信号8,9の上昇と下降について、個々の補間支点の間でそれぞれ同じ第1の期間90が存在しているので、各補間支点間の期間は個々の制御信号8,9がその最大値をとったとき、減少した所定の最大制御信号値6,7を伴って小さくなり、これによって個々の制御信号8,9を生成するためにメモリ70内に格納されている補間支点値を比較器55へ供給できるようになる。したがって図3の場合、第1の所定の最大制御信号値6に関して、最大制御信号値UC1における2つの補間支点間の第2の待ち時間が、第1の期間90よりも短い第2の期間95に対応するような制御信号8が生じることになる。また、第2の所定の最大制御信号値7に関しては、最大制御信号値UC2における2つの補間支点間の第2の待ち時間は、第2の期間95よりもさらに短い第3の期間100に対応するような制御信号9が生じることになる。この場合、第2の待ち時間は、すべての制御信号8,9が時点tまでそれらの最大値を保持し、時点tからは下降するように選定される。そして時点tからはすべての制御信号8,9について2つの補間支点間で、第1の期間90に対応する第1の待ち時間が再び設定される。このようにして、最大値UC2を有する制御信号9は時点tにおいて振幅値0に到達し、この時点に対し基準信号5のゼロ点通過時点tは、第2の所定の遅延時間16だけ遅れている。また、最大値UC1を有する制御信号8は時点tにおいて振幅値0に到達し、この時点に対し基準信号5のゼロ点通過時点tは、第1の所定の遅延時間15だけ遅れている。
制御回路の安定化のために第1および第2のフィルタ35および40を付加的に利用することができ、これによりたとえば変動成分が生じないようになる。検出器20によって、アンテナ給電点30において実際に得られる高周波出力電力が求められ、制御量として加算点45の非反転入力側(−)を介して電力増幅器10の制御分岐へ供給される。
メモリ70における記憶場所を節約する目的で、隣り合う所定の最大制御信号値のグループに対しそれぞれ所定の時間のずれを割り当てることができる。その際に、個々の制御信号Uの最大振幅値への到達に関して生じる時点tのばらつきは、たとえばGSM移動無線規格に従う所定の許容範囲内になければならない。図1に示した制御回路のコンポーネントは、所定のあらゆる送信電力において高周波送信信号に対する時間設定や送信信号のスペクトル幅に関して、たとえばGSM移動無線規格など所定の仕様のすべての要求を満たすよう、綿密に設計する必要がある。
図4には、本発明による方法の別の実施例が示されている。この実施例は図1によるブロック回路図をもとにしており、同じ部分には同じ参照符号が付されている。制御回路は図1と同様に構成されている。しかし、加算点45の非反転入力側(+)へ送出される制御信号の生成は、異なるやり方で実現されている。加算点45の非反転入力側(+)は、スイッチ50と接続されている。スイッチ50を介して、加算点45の非反転入力側(+)は、制御信号5を発生する信号発生器301の出力側と接続されるかまたは、第1の抵抗310および付加接続可能な第2の抵抗315から成る切り替え可能な分圧器の中間タップ305と接続可能である。この場合、分圧器の第1の抵抗310は第1の電位Umaxにおかれており、分圧器の第2の抵抗315は基準電位におかれている。第1の切替機構320を介して、さらに3つの抵抗315を分圧器の中間タップ305と接続させることができる。分圧器における付加接続可能なこれらの抵抗315は、トリマポテンショメータとして構成されている。スイッチ50のスイッチ位置は比較器55の出力側により制御され、この場合、比較器55は2つの入力側を有しており、それらも信号発生器301の出力側または分圧器の中間タップ305と接続されている。信号発生器301は、第1の入力側325と第2の入力側330を有している。第1の入力側325は第1のモノフロップ335の出力側と接続されており、第2の入力側330は第2のモノフロップ340の出力側と接続されている。この場合、第2の切替機構321を介して、第1のモノフロップ335の第1の入力側350は4つのトリマコンデンサ345のうちの1つとそれぞれ接続可能であり、それらのコンデンサにおいて第2の切替機構321とは接続されていない方の電極は、それぞれアース電位におかれている。第2のモノフロップ340の第1の入力側360は、第3の切替機構322を介して同様に4つの別のトリマコンデンサ345のうちの1つとそれぞれ接続可能であり、それらのコンデンサにおいて第3の切替機構322とは接続されていない方の電極は、やはりそれぞれアース電位におかれている。
第1のモノフロップ335の第2の入力側355と第2のモノフロップ340の第2の入力側365は入力ユニット75と接続されており、この入力ユニットによって切替機構320,321,322の切替位置が制御される。付加接続可能な抵抗315とトリマコンデンサ345は、パラメータセット格納のための記憶ユニットとして使用される。各パラメータセットは、所定の最大制御信号値6,7、信号上昇時の遅延時間に関する第1の時定数、ならびに信号減少時の遅延時間に関する第2の時定数から成り、したがって信号上昇と信号減少に関する双方の所定の遅延時間15,16をそれぞれ異ならせることができる。所定の最大制御信号値6,7はこの実施例では、トリマポテンショメータとして構成された付加接続可能な個々の適切な抵抗315の設定状態として格納され、これにより分圧器の中間タップ305から、所定の最大制御信号値6,7の設定に必要な信号電圧が比較器55へ供給されるようになる。遅延時間15,16に対する値は同じようにしてトリマコンデンサ345に格納され、この場合、第1のモノフロップ335と接続可能なトリマコンデンサ345により第1のモノフロップ335の時定数が決定され、第2のモノフロップ340と接続可能なトリマコンデンサ345により第2のモノフロップ340の時定数が決定される。その際、あるパラメータセットから別のパラメータセットへの切り替えは、入力ユニット370によって同期して行われ、この入力ユニットによって切替機構320,321,322が同時に切り替えられる。第1のモノフロップ335の第2の入力側355と第2のモノフロップ340の第2の入力側365は、図5によれば時点tで入力ユニット75により励起される。これにより、送信信号の送出が開始される。第1の待ち時間tの経過後、第1のモノフロップ335により信号発生器301の第1の入力側325が励起され、それに応じて基準制御信号5の立ち上がり縁がアナログ形式で連続信号としてその出力側に送出され、最大値においてこの基準信号5は、第2のモノフロップ340が第2の待ち時間t経過後に期間満了し、信号発生器301の第2の入力側を介して信号減少開始がトリガされるまで、一定状態に保持される。
図5には、3つの制御信号Uの電圧経過特性が時間tに依存して描かれている。信号発生器301により形成された基準制御信号5は、最大送信レベル発生のために使われる。適切なトリマポテンショメータ315により設定された最大制御信号値6,7が基準制御信号5の最大値UC0以上であれば、スイッチ50は信号発生器301の出力側を加算点45と接続する位置に保たれる。入力ユニット75において、パラメータセットを切替機構320,321,322を介して選定することができ、付加接続可能な抵抗315とトリマコンデンサ345の値を入力ユニット75において設定することができる。さらに入力ユニット75は、時点tで両方のモノフロップ335,340が励起されるように送信過程をスタートさせるために用いられる。所定の最大制御信号値6,7の設定は、第1の電位Umax、基準電位、分圧器の第1の抵抗310、選択された付加接続可能な抵抗315とその大きさに依存する。入力ユニット75において、基準制御信号5の最大値UC0よりも小さい所定の最大制御信号値6,7をもつパラメータセットが選択されると、図5による制御信号8,9のレベルが時点tで所定の最大制御信号値6,7の値に達する。この値を超えると比較器55はスイッチ50を切り替え、その結果、信号発生器301の出力側はもはや加算点45と接続されず、分圧器の中間タップ305と接続されるようになる。
スイッチ50のこのスイッチ位置は時点tまで保持され、その時点になれば制御信号8,9は所定の最大制御信号値6,7の値よりも低くなり、比較器55はスイッチ50の位置を戻して、信号発生器301の出力側が加算点45と接続されるようになる。そして時点tにおいて、制御信号8,9は再び値0になる。
図5によれば、まずはじめに基準制御信号5は時点tR1で第1のモノフロップ335に指示されて開始され、時点tS1でその最大値UC0に到達する。さらに、時点tS1に続く時点TD0からはGSM移動無線規格のタイムパターンに従って、所定の最大電力をもつ適切な高周波送信信号を送出する必要がある。これは時点tD0に続く時点tDnにおいて、GSM移動無線規格に従って維持されなければならない。時点tDnに続く時点tU1で第2のモノフロップ340により指示されて、基準制御信号5の低減が始められ、その結果、時点tW1で再びゼロ軸と交差することになる。
入力ユニット75において、第1の所定の最大制御信号値6に対しUC0よりも小さい値UC1が設定され、両方のモノフロップ335,340の時定数が適切に選定された場合、第1のモノフロップ335により指示されて第1の制御信号8が時点tR2で開始される。この第1の制御信号8は時点tR1よりも遅れており、時点tS2で基準制御信号5のかたちを有するものである。そして時点tS2において値UC1に到達し、この時点は時点tS1よりも手前にある。このようにして時点tD0において、やはり最大所定送信電力が生じている。
図5の場合、第1の制御信号8が値UC0に達するまでの経過特性の延長線が破線で描かれており、この場合、時点tT0よりも時間的にあとにくる時点tT2で値UC0に到達することになる。ついで時点tDnよりも前にくる時点tU2において、信号発生器301から発せられる基準制御信号5が第2のモノフロップ340に指示されて低下し始め、その結果、時点tDnのあとにくる時点tv2において値UC1に到達し、その結果、加算点45へ供給される第1の制御信号8は時点tV2まで値UC1に保持され、時点tV2からは基準制御信号5の経過特性に従って下降し、時点tW2においてゼロ軸に達する。これによりこの場合にも、時点tD0と時点tDnの間で所定の最大レベルで送信信号が送出されるようになる。
同様のことは図5による第2の制御信号9についてもあてはまる。この第2の制御信号の最大値はUC2であり、これは時点tR2よりも遅れた時点tR3で第1のモノフロップ335に指示されて開始され、基準制御信号5の経過特性に従って最大値UC2まで上昇し、時点tS1と時点tS2との間に位置する時点tS3において最大値に到達する。この場合、第2のモノフロップ340は時点tU2と等しい時点tU3で、信号発生器301により発せられる基準制御信号5を低減させ、次にこれは時点tV2よりも遅い時点tV3で値UC2に到達し、ついで時点tV3からは基準制御信号5の経過特性に従って第2の制御信号9は値ゼロまで減少する。値ゼロに到達するのは時点tW3であり、これは時点tW2と等しい時点である。この場合にも第2の制御信号9の経過特性の延長線が破線で引き続き表されており、ここで値UC0には時点tT2よりも遅れた時点tT3で到達することになる。図5には、信号発生器301から発せられた基準制御信号5が最大値UC0から所定の最大制御信号値6,7まで降下する様子も、破線で描かれている。値UC2をもつ第2の制御信号値7を設定した場合も、この値は時点tV3まで加算点45へ供給される第2の制御信号9により維持される。この場合、図5に破線で示した曲線は、信号発生器301から発せられる制御信号を表しており、これはスイッチ50のスイッチ位置ゆえに加算点45には到達しない。本来のデータ送信は、時点tD0と時点tDnとの間で行われる。
補間支点のディジタル記憶を用いず図4によるハードウェア回路によって制御信号8,9を発生させることの利点は、計算オペレーションの削減と信号フィルタリングの簡略化にある。それというのも、ディジタル/アナログ変換が行われないので、ディジタル/アナログ変換器のクロック制御に起因する妨害信号が発生しないからである。
これまで述べてきた装置は、たとえばGSM規格による移動無線送信機の構成部分とすることができる。GSM移動無線に対する仕様には、送信出力電力の種々の段階のための送信信号の上昇および下降の時間シーケンスに関する基準が含まれている。さらにこれには、送信周波数スペクトルの許容幅に関する記述もある。遅延時間tとtの選定ならびにフィルタ35,40の綿密な設計によって、どのような送信出力であってもこのような要求が確実に満たされるようにする必要がある。
図6による別の実施例の場合、制御回路は図1による実施例と対比して変更されていないが、ここでは加算点45の非反転入力側(+)へ供給される制御信号の発生に関して、さらに別の実現形態を採用した。
ここでは加算点45の非反転入力側(+)にディジタル/アナログ変換器60の出力側が接続されており、これは出力すべきアナログ制御信号のディジタル値をシーケンスコントローラ81から受け取る。たとえばマイクロコンピュータとして構成することのできるシーケンスコントローラ81は、データメモリ91の内容にアクセスする。このデータメモリ内には、基準制御信号5の補間支点と、それぞれ異なる所定の最大制御信号値6,7のために基準制御信号5から導出することのできる制御信号8,9を形成するための種々のパラメータが格納されている。この場合、送信アンテナ25を介した送信信号の送出のために、異なるm個の電力段階を設定できるようにすべきである。m個の可能な電力段階の各々についてそれぞれ、送信開始の時間遅延に関する値、その出力に必要とされる制御信号8,9の所定の最大制御信号値6,7、ならびに個々の制御信号8,9が下降するときに越えるべき補間支点の個数が、データメモリ91内に格納されている。
図7には、所望の送信出力電力に必要とされる制御信号8,9を発生させるための2つのフローチャートが示されている。また、図8には、送信出力信号の3つの電力段階について制御信号8,9の電圧経過特性が、時間tに依存して描かれている。この場合、最大所定制御信号値6,7について、やはり図3と図5に示した値UC1とUC2を採用した。基準制御信号5の最大値UC0についても、同様に図3と図5に示したものを採用した。送信信号上昇開始前の時点tにあたりプログラムステップ・スタート1において、基準制御信号5における補間支点の第1のシーケンスが呼び出される。この呼び出しにあたりプログラムに対し、シーケンスコントローラ81へ基地局により無線で伝達された送信機出力電力の所望の電力段階に関する値mが与えられる。プログラムステップ400において、データメモリ91内に格納されている基準制御信号5の第1のシーケンスにおける第1の補間支点へのアクセスが、インデックス変数の初期化により準備処理される。プログラムステップ402において、送信開始時点tの時間遅延に関して段階mのために格納されている値が、データメモリ91から読み出される。待ち時間tの経過後、プログラムステップ405において、インデックス変数により参照された補間支点がデータメモリ91から呼び出される。プログラムステップ410において比較により、それらの補間支点が送信電力mのために設定された最大制御信号値6,7よりも大きいか否かについて検査される。大きいのであればプログラムステップ415に分岐し、そうでなければプログラムステップ425へ分岐する。プログラムステップ415において、送信電力mのための所定の最大制御信号値6,7がディジタル/アナログ変換器60へ送出されて、プログラムシーケンスが終了する。
プログラムステップ425の場合には、直前に求められた基準制御信号5の補間支点がディジタル/アナログ変換器60へ送出される。プログラムステップ430においてインデックス変数がインクリメントされ、その結果、次に送出すべき補間支点を指すようになる。さらにプログラムステップ435において、すべてのプログラムの呼び出しおよび進行について一定の待ち時間が設定され、これは補間支点出力の所望のクロックレートにより決定される。プログラムステップ440において、たったいまディジタル/アナログ変換器60へ送出された値が電力上昇のための最後の補間支点であったのか、つまり基準制御信号5の最大値UC0に達したのかについて検査される。最大値に到達したのであればプログラムシーケンスが終了し、そうでなければプログラムステップ405へジャンプして、次に補間支点が呼び出される。
時点tないしはt1′において、図8に示されているように送信機出力電力が下降し始め、この場合、基準制御信号5の補間支点の第2のシーケンスがプログラムステップ・スタート2において呼び出される。この呼び出しの場合にもシーケンスコントローラ81へ、目下使用される送信機出力電力の電力段階に対する値mが基地局により無線で送出される。プログラムステップ450において、この電力段階mにおいて越えるべき基準制御信号5の補間支点について1だけ高められた個数によってインデックス変数が初期化され、その結果、これは所定の最大制御信号値6,7に対応する基準制御信号5の最初の補間支点を指すようになる。プログラミングステップ455において、インデックス変数により参照された補間支点がデータメモリ91から呼び出される。次にプログラムステップ460において、基準制御信号5におけるこの補間支点がディジタル/アナログ変換器60へ送出される。プログラムステップ465においてインデックス変数がインクリメントされ、プログラムステップ470においてすべてのプログラム進行に関して変わらない待ち時間が設定される。この待ち時間の経過後、プログラムステップ475において、直前に送出された補間支点が基準制御信号5における最後の値であったか否かについて検査される。最後の値であったならば、プログラムステップ480へ分岐し、次の補間支点が呼び出される。プログラムステップ480では、値ゼロがディジタル/アナログ変換器60へ渡され、プログラムが終了する。
図8には、m=3の送信機出力信号の電力段階について、個々の制御信号Uの電圧経過特性が時間tに依存して描かれている。基準制御信号5の最大値UC0に従って最大送信機出力電力まで信号が上昇する際、基準制御信号5のすべての補間支点が用いられ、つまりディジタル/アナログ変換器60を介して電力制御回路内の加算点45の非反転入力側へそれらが送出される。このようにして、参照符号5の付された基準制御信号の電圧経過特性がディジタル/アナログ変換器60の出力側に生じることになる。この場合、基準制御信号5は、時点tよりも遅延された時点tm=1で始まる。所要送信機出力電力の電力段階が下げられた場合、図5に示したように制御信号8,9の電圧経過特性が得られる。この場合、制御信号8は時点tm=1よりも遅れた時点tm=2で始まり、所定の最大値UC1に到達する。また、第2の制御信号9は時点tm=2よりもさらに遅れた時点tm=3で始まり、所定の最大値として値UC2に到達する。この場合、既述の実施例のように値UC2は値UC1よりも小さく、値UC1は値UC0よりも小さくなるように選定されている。図8に点で示された補間支点は、最大値UC1,UC2を有する制御信号8,9における送信機電力上昇時にはもはや実行されず、減少時にはそれらをジャンプしていく。
そして基準制御信号5および第1の制御信号8については時点tにおいて、あるいは第2の制御信号9については時点tよりも遅れた時点t1′において、送信機出力電力が下降し始める。
第2のフィルタ40により、ディジタル/アナログ変換器60から到来する制御信号8,9の電圧段階が平滑化され、連続的に上昇ないしは下降する電圧経過特性に変えられる。
さらに別の実施例において、すでに以前に説明した図6による回路を用いるが、図9に示したシーケンスコントローラ81のフローチャートによれば、基準制御信号5の補間支点のただ1つのシーケンスだけが処理され、これは送信信号上昇開始時にスタートし、送信信号下降が完全に終わった後で終了する。m個の可能な電力段階の各々について、それぞれ5つのパラメータがデータメモリ91内に格納されており、すなわちそれらの電力段階のためにそれぞれ必要とされる制御信号8,9の所定の最大制御信号値6,7とディジタル/アナログ変換器60へ各補間支点が送出される間の4つの待ち時間である。最初の待ち時間tm1は送信開始の時間遅延にあてはまり、第2の待ち時間tm2は送信機出力電力上昇期間にあてはまり、第3の待ち時間tm3は一定の最大送信機出力電力期間にあてはまり、第4の待ち時間tm4は送信機出力電力減少期間にあてはまる。
図10には、送信機出力電力の2つの電力段階mに関して結果として生じた制御信号の経過特性が、時間tに依存して描かれている。
送信信号情報開始前の時点tで、プログラムステップSTARTにおいて補間支点のシーケンスが呼び出される。この呼び出しにあたりシーケンスコントローラ81へ、送信機出力電力の所望の電力段階に関する値mが、無線によって基地局により送出される。プログラムステップ500において、基準制御信号5の第1の補間支点へのアクセスが第1のインデックス変数Zの初期化により準備処理される。次にプログラムステップ501において第2のインデックス変数Zが初期化され、その結果、これは送信機出力電力の選択された電力段階mに対する第1の待ち時間tm1を指すようになる。プログラムステップ502において、第2のインデックス変数Zにより参照される第1の待ち時間tm1がデータメモリ91から読み出される。第1の待ち時間tm1の経過後、プログラムステップ503において第2のインデックス変数Zが、ここでは選択された電力段階mの第2の待ち時間tm2を指すようセットされる。
プログラムステップ505において、第1のインデックス変数Zにより参照される補間支点がデータメモリ91から呼び出される。プログラムステップ510において比較により、この補間支点が選択された電力段階mの所定の最大制御信号値6,7以上であるかが検査される。これがあてはまるならばプログラムステップ515へ分岐し、そうでなければプログラムステップ540へ分岐する。プログラムステップ515において、選択された電力段階mに対する所定の最大制御信号値6,7がディジタル/アナログ変換器60へ送出される。ついでプログラムステップ520において第2のインデックス変数Zが、選択された電力段階mの第3の待ち時間tm3を指すようセットされる。さらにプログラムステップ525において、第2のインデックス変数Zにより参照される第3の待ち時間tm3がデータメモリ91から呼び出される。第3の待ち時間tm3の経過後、プログラムステップ530において第2のインデックス変数Zが、選択された電力段階mの第4の待ち時間tm4に向けてセットされる。ついでプログラムステップ550が実行される。
プログラムステップ540において、プログラムステップ505で呼び出された補間支点がディジタル/アナログ変換器60へ送出される。プログラムステップ545において、第2のインデックス変数Zにより参照される待ち時間tm2が呼び出される。この待ち時間は、以前にすでにプログラム分岐がプログラムステップ515から来たのか否かに従って、選択された電力段階mのための第2の待ち時間tm2あるいは第4の待ち時間tm4とすることができる。次にプログラムステップ550が実行される。プログラムステップ550において、第1のインデックス変数Zがインクリメントされる。これはこのとき次に送出すべき補間支点を指す。
プログラムステップ555において、利用可能な最後の補間支点がすでに送出されてしまったのか否かが、つまり第1のインデックス変数Zが、格納された補間支点のフィールド終端を越えて指し示しているのか否かが検査される。越えてしまっていればプログラムステップ560へ分岐し、そうでなければプログラムステップ505へ分岐し、そこにおいて生じた補間支点がデータメモリ91からロードされる。プログラムステップ560において、値ゼロがディジタル変換器60へ送出され、プログラムが終了する。
図10には、送信機出力電力の2つの電力段階mのためのディジタル/アナログ変換器60の出力側における電圧の経過特性が描かれている。この場合、最大制御信号値UC0を有する基準制御信号5が描かれているとともに、この基準制御信号5から導出される第1の所定の最大制御信号値6の最大値UC1を有する第1の制御信号8が描かれている。
基準制御信号5は、スイッチオン時点tより第1の待ち時間tm1aだけ遅れて始まり、この基準制御信号5から導出された第1の制御信号8は、スイッチオン時点tよりも第1の待ち時間tm1bだけ遅れて始まる。この場合、基準制御信号5から導出される第1の制御信号8のための待ち時間tm1は、基準制御信号5のための第1の待ち時間tm1aよりも長い。さらに図10において、基準制御信号5における2つの補間支点間の期間に対する第2の待ち時間には、参照符号tm2aが付されており、これは基準制御信号5から導出された信号上昇中の第1の制御信号8のための2つの補間支点間の期間に対する第2の待ち時間tm2bよりも短い。基準制御信号5とこの基準制御信号5から導出された第1の制御信号8がそれらの最大値をとっている間、2つの補間支点間の期間は、基準制御信号5の場合には第3の待ち時間tm3aに対応し、基準制御信号5から導出された制御信号8の場合にはtm3bに対応する。この場合、基準制御信号5から導出された第1の制御信号8の第3の待ち時間tm3bは、基準制御信号5の第3の待ち時間tm3aよりも短い。2つの補間支点間の期間は信号減少中、基準制御信号5から導出された第1の制御信号8の場合には第4の待ち時間tmb4に対応し、これは基準制御信号5の相応の第4の待ち時間tm4aよりも短い。
この場合、待ち時間tm1〜tm4は次のように選定される。すなわち、基準制御信号5についても、この基準制御信号5から導出された第1の制御信号8についても、データメモリ91内に格納されたシーケンスにおけるすべての補間支点が呼び出されるように選定される。第2および第4の待ち時間tm2およびtm4の選定により、出力の増加と減少の勾配を送信出力の電力段階mごとに個々に設定可能である。第3の待ち時間tm3は次のように選定される。すなわち、最大送信出力が一定の期間中は、相応の電力段階mにとって不必要に高い送信出力の補間支点が呼び出されても、それらはレベル比較に基づきディジタル/アナログ変換器60へは転送されず、その結果、レベル低減の始まった所望の時点で、そのために必要な補間支点がデータメモリ91内に処理のために存在するように選定される。
ディジタル/アナログ変換器60への補間支点の転送のための時点は、基準制御信号5についても第1の制御信号8についても、時間軸下側の大文字A,B,C,...,Mで表されている。
図9によるフローチャートによれば、送信機出力信号の利用可能なm個のすべての電力段階において、プログラムステップ510で送信機信号上昇終了後にプログラムステップ515へ分岐するので、プログラムステップ520の終了時に選択された電力段階mの第3の待ち時間tm3を設定することができる。これは、第4の待ち時間tm4をもつ以降の送信信号低減のための前提である。相応に選定された出力段階の最大値に対応する基準制御信号5の補間支点は、基準制御信号5の所定の最大値UC0よりも大きい可能性はないので(このことは殊にできるかぎり大きい送信出力をもつ出力段階についてあてはまる)、最大値UC0をもつその補間支点を相応に高めることができる。これはたとえば次のようにして達成できる。すなわち、データメモリ91内に格納されている基準制御信号5の補間支点のテーブルにおいて、送信信号上昇領域と送信信号下降領域との間に、制御回路のコントロールに向いていない値が挿入される。図10ではこれに参照符号395が付されており、これは基準制御信号5の所定の最大値UC0よりも著しく大きい。
待ち時間tm1,tm2,tm3,tm4の間、シーケンスコントローラ81をプログラム実行から開放させ、他のタスクの処理に利用することができる。
1つの別の実施例の場合、すでに説明した図6による回路が利用される。図11には、望ましい送信機出力電力に必要とされる制御信号8,9を生成するための2つのフローチャートが描かれている。図12には、送信機出力信号の3つの電力段階について、制御信号8,9の電圧経過特性が時間tに依存して描かれている。この場合にも、所定の最大制御信号値6,7に対して、図3と図5による値UC1およびUC2を選定した。基準制御信号5の最大値UC0についても、やはり図3と図5のように選定した。m個の可能な出力段階の各々について、それぞれ送信開始の時間遅延およびその出力に必要な制御信号8,9の所定の最大制御信号値6,7に関する値が、データメモリ91内に格納されている。
時点tにおいて送信信号上昇開始前、プログラムステップ・スタート1において基準制御信号5の補間支点の第1のシーケンスが呼び出される。この呼び出しにあたり、シーケンスコントローラ81へ送信機出力電力の所望の電力段階に対する値mが基地局により無線で送出される。プログラムステップ600において、データメモリ91に格納されている基準制御信号5の第1のシーケンスの第1の補間支点に対するアクセスが、インデックス変数の初期化により準備処理される。プログラムステップ602において、所望の電力段階mのために格納されている送信開始tの時間遅延に関する値が、データメモリ91から読み出される。待ち時間tの経過後、プログラムステップ605において、インデックス変数により参照される補間支点がデータメモリ91から呼び出される。さらにプログラムステップ610において比較により、この補間支点が所望の電力段階mのための所定の最大制御信号値6,7よりも大きいか否かについて検査される。大きいならばプログラムステップ615へ分岐し、そうでなければプログラムステップ625へ分岐する。プログラムステップ615において、所望の電力段階mのための所定の最大制御信号値6,7がディジタル/アナログ変換器60へ送出され、プログラムシーケンスが終了する。
プログラムステップ625において、最後に求められた基準制御信号5の補間支点がディジタル/アナログ変換器60へ送出される。プログラムステップ630においてインデックス変数がインクリメントされて、次に送出すべき補間支点を指すようになる。プログラムステップ635において、補間支点送出の所望のクロックレートにより定められるすべてのプログラムの呼び出しおよび進行について一定の待ち時間が設定される。プログラムステップ640において、たったいまディジタル/アナログ変換器60へ送出された値が出力上昇における最後の補間支点であったのか、つまり基準制御信号5の最大値UC0に達したかどうかについて検査される。達していればプログラムシーケンスは終了し、そうでなければプログラムステップ605へジャンプし、次の補間支点が呼び出される。
図12に示されているように、時点tまたはt1′において送信機出力電力の低減が始められ、これはプログラムステップ・START2で基準制御信号5の補間支点における第2のシーケンスが呼び出されることによって行われる。この呼び出しにあたってもシーケンスコントローラ81へ、目下使用されている送信機出力電力の出力段階に対する値mが与えられる。プログラムステップ650においてインデックス変数が初期化され、それが第2の信号区間の開始を指すように、つまり送信信号低減のために格納されている基準制御信号5の第1の補間支点を指すようになる。しかしインデックス変数のこのような初期化を省略できる場合もあり、それは送信信号の上昇と低減のための補間支点が連続的なデータフィールドとしてデータメモリ91内にシーケンシャルに格納されていることを前提として、対応するメモリセルに第1のシーケンスの補間支点も格納されていて呼び出し可能な場合である。
プログラムステップ655において、インデックス変数により参照された補間支点がデータメモリ91から呼び出される。プログラムステップ660において、この補間支点が所定の出力段mのための所定の最大制御信号値6,7よりも大きいか否かが検査される。大きい場合にはプログラムステップ675に分岐し、そうでなければプログラムステップ665に分岐する。プログラムステップ665において、基準制御信号5のこの補間支点がディジタル/アナログ変換器60へ送出され、プログラムステップ670において、このプログラム分岐におけるすべての進行について変わらない待ち時間が実行される。
プログラムステップ675においてインデックス変数がインクリメントされる。そしてプログラムステップ680において、直前に送出された補間支点が基準制御信号5における最後の補間支点であったか否かが検査される。最後の補間支点であったならばプログラムステップ685へ進み、そうでなければプログラムステップ655へ戻り、次の補間支点が呼び出される。プログラムステップ685において値0がディジタル/アナログ変換器60へ与えられ、プログラムが終了する。図12には、m=3の送信機出力信号の電力段階について、個々の制御信号Uの電圧経過特性が時間tに依存して描かれている。この場合、図12に示すダイアグラムは図8に示したダイアグラムに対応しているが、この実施例の場合、点線で書き込まれている送信機出力電力低減時の補間支点は、レベル比較の結果に基づきディジタル/アナログ変換器60へは伝達されない。
次に説明するさらに別の実施例においても、図6に示した既述の回路が用いられる。図13には、この実施例に関するフローチャートが描かれている。これまで説明した実施例のようにこの実施例でも、望ましい送信機出力電力に必要とされる制御信号8,9を生成するための2つのフローチャートが用いられる。START1の付された第1のフローチャートは送信信号レベル上昇にあたり実行され、START2の付された第2のフローチャートは送信信号レベルの所望の低減に作用する。
この実施例の場合、基準制御信号5の補間支点と所望の電力段階mのために設定された最大制御信号値6,7とのレベル比較は行われない。この場合、基準制御信号5の補間支点の部分シーケンスだけがディジタル/アナログ変換器60を介して制御回路へ送出される。
m個の可能な電力段階の各々について、それぞれ4つのパラメータがデータメモリ91内に格納されている。これはまず第1に、データ伝送中一定におかれる送信バーストの平坦な中央部分に対するレベル値である。この実施例の場合にはこのレベル値は、電力段階mのために用いられる基準制御信号5の部分シーケンスにおけるいくつかの補間支点よりも低くなる可能性がある。それというのも、それぞれ必要とされる部分シーケンスを選択する際に信号レベルが判定基準として利用されないからである。さらに各電力段階mのために、第1の補間支点送出前の待ち時間t、送信信号上昇時に処理すべき補間支点の個数、ならびに送信信号低減前に飛び越すべき補間支点の個数が格納されている。
図14による送信信号上昇開始前の時点tにおいて、START1における図13のフローチャートに従って基準制御信号5の第1のシーケンスが呼び出される。この呼び出しにあたりシーケンスコントローラ81へ、送信出力の所望の出力段階に対する値mが無線により基地局から与えられる。プログラムステップ700において、基準制御信号5の第1の補間支点に対するアクセスがインデックス変数の初期化により準備処理される。インデックス変数の個々の値は後続のプログラムループ進行にあたり、処理すべき補間支点に対するポインタを成すだけでなく、すでに処理された補間支点の個数も表す。
プログラムステップ702において、所望の出力段階mのために格納されている待ち時間tの値がデータメモリ91から読み出される。待ち時間tの経過後、プログラムステップ705において、インデックス変数により参照された補間支点がデータメモリ91から呼び出される。プログラムステップ710においてインデックス変数の目下の値に基づき、事前に送出済みの補間支点の個数が、送信信号上昇時に電力段階mために設定されつまりデータメモリ91内にエントリされた値にすでに達したか否かが検査される。その値に達していればプログラムステップ715へ分岐し、そうでなければプログラムステップ725へ分岐する。プログラムステップ715において、所望の電力段階mのための制御信号8,9の中央部分に対するレベル値がディジタル/アナログ変換器60へ送出され、このプログラムパートが終了する。
これに対しプログラムステップ725において、最後に求められた基準制御信号5の補間支点がディジタル/アナログ変換器60へ送出される。プログラムステップ730においてインデックス変数がインクリメントされ、その結果、これは次に送出すべき補間支点を指すようになる。プログラムステップ735において、すべてのプログラムの呼び出しと進行について一定の待ち時間が設定され、これは補間支点出力の所望のクロックレートにより定まる。ついでプログラムステップ740において、たったいまディジタル/アナログ変換器60へ送出された値が電力上昇における最後の補間支点であったか、つまり基準制御信号5の最大値UC0に達したか否かが検査される。達していればこのプログラムパートは終了し、そうでなければプログラムステップ705へ戻り、次の補間支点が呼び出される。
図14による時点tにおいて、送信機出力電力の低減が開始され、これはプログラムステップSTART2において基準制御信号5における補間支点の第2のシーケンスが呼び出されることにより行われる。この呼び出しにあたってもシーケンスコントローラへ、目下使用されている送信機出力電力の電力段階に対する値mが基地局により無線で与えられる。プログラムステップ750においてインデックス変数が、この電力段階mにおいて飛び越えるべき補間支点について1だけ高められた個数により初期化され、その結果、ここではこの送信機出力電力のために送出すべき基準制御信号5における最初の補間支点を指すようになる。プログラムステップ755において、インデックス変数により参照された補間支点がデータメモリ91から呼び出される。プログラムステップ760において、基準制御信号5のこの補間支点がディジタル/アナログ変換器60へ送出される。プログラムステップ765においてインデックス変数がインクリメントされ、ついでプログラムステップ770において、すべてのプログラム進行について変わらない待ち時間が実行される。
プログラムステップ775において、直前に送出された補間支点が基準制御信号5における最後の値であったか否かが検査される。最後の値であればプログラムステップ780へ分岐し、そうでなければプログラムステップ755へ分岐し、次の補間支点が呼び出される。プログラムステップ780において、値ゼロがディジタル/アナログ変換器60へ与えられ、プログラムが終了する。
図14の場合、m=3の送信機出力信号の出力段階について制御信号Uの電圧経過特性が時間tに依存して描かれている。最大送信機出力へ向かう信号上昇時に基準制御信号5におけるすべての補間支点が用いられ、つまりディジタル/アナログ変換器60を介して電力制御回路内の加算点45における非反転入力側(+)へ与えられる。このよにしてディジタル/アナログ変換器60の出力側に、時点tよりも遅い時点tm=1で始まる基準制御信号5の基準制御信号5の電圧経過特性が生じる。所要送信機出力電力における低い電力段階mにおいて2つの制御信号8,9があり、ここで第1の制御信号8は時点tm=1よりも遅い時点tm=2で始まり、第2の制御信号9は時点tm=2よりもさらに遅い時点tm=3で始まる。図示されているように、この実施例では送信機出力電力上昇時における基準制御信号5の最後に送出された補間支点は、送信バーストのフラットな中央部のために使用されるレベル値つまりデータ伝送中に使用されるレベル値よりも大きくなっている。点線で示した補間支点は送信出力電力上昇時にはもはや実行されず、送信機出力電力低減時には飛び越される。
データ伝送中に使用されるレベル値は図14に示されているように、基準制御信号5についてはこの基準制御信号5の最大値UC0であり、第1の制御信号8については第1の所定の最大制御信号値6に対応する最大値UC1であり、第2の制御信号9については第2の所定の最大制御信号値7に対応する最大値UC2である。

Claims (9)

  1. 線装置の送信信号送出用の電力増幅制御方法において、
    送出電力を送信信号開始にあたり所定の特性曲線に沿って所定の電力レベルまで高めるステップと
    前記送信電力を送信信号終了にあたり所定の特性曲線に沿って低減するステップと
    電力増幅を制御する制御信号(8,9)の立ち上がり縁および立ち下がり縁のために1つの基準制御信号(5)を使用するステップと、
    制御信号(8,9)を所定の最大制御信号値(6,7)に制限するステップと、
    前記送信信号を所定の遅延時間(15,16)を伴って送出するステップが設けられており、該所定の遅延時間(15,16)を、少なくとも前記送信信号送出のための所定の電力レベルに依存させることを特徴とする、
    電力増幅制御方法。
  2. 制御信号(8,9)を所定の最大制御信号値(6,7)に制限する前記ステップには、前記基準制御信号(5)を所定の最大制御信号値(6,7)と1つの所定の時点でまたは持続的に比較し、前記基準制御信号(5)が前記所定の最大制御信号値(6,7)を超えていれば、該最大制御信号(6,7)に前記制御信号(8,9)を制限するステップが含まれる、請求項1記載の方法。
  3. 制御信号(8,9)を所定の最大制御信号値(6,7)に制限する前記ステップには、所定の信号上昇期間後、制御信号(8,9)前記所定の最大制御信号値(6,7)に制限するステップが含まれる、請求項記載の方法。
  4. 制御信号(8,9)を所定の最大制御信号値(6,7)に制限する前記ステップには、該制御信号(8,)を前記基準制御信号(5)から前記所定の最大制御信号値(6,7)へ切り替えるステップが含まれている、請求項記載の方法。
  5. 前記所定の電力レベルが低減すると前記所定の遅延時間(15,16)を増大させる、請求項記載の方法。
  6. 基準制御信号(5)を所定の最大制御信号値(6,7)と比較するステップには、所定の間隔で比較するステップが含まれる、請求項記載の方法。
  7. 前記制御信号(8,9)により引き継がれる前記基準制御信号(5)の部分の範囲を、少なくとも前記所定の電力レベルに依存して選定するステップが設けられている、請求項記載の方法。
  8. 前記所定の電力レベルが低減すると前記制御信号(8,9)により引き継がれない前記基準制御信号(5)の部分の範囲を増大させるステップが設けられている、請求項項記載の方法。
  9. 検出器(20)を用いて、電力増幅器出力側で実際に得られる送出電力を求め、制御量として電力増幅器の制御分岐へフィードバックするステップが設けられている、請求項記載の方法。
JP53146398A 1997-01-23 1997-11-06 電力増幅制御方法 Expired - Lifetime JP4081561B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19702280.4 1997-01-23
DE19702280A DE19702280A1 (de) 1997-01-23 1997-01-23 Verfahren zur Regelung der Leistungsverstärkung
PCT/DE1997/002565 WO1998033273A1 (de) 1997-01-23 1997-11-06 Verfahren zur regelung der leistungsverstärkung

Publications (2)

Publication Number Publication Date
JP2001508620A JP2001508620A (ja) 2001-06-26
JP4081561B2 true JP4081561B2 (ja) 2008-04-30

Family

ID=7818128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP53146398A Expired - Lifetime JP4081561B2 (ja) 1997-01-23 1997-11-06 電力増幅制御方法

Country Status (8)

Country Link
US (1) US6477358B1 (ja)
EP (2) EP1469596B1 (ja)
JP (1) JP4081561B2 (ja)
KR (1) KR100603718B1 (ja)
DE (3) DE19702280A1 (ja)
DK (2) DK0954903T3 (ja)
ES (2) ES2345254T3 (ja)
WO (1) WO1998033273A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625227B1 (en) * 1999-09-30 2003-09-23 Ericsson Inc. Artificial ramping of transmit power for burst transmissions
JP3468287B2 (ja) * 1999-10-13 2003-11-17 日本電気株式会社 Cdma受信agc回路およびcdma復調装置
JP4206625B2 (ja) * 2000-09-12 2009-01-14 ソニー株式会社 携帯無線通信端末および制御方法
FR2824433B1 (fr) * 2001-05-07 2003-08-01 Cit Alcatel Dispositif de regulation du controle de la puissance d'un emetteur
JP4997833B2 (ja) * 2006-05-30 2012-08-08 沖電気工業株式会社 自動利得制御装置
JP4938859B2 (ja) * 2006-12-21 2012-05-23 イセラ・カナダ・ユーエルシー 対数抵抗減衰器を用いたエッジ出力ランプ
US7970427B2 (en) * 2007-03-20 2011-06-28 Skyworks Solutions, Inc. System and method for dynamically improving call connection
WO2009028015A1 (ja) * 2007-08-31 2009-03-05 Fujitsu Limited 移動通信装置
US7656227B1 (en) 2008-02-26 2010-02-02 Pmc-Sierra, Inc. Techniques to control amplifier gain over process, voltage, and/or temperature (PVT) variations
RU2543650C2 (ru) 2009-03-13 2015-03-10 Аллерган, Инк. Иммунологические тесты на активность эндопептидаз с измененной нацеленностью
US8779958B1 (en) * 2013-01-22 2014-07-15 Analog Devices Technology Continuous time input stage

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159283A (en) * 1991-08-26 1992-10-27 Motorola, Inc. Power amplifier
JPH0563627A (ja) * 1991-08-30 1993-03-12 Nec Corp 電力制御回路
JPH0590853A (ja) * 1991-09-27 1993-04-09 Nec Corp 電力増幅回路
JPH05206771A (ja) * 1992-01-30 1993-08-13 Mitsubishi Electric Corp 自動出力電力制御回路
DE4313152A1 (de) * 1993-04-22 1994-10-27 Sel Alcatel Ag HF-Verstärker mit Signalpegelregelung und damit ausgestatteter Funksender
US5697073A (en) * 1994-08-26 1997-12-09 Motorola, Inc. Apparatus and method for shaping and power controlling a signal in a transmitter

Also Published As

Publication number Publication date
EP1469596A2 (de) 2004-10-20
WO1998033273A1 (de) 1998-07-30
EP1469596A3 (de) 2007-05-02
KR20000070315A (ko) 2000-11-25
DE59713035D1 (de) 2010-06-24
DE59711797D1 (de) 2004-08-26
ES2224279T3 (es) 2005-03-01
DK0954903T3 (da) 2004-10-25
EP0954903A1 (de) 1999-11-10
KR100603718B1 (ko) 2006-07-26
EP1469596B1 (de) 2010-05-12
EP0954903B1 (de) 2004-07-21
ES2345254T3 (es) 2010-09-20
US6477358B1 (en) 2002-11-05
DK1469596T3 (da) 2010-08-30
DE19702280A1 (de) 1998-07-30
JP2001508620A (ja) 2001-06-26

Similar Documents

Publication Publication Date Title
JP4081561B2 (ja) 電力増幅制御方法
US6996382B2 (en) Transmission output power control device for use in a burst transmitter and control method
US7466762B2 (en) Distortion compensating apparatus
CN107110966A (zh) 雷达系统中的多个啁啾脉冲生成
CN104080012A (zh) 一种多播放设备的控制方法、装置及系统
US8386635B2 (en) Data communication system capable of adjusting transmission speeds
US7099626B2 (en) Method and apparatus for gain equalization based on wide-band multi-carrier base station
AU735859B2 (en) Digital temperature compensation oscillator and method for controlling the same
US6983133B2 (en) Linearization apparatus for linear automatic gain control in a mobile communication terminal and method for controlling the same
US20040052385A1 (en) Volume control apparatus and method thereof
CN107707251B (zh) 一种信号发射功率控制方法及装置
JP2011041300A (ja) 利得を自動的に設定する位相ロックループ
TW494647B (en) Method of, and receiver for, frequency acquisition in a frequency hopping system
US6313777B1 (en) Binary waveform shaping apparatus
US7197289B2 (en) Automatic gain control for a wireless transmit/receive unit in a time slotted data transmissions
US20030194002A1 (en) Run-time coefficient generation for digital filter with slewing bandwidth
JP2006157796A (ja) 携帯電話機、方法及びプログラム
JPH11340908A (ja) 無線基地局装置及びその送信電力制御方法並びにその制御プログラムを記録した記録媒体
JP2002532935A (ja) 同調可能受信機
JP2900865B2 (ja) 自動利得制御増幅器
JP2001332986A (ja) 送信出力制御方法及び基地局装置並びに送信出力調整方法及び装置
JP3301410B2 (ja) 無線機の送信電力制御方法及び装置
KR100206462B1 (ko) 주파수도약방식의 통신시스템을 위한 위상동기루프
JP2008544716A (ja) Rf通信機器のための増分利得調整を伴う信号レベル調整器
CN112098986B (zh) 雷达系统中的多个啁啾脉冲生成

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041105

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070330

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 19950403

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070417

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070403

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070706

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080122

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080111

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080208

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110222

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140222

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term