KR100603718B1 - 전력 이득 제어 방법 - Google Patents

전력 이득 제어 방법 Download PDF

Info

Publication number
KR100603718B1
KR100603718B1 KR1019997006546A KR19997006546A KR100603718B1 KR 100603718 B1 KR100603718 B1 KR 100603718B1 KR 1019997006546 A KR1019997006546 A KR 1019997006546A KR 19997006546 A KR19997006546 A KR 19997006546A KR 100603718 B1 KR100603718 B1 KR 100603718B1
Authority
KR
South Korea
Prior art keywords
control signal
power
time
value
signal
Prior art date
Application number
KR1019997006546A
Other languages
English (en)
Other versions
KR20000070315A (ko
Inventor
마데르토마스
코트슈라크게르하르트
피츠게르하르트
Original Assignee
로베르트 보쉬 게엠베하
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 로베르트 보쉬 게엠베하 filed Critical 로베르트 보쉬 게엠베하
Publication of KR20000070315A publication Critical patent/KR20000070315A/ko
Application granted granted Critical
Publication of KR100603718B1 publication Critical patent/KR100603718B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H03G3/3047—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers for intermittent signals, e.g. burst signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/52—TPC using AGC [Automatic Gain Control] circuits or amplifiers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Transmitters (AREA)

Abstract

본 발명은 무선 장치의 송신 신호를 출력하기 위한 전력 이득을 제어하는 방법에 관한 것이다. 출력은 송신 신호의 개시 시에는 미리설정된 특성 곡선을 따라 미리설정된 전력으로 상승된다. 송신 신호의 종료 시에는 미리설정된 전력이 미리설정된 특성 곡선을 따라 하강된다. 전력 이득은 제어 신호(8,9)에 의해 대응적으로 제어된다. 상승하는 또한 하강하는 제어 신호(8,9)의 에지에 대해서는 기준 제어 신호(5)가 사용된다. 제어 신호(8,9)는 미리설정된 최대 제어 신호치(6,7)로 제한된다.
전력 증폭 방법, 제어 신호, 송신 신호, 무선 장치

Description

전력 이득 제어 방법{Method for controlling power gain}
본 발명은 독립 청구항의 전제부에 따른 전력 이득을 제어하는 방법에 관한 것이다.
"[유럽 디지털 셀룰라 원격 통신 시스템(제 2 단계), 무선 송신 및 수신(GSM 05.05), 유럽 원격 통신 표준(European Digital Cellular Telecommunications System(Phase 2) : Radio Transmission and Reception(GSM 05.05), European Telecomunication Standard)], 1994년 5월"에는, 이동 무선 장치로부터 송신 신호를 출력하기 위해서 출력 전력을 송신 신호 개시시 연속적으로 미리설정된 전력으로 상승시키고 송신 신호 종료시 그 미리설정된 전력을 연속적으로 하강시키는 것이 알려져 있다.
독립 청구항의 특징을 가진 본 발명에 따른 방법은 상기 선행 기술에 비해, 송신 신호의 출력을 위한 상이한 미리설정된 전력에서도 단 하나의 기준 제어 신호만이 필요하다는 이점을 갖는다. 그래서, 이산된 제어 신호 진폭치들을 저장시키는데 단지 작은 저장 장소만이 필요하다.
종속 청구항에 기재된 조치에 의해 독립항에 제시된 방법의 바람직한 실시 및 개선이 가능해진다.
송신 신호를 출력하기 위한 미리설정된 전력을 설정하기 위해, 제어 신호를 상응하는 미리설정된 최대치로 제한하는 것이 바람직한데, 이를 위해 기준 제어 신호는 미리설정된 시간에 또는 영구적으로, 미리설정된 최대 제어 신호치와 비교되며 및/또는 제어 신호는 미리설정된 신호 상승 시간 후에는 미리설정된 최대 제어 신호치로 제한된다. 이 방법에 의하면 송신 신호의 소정 출력 전력을 설정하기 위해, 제어 신호가 극히 간단히 검출될 수 있는데, 그 이유는 예컨대 승산과 같은 비용이 많이 드는 계산 연산이 필요하지 않고 단지 비교 연산만이 필요하기 때문이다.
제어 신호를 제한하기 위해 기준 제어 신호를 미리설정된 최대 제어 신호치로 스위칭하는 것이 특히 바람직하다. 이 방법에 의해 제어 신호를 미리설정된 최대 제어 신호치로 제한하는 것이 특히 간단히 실현될 수 있다.
또한, 미리설정된 전력에 의존하여 미리설정된 시간 오프셋들을 가진 송신 신호들이 출력되는 것이 바람직하다. 이 방법에 의해 여러 미리설정된 전력에서 송신 신호의 출력을 위한 미리설정된 타임 템플릿(time template)이 유지될 수 있다.
추가의 이점은, 그런 시간 오프셋이 간단한 방법으로 송신 신호의 지연된 설정에 의해 실현될 수 있다는데 있다.
또한, 기준 제어 신호와 미리설정된 최대 제어 신호치와의 비교가 이루어지는 시간들 사이의 간격이 미리설정되는 것이 바람직하다. 송신 신호의 전체 출력 중 또는 단지 출력의 일부에 있어 시간 간격을 미리설정할 수 있음으로써, 간단하고 융통성 있는 방법으로, 신호 하강의 개시점 및 필요한 제어 신호의 경사도를 요구 조건에 따라 제어하는 것이 가능하다.
제어 신호로부터 받는 기준 제어 신호치의 개수가 미리설정된 전력에 의존하여 선택되는 것이 또한 바람직하다. 그래서 미리설정된 최대 제어 신호치를 초과하는 기준 제어 신호의 값들이 간단하고 낮은 비용의 방법으로 스킵(skip)될 수 있다.
검출기에 의해 전력 증폭기의 출력에서 실제로 달성되는 출력 전력이 결정되고, 제어값으로서 전력 증폭기의 제어 루프로 반송되게 하는 것도 바람직하다. 이 조치는 출력 전력을 제어하는 간단한 방법이다.
도 1은 제 1 실시예에 따른 전력 이득을 제어하기 위한 블록 회로도.
도 2는 제 1 실시예에 따른 제어 신호의 선택을 위한 흐름도.
도 3은 제 1 실시예에 따른 3 개의 제어 신호의 시간 경과를 나타낸 그래프.
도 4는 제 2 실시예의 블록 회로도.
도 5는 제 2 실시예에 따른 3 개의 제어 신호의 시간 경과를 나타낸 그래프.
도 6은 제 3 실시예의 블록 회로도.
도 7은 제 3 실시예에 대한 2 개의 흐름도.
도 8은 제 3 실시예에 따른 3 개의 제어 신호의 시간 경과를 나타낸 그래프.
도 9는 제 4 실시예에 대한 흐름도.
도 10은 제 4 실시예에 따른 2 개의 제어 신호의 시간 경과를 나타낸 그래프.
도 11은 제 5 실시예에 대한 2 개의 흐름도.
도 12는 제 5 실시예에 따른 3 개의 제어 신호의 시간 경과를 나타낸 그래프.
도 13은 제 6 실시예에 대한 2 개의 흐름도.
도 14는 제 6 실시예에 따른 3 개의 제어 신호의 시간 경과를 나타낸 그래프.
본 발명의 실시예는 도면에 도시되며 이하의 설명에서 상세히 설명될 것이다.
도 1에는 제 1 입력(85)에 고주파 송신 신호가 공급되는 전력 증폭기(10)가 도시된다. 전력 증폭기(10)의 출력측은 안테나 공급점(30)을 통해 송신 안테나(25) 및 검출기(20)의 입력에 연결되어 있다. 검출기(20)의 출력 신호는 제 1 필터(35)를 통해 가산점(45)의 반전 입력(-)에 공급된다. 가산점(45)의 출력 신호는 제 2 필터(40)를 통해 전력 증폭기(10)의 제어 입력(80)에 공급된다. 가산점(45)의 비반전 입력(+)은 스위치(50)에 연결되어 있다. 가산점(45)의 비반전 입력(+)은 스위치(50)를 통해 제 1 디지털-아날로그-변환기(60)의 출력 또는 제 2 디지털-아날로그-변환기(65)의 출력과 연결될 수 있다. 스위치(50)의 스위칭 위치는 비교기(55)의 출력에 의해 제어되는데, 비교기(55)는 두 입력을 갖고 있고 이들은 역시 제 1 디지털-아날로그-변환기(60) 또는 제 2 디지털-아날로그-변환기(65)의 출력과 연결되어 있다. 제 1 디지털-아날로그-변환기(60)의 입력측은 메모리(70)와 연결되고 제 2 디지털-아날로그-변환기(65)의 입력측은 입력 유닛(75)의 출력과 연결되어 있다. 전력 증폭기(10)의 제어 입력(80)에 공급되는 제어 신호는 도 1에서는 제어 전압(UC)으로 표시되어 있다.
스위치(50)는 그 스위칭 위치를 검출하기 위해 메모리(70)의 제 1 입력(110)과 연결되어 있다. 스위칭 위치는 비교 결과에 의존하기 때문에, 이 검출은 비교기(55)의 출력에서 직접 행해질 수 있다. 입력 유닛(75)의 출력은 메모리(70)의 제 2 입력(115)과도 연결되어 있다.
도 1에 도시된 장치는 예컨대 GSM 표준에 따른 이동 무선 송신기의 구성 부분일 수 있다. GSM 이동 무선에 대한 명세서는, 송신기 출력단이 송신 신호의 개시 및 종료시 엄격하게 스위칭 온 및 오프되지 않고, 아날로그 제어 신호(UC)에 의해 적합한 특성 곡선을 따라 제어되어, 가급적 적은 보조파(subsidiry wave)가 발생하게 된다는 것을 규정하고 있다. 그래서, 도 3에 따른 기준 제어 신호(5)로 표시된 단 하나의 특성 곡선이 미리설정된다. 도 3은 시간(t)에 대한 제어 신호(Uc)의 다이어그램을 나타내고 있다. 기준 제어 신호(5)는 시점(t1)으로부터 시점(t4)까지 최대 값(UC0)으로 상승하고 시점(t5)으로부터 시점(t8)까지 같은 기울기로 다시 0으로 하강한다. 기울기는 상이하게 선택될 수 있다. 도 3에 도시된 기준 제어 신호(5)의 곡선은 간단한 형태로, 각각 서로 제 1 시간 간격(90)으로 떨어져 있는 등거리 보간점들(105)의 보간을 나타내고 있다. 그 보간점들은 메모리(70)에 디지털로 저장된다. 그 지지점들은 상응하는 미리설정된 시간에 제 1 디지털-아날로그-변환기(60)에 의해 아날로그 신호 값으로 변환된다. 최대 값(UC0)이 전력 증폭기(10)의 제어 입력(80)에 공급될 때에 전력 증폭기(10)에서 고주파 송신 신호를 위한 최대 출력 전력이 설정된다.
도 3에 도시된 기준 제어 신호(5)의 경과는 본 발명에 따른 방법을 보여주기 위해 사용되고, 특히 그 상승 및 하강 에지와 관련하여 예컨대, GSM 표준에 따른 예컨대 이동 무선에 대한 규정된 명세서에 매칭된다. 입력 유닛(75)에서 송신 안테나(25)를 통한 고주파 송신 신호의 출력을 위한 전력이 미리설정될 수 있다. 이를 위해 입력 유닛(75)에서는 미리설정된 출력 전력을 얻는데 필요한 최대 제어 신호 값(6,7)이 디지털화된 형태로 측정된다. 제 2 디지털-아날로그-변환기(65)에 의해 미리설정된 최대 제어 신호 값(6,7)이 아날로그 형태로 비교기(55)의 대응 입력에 공급된다.
입력 유닛(75)에서 미리설정이능한 출력 전력은 전력 증폭기(10)의 출력에서 최대로 가능한 출력 전력보다 작거나 같다. 그래서 미리설정된 최대 제어 신호치(6,7)도 도 3에 따른 최대치(UC0)보다 작거나 같다. 도 3에서 제 1 최대 제어 신호(6)의 값(UC1)은 최대치(UC0) 미만이고 제 2 최대 제어 신호(7)의 값(UC2)은 제 1 최대 제어 신호(6)의 값(UC1) 미만이다.
도 2에는 가산점(45)의 비반전 입력(+)에 주어지는 제어 신호를 발생시키기 위한 흐름도가 도시되어 있다. 프로그램 단계 200에서는 메모리(70)로부터 기준 제어 신호(5)의 제 1 보간점 값이 비교기(55)에 공급된다. 이 값은 도 3에 따라 0이다.
프로그램 단계 205에서는 시간 지연(15,16)이 발생한다. 이 시간 지연(15,16)이 메모리(70)에 저장된다. 시간 지연의 선택은 GSM 표준 명세서에 따른 송신기 제어를 위한 목표에 의존한다. 프로그램 단계(210)에서는, 메모리(70)로부터 비교기(55)에 공급되는 기준 제어 신호(5)의 지지값이 미리설정된 최대 제어 신호치(6,7) 보다 작거나 같은지가 체크된다. 그런 경우이면 프로그램 단계(215)로 분기되고, 그렇지 않은 경우에는 프로그램 단계(225)로 분기된다. 프로그램 단계(215)에서는, 스위치(50)가 이미 제 1 스위칭 위치에 있지 않으면, 스위치(50)는 도 1에서 점선으로 도시된 제 1 스위칭 위치로 된다. 스위치(50)의 제 1 스위칭 위치에서는 제 1 디지털-아날로그-변환기(60)의 출력이 가산점(45)의 비반전 입력(+)과 연결되고, 따라서 지지 값이 전력 증폭기(10)를 위한 제어 신호로서 제공된다. 이어서, 프로그램 단계(220)로 분기된다. 프로그램 단계(220)에서는 제 1 시간 간격(90)에 상응하는 제 1 대기 시간이 설정된다. 프로그램 단계(225)에서는 스위치(50)가 비교기(55)에 의해, 도 1에서 실선으로 표시된 제 2 스위칭 위치로 되므로, 이 경우에는 제 2 디지털-아날로그-변환기(65)의 출력이 가산점(45)의 비반전 입력(+)과 연결되어, 전력 증폭기(10)를 위한 제어 신호(UC)로서, 미리설정된 최대 제어 신호치(6,7)가 사용된다. 스위치(50)의 스위칭은 메모리(70)의 제 1 입력(110)에서 검출된다. 그런 뒤 프로그램 단계(230)에서 메모리(70)의 제 2 입력(115)에 공급된 미리설정된 최대 제어 신호치(6,7)에 따라 제 2 대기 시간이 설정되는데, 이 대기 시간은 미리설정된 최대 제어 신호치(6,7)가 값(UC0)을 취할 때에만 제 1 대기 시간에 일치한다. 프로그램 단계(220) 및 프로그램 단계(230)로부터 프로그램 단계(235)로 분기된다. 프로그램 단계(235)에서는 기준 제어 신호(5)의 다음 보간점이 메모리(70)로부터 비교기(55)에 전달된다. 프로그램 단계(240)에서 모든 보간점이 이미 메모리(70)로부터 비교기(55)로 전달되었는지의 여부가 체크된다. 이러한 경우에는 프로그램 실행이 종료되고, 그렇지 않으면 프로그램 단계(210)로 되돌아간다. 메모리(70)에서 스위치(50)가 제 2 스위칭 위치로부터 제 1 스위칭 위치로 전환된 것이 검출되면, 메모리(70)로부터 보간점을 출력하기 위한 시간 간격으로서 다시 제 1 대기 시간이 설정된다. 프로그램 단계(205)에서 설정된 시간 오프셋들(15,16)도 역시 메모리(70)에 저장되고, 상응하여 미리설정된 최대 제어 신호치(6,7)에 할당된다. 그래서, 입력 유닛(75)에서 미리설정된 출력 전력의 감소에 따라, 결과되는 미리설정된 최대 제어 신호치(6,7)에 증가한 미리설정된 시간 오프셋(15,16)이 메모리(70)에서 할당된다. 그래서, 제 1 미리설정된 최대 제어 신호치(6)의 경우, 제 2 미리설정된 최대 제어 신호치(7)에 대한 제 2 시간 오프셋(16) 보다 작은 제 1 시간 오프셋(15)이 나타난다. 따라서, 도 3에 따른 제 1 미리설정된 최대 제어 신호치(6)용으로 주어지는 제어 신호(8)는 기준 제어 신호(5)와 비교해 볼 때, 시점(t1)에 비해 제 1 미리설정된 시간 오프셋(15) 만큼 지연된 제 2 시점(t2)에서 설정된다. 제 2 미리설정된 최대 제어 신호치(7)에 대해 주어지는 제어 신호(9)는 도 3에 따라, 기준 제어 신호(5)의 시점(t1)에 비해 시점(t2)보다 더 지연된 시점(t3)으로 설정된다. 미리설정된 시간 오프셋(15,16)은, GSM-표준에 따른 명세서의 모든 요건들이 만족되어 예컨대 발생하는 모든 제어 신호(8,9)가 시점(t4)에서 그 최대치에 도달하도록 선정된다. 이것은, 예컨대 GSM-이동 무선 표준에 따른 송신 신호의 출력을 위한 소위 시간 템플릿이 제공된다는 점에서 중요하다. 상기 시간 템플릿에서는 고주파 송신 신호가 미리설정된 전력으로 출력될 수 있다. 제어 신호(8,9)의 결정을 위해 기준 제어 신호(5)의 보간점들을 사용함으로써, 모든 제어 신호(8,9)는 그 최대치까지의 상승에 있어 각각 같은 곡선 형태를 갖는다. 동일한 것이 제어 신호(8,9)의 신호 진폭이 값 0까지 복귀하는 경우에도 적용된다. 각 보간점들 사이에서의 제어 신호(8,9)의 상승 및 복귀를 위해 각각 동일한 제 1 시간 간격(90)이 존재하기 때문에, 각 제어 신호(8,9)가 그의 최대치를 갖는 경우 보간점들 사이의 시간 간격은, 메모리(70)에 저장된 모든 보간 값이 각 제어 신호(8,9)의 생성을 위해 비교기(55)에 공급될 수 있도록, 미리설정된 최대 제어 신호치(6,7)가 감소함에 따라 감소되어야 한다. 따라서 도 3에서 제 1 미리설정된 최대 제어 신호치(6)에 대해, 최대 제어신호치(UC1)에서 두 보간점 사이의 제 2 대기 시간이 제 1 시간 간격(90) 보다 작은 제 2 시간 간격(95)에 상당하는 제어 신호(8)가 주어진다. 제 2 미리설정된 최대 제어 신호치(7)에 대해서는, 최대 제어 신호치(UC2)에서 두 보간점 사이의 제 2 대기 시간이 제 2 시간 간격(95) 보다 작은 제 3 시간 간격(100)에 상당하는 제어 신호(9)가 주어진다. 이 경우 제 2 대기 시간은, 모든 제어 신호(8,9)가 시점(t5)까지 그 최대치를 유지하고 시점(t5)부터 하강하도록 선정된다. 시점(t5)부터는 모든 제어 신호(8,9)에 대해 다시 제 1 시간 간격(90)에 상당하는 두 보간점 사이의 제 1 대기 시간이 다시 설정된다. 이 방법에 의해 최대치(UC2)를 갖는 제어 신호(9)는 시점(t6)에서 진폭치 0에 도달하고, 이 시점에 대해 기준 제어 신호(5)의 영 통과 시점(t8)은 제 2 미리설정된 시간 오프셋(16)만큼 지연된다. 최대치(UC1)를 갖는 제어 신호(8)는 시점(t7)에서 진폭치 0에 도달하고, 이 시점에 대해 기준 제어 신호(5)의 영 통과 시점(t8)은 제 1 미리설정된 시간 오프셋(15)만큼 지연된다.
제 1 및 제 2 필터(35 및 40)가 제어 회로의 안정화를 위해 추가로 사용될 수 있기 때문에, 예컨대 변동 과정(oscillation)이 나타나지 않는다. 검출기(20)에 의해 안테나 공급점(30)에서 실제로 얻어지는 고주파 출력 전력이 결정되어, 제어값으로서 가산점(45)의 반전 입력(-)을 통해 전력 증폭기(10)의 제어 루프에 공급된다.
메모리(70)의 저장 장소를 절약하기 위해, 나란히 위치하는 미리설정된 최대 제어 신호치들의 그룹에 미리설정된 시간 오프셋이 할당될 수 있다. 그리하여 발생하는 각 제어 신호(UC)의 최대 진폭의 도달 시점(t4)의 변화는, 예컨대, GSM-이동 무선 표준에 따른 미리설정된 공차 범위 내에 들어야 한다. 도 1에 도시된 제어 회로의 구성부분들은, 모든 미리설정된 출력 전력에서 예컨대 고주파 송신 신호의 시간 설정 및 송신 신호의 스펙트럼 폭에 관한 GSM-이동 무선 표준의 명세서와 같은 규정된 명세서의 모든 요건들이 만족되도록 주의 깊게 치수 설계되어야 한다.
도 4는 본 발명에 따른 방법에 대한 추가 실시예를 보여준다. 이것에 대한 출발점은 도 1에 따른 회로도이다. 같은 부재는 같은 도면 부호로 표시되어 있다. 여기서 제어 회로는 도 1에서와 같이 구성되어 있다. 그러나 가산점(45)의 비반전 입력(+)에 주어지는 제어 신호의 발생은 다르게 구현된다. 가산점(45)의 비반전 입력(+)은 스위치(50)에 연결되어 있다. 스위치(50)를 통해 가산점(45)의 비반전 입력(+)은 제어 신호(5)의 발생을 위해 신호 발생기(301)의 출력에 연결되거나 또는 제 1 저항(310)과 제 2 스위칭 가능한 저항(315)으로 된 스위칭 가능한 분압기의 중앙 탭(middle tapping point)(305)에 연결될 수 있다. 그때 분압기의 제 1 저항(310)은 제 1 전위(Umax)에, 그리고 분압기의 제 2 저항(315)은 기준 전위에 연결되어 있다. 제 1 스위칭 장치(320)를 통해 3 개의 추가 저항(315)이 각각 분압기의 제 2 스위칭 가능한 저항으로서 분압기의 중앙 탭(305)과 연결되어 있다. 분압기의 스위칭 가능한 저항들(315)은 트리밍 전위차계(trimming potentiometer)로서 구성되어 있다. 스위치(50)의 스위칭 위치는 비교기(55)의 출력에 의해 제어되는데, 비교기(55)는 두 입력을 갖고 있고, 이들 입력은 신호 발생기(301)의 출력 또는 분압기의 중앙 탭(305)에 연결될 수 있다. 신호 발생기(301)는 제 1 입력(325)과 제 2 입력(330)을 갖고 있다. 제 1 입력(325)은 제 1 모노플롭(335)의 출력에, 그리고 제 2 입력(330)은 제 2 모노플롭(340)의 출력에 연결되어 있다. 제 2 스위칭 장치(321)를 통해 제 1 모노플롭(335)의 제 1 입력(350)은 4 트리밍 커패시터(345)중 하나에 연결될 수 있고 제 2 스위칭 장치(321)와 연결될 수 없는 상기 커패시터의 전극들은 각각 기준 전위와 연결되어 있다. 제 2 모노플롭(340)의 제 1 입력(360)은 제 3 스위칭 장치(322)를 통해 4 개의 추가 트리밍 커패시터(345) 중 하나와 연결될 수 있고, 제 3 스위칭 장치(322)와 연결되지 않은 전극들은 각각 마찬가지로 기준 전위와 연결되어 있다. 제 1 모노플롭(335)의 제 2 입력(355) 및 제 2 모노플롭(340)의 제 2 입력(322)은 입력 유닛(75)에 연결되어 있고, 상기 입력 유닛은 스위칭 장치(320, 321 및 322)의 스위칭 위치를 제어한다. 스위칭 가능한 저항(315) 및 트리밍 커패시터(345)는 저장 유닛으로서 파라미터 세트를 저장하는 데 사용된다. 각 파라미터 세트는 미리설정된 최대 제어 신호치(6,7), 신호 상승시 시간 지연을 위한 제 1 시상수 및 신호 하강시 시간 지연을 위한 제 2 시상수로 구성되어 있고, 그래서 신호 상승 및 신호 하강을 위한 2 개의 미리설정된 시간 지연(15, 16)이 상이할 수 있다. 미리설정된 최대 제어 신호치(6,7)는 이 실시예에서 트리밍 전위차계로서 구성된 스위칭 가능한 저항(315)의 설정으로서 저장되고, 그래서 분압기의 중앙 탭(305)에서, 미리설정된 최대 제어 신호치(6,7)를 설정하는데 필요한 신호 전압이 비교기(55)에 공급된다. 시간 오프셋(15,16)에 대한 값은 트리밍 커패시터(345)에 의해 유사한 방식으로 저장되는데, 제 1 모노플롭(335)과 연결될 수 있는 트리밍 커패시터(345)는 제 1 모노플롭(335)의 시상수를 결정하고, 제 2 모노플롭(340)과 연결된 트리밍 커패시터(345)는 제 2 모노플롭(340)의 시상수를 결정한다. 한 파라미터 세트로부터 다른 파라미터 세트로의 전환은 입력 유닛(370)을 통해서 동기로 행해지고, 이 입력 유닛은 동시에 스위칭 장치(320,321,322)를 스위칭한다. 제 1 모노플롭(335)의 제 2 입력(355) 및 제 2 모노플롭(340)의 제 2 입력(365)은 도 5에 따라 시점(t0)에서 입력 유닛(75)에 의해 활성화된다. 그럼으로써 송신 신호의 출력이 개시된다. 제 1 대기 시간(tR)의 경과 후 제 1 모노플롭(335)은 신호 발생기(301)의 제 1 입력(325)을 활성화하고, 상기 신호 발생기는 그 후 기준 제어 신호(5)의 상승 에지를 아날로그 형태로 연속 신호로서 그 출력에 공급하고, 제 2 모노플롭(340)이 제 2 대기 시간(tU)의 경과 후 종료되고 신호 발생기(301)의 제 2 입력(330)을 통해 신호 하강의 개시를 일으킬 때까지 기준 제어 신호(5)를 최대치로 유지시킨다. 도 5에는 3개의 제어 신호(UC)의 전압 곡선이 시간(t)에 대해 도시되어 있다. 신호 발생기(301)에 의해 발생된 기준 제어 신호(5)는 최대 송신 레벨을 발생시키는데 사용된다. 적합한 트리밍 전위차계(315)에 의해 설정된 최대 제어 신호치(6,7)가 기준 제어 신호(5)의 최대치(UC0) 보다 크거나 같으면, 스위치(50)는 항상 신호 발생기(301)의 출력을 가산점(45)과 연결시키는 위치에 있다. 입력 유닛(75)에서는 파라미터 세트가 스위칭 장치(320,321 및 322)를 통해 선정되고 또한 스위칭 가능한 저항(315) 및 트리밍 커패시터(345)의 값들이 입력 유닛(75)에서 설정될 수 있다. 또한, 입력 유닛(75)은, 시점(t0)에서 두 모노플롭(335,340)이 활성화되도록 송신 과정을 개시하는데 사용된다. 미리설정 가능한 최대 제어 신호치(6,7)의 설정은 제 1 전위(Umax), 기준 전위, 분압기의 제 1 저항(310), 선정된 스위칭 가능한 저항(315) 및 그의 크기에 의존한다. 입력 유닛(75)에서 기준 제어 신호(5)의 최대치(UC0) 미만인 미리설정된 최대 제어 신호치(6,7)를 가진 파라미터 세트가 선정될 때에는, 도 5에 따른 제어 신호(8,9)의 레벨이 시점(tS)에서 미리설정된 최대 제어 신호치(6,7)에 도달한다. 이 값을 초과할 때에는, 더 이상 신호 발생기(301)의 출력이 가산점(45)과 연결되지 않고 분압기의 중앙 탭(305)이 연결되도록 비교기(55)가 스위치(50)를 스위칭한다. 스위치(50)의 이 스위칭 위치는 시점(tV)까지 유지되는데, 그 이유는 이 시점에서는 제어 신호(8,9)가 미리설정된 최대 제어 신호치(6,7) 아래로 하강하고, 비교기(55)는 스위치(55)를 다시 신호 발생기(301)의 출력을 가산점(45)과 연결시키는 위치로 되돌리기 때문이다. 시점(tW)에서 제어 신호(8,9)는 다시 값 0에 도달한다.
도 5에는 시점(tR1)에서 야기되어 제 1 모노플롭(335)에 의해 설정되어 시점(tS1)에서 그의 최대치(UC0)에 도달하는 기준 제어 신호(5)가 도시되어 있다. 시점(tS1)에 후속하는 시점(tD0)에서부터, GSM-이동 무선 표준의 시간 템플릿에 따라 고주파 송신 신호가 미리설정된 최대 전력으로 출력된다. 이것은, GSM-이동 무선 표준에 따라 시점(tD0)에 후속하는 시점(tDn)까지 유지되어야한다. 시점(tDn)에 후속하는 시점(tU1)에서는 제 2 모노플롭(340)에 의해 야기된 기준 제어 신호(5)의 하강이 시작되고, 그래서 시점(tW1)에서는 다시 0축을 교차하게 된다. 입력 유닛(75)에서 미리설정된 제 1 최대 제어 신호치(6)에 대해 (UC0)보다 작은 값(UC1)이 설정되고, 두 모노플롭(335,340)의 시상수가 상응하게 선정되면, 제 1 제어 신호(8)가 야기되어 제 1 모노플롭(335)에 의해 시점(tR1)에 비해 지연된 시점(tR2)에서 설정되고, 시점(tS2)까지 기준 제어 신호(5)의 형태를 갖는다. 시점(tS2)에서는 값(UC1)에 도달하는데 이 시점은 시점(tS1)에 선행하고 있다. 그래서 시점(tD0)에서는 마찬가지로 미리설정된 최대 송신 전력이 설정된다. 도 5에서는, 시간적으로 시점(tT0) 보다 후인 시점(tT2)에서 도달할 값(UC0)에 도달하기까지 제 1 제어 신호(8)의 곡선이 계속되는 것이 점선으로 도시되어 있다. 시점(tDn)보다 앞서는 시점(tU2)에서 제 2 모노플롭(340)에 의해 신호 발생기(301)에 의해 발생된 기준 신호(5)가 하강하기 시작하고, 그래서 시점(tDn)에 후속하는 시점(tV2)에서 값(UC1)에 도달되고, 그럼으로써 가산점(45)에 공급된 제 1 제어 신호(8)는 시점(tV2)까지 값(UC1)에 머무르고, 시점(tV2)부터 기준 제어 신호(5)의 곡선에 따라 하강하여 시점(tW2)에 0 축에 도달한다. 그럼으로써 이 경우에도 시점(tD0)과 시점(tDn) 사이에 송신 신호는 미리설정된 최대 레벨로 출력된다.
상응하는 것이 도 5에 따른 제 2 제어 신호(9)에도 적용되는데, 그 신호의 최대치는 UC2이고 그 신호는 제 1 모노플롭(335)으로 인해 시점(tR2)에 비해 늦은 시점(tR3)에서 설정되어 기준 제어 신호(5)의 곡선에 따라 최대치(UC2)까지 상승하고, 시점(tS1)과 시점(tS2) 사이에 위치하는 시점(tS3)에서 그 최대치에 도달하며, 제 2 모노플롭(340)은 시점(tU2)과 같은 시점(tU3)에서 신호 발생기(301)에 의해 발생되는 기준 제어 신호(5)의 하강을 일으키고, 상기 신호는 시점(tV2)에 비해 늦은 시점(tV3)에서 값(UC2)에 도달하고, 시점(tV3)부터 제 2 제어 신호(9)는 기준 제어 신호(5)의 곡선에 따라 값 0으로 하강하고, 시점(tW2)과 같은 시점(tW3)에서 상기 값에 도달한다. 이 경우에도 최대 가능한 값(UC0)에 이를 때까지 제 2 제어 신호(9)의 곡선이 계속되는 것이 점선으로 표시되어 있는데, 값(UC0)은 시점(tT2)에 비해 늦은 시점(tT3)에 도달된다. 신호 발생기(301)에 의해 발생된 기준 제어 신호(5)가 최대치(UCO)로부터 미리설정된 최대 제어 신호치(6,7)까지 하강하는 것도 도 5에 점선 표시되어 있다. 값(UC2)을 갖는 제 2 최대 제어 신호치(7)가 미리설정된 때에도 상기 값은 시점(tV3)까지 가산점(45)에 공급된 제 2 제어 신호(9)에 의해 유지된다. 도 5에 점선으로 표시된 곡선들은 신호 발생기(301)에 의해 발생된 제어 신호들을 표시하는데, 그 신호들은 스위치(50)의 스위칭 위치로 인해 가산점(45)에 도달하지 않는다. 실제의 데이터 송신은 시점(tD0)과 시점(tDn) 사이에서 이루어진다.
보간점들을 디지털로 저장시키지 않고 도 4에 따른 하드웨어 회로에 의해 제어 신호(8,9)를 발생시킬 경우의 이점은, 계산 연산이 필요없고 신호 필터링이 간소화되는 것인데, 그 이유는 디지털-아날로그 변환이 행해지지 않아 디지털-아날로그 변환기 클록킹으로 인한 간섭 신호가 발생하지 않기 때문이다.
상기한 장치는, 예컨대, GSM-표준에 따른 이동 무선 송신기의 구성 부분일 수 있다. GSM-이동 무선에 대한 명세서는 여러 단계의 송신 출력 전력을 위한 송신 신호 상승 및 하강의 시간적 시퀀스에 대한 기준을 포함된다. 또한, 상기 명세서는 송신되는 주파수 스펙트럼의 허용 폭에 관한 정보도 포함한다. 시간 지연(tR 및 tU)의 선택 및 필터(35,40)의 주의 깊은 치수설계에 의해, 모든 출력 전력에서 상기 요건이 만족되어야 한다.
도 6에 따른 또다른 실시예에서, 제어 회로는 도 1에 따른 실시예에 비해 변화되지 않는다. 그러나 가산점(45)의 비반전 입력(+)에 공급된 제어 신호의 발생을 위해서는 다른 실시예가 채택되어 있다. 가산점(45)의 비반전 입력(+)에는, 이제는 시퀀스 제어부(sequence control system)(81)로부터 출력하려는 아날로그 제어 신호의 디지털 치를 얻는 디지털-아날로그 변환기(60)의 출력이 연결되어 있다. 예컨대 마이크로컴퓨터로서 구현될 수 있는 시퀀스 제어부(81)는 데이터 메모리(91)의 내용을 액세스하는데, 그 메모리에는 기준 제어 신호(5)의 보간점들 및 여러 미리설정이능한 최대 제어 신호치(6,7)에 대해 기준 제어 신호(5)로부터 도출하려는 제어 신호(8,9)의 발생을 위한 여러 파라미터들이 저장되어 있다. 그런데 송신 안테나(25)를 통한 송신 신호의 출력을 위해 m 개의 상이한 전력 단계가 설정될 수 있어야 한다. m 개의 가능한 전력 단계의 각각을 위해, 송신 개시의 시간 지연, 이 전력에 필요한 제어 신호(8,9)의 미리설정된 최대 제어 신호치(6,7) 및 각 제어 신호(8,9)의 하강시 스킵할 보간점들의 수에 대한 값이 메모리(91)에 저장된다.
도 7에는 소정 송신 출력 전력에 필요한 제어 신호(8,9)의 발생을 위한 2 개의 흐름도가 도시되어 있다. 도 8에는 송신 출력 신호의 3 개의 전력 단계에 대해 제어 신호(8,9)의 전압 곡선이 시간(t)에 대해 도시되어 있다. 미리설정된 최대 제어 신호치(6,7)에 대해서는 다시 도 3 및 5에 따른 값(UC1 및 UC2)이 선정되어 있다. 기준 제어 신호(5)의 최대치(UC0)도 도 3 및 5에 따라 선정되어 있다. 송신 신호 상승 개시 전 시점(t0)에서 기준 제어 신호(5)의 보간점들의 제 1 시퀀스는 프로그램 단계(START 1)에서 호출된다. 이 호출시, 기지국에 의해 무선으로 시퀀스 제어부(81)에 전달된 송신기 출력 전력의 소정 전력 단계에 대한 값(m)이 프로그램에서 제공될 수 있다. 프로그램 단계(400)에서는 데이터 메모리(91)에 저장된 기준 제어 신호(5)의 제 1 시퀀스의 제 1 보간점들에 대한 액세스가 인덱스 변수의 초기화에 의해 준비된다. 프로그램 단계(402)에서는 송신 개시(tm)의 시간 지연에 대한 단계(m)에서 저장된 값이 데이터 메모리(91)로부터 판독된다. 대기 시간(tm)의 경과 후 프로그램 단계(405)에서는 인덱스 변수에 의해 지시된 보간점이 데이터 메모리(91)로부터 호출된다. 프로그램 단계(410)에서는 이 보간점이 송신 전력(m)을 위해 미리설정된 최대 제어 신호치(6,7)보다 큰지의 여부가 비교에 의해 체크된다. 큰 경우이면, 프로그램 단계(415)로 분기되고, 그렇지 않으면 프로그램 단계(425)로 분기된다. 프로그램 단계(415)에서는 송신 전력(m)에 대한 미리설정된 최대 제어 신호치(6,7)가 디지털-아날로그 변환기(60)에 전달되고 프로그램 시퀀스는 종료된다.
프로그램 단계(425)에서는 마지막에 결정된 기준 제어 신호(5)의 보간점이 디지털-아날로그 변환기(60)에 전달된다. 프로그램 단계(430)에서는 인덱스 변수가 증분됨으로써, 상기 인덱스 변수는 다음에 출력될 보간점을 지시한다. 프로그램 단계(435)에서는 보간점 출력의 소정 클록 레이트에 의해 결정되는 일정한 대기 시간이 모든 프로그램 호출 및 실행에 대해 설정된다. 프로그램 단계(440)에서는 이제 막 디지털-아날로그 변환기(60)에 출력된 값이 전력 상승의 마지막 보간점이었고, 따라서 기준 제어 신호(5)의 최대치(UC0)에 도달되었는지의 여부가 체크된다. 도달되었으면, 프로그램 시퀀스가 종료되고, 그렇지 않으면 프로그램 단계(405)로 분기하고 다음의 보간점이 호출된다.
프로그램 단계(START 2)에서 기준 제어 신호(5)의 보간점의 제 2 시퀀스가 호출됨으로써, 시점(t1 및 t1')에서 도 8에 따른 송신기 출력 전력의 하강이 시작된다. 이 호출의 경우에도 기지국에 의해 무선으로 송신기 출력 전력의 바로 사용된 전력 단계에 대한 값(m)이 시퀀스 제어부(81)에 주어진다. 프로그램 단계(450)에서는, 상기 전력 단계(m)에서 스킵하려는 기준 제어 신호(5)의 보간점들의 수보다 1 만큼 증가된 수를 가진 인덱스 변수가 초기화됨으로써, 이 변수는 미리설정된 최대 제어 신호치(6,7)에 대응하는 기준 제어 신호(5)의 제 1 보간점을 가리킨다. 프로그램 단계(455)에서는 인덱스 변수에 의해 지시된 보간점이 데이터 메모리(91)로부터 호출된다. 프로그램 단계(460)에서는 이 기준 제어 신호(5)의 보간점이 디지털-아날로그 변환기(60)에 전달된다. 프로그램 단계(465)에서는 인덱스 변수가 증분되고 프로그램 단계(470)에서는 모든 프로그램 실행시 변하지 않는 대기 시간이 설정된다. 이 대기 시간이 경과한 후 프로그램 단계(475)에서는, 마지막으로 출력된 보간점이 기준 제어 신호(5)의 마지막 값이었는지의 여부가 체크된다. 그런 경우이면, 프로그램 단계(480)로 분기되고, 그렇지 않은 경우이면 프로그램 단계(455)로 분기되어 다음 보간점이 호출된다. 프로그램 단계(480)에서는 값 0이 디지털-아날로그 변환기(60)에 전달되고 프로그램은 종료된다.
도 8에는 송신기 출력 신호의 m=3 전력 단계의 경우 각 제어 신호(UC)의 전압 곡선이 시간(t)에 대해 도시되어 있다. 기준 제어 신호(5)의 최대치(UC0)에 따른 최대 송신기 출력 전력으로 신호가 상승하는 경우 기준 제어 신호(5)의 모든 보간점들이 사용된다. 즉, 디지털-아날로그 변환기(60)를 통해 전력 제어 회로에 있는 가산점(45)의 비반전 입력(+)에 공급되는 것이다. 그래서 도면 부호 5로 표시된 기준 제어 신호의 전압 곡선이 디지털-아날로그 변환기(60)의 출력에 나타난다. 기준 제어 신호(5)는 시점(t0)에 비해 지연된 시점(tm=1)에서 설정된다. 필요한 송신기 출력 전력 보다 낮은 전력 단계의 경우 도 5에 따라 제어 신호(8,9)의 전압 곡선이 주어진다. 이 경우 시점(tm=1)에 비해 지연된 시점(tm=2)에 제 1 제어 신호(8)가 설정되고 미리설정된 최대치(UC1)에 도달한다. 제 2 제어 신호(9)는 시점(tm=2)에 비해 지연된 시점(tm=3)에서 설정되고 미리설정된 최대치로서의 값(UC2)에 도달하는데, 상기한 실시예에 따라 값(UC2)은 값(UC1) 보다 작고 값(UC1)은 값(UC0) 보다 작게 선정된다. 도 8에 점선으로 표시된 보간점들은, 송신기 출력 전력의 상승시 최대치(UC1 및 UC2)를 갖는 제어 신호(8,9)의 경우 더 이상 실행되지 않고 하강시 스킵된다.
기준 제어 신호(5) 및 제 1 제어 신호(8)에 대해서는 시점(t1)에서, 또는 제 2 제어 신호(9)에 대해서는 시점(t1)에 비해 지연된 시점(t1')에서, 송신기 출력 전력의 하강이 시작된다.
제 2 필터(40)에 의해 디지털-아날로그 변환기(60)로부터 나오는 제어 신호(8,9)의 전압단은 평활화되고 연속적으로 상승 또는 하강하는 전압 곡선으로 전이된다.
추가의 실시예에서는, 이미 앞에서 설명한 도 6에 따른 회로가 사용된다. 그러나 도 9에 도시된 시퀀스 제어부(81)의 흐름도에서는, 송신 신호 상승의 개시시 시작되고 송신 신호 하강의 완료 후에야 비로소 종료되는 기준 제어 신호(5)의 보간점의 단일 시퀀스가 처리된다. m 개의 가능한 전력 단계들의 각각에 대해 각각 5 개의 파라미터가 데이터 메모리(91)에 저장된다: 즉 상기 파라미터는 이 전력 단계에 필요한 각 제어 신호(8,9)의 미리설정된 최대 제어 신호치(6,7) 및 보간점들이 디지털-아날로그 변환기(60)에 전달되는 시간 사이의 4개의 대기 시간이다. 제 1 대기 시간(tm1)은 송신 개시의 시간 지연에 적용되고, 제 2 대기 시간(tm2)은 송신기 출력 전력의 상승의 시간 구간에 대해 적용되며, 제 3 대기 시간(tm3)은 일정한 최대 송신기 출력 전력의 시간 구간에 대해 적용되고, 제 4 대기 시간(tm4)은 송신기 출력 전력의 하강의 시간 구간에 대해 적용된다.
도 10에는 송신기 출력 전력의 두 전력 단계(m)에 대해 결과되는 제어 신호(UC)의 곡선이 시간(t)에 대해 도시되어 있다.
송신 신호 상승의 개시 전 시점(t0)에서 보간점들의 시퀀스가 프로그램 단계(START)에서 호출된다. 이 호출의 경우에 기지국에 의해 무선으로 송신기 출력 전력의 소정 전력 단계에 대한 값(m)이 시퀀스 제어부(81)에 주어진다. 프로그램 단계(500)에서는 기준 제어 신호(5)의 제 1 보간점들에 대한 액세스가 제 1 인덱스 변수(Z1)의 초기화에 의해 준비된다. 프로그램 단계(501)에서는 제 2 인덱스 변수(Z2)가 초기화됨으로써, 그 변수는 송신기 출력 전력의 선정된 전력 단계(m)에 대한 제 1 대기 시간(tm1)을 가리킨다. 프로그램 단계(502)에서는 제 2 인덱스 변수(Z2)에 의해 지시된 제 1 대기 시간(tm1)이 데이터 메모리(91)로부터 호출된다. 제 1 대기 시간(tm1)의 경과 후 프로그램 단계(503)에서 제 2 인덱스 변수(Z2)는, 이제 선정된 전력 단계(m)의 제 2 대기 시간(tm2)을 지시하도록 설정된다.
프로그램 단계(505)에서는 제 1 인덱스 변수(Z1)에 의해 지시된 보간점이 데이터 메모리(91)로부터 호출된다. 프로그램 단계(510)에서는 상기 보간점이 선정된 전력 단계(m)의 미리설정된 최대 제어 신호치(6,7)보다 크거나 같은지의 여부가 비교에 의해 체크된다. 그런 경우이면 프로그램 단계(515)로 분기되고 그렇지 않으면 프로그램 단계(540)로 분기된다. 프로그램 단계(515)에서는 선정된 전력 단계(m)에 대한 미리설정된 최대 제어 신호치(6,7)가 디지털-아날로그 변환기(60)에 전달된다. 이어서 프로그램 단계(520)에서는 제 2 인덱스 변수(Z2)가 이것이 선택된 전력 단계(m)의 제 3 대기 시간(tm3)을 가리키도록 설정된다. 프로그램 단계(525)에서는, 제 2 인덱스 변수(Z2)에 의해 지시된 제 3 대기 시간(tm3)이 데이터 메모리(91)로부터 호출된다. 제 3 대기 시간(tm3)의 경과 후 프로그램 단계(530)에서는 제 2 인덱스 변수(Z2)가 선정된 전력 단계(m)의 제 4 대기 시간(tm4)으로 설정된다. 이어서 프로그램 단계(550)가 실행된다.
프로그램 단계(540)에서는 프로그램 단계(505)에서 호출된 보간점이 디지털-아날로그 변환기(60)에 공급된다. 프로그램 단계(545)에서는 제 2 인덱스 변수(Z2)에 의해 지시된 대기 시간이 호출된다. 이 대기 시간은, 프로그램 단계(515)로부터 이미 프로그램 분기가 이루어졌는지 또는 이루어지지 않았는지에 따라, 선정된 전력 단계(m)에 대한 제 2 대기 시간(tm2) 또는 제 4 대기 시간(tm4)일 수 있다. 이어서 프로그램 단계(550)가 실행된다. 프로그램 단계(550)에서는 제 1 인덱스 변수(Z1)가 증분된다. 상기 변수는 이제 다음에 출력될 보간점을 가리킨다. 프로그램 단계(555)에서는, 마지막으로 이용 가능한 보간점이 이미 출력되었는지, 즉 제 1 인덱스 변수(Z1)가 저장된 보간점의 필드의 끝을 지나 지시하는지의 여부가 체크된다. 그런 경우에는 프로그램 단계(560)로 분기되고 그렇지 않은 경우에는 프로그램 단계(505)로 분기되어 거기에서 현재 대기 중인 보간점이 데이터 메모리(91)로부터 다시 로딩된다. 프로그램 단계(560)에서는 값 0이 디지털-아날로그 변환기(60)에 공급되고 프로그램은 종료된다.
도 10에서는 송신기 출력 전력의 2 개의 전력 단계(m)에 대한 디지털-아날로그 변환기(60)의 출력에서의 전압의 곡선이 도시되어 있다. 거기에서는 한편으로는 최대 제어 신호치(UC0)를 가진 기준 제어 신호(5) 그리고 다른 한편으로는 기준 제어 신호(5)로부터 도출된, 제 1 미리설정된 최대 제어 신호치(6)의 최대치(UC1)를 가진 제 1 제어 신호(8)가 도시되어 있다. 기준 제어 신호(5)가 스위칭 온 시간(t0)에 비해 제 1 대기 시간(tm1a)만큼 지연되어 설정되고 기준 제어 신호(5)로부터 도출된 제 1 제어 신호(8)가 스위칭 온 시점(t0)에 비해 제 1 대기 시간(tm1b)만큼 지연되어 설정된다. 이때 기준 제어 신호(5)로부터 도출된 제 1 제어 신호(8)에 대한 대기 시간(tm1b)은 기준 제어 신호(5)에 대한 제 1 대기 시간(tm1a)보다 크다. 기준 제어 신호(5)에서의 두 보간점 사이의 시간 간격에 대한 제 2 대기 시간은 도 10에서 tm2a로 표시되어 있고 신호 상승 동안 기준 제어 신호(5)로부터 도출된 제 1 제어 신호(8)에 대한 두 보간점 사이의 시간 간격에 대한 제 2 대기 시간(tm2b)보다 작다. 기준 제어 신호(5) 및 기준 제어 신호(5)로부터 도출된 제 1 제어 신호(8)는 그들의 최대치를 갖는 한편, 두 보간점 사이의 시간 간격은 기준 제어 신호(5)의 경우 제 3 대기 시간(tm3a)에 상당하고 기준 제어 신호(5)로부터 도출된 제 1 제어 신호(8)의 경우 tm3b에 상당한다. 그때에 기준 제어 신호(5)로부터 도출된 제 1 제어 신호(8)의 제 3 대기 시간(tm3b)은 기준 제어 신호(5)의 제 3 대기 시간(tm3a)보다 작다. 기준 신호(5)로부터 도출된 제 1 제어 신호(8)의 경우 신호 하강 중 두 보간점 사이의 시간 간격은 제 4 대기 시간(tm4b)에 상당하고 기준 제어 신호(5)의 대응 제 4 대기 시간(tm4a)보다 작다. 그리고, 기준 제어 신호(5) 및 기준 신호(5)로부터 유도된 제 1 제어 신호(8)에 대해 메모리(91)에 저장된 시퀀스의 모든 보간점이 호출되도록, 대기 시간(tm1 내지 tm4)이 선택된다. 제 2 및 제 4 대기 시간(tm2 및 tm4)의 선택에 의해, 전력 상승 및 하강의 레이트가, 송신기 출력 전력의 각 전력 단계(m)에 대해 개별적으로 결정될 수 있다. 제 3 대기 시간(tm3)은, 일정한 최대 송신 전력의 시간 동안 대응하는 전력 단계(m)에 필요하지 않은 보다 높은 송신 전력의 보간점들이 호출되지만 레벨 비교에 의해 디지털-아날로그 변환기(60)에 전달되지 않도록 크기가 정해지고, 그리하여 레벨 하강 개시의 소정 시점에서 바로 여기에 필요한 보간점이 처리를 위해 데이터 메모리(91)에 인가된다.
보간점들이 디지털-아날로그 변환기(60)에 전달되는 시점들은 기준 제어 신호(5) 및 제 1 제어 신호(8)의 경우 시간 축 아래 대문자 A,B,C,. . .로 표시되어 있다.
도 9에 따른 흐름도에 있어서는, 송신기 출력 신호의 이용 가능한 모든 m 개의 전력 단계에 있어 프로그램 단계(510)에서 송신기 신호 상승의 종료 후 프로그램 단계(515)로 분기되고, 그래서 이어서 프로그램 단계(520)에서 선택된 전력 단계(m)의 제 3 대기 시간(tm3)이 설정될 수 있다. 이것은 제 4 대기 시간(tm4)을 갖는 나중의 송신 신호 하강을 위한 전제 조건이다. 선정된 전력 단계의 최대치에 상응하는 기준 제어 신호(5)의 보간점(전압)은 기준 제어 신호(5)의 미리설정 가능한 최대치(UC0) 보다 크기 않기 때문에 (이것은 가능한 최대 송신기 출력 전력을 가진 전력 단계에 특히 적용됨), 최대치(UC0)를 갖는 이 보간점은 상응하게 상승될 수 있다. 이것은 예컨대, 데이터 메모리(91)에 저장된 기준 제어 신호(5)의 보간점들의 표 내에, 도 10에 번호 395로 표시되고 기준 제어 신호(5)의 미리설정된 최대치(UC0)보다 훨씬 더 큰, 제어 회로의 제어를 위해서는 적합하지 않은 값이, 송신 신호 상승 영역과 송신 신호 하강 영역 사이에 삽입되게 함으로써, 달성될 수 있다.
대기 시간(tm1,tm2,tm3,tm4)동안, 시퀀스 제어부(81)는 프로그램 실행을 제어하지 않고 다른 과제의 처리에 사용될 수 있다.
또다른 실시예에서는, 이미 앞에서 설명한 도 6에 따른 회로가 사용된다. 도 11에는 소정 송신 출력 전력에 필요한 제어 신호(8,9)를 발생시키기 위한 두 개의 흐름도가 도시되어 있다. 도 12에는 송신기 출력 신호의 3 개의 전력 단계에 대해 제어 신호(8,9)의 전압 곡선이 시간(t)에 대해 도시되어 있다. 거기에는 미리설정될 최대 제어 신호치(6,7)에 대해 다시 도 3 및 5에 따른 값( UC1 및 UC2)이 선정되어 있다. 기준 제어 신호(5)의 최대치(UC0)도 역시 도 3 및 5에 따라 선정되어 있다. 가능한 m 개의 전력 단계의 각각에 대해 송신 개시의 시간 지연 및 상기 전력에 필요한 제어 신호(8,9)의 미리설정된 최대 제어 신호치(6,7)에 대한 값이 데이터 메모리(91)에 저장된다.
송신 신호 상승의 개시 전 시점(t0)에 기준 제어 신호(5)의 보간점들의 제 1 시퀀스가 프로그램 단계(START 1)에서 호출된다. 이 호출시 기지국으로부터 무선으로 송신기 출력 전력의 소정 전력 단계에 대한 값(m)이 시퀀스 제어부(81)에 공급된다. 프로그램 단계(600)에서는 데이터 메모리(91)에 저장된 기준 제어 신호(5)의 제 1 시퀀스의 제 1 보간점에 대한 액세스가 인덱스 변수의 초기화에 의해 준비된다. 프로그램 단계(602)에서는 소정 전력 단계(m)에 대해 저장된 송신 개시(tm)의 시간 지연치가 데이터 메모리(91)로부터 판독된다. 대기 시간(tm)의 경과 후 프로그램 단계(605)에서는 인덱스 변수에 의해 지시된 보간점이 데이터 메모리(91)로부터 호출된다. 프로그램 단계(610)에서는 상기 보간점이 소정 전력 단계(m)에 대해 미리설정된 최대 제어 신호치(6,7)보다 큰 지의 여부가 비교에 의해 체크된다. 큰 경우이면, 프로그램 단계(615)로 분기되고, 그렇지 않은 경우에는 프로그램 단계(625)로 분기된다. 프로그램 단계(615)에서는 소정 전력 단계(m)를 위한 미리설정된 최대 제어 신호치(6,7)가 디지털-아날로그 변환기(60)에 전달되고 프로그램 시퀀스가 종료된다.
프로그램 단계(625)에서는 마지막에 결정된 기준 제어 신호(5)의 보간점이 디지털-아날로그 변환기(60)에 전달된다. 프로그램 단계(630)에서는 인덱스 변수가 이것이 다음에 출력될 보간점을 가리키도록 증분된다. 프로그램 단계(635)에서는, 모든 프로그램 호출 및 실행에 대해 일정하고 보간점 출력의 소정 클록 레이트에 의해 결정되는 대기 시간이 설정된다. 프로그램 단계(640)에서는, 방금 디지털-아날로그 변환기(60)에 출력된 값이 전력 상승의 마지막 보간점이었고 그래서 기준 제어 신호(5)의 최대치(UC0)에 도달되었는지의 여부가 체크된다. 그 경우이면 프로그램 시퀀스가 종료되고 그렇치 않은 경우이면 프로그램 단계(605)로 분기되어 다음 보간점들이 호출된다.
시점(t1 및 t1')에서는 프로그램 단계(START 2)에서 기준 제어 신호(5)의 보간점의 제 2 시퀀스가 호출됨으로써, 도 12에 따른 송신기 출력 전력의 하강이 시작된다. 이 호출시에도 방금 사용된 송신기 출력 전력의 전력 단계에 대한 값(m)이 시퀀스 제어부(81)에 주어진다. 프로그램 단계(650)에서는 인덱스 변수가 제 2 신호 부분의 개시, 즉 송신 신호 하강을 위해 저장된 기준 제어 신호(5)의 제 1 보간점을 지시하도록 초기화된다. 그러나 이 인덱스 변수의 초기화는 해당하는 메모리 셀 내에 아직 제 1 시퀀스로부터의 보간점이 저장되어 있어 호출 가능한 때에는 그 보간점들이 송신 신호 상승 및 하강을 위해 중단되지 않는 데이터 필드로서 순차적으로 데이터 메모리(91) 내에 저장된다는 전제하에 생략될 수도 있다.
프로그램 단계(655)에서는 인덱스 변수에 의해 지시된 보간점이 데이터 메모리(91)로부터 호출된다. 프로그램 단계(660)에서는 이 보간점이 미리설정된 전력 단계(m)에 대해 미리설정된 최대 제어 신호치(6,7)보다 더 큰 지의 여부가 체크된다. 그 경우이면 프로그램 단계(675)로 분기되고 그렇치 않은 경우이면 프로그램 단계(665)로 분기된다. 프로그램 단계(665)에서는 기준 제어 신호(5)의 이 보간점이 디지털-아날로그 변환기(60)에 공급되고 프로그램 단계(670)에서는 이 프로그램 분기의 모든 통과동안 불변하는 대기 시간이 실행된다.
프로그램 단계(675)에서는 인덱스 변수가 증분된다. 프로그램 단계(680)에서는 마지막에 출력된 보간점이 기준 제어 신호(5)의 마지막 보간점이었는지의 여부가 체크된다. 그 경우이면 프로그램 단계(685)로 분기되고, 그렇치 않은 경우이면 프로그램 단계(655)로 되돌아가 다음의 보간점이 호출된다. 프로그램 단계(685)에서는 값 0이 디지털-아날로그 변환기(60)에 전달되고 프로그램이 종료된다. 도 12에는 송신기 출력 신호의 m=3 전력 단계에 대한 제어 신호(UC)의 전압 곡선이 시간(t)에 대해 도시되어 있다. 도 12는 도 8에 상응하는데, 이 실시예에서는 송신기 출력 전력의 하강시 점선으로 표시된 보간점들은 레벨 비교의 결과로 인해 디지털-아날로그 변환기(60)에 전달되지 않는다.
추가의 실시예에서는 이미 앞에서 설명한 도 6에 따른 회로가 사용된다. 이 실시예에 대한 흐름도는 도 13에 도시되어 있다. 이미 앞의 실시예에서 설명한 것처럼, 이 실시예에서도 소정 송신기 출력 전력에 필요한 제어 신호(8,9)를 발생시키기 위한 두 개의 흐름도가 사용되고 있다. START 1로 표시된 첫째 흐름도는 송신기 신호 레벨의 상승을 위해 실시되고 START 2로 표시된 두 번째 흐름도는 송신기 신호 레벨의 소정 하강을 일으킨다.
이 실시예에서는 기준 제어 신호(5)의 보간점과 소정 전력 단계(m)를 위해 미리설정된 최대 제어 신호치(6,7) 간의 레벨 비교가 행해지지 않는다. 거기에서는 기준 제어 신호(5)의 보간점의 부분 시퀀스만이 디지털-아날로그 변환기(60)를 통해 제어 회로에 공급된다.
m 개의 가능한 전력 단계의 각각을 위해 각각 4 개의 파라미터가 데이터 메모리(91)에 저장된다. 이것은 우선 데이터 전송 중 일정하게 인가되는 송신 버스트의 평탄한 중앙 부분에 대한 레벨 값이다. 이 실시예에서는 이 레벨 값이 전력 단계(m)를 위해 사용된 기준 제어 신호(5)의 부분 시퀀스의 몇 개의 보간점보다 작을 수 있는데, 그 이유는 필요한 부분 시퀀스의 선정시 신호 레벨이 결정 기준으로 이용되지는 않기 때문이다. 또한, 각 전력 단계(m)에 대해 제 1 보간점의 출력 전의 대기 시간(tm), 송신 신호의 상승시 처리될 보간점의 수 및 송신 신호의 하강 전 스킵할 보간점의 수가 저장된다.
도 14에 따른 송신 신호 상승의 개시 전 시점(t0)에서 도 13의 흐름도에 따라 기준 제어 신호(5)의 제 1 시퀀스가 START 1에서 호출된다. 이 호출시 시퀀스 제어부(81)에는 송신기 출력 전력의 소정 전력 단계에 대한 값(m)이 기지국에 의해 무선으로 공급된다. 프로그램 단계(700)에서는 인덱스 변수의 초기화에 의해 기준 제어 신호(5)의 제 1 보간점에 대한 액세스가 준비된다. 인덱스 변수의 각 값은 다음의 프로그램 루프 통과시 처리하려는 보간점의 포인터를 형성할 뿐 아니라 이미 처리된 보간점의 수도 표시한다.
프로그램 단계(702)에서는 소정 전력 단계(m)를 위해 저장된 대기 시간(tm)의 값이 데이터 메모리(91)로부터 판독된다. 대기 시간(tm)의 경과 후 프로그램 단계(705)에서는 인덱스 변수에 의해 지시된 보간점이 데이터 메모리(91)로부터 호출된다. 프로그램 단계(710)에서는 인덱스 변수의 실제 값을 기초로, 앞서 이미 출력된 보간점의 수가, 송신 신호의 상승시 전력 단계(m)를 위해 제공된, 즉 데이터 메모리(91)에 기입된 값에 이미 도달했는지의 여부가 체크된다. 그런 경우에는 프로그램 단계(715)로 분기되고 그렇지 않으면 프로그램 단계(725)로 분기된다. 프로그램 단계(715)에서는 소정 전력 단계(m)를 위한 제어 신호(8,9)의 평탄 중앙 부분에 대한 레벨 값이 디지털-아날로그 변환기(60)에 공급되고 그 프로그램 부분이 종료된다.
프로그램 단계(725)에서는 마지막에 결정된 기준 제어 신호(5)의 보간점이 디지털-아날로그 변환기(60)에 공급된다. 프로그램 단계(730)에서는 인덱스 변수가 이것이 다음에 출력될 보간점을 가리키도록 증분된다. 프로그램 단계(735)에서는 모든 프로그램 호출 및 실행에 대해 일정한 또한 보간점 출력의 소정 클록 레이트에 의해 결정되는 대기 시간이 설정된다. 프로그램 단계(740)에서는 방금 디지털-아날로그 변환기(60)에 공급된 값이 전력 상승의 마지막 보간점이었고 그래서 기준 제어 신호(5)의 최대치(UC0)에 도달했는지의 여부가 체크된다. 그런 경우이면 그 프로그램 부분이 종료되고 그렇지 않으면 프로그램 단계(705)로 분기하여 다음 보간점이 호출된다.
도 14에 따라 시점(t1)에서는 기준 제어 신호(5)의 보간점의 제 2 시퀀스가 프로그램 단계(START 2)에서 호출됨으로써, 송신기 출력 전력의 하강이 시작된다. 이 호출시에도 바로 사용된 송신기 출력 전력의 전력 단계에 대한 값(m)이 기지국에 의해 무선으로 시퀀스 제어부에 제공된다. 프로그램 단계(750)에서는 상기 전력 단계(m)에서 스킵할 보간점의 수보다 1 만큼 증가된 수를 가진 인덱스 변수가 초기화됨으로써 이것이 이제 이 송신기 출력 전력을 위해 출력된 기준 제어 신호(5)의 제 1 보간점을 가리킨다. 프로그램 단계(755)에서는 인덱스 변수에 의해 지시된 보간점이 데이터 메모리(91)로부터 호출된다. 프로그램 단계(760)에서는 기준 제어 신호(5)의 보간점이 디지털-아날로그 변환기(60)에 공급된다. 프로그램 단계(765)에서는 인덱스 변수가 증분되고 프로그램 단계(770)에서는 모든 프로그램 실행동안 불변하는 대기 시간이 실행된다.
프로그램 단계(775)에서는 마지막에 출력된 보간점이 기준 제어 신호(5)의 마지막 값이었는지 여부가 체크된다. 그런 경우이면 프로그램 단계(780)로 분기되고 그렇지 않은 경우이면 프로그램 단계(755)로 복귀하여 다음 보간점이 호출된다. 프로그램 단계(780)에서는 값 0이 디지털-아날로그 변환기(60)에 전달되고 프로그램이 종료된다.
도 14에서는 송신기 출력 신호의 m=3 전력 단계에 대해 제어 신호(UC)의 전압 곡선이 시간(t)에 대해 도시되어 있다. 최대 송신기 출력 전력으로의 신호 상승 시에는 기준 제어 신호(5)의 모든 보간점이 사용된다. 즉 디지털-아날로그 변환기(60)를 통해 전력 제어 회로에 있는 가산점(45)의 비반전 입력(+)에 공급된다. 그래서 디지털-아날로그 변환기(60)의 출력에는 시점(t0) 에 비해 지연된 시점(tm=1)에 설정되는 기준 제어 신호(5)의 전압 곡선이 나타난다. 필요한 송신기 출력 전력의 낮은 전력 단계(m)의 경우에는 두 제어 신호(8,9)가 발생하고, 시점(tm=1)에 비해 지연된 시점(tm=2)에 제 1 제어 신호(8)가 설정되고 시점(tm=2) 에 비해 지연된 시점(tm=3)에 제 2 제어 신호(9)가 설정된다. 이 실시예에서는 송신기 출력 전력의 상승시 마지막에 출력된 기준 제어 신호(5)의 보간점이 송신 버스트의 평탄한 중앙부에 대한 즉, 데이터 전송 중 사용되는 레벨 값보다 큰 것을 쉽게 알 수 있다. 점선으로 표시된 보간점들은 송신기 출력 전력의 상승시 더 이상 실행되지 않고 송신기 출력 전력의 하강시 스킵된다.
데이터 전송 중 사용된 레벨 값은, 도 14에 따라 기준 제어 신호(5)의 경우에는 기준 제어 신호(5)의 최대치(UC0)이고, 제 1 제어 신호(8)의 경우에는 미리설정된 최대 제 1 제어 신호치(6)에 상당하는 최대치(UC1)이고, 제 2 제어 신호(9)의 경우에는 미리설정된 최대 제 2 제어 신호치(7)에 상응하는 최대치(UC2)이다.

Claims (10)

  1. 무선 장치로부터 송신 신호의 출력에 대한 전력 이득을 제어하는 방법으로서,
    상기 송출 전력이, 상기 송신 신호의 개시 시에는 미리설정된 특성 곡선을 따라 미리설정된 전력 레벨로 상승되고, 상기 송신 신호의 종료 시에는 상기 미리설정된 특성 곡선을 따라 하강되며, 상기 전력 이득이 제어 신호(8, 9)에 의해 상응하게 제어되며, 기준 제어 신호(5)가 상기 제어 신호(8, 9)의 상기 상승 및 하강 측면들을 위해 사용되며, 상기 제어 신호(8, 9)가 미리설정된 최대 제어 신호치(6, 7)로 제한되는, 상기 전력 이득 제어 방법에 있어서,
    기준 시점(t1, t0)에 관한 시간 오프셋(time offset)은, 상기 미리설정된 최대 제어 신호치(6, 7)의 함수로 미리설정되어, 저장되며,
    상기 제어 신호(8, 9)는 상기 기준 시점(t1, t0)에 관해 미리설정된 상기 시간 오프셋으로 개시되는 것을 특징으로 하는, 전력 이득 제어 방법.
  2. 제 1 항에 있어서,
    상기 기준 제어 신호(5)가 미리설정된 시간에 또는 영구적으로 상기 미리설정된 최대 제어 신호치(6, 7)와 비교되며, 상기 미리설정된 최대 제어 신호치(6, 7)를 초과할 때는 상기 제어 신호(8, 9)가 상기 값으로 제한되는 것을 특징으로 하는, 전력 이득 제어 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    미리설정된 신호 상승 시간 후에, 상기 제어 신호(8, 9)는 상기 미리설정된 최대 제어 신호치(6, 7)로 제한되는 것을 특징으로 하는, 전력 이득 제어 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 제어 신호(8, 9)는, 상기 기준 제어 신호(5)로부터 상기 미리설정된 최대 제어 신호치(6, 7)로 스위칭되어 제한되는 것을 특징으로 하는, 전력 이득 제어 방법.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 미리설정된 전력의 감소에 따라 상기 송신 신호의 개시가 지연되는 것을 특징으로 하는, 전력 이득 제어 방법.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 기준 제어 신호(5)가 상기 미리설정된 최대 제어 신호치(6, 7)와 비교되는 시간들 사이의 간격들은 미리설정되는 것을 특징으로 하는, 전력 이득 제어 방법.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 제어 신호(8, 9)로부터 전달받은 상기 기준 제어 신호(5)의 값들의 범위는 상기 미리설정된 전력의 함수로서 선택되는 것을 특징으로 하는, 전력 이득 제어 방법.
  8. 제 1 항 또는 제 2 항에 있어서,
    상기 제어 신호(8, 9)로부터 전달받지 않은 상기 기준 제어 신호(5)의 값들의 범위는 상기 미리설정된 전력의 감소에 따라 증가되는 것을 특징으로 하는, 전력 이득 제어 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    전력 증폭을 위해 전력 증폭기(10)의 출력에서 실제로 얻어지는 방출 부분은, 검출기(20)에 의해 결정되고, 제어 변수로서 상기 전력 증폭기(10)의 제어 브랜치(control branch)로 피드백(feedback)되는 것을 특징으로 하는, 전력 이득 제어 방법.
  10. 삭제
KR1019997006546A 1997-01-23 1997-11-06 전력 이득 제어 방법 KR100603718B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE19702280A DE19702280A1 (de) 1997-01-23 1997-01-23 Verfahren zur Regelung der Leistungsverstärkung
DE19702280.4 1997-01-23
PCT/DE1997/002565 WO1998033273A1 (de) 1997-01-23 1997-11-06 Verfahren zur regelung der leistungsverstärkung

Publications (2)

Publication Number Publication Date
KR20000070315A KR20000070315A (ko) 2000-11-25
KR100603718B1 true KR100603718B1 (ko) 2006-07-26

Family

ID=7818128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019997006546A KR100603718B1 (ko) 1997-01-23 1997-11-06 전력 이득 제어 방법

Country Status (8)

Country Link
US (1) US6477358B1 (ko)
EP (2) EP0954903B1 (ko)
JP (1) JP4081561B2 (ko)
KR (1) KR100603718B1 (ko)
DE (3) DE19702280A1 (ko)
DK (2) DK0954903T3 (ko)
ES (2) ES2345254T3 (ko)
WO (1) WO1998033273A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6625227B1 (en) * 1999-09-30 2003-09-23 Ericsson Inc. Artificial ramping of transmit power for burst transmissions
JP3468287B2 (ja) 1999-10-13 2003-11-17 日本電気株式会社 Ｃｄｍａ受信ａｇｃ回路およびｃｄｍａ復調装置
JP4206625B2 (ja) * 2000-09-12 2009-01-14 ソニー株式会社 携帯無線通信端末および制御方法
FR2824433B1 (fr) * 2001-05-07 2003-08-01 Cit Alcatel Dispositif de regulation du controle de la puissance d'un emetteur
JP4997833B2 (ja) * 2006-05-30 2012-08-08 沖電気工業株式会社 自動利得制御装置
JP4938859B2 (ja) * 2006-12-21 2012-05-23 イセラ・カナダ・ユーエルシー 対数抵抗減衰器を用いたエッジ出力ランプ
US7970427B2 (en) * 2007-03-20 2011-06-28 Skyworks Solutions, Inc. System and method for dynamically improving call connection
WO2009028015A1 (ja) * 2007-08-31 2009-03-05 Fujitsu Limited 移動通信装置
US7656227B1 (en) 2008-02-26 2010-02-02 Pmc-Sierra, Inc. Techniques to control amplifier gain over process, voltage, and/or temperature (PVT) variations
KR101923847B1 (ko) 2009-03-13 2018-11-29 알러간, 인코포레이티드 면역 기반 재표적화된 엔도펩티다제 활성 검정
US8779958B1 (en) * 2013-01-22 2014-07-15 Analog Devices Technology Continuous time input stage

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159283A (en) * 1991-08-26 1992-10-27 Motorola, Inc. Power amplifier

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0563627A (ja) * 1991-08-30 1993-03-12 Nec Corp 電力制御回路
JPH0590853A (ja) * 1991-09-27 1993-04-09 Nec Corp 電力増幅回路
JPH05206771A (ja) * 1992-01-30 1993-08-13 Mitsubishi Electric Corp 自動出力電力制御回路
DE4313152A1 (de) * 1993-04-22 1994-10-27 Sel Alcatel Ag HF-Verstärker mit Signalpegelregelung und damit ausgestatteter Funksender
US5697073A (en) * 1994-08-26 1997-12-09 Motorola, Inc. Apparatus and method for shaping and power controlling a signal in a transmitter

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159283A (en) * 1991-08-26 1992-10-27 Motorola, Inc. Power amplifier

Also Published As

Publication number Publication date
DE59711797D1 (de) 2004-08-26
EP1469596A2 (de) 2004-10-20
ES2345254T3 (es) 2010-09-20
WO1998033273A1 (de) 1998-07-30
ES2224279T3 (es) 2005-03-01
DE19702280A1 (de) 1998-07-30
US6477358B1 (en) 2002-11-05
EP1469596B1 (de) 2010-05-12
EP0954903A1 (de) 1999-11-10
DK1469596T3 (da) 2010-08-30
JP4081561B2 (ja) 2008-04-30
EP1469596A3 (de) 2007-05-02
KR20000070315A (ko) 2000-11-25
DK0954903T3 (da) 2004-10-25
EP0954903B1 (de) 2004-07-21
JP2001508620A (ja) 2001-06-26
DE59713035D1 (de) 2010-06-24

Similar Documents

Publication Publication Date Title
US6996382B2 (en) Transmission output power control device for use in a burst transmitter and control method
KR100603718B1 (ko) 전력 이득 제어 방법
EP1290804B1 (en) Digitized automatic gain control system and methods for a controlled gain receiver
JP3247452B2 (ja) デュアルモード移動電話における送信機のスイッチオン方法
US5410272A (en) RF amplifier signal-level control, and radio transmitter equipped therewith
EP1770856B1 (en) Programmable digital gain circuit and corresponding method
JPH04349706A (ja) 可変利得増幅器の自動利得制御方法及び該方法を実施するための装置、並びに該方法及び装置を用いたビデオ通信ネットワーク用チューナ
CA2370744C (en) Multimode fast attack automatic gain control (agc) loop for narrow band receivers
US5977839A (en) Compensated frequency source with latched temperature compensation, and method for it's control
US6983133B2 (en) Linearization apparatus for linear automatic gain control in a mobile communication terminal and method for controlling the same
US6009316A (en) Receiver with an antenna switch, in which sensitivity and quality of reception is improved
GB2281461A (en) Control of output power in radio transmitters using look-up table
JPH05102767A (ja) 無線通信装置の送信電力制御回路
US5631930A (en) Radio transmission output control circuit for TDMA communication
JP2001332986A (ja) 送信出力制御方法及び基地局装置並びに送信出力調整方法及び装置
JPH09181572A (ja) 受信機の自動同調装置
JP3649579B2 (ja) 高周波出力レベル補正回路
KR100206462B1 (ko) 주파수도약방식의 통신시스템을 위한 위상동기루프
JP2900865B2 (ja) 自動利得制御増幅器
KR20060096104A (ko) 이득을 자동으로 세팅하는 위상 고정 루프
JP3301410B2 (ja) 無線機の送信電力制御方法及び装置
JP2002185341A (ja) 無線送信装置
JPH07111482A (ja) 自動周波数制御装置
EP0142586A1 (en) A filter arrangement with active elements
KR0181418B1 (ko) 디지탈 제어 감쇄 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140627

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150703

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160708

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170710

Year of fee payment: 12

EXPY Expiration of term