JP4055887B2 - 圧電アクチュエータ装置 - Google Patents
圧電アクチュエータ装置 Download PDFInfo
- Publication number
- JP4055887B2 JP4055887B2 JP2001355293A JP2001355293A JP4055887B2 JP 4055887 B2 JP4055887 B2 JP 4055887B2 JP 2001355293 A JP2001355293 A JP 2001355293A JP 2001355293 A JP2001355293 A JP 2001355293A JP 4055887 B2 JP4055887 B2 JP 4055887B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- piezoelectric actuator
- actuator element
- voltage
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 30
- 238000006073 displacement reaction Methods 0.000 description 22
- 230000001052 transient effect Effects 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 230000008034 disappearance Effects 0.000 description 3
- 230000010287 polarization Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 238000011946 reduction process Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N30/00—Piezoelectric or electrostrictive devices
- H10N30/80—Constructional details
- H10N30/802—Circuitry or processes for operating piezoelectric or electrostrictive devices not otherwise provided for, e.g. drive circuits
Landscapes
- General Electrical Machinery Utilizing Piezoelectricity, Electrostriction Or Magnetostriction (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、圧電アクチュエータ素子を含む圧電アクチュエータ装置に関する。
【０００２】
【従来の技術】
一般に、圧電アクチュエータ素子は、電圧を印加すると、伸縮して印加電圧にほぼ比例した変位を生じることから、容積コントロール、スイッチまたはインクジェット量コントロール等に利用されている。
【０００３】
しかし、この種の圧電アクチュエータ素子に電圧を直接に印加した場合、印加電圧を増大させていく過程と、印加電圧を減少させていく過程とで圧電アクチュエータの変位量が大きく異なる。すなわち、圧電アクチュエータ素子の変位量に大きなヒステリシスが生じる。このため、印加電圧に対する圧電アクチュエータ素子の変位量が確定できない。
【０００４】
上述した問題点の解決手段として、例えば、特開平９−３２７１８１号公報、特許第２８３６３２８号公報等は、圧電アクチュエータ素子の変位量を検出し、この検出信号により圧電アクチュエータ素子をフィードバック制御する技術を開示している。しかし、この従来技術では、フィードバック制御回路が必要となり、システム構成が複雑化する。
【０００５】
また、もう一つの解決手段として、特開昭６３−２０４７２号公報、特開平１−２０２１７８号公報等は、圧電アクチュエータ素子に直列にコンデンサを接続した構成を開示している。しかし、この従来技術の場合、圧電アクチュエータ素子に対する通常の印加電圧よりも非常に高い電圧、例えば、数倍または数十倍の高電圧を、圧電アクチュエータ素子とコンデンサとの直列回路に印加しなければならない。このような高電圧印加には特別な構成が必要となり、小型化が妨げられる。
【０００６】
【発明が解決しようとする課題】
本発明の課題は、圧電アクチュエータにおける変位量のヒステリシスを低減し得る圧電アクチュエータ装置を提供することである。
【０００７】
本発明のもう一つの課題は、システム構成を簡略化し得る圧電アクチュエータ装置を提供することである。
【０００８】
本発明の更にもう一つの課題は、高電圧印加が不要な圧電アクチュエータ装置を提供することである。
【０００９】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係る圧電アクチュエータ装置は、第１の回路と、第２の回路とを含む。
【００１０】
前記第１の回路は、圧電アクチュエータ素子及び第１の抵抗回路を含み、前記圧電アクチュエータ素子及び前記第１の抵抗回路が互いに並列に接続されている。
【００１１】
前記第２の回路は、キャパシタ回路及び第２の抵抗回路を含み、前記キャパシタ回路及び前記第２の抵抗回路が互いに並列に接続されている。
【００１２】
前記第１の回路及び前記第２の回路は、互いに直列に接続されて直列回路を構成し、その直列回路の両端が１対の入力端子に導かれている。
【００１３】
上述した本発明に係る圧電アクチュエータ装置において、第１の回路は、互いに並列に接続された圧電アクチュエータ素子及び第１の抵抗回路を含んでいるから、圧電アクチュエータ素子の容量値Ｃａ及び第１の抵抗回路の抵抗値Ｒ１に応じてインピーダンスＺ１が生じる。
【００１４】
同様に、第２の回路は、互いに並列に接続されたキャパシタ回路及び第２の抵抗回路を含んでいるから、キャパシタ回路の容量値Ｃ１及び第２の抵抗回路の抵抗値Ｒ２に応じてインピーダンスＺ２が生じる。
【００１５】
これら第１、第２の回路は、互いに直列に接続されて直列回路を構成し、その直列回路の両端が１対の入力端子に導かれている。従って、入力端子間に直流電圧（以下入力直流電圧と称する）を印加すると、この入力直流電圧が、第２の回路に対する第１の回路のインピーダンス比｜Ｚ１／Ｚ２｜に応じて第１の回路に分圧され、第１の回路に含まれる圧電アクチュエータ素子にも、上記入力直流電圧に応じた電圧が印加される。従って、入力端子間の入力直流電圧を変化させることにより、圧電アクチュエータ素子に印加される電圧を変化させ、圧電アクチュエータ素子の変位量を制御することができる。
【００１６】
上述のように入力直流電圧を変化させると、圧電アクチュエータ素子に印加される電圧は定常状態から変化し、この電圧が安定化されるまで過渡状態が生じる。
【００１７】
本発明においては、圧電アクチュエータ素子の容量値Ｃａ、第１の抵抗回路の抵抗値Ｒ１、キャパシタ回路の容量値Ｃ１及び第２の抵抗回路の抵抗値Ｒ２を、適切な値に設定すればよい。これにより、上述のインピーダンス比｜Ｚ１／Ｚ２｜が、周波数成分をほとんど含まない定常状態よりも周波数成分を含む過渡状態で大きくなるように設定される。従って、圧電アクチュエータ素子の変位量を制御する上で入力直流電圧を変化させたとき、第１の回路には、定常状態での印加電圧よりも大きな電圧が一時的に印加され、圧電アクチュエータ素子にも、必要電圧を越えた電圧が一時的に印加される。このため、圧電アクチュエータ素子の変位量におけるヒステリシスが低減される。
【００１８】
更に、本発明によれば、フィードバック制御回路等を設けることなしに圧電アクチュエータ素子の変位量を制御することが可能となり、システム構成が簡略化される。
【００１９】
更に、本発明によれば、高電圧を印加せずに圧電アクチュエータ素子の変位量を制御することが可能となる。従って、高電圧印加のための特別な構成が不要となり、小型化が容易となる。
【００２０】
好ましくは、圧電アクチュエータ素子の容量値Ｃａ、第１の抵抗回路の抵抗値Ｒ１、キャパシタ回路の容量値Ｃ１及び第２の抵抗回路の抵抗値Ｒ２は、次の条件式（１）
Ｃａ・Ｒ１＜Ｃ１・Ｒ２ （１）
を満たすように設定すればよい。この条件式（１）を満たすと、上述のインピーダンス比｜Ｚ１／Ｚ２｜が、周波数成分をほとんど含まない定常状態よりも周波数成分を含む過渡状態で大きくなる。
【００２１】
本発明の他の目的、構成及び利点については、実施例である添付図面を参照して、更に具体的に説明する。図は単なる例示に過ぎない。
【００２２】
【発明の実施の形態】
図１は本発明に係る圧電アクチュエータ装置の回路構成を示す回路図である。図１に示すように、本発明に係る圧電アクチュエータ装置８は、第１の回路１と、第２の回路２とを含む。
【００２３】
第１の回路１は、圧電アクチュエータ素子１１及び第１の抵抗回路１２を含む。圧電アクチュエータ素子１１及び第１の抵抗回路１２は互いに並列に接続されて並列回路を構成する。第１の抵抗回路１２の抵抗値（合成抵抗値）をＲ１とする。また、圧電アクチュエータ素子１１は単層型圧電アクチュエータ素子であってもよいし、積層型圧電アクチュエータ素子であってもよい。
【００２４】
第２の回路２は、キャパシタ回路２１及び第２の抵抗回路２２を含む。キャパシタ回路２１及び第２の抵抗回路２２は互いに並列に接続されて並列回路を構成する。キャパシタ回路２１の容量値（合成容量値）をＣ１とし、第２の抵抗回路２２の抵抗値（合成抵抗値）をＲ２とする。
【００２５】
第１の回路１及び第２の回路２は、互いに直列に接続されて直列回路を構成し、その直列回路の両端が１対の入力端子Ｔ１、Ｔ２に導かれている。図示の回路構成は、圧電アクチュエータ素子１１及び第１の抵抗回路１２による並列回路の一端と、キャパシタ回路２１及び第２の抵抗回路２２による並列回路の一端とが互いに接続されているとみることができる。更に、圧電アクチュエータ素子１１及び第１の抵抗回路１２による並列回路の他端が一方の入力端子Ｔ１に接続され、キャパシタ回路２１及び第２の抵抗回路２２による並列回路の他端が他方の入力端子Ｔ２に接続されている。
【００２６】
これらの入力端子Ｔ１、Ｔ２の間には電源９が接続される。電源９は、入力端子Ｔ１、Ｔ２間に入力直流電圧Ｖｉｎを印加する。入力直流電圧Ｖｉｎの極性は、入力端子Ｔ２に対して入力端子Ｔ１の電位を高くする向きである。電源９としては、例えば、可変の直流電圧源を用いる。
【００２７】
図２は、図１に示した回路構成の等価回路図である。等価回路で見ると、圧電アクチュエータ素子１１はキャパシタＣａで表される。以下、キャパシタＣａの容量値、すなわち、圧電アクチュエータ素子１１の容量値も同じＣａで表す。
【００２８】
実施例において、第１の抵抗回路１２は１つの抵抗素子Ｒ１のみにより構成されており、同様に、第２の抵抗回路２２も１つの抵抗素子Ｒ２のみにより構成され、キャパシタ回路２１も１つのキャパシタＣ１のみにより構成されている。
【００２９】
このような実施例と異なり、第１の抵抗回路または第２の抵抗回路は、複数の抵抗素子を用いて構成してもよい。例えば、複数の抵抗素子を互いに直列または並列に接続して構成してもよい。同様に、キャパシタ回路も、複数のキャパシタを用いて構成してもよい。例えば、複数のキャパシタを互いに直列または並列に接続して構成してもよい。
【００３０】
圧電アクチュエータ素子１１の容量値Ｃａ、第１の抵抗回路１２の抵抗値Ｒ１、キャパシタ回路２１の容量値Ｃ１及び第２の抵抗回路２２の抵抗値Ｒ２は、適切な値に設定される。好ましくは、これらの容量値Ｃａ、抵抗値Ｒ１、容量値Ｃ１及び抵抗値Ｒ２は、前述の条件式（１）
Ｃａ・Ｒ１＜Ｃ１・Ｒ２ （１）
を満たすように設定される。但し、この条件式（１）の適用にあたり、容量値Ｃａと容量値Ｃ１とで単位を揃え、抵抗値Ｒ１と抵抗値Ｒ２とでも単位を揃えることにする。条件式（１）を満たす具体例は、次の通りである。
【００３１】
＜例１＞
Ｃａ＝１６μＦ
Ｒ１＝５１０ｋΩ
Ｃ１＝２２０μＦ
Ｒ２＝１８０ｋΩ
上記例１は、例えば、圧電アクチュエータ素子１１の容量値Ｃａを測定し、測定された容量値Ｃａに対し条件式（１）を満たすように、第１の抵抗回路１２の抵抗値Ｒ１、キャパシタ回路２１の容量値Ｃ１及び第２の抵抗回路２２の抵抗値Ｒ２を設定することにより得ることができる。
【００３２】
図１、図２を参照して説明したように、第１の回路１は、互いに並列に接続された圧電アクチュエータ素子１１及び第１の抵抗回路１２を含んでいるから、圧電アクチュエータ素子１１の容量値Ｃａ及び第１の抵抗回路１２の抵抗値Ｒ１に応じてインピーダンスＺ１が生じる。具体的には、インピーダンスＺ１は、容量値Ｃａ及び抵抗値Ｒ１から次の式（２）で与えられる。
但し、上記式（２）において、ωは角周波数である。周波数をｆとしたとき、角周波数ωは２π・ｆで与えられる。
【００３３】
更に、インピーダンスＺ１の大きさ｜Ｚ１｜は、上述の式（２）から次の式（３）で与えられる。
【００３４】
上述した第１の回路１と同様に、第２の回路２は、互いに並列に接続されたキャパシタ回路２１及び第２の抵抗回路２２を含んでいるから、キャパシタ回路２１の容量値Ｃ１及び第２の抵抗回路２２の抵抗値Ｒ２に応じてインピーダンスＺ２が生じる。具体的には、インピーダンスＺ２は、容量値Ｃ１及び抵抗値Ｒ２から次の式（４）で与えられる。
【００３５】
更に、インピーダンスＺ２の大きさ｜Ｚ２｜は、上述の式（４）から次の式（５）で与えられる。
【００３６】
これら第１、第２の回路１、２は、互いに直列に接続されて直列回路を構成し、その直列回路の両端が１対の入力端子Ｔ１、Ｔ２に導かれている。従って、電源９により入力端子Ｔ１、Ｔ２間に入力直流電圧Ｖｉｎを印加すると、この入力直流電圧Ｖｉｎが、第２の回路２に対する第１の回路１のインピーダンス比｜Ｚ１／Ｚ２｜に応じて第１の回路１に分圧される。具体的には、比｜Ｚ１／Ｚ２｜は、前述の式（３）、（５）から次の式（６）で与えられる。
【００３７】
このように入力直流電圧Ｖｉｎが第１の回路１に分圧されるから、第１の回路１に含まれる圧電アクチュエータ素子１１にも、入力直流電圧Ｖｉｎに応じた電圧Ｖ１が印加される。従って、入力端子Ｔ１、Ｔ２間の入力直流電圧Ｖｉｎを変化させることにより、圧電アクチュエータ素子１１に印加される電圧Ｖ１を変化させ、圧電アクチュエータ素子１１の変位量を制御することができる。図示実施例では、第１の回路１と圧電アクチュエータ素子１１とに同じ電圧Ｖ１が印加される。
【００３８】
上述のように入力端子Ｔ１、Ｔ２間の入力直流電圧Ｖｉｎを変化させると、圧電アクチュエータ素子１１に印加される電圧Ｖ１は定常状態から変化し、この電圧Ｖ１が安定化されるまで過渡状態が生じる。
【００３９】
本発明においては、第１の回路１に含まれる圧電アクチュエータ素子１１の容量値Ｃａ及び第１の抵抗回路１２の抵抗値Ｒ１、並びに、第２の回路２に含まれるキャパシタ回路２１の容量値Ｃ１及び第２の抵抗回路２２の抵抗値Ｒ２を、適切な値に設定すればよい。例えば、前述の条件式（１）
Ｃａ・Ｒ１＜Ｃ１・Ｒ２ （１）
を満たすように設定すればよい。
【００４０】
これにより、上述のインピーダンス比｜Ｚ１／Ｚ２｜が、周波数成分をほとんど含まない定常状態よりも周波数成分を含む過渡状態で大きくなるように設定される。例えば、条件式（１）を満たす上述の例１の場合、前述の式（６）に例１の各数値を代入すると、インピーダンス比｜Ｚ１／Ｚ２｜は、周波数成分をほとんど含まない定常状態（周波数ｆ＝０Ｈｚ）での値αが約３となり、周波数成分を含む過渡状態（周波数ｆ≧１Ｈｚ）での値βが約１３となる。従って、インピーダンス比｜Ｚ１／Ｚ２｜は、定常状態での値αに比較して、過渡状態での値βが４倍以上大きくなる。
【００４１】
従って、圧電アクチュエータ素子１１の変位量を制御する上で入力直流電圧Ｖｉｎを変化させたとき、第１の回路１には、定常状態での印加電圧よりも大きな電圧が一時的に印加され、圧電アクチュエータ素子１１にも、必要電圧を越えた電圧が一時的に印加される。これにより、圧電アクチュエータ素子１１の変位量におけるヒステリシスが低減される。
【００４２】
図３は、入力直流電圧と圧電アクチュエータ素子の変位量との関係を示す実験データである。この実験データは上述の例１による実験データであり、横軸は圧電アクチュエータ素子１１の変位量［μｍ］を示し、縦軸は入力端子Ｔ１、Ｔ２間の入力直流電圧Ｖｉｎ［Ｖ］を示している。図３において、実線で示された特性Ｕ１は、入力直流電圧Ｖｉｎを０Ｖから６０Ｖに増大させた過程（電圧増大過程）での特性であり、破線で示された特性Ｕ２は、入力直流電圧Ｖｉｎを６０Ｖから０Ｖに減少させた過程（電圧減少過程）での特性である。図３を参照すると、電圧増大過程での特性Ｕ１と、電圧減少過程での特性Ｕ２との差はごく僅かとなり、入力直流電圧Ｖｉｎに対する変位量のヒステリシスはごく小さくなっている。
【００４３】
更に、本発明によれば、フィードバック制御回路等を設けることなしに圧電アクチュエータ素子１１の変位量を制御することが可能となり、システム構成が簡略化される。
【００４４】
更に、本発明によれば、高電圧を印加せずに圧電アクチュエータ素子１１の変位量を制御することが可能となる。従って、高電圧印加のための特別な構成が不要となり、小型化が容易となる。
【００４５】
好ましくは、第１、第２の回路１、２のインピーダンスＺ１、Ｚ２は、それらの大きさ｜Ｚ１｜、｜Ｚ２｜が次の条件式（７）
｜Ｚ１｜＞｜Ｚ２｜ （７）
を満たすように設定される。例えば、先の例１の場合、前述したように、インピーダンス比｜Ｚ１／Ｚ２｜は、周波数成分をほとんど含まない定常状態（周波数ｆ＝０Ｈｚ）での値αが約３となり、周波数成分を含む過渡状態（周波数ｆ≧１Ｈｚ）での値βが約１３となるから、上記条件式（７）を満たす。
【００４６】
条件式（７）を満たすように第１、第２の回路１、２のインピーダンスＺ１、Ｚ２を設定すると、第１の回路１の圧電アクチュエータ素子１１に、充分な電圧Ｖ１が印加される。これにより、圧電アクチュエータ素子１１の変位量を充分に制御できる。
【００４７】
更に、図１を参照すると、圧電アクチュエータ素子１１は、一方の電極１１１が１つの入力端子Ｔ１に導かれ、他方の電極１１２が第２の回路２を介してもう１つの入力端子Ｔ２に導かれている。前述のように、これらの入力端子Ｔ１、Ｔ２の間には入力直流電圧Ｖｉｎが印加され、入力直流電圧Ｖｉｎの極性は、入力端子Ｔ２に対して入力端子Ｔ１の電位を高くする向きである。従って、圧電アクチュエータ素子１１に印加される電圧Ｖ１の極性は、電極１１２に対して電極１１１の電位を高くする向きとなる。
【００４８】
図４は本発明に係る圧電アクチュエータ装置の別の実施例における回路構成を示す回路図である。図示において、図１、図２に図示した構成部分と同一の構成部分には同一の参照符号を付し、説明を省略する。
【００４９】
この実施例の特徴は、整流回路４を備えていることである。整流回路４は、圧電アクチュエータ素子１１に並列に接続されている。具体的には、圧電アクチュエータ素子１１の一方の電極１１１に整流回路４の一端を接続して１つの接続点Ｐ１を構成しており、更に、アクチュエータ素子１１の他方の電極１１２に整流回路４の他端を接続してもう１つの接続点Ｐ２を構成している。これらの接続点Ｐ１、Ｐ２で見ると、圧電アクチュエータ素子１１に印加される電圧Ｖ１の極性は、接続点Ｐ２に対して接続点Ｐ１の電位を高くする向きとみることができる。
【００５０】
更に、整流回路４は、圧電アクチュエータ素子１１に印加されるべき電圧Ｖ１の極性とは逆方向に方向付けられている。詳しくは、整流回路４は、接続点Ｐ２から整流回路４を経由して接続点Ｐ１に電流を流す方向に方向付けられている。
【００５１】
図示実施例では、整流回路４は１つの整流素子４１のみにより構成されており、整流素子４１は、圧電アクチュエータ素子１１に印加されるべき電圧Ｖ１の極性とは逆方向に方向付けられている。整流素子４１は、例えばダイオードである。図示実施例と異なり、整流回路は、複数の整流素子を用いて構成してもよい。例えば、複数の整流素子を互いに直列または並列に接続して構成してもよい。
【００５２】
ところで、圧電アクチュエータ素子に大きな逆電圧が印加されると、分極の消滅や特性劣化等を生じる恐れがある。特に、積層型の圧電アクチュエータ素子の場合、一枚あたりの素子厚みが薄いので、分極消滅や特性劣化等の恐れは大きい。
【００５３】
この実施例では、整流回路４が圧電アクチュエータ素子１１に並列に接続され、圧電アクチュエータ素子１１に印加されるべき電圧Ｖ１の極性とは逆方向に方向付けられている。この整流回路４により、圧電アクチュエータ素子１１は、大きな逆電圧が印加されないように保護される。従って、圧電アクチュエータ素子１１の分極消滅や特性劣化等が防止される。
【００５４】
【発明の効果】
以上述べたように、本発明によれば、次のような効果が得られる。
（ａ）圧電アクチュエータにおける変位量のヒステリシスを低減し得る圧電アクチュエータ装置を提供することができる。
（ｂ）システム構成を簡略化し得る圧電アクチュエータ装置を提供することができる。
（ｃ）高電圧印加が不要な圧電アクチュエータ装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る圧電アクチュエータ装置の回路構成を示す回路図である。
【図２】図１に示した回路構成の等価回路図である。
【図３】入力直流電圧と圧電アクチュエータ素子の変位量との関係を示す実験データである。
【図４】本発明に係る圧電アクチュエータ装置の別の実施例における回路構成を示す回路図である。
【符号の説明】
８ 本発明に係る圧電アクチュエータ装置
１ 第１の回路
１１ 圧電アクチュエータ素子
１２ 第１の抵抗回路
２ 第２の回路
２１ キャパシタ回路
２２ 第２の抵抗回路
Ｔ１、Ｔ２ 入力端子
【発明の属する技術分野】
本発明は、圧電アクチュエータ素子を含む圧電アクチュエータ装置に関する。
【０００２】
【従来の技術】
一般に、圧電アクチュエータ素子は、電圧を印加すると、伸縮して印加電圧にほぼ比例した変位を生じることから、容積コントロール、スイッチまたはインクジェット量コントロール等に利用されている。
【０００３】
しかし、この種の圧電アクチュエータ素子に電圧を直接に印加した場合、印加電圧を増大させていく過程と、印加電圧を減少させていく過程とで圧電アクチュエータの変位量が大きく異なる。すなわち、圧電アクチュエータ素子の変位量に大きなヒステリシスが生じる。このため、印加電圧に対する圧電アクチュエータ素子の変位量が確定できない。
【０００４】
上述した問題点の解決手段として、例えば、特開平９−３２７１８１号公報、特許第２８３６３２８号公報等は、圧電アクチュエータ素子の変位量を検出し、この検出信号により圧電アクチュエータ素子をフィードバック制御する技術を開示している。しかし、この従来技術では、フィードバック制御回路が必要となり、システム構成が複雑化する。
【０００５】
また、もう一つの解決手段として、特開昭６３−２０４７２号公報、特開平１−２０２１７８号公報等は、圧電アクチュエータ素子に直列にコンデンサを接続した構成を開示している。しかし、この従来技術の場合、圧電アクチュエータ素子に対する通常の印加電圧よりも非常に高い電圧、例えば、数倍または数十倍の高電圧を、圧電アクチュエータ素子とコンデンサとの直列回路に印加しなければならない。このような高電圧印加には特別な構成が必要となり、小型化が妨げられる。
【０００６】
【発明が解決しようとする課題】
本発明の課題は、圧電アクチュエータにおける変位量のヒステリシスを低減し得る圧電アクチュエータ装置を提供することである。
【０００７】
本発明のもう一つの課題は、システム構成を簡略化し得る圧電アクチュエータ装置を提供することである。
【０００８】
本発明の更にもう一つの課題は、高電圧印加が不要な圧電アクチュエータ装置を提供することである。
【０００９】
【課題を解決するための手段】
上述した課題を解決するため、本発明に係る圧電アクチュエータ装置は、第１の回路と、第２の回路とを含む。
【００１０】
前記第１の回路は、圧電アクチュエータ素子及び第１の抵抗回路を含み、前記圧電アクチュエータ素子及び前記第１の抵抗回路が互いに並列に接続されている。
【００１１】
前記第２の回路は、キャパシタ回路及び第２の抵抗回路を含み、前記キャパシタ回路及び前記第２の抵抗回路が互いに並列に接続されている。
【００１２】
前記第１の回路及び前記第２の回路は、互いに直列に接続されて直列回路を構成し、その直列回路の両端が１対の入力端子に導かれている。
【００１３】
上述した本発明に係る圧電アクチュエータ装置において、第１の回路は、互いに並列に接続された圧電アクチュエータ素子及び第１の抵抗回路を含んでいるから、圧電アクチュエータ素子の容量値Ｃａ及び第１の抵抗回路の抵抗値Ｒ１に応じてインピーダンスＺ１が生じる。
【００１４】
同様に、第２の回路は、互いに並列に接続されたキャパシタ回路及び第２の抵抗回路を含んでいるから、キャパシタ回路の容量値Ｃ１及び第２の抵抗回路の抵抗値Ｒ２に応じてインピーダンスＺ２が生じる。
【００１５】
これら第１、第２の回路は、互いに直列に接続されて直列回路を構成し、その直列回路の両端が１対の入力端子に導かれている。従って、入力端子間に直流電圧（以下入力直流電圧と称する）を印加すると、この入力直流電圧が、第２の回路に対する第１の回路のインピーダンス比｜Ｚ１／Ｚ２｜に応じて第１の回路に分圧され、第１の回路に含まれる圧電アクチュエータ素子にも、上記入力直流電圧に応じた電圧が印加される。従って、入力端子間の入力直流電圧を変化させることにより、圧電アクチュエータ素子に印加される電圧を変化させ、圧電アクチュエータ素子の変位量を制御することができる。
【００１６】
上述のように入力直流電圧を変化させると、圧電アクチュエータ素子に印加される電圧は定常状態から変化し、この電圧が安定化されるまで過渡状態が生じる。
【００１７】
本発明においては、圧電アクチュエータ素子の容量値Ｃａ、第１の抵抗回路の抵抗値Ｒ１、キャパシタ回路の容量値Ｃ１及び第２の抵抗回路の抵抗値Ｒ２を、適切な値に設定すればよい。これにより、上述のインピーダンス比｜Ｚ１／Ｚ２｜が、周波数成分をほとんど含まない定常状態よりも周波数成分を含む過渡状態で大きくなるように設定される。従って、圧電アクチュエータ素子の変位量を制御する上で入力直流電圧を変化させたとき、第１の回路には、定常状態での印加電圧よりも大きな電圧が一時的に印加され、圧電アクチュエータ素子にも、必要電圧を越えた電圧が一時的に印加される。このため、圧電アクチュエータ素子の変位量におけるヒステリシスが低減される。
【００１８】
更に、本発明によれば、フィードバック制御回路等を設けることなしに圧電アクチュエータ素子の変位量を制御することが可能となり、システム構成が簡略化される。
【００１９】
更に、本発明によれば、高電圧を印加せずに圧電アクチュエータ素子の変位量を制御することが可能となる。従って、高電圧印加のための特別な構成が不要となり、小型化が容易となる。
【００２０】
好ましくは、圧電アクチュエータ素子の容量値Ｃａ、第１の抵抗回路の抵抗値Ｒ１、キャパシタ回路の容量値Ｃ１及び第２の抵抗回路の抵抗値Ｒ２は、次の条件式（１）
Ｃａ・Ｒ１＜Ｃ１・Ｒ２ （１）
を満たすように設定すればよい。この条件式（１）を満たすと、上述のインピーダンス比｜Ｚ１／Ｚ２｜が、周波数成分をほとんど含まない定常状態よりも周波数成分を含む過渡状態で大きくなる。
【００２１】
本発明の他の目的、構成及び利点については、実施例である添付図面を参照して、更に具体的に説明する。図は単なる例示に過ぎない。
【００２２】
【発明の実施の形態】
図１は本発明に係る圧電アクチュエータ装置の回路構成を示す回路図である。図１に示すように、本発明に係る圧電アクチュエータ装置８は、第１の回路１と、第２の回路２とを含む。
【００２３】
第１の回路１は、圧電アクチュエータ素子１１及び第１の抵抗回路１２を含む。圧電アクチュエータ素子１１及び第１の抵抗回路１２は互いに並列に接続されて並列回路を構成する。第１の抵抗回路１２の抵抗値（合成抵抗値）をＲ１とする。また、圧電アクチュエータ素子１１は単層型圧電アクチュエータ素子であってもよいし、積層型圧電アクチュエータ素子であってもよい。
【００２４】
第２の回路２は、キャパシタ回路２１及び第２の抵抗回路２２を含む。キャパシタ回路２１及び第２の抵抗回路２２は互いに並列に接続されて並列回路を構成する。キャパシタ回路２１の容量値（合成容量値）をＣ１とし、第２の抵抗回路２２の抵抗値（合成抵抗値）をＲ２とする。
【００２５】
第１の回路１及び第２の回路２は、互いに直列に接続されて直列回路を構成し、その直列回路の両端が１対の入力端子Ｔ１、Ｔ２に導かれている。図示の回路構成は、圧電アクチュエータ素子１１及び第１の抵抗回路１２による並列回路の一端と、キャパシタ回路２１及び第２の抵抗回路２２による並列回路の一端とが互いに接続されているとみることができる。更に、圧電アクチュエータ素子１１及び第１の抵抗回路１２による並列回路の他端が一方の入力端子Ｔ１に接続され、キャパシタ回路２１及び第２の抵抗回路２２による並列回路の他端が他方の入力端子Ｔ２に接続されている。
【００２６】
これらの入力端子Ｔ１、Ｔ２の間には電源９が接続される。電源９は、入力端子Ｔ１、Ｔ２間に入力直流電圧Ｖｉｎを印加する。入力直流電圧Ｖｉｎの極性は、入力端子Ｔ２に対して入力端子Ｔ１の電位を高くする向きである。電源９としては、例えば、可変の直流電圧源を用いる。
【００２７】
図２は、図１に示した回路構成の等価回路図である。等価回路で見ると、圧電アクチュエータ素子１１はキャパシタＣａで表される。以下、キャパシタＣａの容量値、すなわち、圧電アクチュエータ素子１１の容量値も同じＣａで表す。
【００２８】
実施例において、第１の抵抗回路１２は１つの抵抗素子Ｒ１のみにより構成されており、同様に、第２の抵抗回路２２も１つの抵抗素子Ｒ２のみにより構成され、キャパシタ回路２１も１つのキャパシタＣ１のみにより構成されている。
【００２９】
このような実施例と異なり、第１の抵抗回路または第２の抵抗回路は、複数の抵抗素子を用いて構成してもよい。例えば、複数の抵抗素子を互いに直列または並列に接続して構成してもよい。同様に、キャパシタ回路も、複数のキャパシタを用いて構成してもよい。例えば、複数のキャパシタを互いに直列または並列に接続して構成してもよい。
【００３０】
圧電アクチュエータ素子１１の容量値Ｃａ、第１の抵抗回路１２の抵抗値Ｒ１、キャパシタ回路２１の容量値Ｃ１及び第２の抵抗回路２２の抵抗値Ｒ２は、適切な値に設定される。好ましくは、これらの容量値Ｃａ、抵抗値Ｒ１、容量値Ｃ１及び抵抗値Ｒ２は、前述の条件式（１）
Ｃａ・Ｒ１＜Ｃ１・Ｒ２ （１）
を満たすように設定される。但し、この条件式（１）の適用にあたり、容量値Ｃａと容量値Ｃ１とで単位を揃え、抵抗値Ｒ１と抵抗値Ｒ２とでも単位を揃えることにする。条件式（１）を満たす具体例は、次の通りである。
【００３１】
＜例１＞
Ｃａ＝１６μＦ
Ｒ１＝５１０ｋΩ
Ｃ１＝２２０μＦ
Ｒ２＝１８０ｋΩ
上記例１は、例えば、圧電アクチュエータ素子１１の容量値Ｃａを測定し、測定された容量値Ｃａに対し条件式（１）を満たすように、第１の抵抗回路１２の抵抗値Ｒ１、キャパシタ回路２１の容量値Ｃ１及び第２の抵抗回路２２の抵抗値Ｒ２を設定することにより得ることができる。
【００３２】
図１、図２を参照して説明したように、第１の回路１は、互いに並列に接続された圧電アクチュエータ素子１１及び第１の抵抗回路１２を含んでいるから、圧電アクチュエータ素子１１の容量値Ｃａ及び第１の抵抗回路１２の抵抗値Ｒ１に応じてインピーダンスＺ１が生じる。具体的には、インピーダンスＺ１は、容量値Ｃａ及び抵抗値Ｒ１から次の式（２）で与えられる。
【００３３】
更に、インピーダンスＺ１の大きさ｜Ｚ１｜は、上述の式（２）から次の式（３）で与えられる。
上述した第１の回路１と同様に、第２の回路２は、互いに並列に接続されたキャパシタ回路２１及び第２の抵抗回路２２を含んでいるから、キャパシタ回路２１の容量値Ｃ１及び第２の抵抗回路２２の抵抗値Ｒ２に応じてインピーダンスＺ２が生じる。具体的には、インピーダンスＺ２は、容量値Ｃ１及び抵抗値Ｒ２から次の式（４）で与えられる。
更に、インピーダンスＺ２の大きさ｜Ｚ２｜は、上述の式（４）から次の式（５）で与えられる。
これら第１、第２の回路１、２は、互いに直列に接続されて直列回路を構成し、その直列回路の両端が１対の入力端子Ｔ１、Ｔ２に導かれている。従って、電源９により入力端子Ｔ１、Ｔ２間に入力直流電圧Ｖｉｎを印加すると、この入力直流電圧Ｖｉｎが、第２の回路２に対する第１の回路１のインピーダンス比｜Ｚ１／Ｚ２｜に応じて第１の回路１に分圧される。具体的には、比｜Ｚ１／Ｚ２｜は、前述の式（３）、（５）から次の式（６）で与えられる。
このように入力直流電圧Ｖｉｎが第１の回路１に分圧されるから、第１の回路１に含まれる圧電アクチュエータ素子１１にも、入力直流電圧Ｖｉｎに応じた電圧Ｖ１が印加される。従って、入力端子Ｔ１、Ｔ２間の入力直流電圧Ｖｉｎを変化させることにより、圧電アクチュエータ素子１１に印加される電圧Ｖ１を変化させ、圧電アクチュエータ素子１１の変位量を制御することができる。図示実施例では、第１の回路１と圧電アクチュエータ素子１１とに同じ電圧Ｖ１が印加される。
【００３８】
上述のように入力端子Ｔ１、Ｔ２間の入力直流電圧Ｖｉｎを変化させると、圧電アクチュエータ素子１１に印加される電圧Ｖ１は定常状態から変化し、この電圧Ｖ１が安定化されるまで過渡状態が生じる。
【００３９】
本発明においては、第１の回路１に含まれる圧電アクチュエータ素子１１の容量値Ｃａ及び第１の抵抗回路１２の抵抗値Ｒ１、並びに、第２の回路２に含まれるキャパシタ回路２１の容量値Ｃ１及び第２の抵抗回路２２の抵抗値Ｒ２を、適切な値に設定すればよい。例えば、前述の条件式（１）
Ｃａ・Ｒ１＜Ｃ１・Ｒ２ （１）
を満たすように設定すればよい。
【００４０】
これにより、上述のインピーダンス比｜Ｚ１／Ｚ２｜が、周波数成分をほとんど含まない定常状態よりも周波数成分を含む過渡状態で大きくなるように設定される。例えば、条件式（１）を満たす上述の例１の場合、前述の式（６）に例１の各数値を代入すると、インピーダンス比｜Ｚ１／Ｚ２｜は、周波数成分をほとんど含まない定常状態（周波数ｆ＝０Ｈｚ）での値αが約３となり、周波数成分を含む過渡状態（周波数ｆ≧１Ｈｚ）での値βが約１３となる。従って、インピーダンス比｜Ｚ１／Ｚ２｜は、定常状態での値αに比較して、過渡状態での値βが４倍以上大きくなる。
【００４１】
従って、圧電アクチュエータ素子１１の変位量を制御する上で入力直流電圧Ｖｉｎを変化させたとき、第１の回路１には、定常状態での印加電圧よりも大きな電圧が一時的に印加され、圧電アクチュエータ素子１１にも、必要電圧を越えた電圧が一時的に印加される。これにより、圧電アクチュエータ素子１１の変位量におけるヒステリシスが低減される。
【００４２】
図３は、入力直流電圧と圧電アクチュエータ素子の変位量との関係を示す実験データである。この実験データは上述の例１による実験データであり、横軸は圧電アクチュエータ素子１１の変位量［μｍ］を示し、縦軸は入力端子Ｔ１、Ｔ２間の入力直流電圧Ｖｉｎ［Ｖ］を示している。図３において、実線で示された特性Ｕ１は、入力直流電圧Ｖｉｎを０Ｖから６０Ｖに増大させた過程（電圧増大過程）での特性であり、破線で示された特性Ｕ２は、入力直流電圧Ｖｉｎを６０Ｖから０Ｖに減少させた過程（電圧減少過程）での特性である。図３を参照すると、電圧増大過程での特性Ｕ１と、電圧減少過程での特性Ｕ２との差はごく僅かとなり、入力直流電圧Ｖｉｎに対する変位量のヒステリシスはごく小さくなっている。
【００４３】
更に、本発明によれば、フィードバック制御回路等を設けることなしに圧電アクチュエータ素子１１の変位量を制御することが可能となり、システム構成が簡略化される。
【００４４】
更に、本発明によれば、高電圧を印加せずに圧電アクチュエータ素子１１の変位量を制御することが可能となる。従って、高電圧印加のための特別な構成が不要となり、小型化が容易となる。
【００４５】
好ましくは、第１、第２の回路１、２のインピーダンスＺ１、Ｚ２は、それらの大きさ｜Ｚ１｜、｜Ｚ２｜が次の条件式（７）
｜Ｚ１｜＞｜Ｚ２｜ （７）
を満たすように設定される。例えば、先の例１の場合、前述したように、インピーダンス比｜Ｚ１／Ｚ２｜は、周波数成分をほとんど含まない定常状態（周波数ｆ＝０Ｈｚ）での値αが約３となり、周波数成分を含む過渡状態（周波数ｆ≧１Ｈｚ）での値βが約１３となるから、上記条件式（７）を満たす。
【００４６】
条件式（７）を満たすように第１、第２の回路１、２のインピーダンスＺ１、Ｚ２を設定すると、第１の回路１の圧電アクチュエータ素子１１に、充分な電圧Ｖ１が印加される。これにより、圧電アクチュエータ素子１１の変位量を充分に制御できる。
【００４７】
更に、図１を参照すると、圧電アクチュエータ素子１１は、一方の電極１１１が１つの入力端子Ｔ１に導かれ、他方の電極１１２が第２の回路２を介してもう１つの入力端子Ｔ２に導かれている。前述のように、これらの入力端子Ｔ１、Ｔ２の間には入力直流電圧Ｖｉｎが印加され、入力直流電圧Ｖｉｎの極性は、入力端子Ｔ２に対して入力端子Ｔ１の電位を高くする向きである。従って、圧電アクチュエータ素子１１に印加される電圧Ｖ１の極性は、電極１１２に対して電極１１１の電位を高くする向きとなる。
【００４８】
図４は本発明に係る圧電アクチュエータ装置の別の実施例における回路構成を示す回路図である。図示において、図１、図２に図示した構成部分と同一の構成部分には同一の参照符号を付し、説明を省略する。
【００４９】
この実施例の特徴は、整流回路４を備えていることである。整流回路４は、圧電アクチュエータ素子１１に並列に接続されている。具体的には、圧電アクチュエータ素子１１の一方の電極１１１に整流回路４の一端を接続して１つの接続点Ｐ１を構成しており、更に、アクチュエータ素子１１の他方の電極１１２に整流回路４の他端を接続してもう１つの接続点Ｐ２を構成している。これらの接続点Ｐ１、Ｐ２で見ると、圧電アクチュエータ素子１１に印加される電圧Ｖ１の極性は、接続点Ｐ２に対して接続点Ｐ１の電位を高くする向きとみることができる。
【００５０】
更に、整流回路４は、圧電アクチュエータ素子１１に印加されるべき電圧Ｖ１の極性とは逆方向に方向付けられている。詳しくは、整流回路４は、接続点Ｐ２から整流回路４を経由して接続点Ｐ１に電流を流す方向に方向付けられている。
【００５１】
図示実施例では、整流回路４は１つの整流素子４１のみにより構成されており、整流素子４１は、圧電アクチュエータ素子１１に印加されるべき電圧Ｖ１の極性とは逆方向に方向付けられている。整流素子４１は、例えばダイオードである。図示実施例と異なり、整流回路は、複数の整流素子を用いて構成してもよい。例えば、複数の整流素子を互いに直列または並列に接続して構成してもよい。
【００５２】
ところで、圧電アクチュエータ素子に大きな逆電圧が印加されると、分極の消滅や特性劣化等を生じる恐れがある。特に、積層型の圧電アクチュエータ素子の場合、一枚あたりの素子厚みが薄いので、分極消滅や特性劣化等の恐れは大きい。
【００５３】
この実施例では、整流回路４が圧電アクチュエータ素子１１に並列に接続され、圧電アクチュエータ素子１１に印加されるべき電圧Ｖ１の極性とは逆方向に方向付けられている。この整流回路４により、圧電アクチュエータ素子１１は、大きな逆電圧が印加されないように保護される。従って、圧電アクチュエータ素子１１の分極消滅や特性劣化等が防止される。
【００５４】
【発明の効果】
以上述べたように、本発明によれば、次のような効果が得られる。
（ａ）圧電アクチュエータにおける変位量のヒステリシスを低減し得る圧電アクチュエータ装置を提供することができる。
（ｂ）システム構成を簡略化し得る圧電アクチュエータ装置を提供することができる。
（ｃ）高電圧印加が不要な圧電アクチュエータ装置を提供することができる。
【図面の簡単な説明】
【図１】本発明に係る圧電アクチュエータ装置の回路構成を示す回路図である。
【図２】図１に示した回路構成の等価回路図である。
【図３】入力直流電圧と圧電アクチュエータ素子の変位量との関係を示す実験データである。
【図４】本発明に係る圧電アクチュエータ装置の別の実施例における回路構成を示す回路図である。
【符号の説明】
８ 本発明に係る圧電アクチュエータ装置
１ 第１の回路
１１ 圧電アクチュエータ素子
１２ 第１の抵抗回路
２ 第２の回路
２１ キャパシタ回路
２２ 第２の抵抗回路
Ｔ１、Ｔ２ 入力端子
Claims (3)
- 第１の回路と、第２の回路とを含む圧電アクチュエータ装置であって、
前記第１の回路は、圧電アクチュエータ素子及び第１の抵抗回路を含み、前記圧電アクチュエータ素子及び前記第１の抵抗回路が互いに並列に接続されており、
前記第２の回路は、キャパシタ回路及び第２の抵抗回路を含み、前記キャパシタ回路及び前記第２の抵抗回路が互いに並列に接続されており、
前記第１の回路及び前記第２の回路は、互いに直列に接続されて直列回路を構成し、その直列回路の両端が１対の入力端子に導かれており、
前記圧電アクチュエータ素子の容量値をＣａ、前記第１の抵抗回路の抵抗値をＲ１、前記キャパシタ回路の容量値をＣ１、前記第２の抵抗回路の抵抗値をＲ２としたとき、次の条件式
Ｃａ・Ｒ１＜Ｃ１・Ｒ２
を満たす
圧電アクチュエータ装置。 - 第１の回路と、第２の回路と、整流回路とを含む圧電アクチュエータ装置であって、
前記第１の回路は、圧電アクチュエータ素子及び第１の抵抗回路を含み、前記圧電アクチュエータ素子及び前記第１の抵抗回路が互いに並列に接続されており、
前記第２の回路は、キャパシタ回路及び第２の抵抗回路を含み、前記キャパシタ回路及び前記第２の抵抗回路が互いに並列に接続されており、
前記第１の回路及び前記第２の回路は、互いに直列に接続されて直列回路を構成し、その直列回路の両端が１対の入力端子に導かれており、
前記整流回路は、前記圧電アクチュエータ素子に並列に接続され、前記圧電アクチュエータ素子に印加されるべき電圧の極性とは逆方向に方向付けられている
圧電アクチュエータ装置。 - 請求項１に記載された圧電アクチュエータ装置であって、更に、整流回路を含み、
前記整流回路は、前記圧電アクチュエータ素子に並列に接続され、前記圧電アクチュエータ素子に印加されるべき電圧の極性とは逆方向に方向付けられている
圧電アクチュエータ装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355293A JP4055887B2 (ja) | 2001-11-20 | 2001-11-20 | 圧電アクチュエータ装置 |
| US10/289,258 US7015621B2 (en) | 2001-11-20 | 2002-11-07 | Piezoelectric actuator device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001355293A JP4055887B2 (ja) | 2001-11-20 | 2001-11-20 | 圧電アクチュエータ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003164170A JP2003164170A (ja) | 2003-06-06 |
| JP4055887B2 true JP4055887B2 (ja) | 2008-03-05 |
Family
ID=19167018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001355293A Expired - Fee Related JP4055887B2 (ja) | 2001-11-20 | 2001-11-20 | 圧電アクチュエータ装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7015621B2 (ja) |
| JP (1) | JP4055887B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7355320B2 (en) * | 2004-11-10 | 2008-04-08 | Advanced Energy Industries, Inc. | Reactive load resonant drive circuit |
| JP4700456B2 (ja) * | 2005-09-26 | 2011-06-15 | 太平洋セメント株式会社 | 保護機構付き圧電アクチュエータおよび保護機構ユニット |
| DE102007023546A1 (de) * | 2007-05-21 | 2008-11-27 | Siemens Ag | Schaltung zum Regeln zumindest eines Festkörperaktors einer Festkörperaktor-Antriebsvorrichtung |
| JP2010263002A (ja) * | 2009-04-30 | 2010-11-18 | Brother Ind Ltd | 圧電アクチュエータ装置、及び、圧電アクチュエータ装置を備えた液体移送装置 |
| WO2012149676A1 (en) * | 2011-05-03 | 2012-11-08 | University Of Science And Technology Of China | Switched capacitor charge pump driver for piezoelectric actuator |
| JP5874208B2 (ja) * | 2011-06-15 | 2016-03-02 | セイコーエプソン株式会社 | 圧電センサー装置、超音波センサー、および圧電センサー装置の駆動方法 |
| EP2535151B1 (en) * | 2011-06-17 | 2018-03-28 | Eppendorf Ag | Actuator apparatus with control device |
| DE102012005994B4 (de) * | 2012-03-26 | 2020-03-19 | Bürkert Werke GmbH | Piezoelektrischer Antrieb für ein Ventil, Piezoventil mit einem solchen Antrieb und Verfahren zum Betrieb und zur Herstellung eines Piezoventils |
| JP5616391B2 (ja) * | 2012-04-25 | 2014-10-29 | 株式会社アドバンテスト | アクチュエータ装置、試験装置、および試験方法 |
| DE102013217037B3 (de) * | 2013-08-27 | 2014-12-11 | Continental Automotive Gmbh | Vorrichtung zum Laden und Entladen eines kapazitiven Stellgliedes und Anordnung mit einer solchen Vorrichtung |
| JP6315449B2 (ja) * | 2014-03-28 | 2018-04-25 | 日本特殊陶業株式会社 | 圧電アクチュエータ |
| FR3037454B1 (fr) * | 2015-06-12 | 2017-06-02 | Univ D'aix-Marseille | Dispositif de commande d'actionneur piezoelectrique |
| JP7382796B2 (ja) * | 2019-11-05 | 2023-11-17 | 株式会社堀場エステック | ピエゾバルブ、流体制御装置、及び、ピエゾバルブ診断方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2913580A (en) * | 1956-08-17 | 1959-11-17 | Hermes Electronics Co | Crystal discriminator network |
| US3054966A (en) * | 1959-07-15 | 1962-09-18 | Gen Electric | Crystal controlled oscillator with temperature compensating means |
| JPS5249712B2 (ja) * | 1971-10-21 | 1977-12-19 | ||
| JPS63204672A (ja) | 1987-02-20 | 1988-08-24 | Hitachi Ltd | 圧電素子制御装置 |
| JPH01202178A (ja) | 1988-02-08 | 1989-08-15 | Res Dev Corp Of Japan | 圧電アクチュエータの特性線形化方法 |
| JP2836328B2 (ja) | 1991-12-06 | 1998-12-14 | キヤノン株式会社 | 圧電素子を用いた位置決め方法及び装置 |
| US5955819A (en) * | 1996-05-15 | 1999-09-21 | Canon Kabushiki Kaisha | Standing-wave vibration motor |
| JP3807780B2 (ja) | 1996-06-07 | 2006-08-09 | Ｎｅｃトーキン株式会社 | 圧電セラミックアクチュエータ用線形駆動方法及びそれを適用した線形駆動回路 |
-
2001
- 2001-11-20 JP JP2001355293A patent/JP4055887B2/ja not_active Expired - Fee Related
-
2002
- 2002-11-07 US US10/289,258 patent/US7015621B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7015621B2 (en) | 2006-03-21 |
| US20030094882A1 (en) | 2003-05-22 |
| JP2003164170A (ja) | 2003-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4055887B2 (ja) | 圧電アクチュエータ装置 | |
| JP3693665B2 (ja) | 容量検出回路及び容量検出方法 | |
| US20100188065A1 (en) | Operation control method of charge pump circuit | |
| CN112954544B (zh) | 驱动电路 | |
| CN105900194B (zh) | 多层电容器中的声学噪声消除 | |
| JP6026371B2 (ja) | 電池監視装置 | |
| KR101407924B1 (ko) | Ｌｄｏ 전압 레귤레이터 | |
| US9666373B2 (en) | Voltage smoothing circuit, voltage conversion circuit, and method for controlling voltage to be applied to multilayer capacitor | |
| JP4857988B2 (ja) | 電力制御装置及び電源装置 | |
| KR19990077394A (ko) | 전원회로 | |
| US9666375B2 (en) | Voltage smoothing circuit, voltage conversion circuit, and method for controlling voltage to be applied to multilayer capacitor | |
| JP2006189593A (ja) | 液晶表示装置 | |
| JP2004015941A (ja) | 正負直流電源装置及びこれを用いる半導体試験装置 | |
| US11959472B2 (en) | Piezoelectric pump device | |
| CN210041674U (zh) | 致动器驱动装置 | |
| JP2006262690A (ja) | 入力電圧に適応的に制御される電圧昇圧装置 | |
| JP2007122605A (ja) | インピーダンス回路、電源装置 | |
| JPH11262261A (ja) | スイッチング電源装置 | |
| JP2007330078A (ja) | 高圧電源装置、高圧電源制御方法、高圧電源制御プログラム、および記録媒体 | |
| JPH08256021A (ja) | 非線形補償の方法と装置 | |
| JPS61289682A (ja) | 圧電素子駆動装置 | |
| JP4047750B2 (ja) | 静電容量の検出回路及び検出方法 | |
| JP2012200144A (ja) | 高圧電源装置、高圧電源制御方法、高圧電源制御プログラム、および記録媒体 | |
| JPH0446556A (ja) | 電源装置 | |
| JP2575357Y2 (ja) | 高耐圧電気２重層コンデンサ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040625 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070119 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070425 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071205 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111221 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121221 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131221 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |