JP4054118B2 - レベル切換回路 - Google Patents
レベル切換回路 Download PDFInfo
- Publication number
- JP4054118B2 JP4054118B2 JP25412998A JP25412998A JP4054118B2 JP 4054118 B2 JP4054118 B2 JP 4054118B2 JP 25412998 A JP25412998 A JP 25412998A JP 25412998 A JP25412998 A JP 25412998A JP 4054118 B2 JP4054118 B2 JP 4054118B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching circuit
- level switching
- control terminal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356165—Bistable circuits using complementary field-effect transistors using additional transistors in the feedback circuit
Description
【０００１】
【発明の属する技術分野】
この発明はレベル切換回路に関する。
【０００２】
【従来の技術】
特に集積回路においては、しばしば、互いに異なる信号レベルを必要としたり、発信したりする回路部分が互いに結合される。異なる信号レベルを相互に適合させるために、通常、レベル切換回路が挿入される。レベル切換回路は、その場合、その他の回路部分より遅延して動作してはならない。
【０００３】
【発明が解決しようとする課題】
この発明の課題は、従って、大きなスイッチング速度を持ったレベル切換回路を提示することにある。
【０００４】
【課題を解決するための手段】
この課題を解決するため、この発明による切換回路は、特に、共に第一の導電型である第一のトランジスタと第二のトランジスタとを備える。両トランジスタの制御端子はそれぞれ他方のトランジスタの負荷通路を介して第一の供給電位に接続されている。第二の導電型の第三のトランジスタの負荷通路が第一のトランジスタの制御端子と基準電位との間に接続されている。第三のトランジスタの制御端子はレベル切換回路の入力端に結合されている。その場合、第二のトランジスタと第三のトランジスタとの接続点はレベル切換回路の出力端を形成している。第二の導電型の第四のトランジスタの負荷通路は第二のトランジスタの制御端子と第三のトランジスタの制御端子との間に接続されている。キャパシタンスが、その場合、第三のトランジスタの制御端子と第四のトランジスタの制御端子との間に置かれている。さらに第四のトランジスタの制御端子に制限回路が直列接続されている。
【０００５】
キャパシタンスは、第二のトランジスタの制御端子における制御信号を短時間で高めるブートストラップ・キャパシタンスとして動作する。第四のトランジスタは、第一のトランジスタの制御通路における第一の供給電位と基準電位とを互いに隔絶する役割をする。即ち、第四のトランジスタは、第一のトランジスタが導通しているとき第一の供給電位から基準電位に電流が流れるのを阻止しようとする。しかし、これにより第二のトランジスタは第四のトランジスタを介する電圧降下分だけ減少した電圧だけで遮断制御される。従ってこのトランジスタは比較的ゆっくり遮断されることになる。ブートストラップ・キャパシタンスは電圧を短時間で高め、これにより遮断を加速する。
【０００６】
【発明の実施の形態】
制限回路は、第二のトランジスタの制御電圧を特定の値に短時間で高めることを可能なように、さもなければ、この電圧を特定の値に制限するように構成されている。これにより、第二の及び第四のトランジスタの制御端子に許容できない高い電圧が発生することが阻止される。制限回路はレベル切換回路のいわゆる「問題範囲」においてのみ働くが、レベル切換回路のその他の挙動に影響しない。
【０００７】
制限回路は、好ましくは、その制御端子が基準電位に接続され、その制御通路が第四のトランジスタの制御端子と第二の供給電位との間に接続されている第五のトランジスタを含む。さらに、第五のトランジスタの制御通路に並列に導通方向に接続されているダイオードが設けられている。
【０００８】
さらに、その制御端子が出力端に結合されている第六のトランジスタの制御通路が第五のトランジスタの制御通路に並列接続されている。
【０００９】
第六のトランジスタの制御端子と出力端との結合は、特に、例えば２つの直列接続されたインバータから構成し得るバッファにより行われるのがよい。
【００１０】
さらに、基準電位と第四のトランジスタの制御端子との間には第二のダイオードが阻止方向に接続され、第四のトランジスタの制御端子に許容できない電位が発生するのを抑制する。
【００１１】
特に、第四のトランジスタの制御入力端子にはバッファが直列接続されている。これは、一つには入力端に印加すべき入力信号に対する定められた入力比を形成するために、一つには第四のトランジスタ及びブートストラップ・キャパシタンスの低抵抗制御を保証するために設けられるものである。
【００１２】
使用されるトランジスタとしてはＭＯＳ電界効果トランジスタが適用されるのがよい。このトランジスタは所要空間が小さくかつ出力損失が小さい点で優れている。
【００１３】
この発明の一構成においては、特に第四のトランジスタがＭＯＳ電界効果トランジスタである。そのゲート・ソース・キャパシタンスは、ブートストラップ・キャパシタンスを形成するために適応して形成されている。ブートストラップ・キャパシタンスは、その場合、所望のキャパシタンス増加を得るためには、ただ第四のトランジスタのゲート・ソース・キャパシタンスを決定する構成を適宜変更しさえすればよいので、僅かな付加の費用しか必要としない。
【００１４】
しかしながら、ブートストラップ・キャパシタンスは、また例えば他の電界効果トランジスタのゲート・ソース・キャパシタンスによって与えられている付加のコンデンサによっても形成することができる。
【００１５】
【実施例】
以下にこの発明を図に示された実施例を参照して詳細に説明する。
【００１６】
この実施例においては、ｐチャネル型のＭＯＳ電界効果トランジスタ１とｐチャネル型のＭＯＳ電界効果トランジスタ２とが、トランジスタ１のゲート端子がトランジスタ２のドレイン端子に、トランジスタ２のゲート端子がトランジスタ１のドレイン端子に接続されるように、互いに交叉接続されている。両トランジスタ１及び２のソース端子は、その場合、正の第一の供給電位Ｖ１に接続されている。トランジスタ２のドレイン端子はさらにレベル切換回路の出力端Ａ及びｎチャネル型のＭＯＳ電界効果トランジスタ３のドレイン端子に接続されている。トランジスタ３のソース端子は基準電位Ｍに接続され、ゲート端子はｎチャネル型のＭＯＳ電界効果トランジスタ４のソース端子に接続されている。このトランジスタ４のドレイン端子はトランジスタ１のドレイン端子に接続されている。
【００１７】
トランジスタ４のゲート端子とトランジスタ３のゲート端子との間にはそれに応じて接続された１つの導電型のＭＯＳ電界効果トランジスタにより形成されたコンデンサ５が接続され、このコンデンサにはトランジスタ４のゲート・ソース・キャパシタが並列に接続している。トランジスタ４のゲート・ソース・キャパシタンスは、その場合、トランジスタ４のトランジスタ構造を適当に構成することにより増大せしめられている。２つのキャパシタの代わりに同様に２つのキャパシタの１つだけを使用することもできる。
【００１８】
トランジスタ４のゲート端子の制御は、この実施例ではその制御端子が基準電位Ｍに、そのドレイン・ソース間がトランジスタ４のゲート端子と正の第二の供給電位Ｖ２との間に接続されているｐチャネル型のＭＯＳ電界効果トランジスタ７からなる制限回路により行われる。トランジスタ７においては、その場合、ドレイン端子はトランジスタ４のゲート端子に、ソース端子は供給電位Ｖ２に接続されている。トランジスタ７のドレイン・ソース間にはダイオード８が導通方向に並列接続されている。
【００１９】
さらにトランジスタ９が設けられ、そのゲート端子は出力端Ａに結合され、その制御区間はトランジスタ７の制御区間に並列接続されている。トランジスタ９のゲート端子と出力端Ａとの結合は２つの直列接続されたインバータからなるバッファにより行われている。さらにトランジスタ３のゲート端子にもインバータにより形成されるバッファが直列接続されている。
【００２０】
３つのインバータの各々は、それぞれ、プッシュプル動作する２つのＭＯＳ電界効果トランジスタ、即ち、ｐチャネル型のトランジスタ１１もしくは１３もしくは１５及びｎチャネル型のトランジスタ１２もしくは１４もしくは１６を含んでいる。両トランジスタのゲート端子及びドレイン端子はそれぞれ互いに接続され、２つの接続されたドレイン端子がインバータ回路の出力を、２つの接続されたゲート端子がインバータ回路の入力及び入力を形成している。ソース端子はそれぞれ第二の供給電位Ｖ２及び基準電位Ｍに接続されている。
【００２１】
さらに、ダイオード１０が阻止方向に基準電位Ｍとトランジスタ４のゲート端子との間に接続されている。
【図面の簡単な説明】
【図１】この発明の一実施例の接続図である。
【符号の説明】
１ 第一の導電型の第一のトランジスタ
２ 第一の導電型の第二のトランジスタ
３ 第二の導電型の第三のトランジスタ
４ 第二の導電型の第四のトランジスタ
５ キャパシタンス
６ キャパシタンス
７ 第五のトランジスタ
８ 第一のダイオード
９ 第六のトランジスタ
１０ 第二のダイオード
１１ バッファを構成するトランジスタ
１２ バッファを構成するトランジスタ
１３ バッファを構成するトランジスタ
１４ バッファを構成するトランジスタ
１５ バッファを構成するトランジスタ
１６ バッファを構成するトランジスタ
Ａ レベル切換回路の出力端
Ｅ レベル切換回路の入力端
Ｍ 基準電圧
Ｖ１ 第一の供給電位
Ｖ２ 第二の供給電位
【発明の属する技術分野】
この発明はレベル切換回路に関する。
【０００２】
【従来の技術】
特に集積回路においては、しばしば、互いに異なる信号レベルを必要としたり、発信したりする回路部分が互いに結合される。異なる信号レベルを相互に適合させるために、通常、レベル切換回路が挿入される。レベル切換回路は、その場合、その他の回路部分より遅延して動作してはならない。
【０００３】
【発明が解決しようとする課題】
この発明の課題は、従って、大きなスイッチング速度を持ったレベル切換回路を提示することにある。
【０００４】
【課題を解決するための手段】
この課題を解決するため、この発明による切換回路は、特に、共に第一の導電型である第一のトランジスタと第二のトランジスタとを備える。両トランジスタの制御端子はそれぞれ他方のトランジスタの負荷通路を介して第一の供給電位に接続されている。第二の導電型の第三のトランジスタの負荷通路が第一のトランジスタの制御端子と基準電位との間に接続されている。第三のトランジスタの制御端子はレベル切換回路の入力端に結合されている。その場合、第二のトランジスタと第三のトランジスタとの接続点はレベル切換回路の出力端を形成している。第二の導電型の第四のトランジスタの負荷通路は第二のトランジスタの制御端子と第三のトランジスタの制御端子との間に接続されている。キャパシタンスが、その場合、第三のトランジスタの制御端子と第四のトランジスタの制御端子との間に置かれている。さらに第四のトランジスタの制御端子に制限回路が直列接続されている。
【０００５】
キャパシタンスは、第二のトランジスタの制御端子における制御信号を短時間で高めるブートストラップ・キャパシタンスとして動作する。第四のトランジスタは、第一のトランジスタの制御通路における第一の供給電位と基準電位とを互いに隔絶する役割をする。即ち、第四のトランジスタは、第一のトランジスタが導通しているとき第一の供給電位から基準電位に電流が流れるのを阻止しようとする。しかし、これにより第二のトランジスタは第四のトランジスタを介する電圧降下分だけ減少した電圧だけで遮断制御される。従ってこのトランジスタは比較的ゆっくり遮断されることになる。ブートストラップ・キャパシタンスは電圧を短時間で高め、これにより遮断を加速する。
【０００６】
【発明の実施の形態】
制限回路は、第二のトランジスタの制御電圧を特定の値に短時間で高めることを可能なように、さもなければ、この電圧を特定の値に制限するように構成されている。これにより、第二の及び第四のトランジスタの制御端子に許容できない高い電圧が発生することが阻止される。制限回路はレベル切換回路のいわゆる「問題範囲」においてのみ働くが、レベル切換回路のその他の挙動に影響しない。
【０００７】
制限回路は、好ましくは、その制御端子が基準電位に接続され、その制御通路が第四のトランジスタの制御端子と第二の供給電位との間に接続されている第五のトランジスタを含む。さらに、第五のトランジスタの制御通路に並列に導通方向に接続されているダイオードが設けられている。
【０００８】
さらに、その制御端子が出力端に結合されている第六のトランジスタの制御通路が第五のトランジスタの制御通路に並列接続されている。
【０００９】
第六のトランジスタの制御端子と出力端との結合は、特に、例えば２つの直列接続されたインバータから構成し得るバッファにより行われるのがよい。
【００１０】
さらに、基準電位と第四のトランジスタの制御端子との間には第二のダイオードが阻止方向に接続され、第四のトランジスタの制御端子に許容できない電位が発生するのを抑制する。
【００１１】
特に、第四のトランジスタの制御入力端子にはバッファが直列接続されている。これは、一つには入力端に印加すべき入力信号に対する定められた入力比を形成するために、一つには第四のトランジスタ及びブートストラップ・キャパシタンスの低抵抗制御を保証するために設けられるものである。
【００１２】
使用されるトランジスタとしてはＭＯＳ電界効果トランジスタが適用されるのがよい。このトランジスタは所要空間が小さくかつ出力損失が小さい点で優れている。
【００１３】
この発明の一構成においては、特に第四のトランジスタがＭＯＳ電界効果トランジスタである。そのゲート・ソース・キャパシタンスは、ブートストラップ・キャパシタンスを形成するために適応して形成されている。ブートストラップ・キャパシタンスは、その場合、所望のキャパシタンス増加を得るためには、ただ第四のトランジスタのゲート・ソース・キャパシタンスを決定する構成を適宜変更しさえすればよいので、僅かな付加の費用しか必要としない。
【００１４】
しかしながら、ブートストラップ・キャパシタンスは、また例えば他の電界効果トランジスタのゲート・ソース・キャパシタンスによって与えられている付加のコンデンサによっても形成することができる。
【００１５】
【実施例】
以下にこの発明を図に示された実施例を参照して詳細に説明する。
【００１６】
この実施例においては、ｐチャネル型のＭＯＳ電界効果トランジスタ１とｐチャネル型のＭＯＳ電界効果トランジスタ２とが、トランジスタ１のゲート端子がトランジスタ２のドレイン端子に、トランジスタ２のゲート端子がトランジスタ１のドレイン端子に接続されるように、互いに交叉接続されている。両トランジスタ１及び２のソース端子は、その場合、正の第一の供給電位Ｖ１に接続されている。トランジスタ２のドレイン端子はさらにレベル切換回路の出力端Ａ及びｎチャネル型のＭＯＳ電界効果トランジスタ３のドレイン端子に接続されている。トランジスタ３のソース端子は基準電位Ｍに接続され、ゲート端子はｎチャネル型のＭＯＳ電界効果トランジスタ４のソース端子に接続されている。このトランジスタ４のドレイン端子はトランジスタ１のドレイン端子に接続されている。
【００１７】
トランジスタ４のゲート端子とトランジスタ３のゲート端子との間にはそれに応じて接続された１つの導電型のＭＯＳ電界効果トランジスタにより形成されたコンデンサ５が接続され、このコンデンサにはトランジスタ４のゲート・ソース・キャパシタが並列に接続している。トランジスタ４のゲート・ソース・キャパシタンスは、その場合、トランジスタ４のトランジスタ構造を適当に構成することにより増大せしめられている。２つのキャパシタの代わりに同様に２つのキャパシタの１つだけを使用することもできる。
【００１８】
トランジスタ４のゲート端子の制御は、この実施例ではその制御端子が基準電位Ｍに、そのドレイン・ソース間がトランジスタ４のゲート端子と正の第二の供給電位Ｖ２との間に接続されているｐチャネル型のＭＯＳ電界効果トランジスタ７からなる制限回路により行われる。トランジスタ７においては、その場合、ドレイン端子はトランジスタ４のゲート端子に、ソース端子は供給電位Ｖ２に接続されている。トランジスタ７のドレイン・ソース間にはダイオード８が導通方向に並列接続されている。
【００１９】
さらにトランジスタ９が設けられ、そのゲート端子は出力端Ａに結合され、その制御区間はトランジスタ７の制御区間に並列接続されている。トランジスタ９のゲート端子と出力端Ａとの結合は２つの直列接続されたインバータからなるバッファにより行われている。さらにトランジスタ３のゲート端子にもインバータにより形成されるバッファが直列接続されている。
【００２０】
３つのインバータの各々は、それぞれ、プッシュプル動作する２つのＭＯＳ電界効果トランジスタ、即ち、ｐチャネル型のトランジスタ１１もしくは１３もしくは１５及びｎチャネル型のトランジスタ１２もしくは１４もしくは１６を含んでいる。両トランジスタのゲート端子及びドレイン端子はそれぞれ互いに接続され、２つの接続されたドレイン端子がインバータ回路の出力を、２つの接続されたゲート端子がインバータ回路の入力及び入力を形成している。ソース端子はそれぞれ第二の供給電位Ｖ２及び基準電位Ｍに接続されている。
【００２１】
さらに、ダイオード１０が阻止方向に基準電位Ｍとトランジスタ４のゲート端子との間に接続されている。
【図面の簡単な説明】
【図１】この発明の一実施例の接続図である。
【符号の説明】
１ 第一の導電型の第一のトランジスタ
２ 第一の導電型の第二のトランジスタ
３ 第二の導電型の第三のトランジスタ
４ 第二の導電型の第四のトランジスタ
５ キャパシタンス
６ キャパシタンス
７ 第五のトランジスタ
８ 第一のダイオード
９ 第六のトランジスタ
１０ 第二のダイオード
１１ バッファを構成するトランジスタ
１２ バッファを構成するトランジスタ
１３ バッファを構成するトランジスタ
１４ バッファを構成するトランジスタ
１５ バッファを構成するトランジスタ
１６ バッファを構成するトランジスタ
Ａ レベル切換回路の出力端
Ｅ レベル切換回路の入力端
Ｍ 基準電圧
Ｖ１ 第一の供給電位
Ｖ２ 第二の供給電位
Claims (10)
- 第一の導電型の第一のトランジスタ（１）と第一の導電型の第二のトランジスタ（２）とを備え、それらの制御端子がそれぞれ他方のトランジスタの負荷通路を介して第一の供給電位（Ｖ１）に接続され、
第二の導電型の第三のトランジスタ（３）を備え、その負荷通路が第一のトランジスタ（１）の制御端子と基準電位（Ｍ）との間に接続され、その制御端子がレベル切換回路の入力端（Ｅ）に接続され、第二のトランジスタ（２）と第三のトランジスタ（３）との接続点がレベル切換回路の出力端（Ａ）を形成し、
第二の導電型の第四のトランジスタ（４）を備え、その負荷通路が第二のトランジスタ（２）の制御端子と第三のトランジスタ（３）の制御端子との間に接続され、
第三のトランジスタ（３）と第四のトランジスタ（４）との制御端子の間に接続されているキャパシタ（５、６）を備え、さらに
第四のトランジスタ（４）の制御端子に直列接続されている制限回路とを備えたことを特徴とするレベル切換回路。 - 制限回路が、制御端子が基準電位（Ｍ）と接続され制御通路が第四のトランジスタ（４）の制御端子と第二の供給電位（Ｖ２）との間に接続されている第五のトランジスタ（７）と、この第五のトランジスタ（７）の制御通路に導通方向に並列接続されている第一のダイオード（８）を備えていることを特徴とする請求項１に記載のレベル切換回路。
- 制御端子が出力端（Ａ）に結合され制御通路が第五のトランジスタ（７）の制御通路に並列接続されている第六のトランジスタ（９）を備えていることを特徴とする請求項２に記載のレベル切換回路。
- 第六のトランジスタ（９）の制御端子と出力端（Ａ）との結合が第一のバッファ（１３〜１６）により行われていることを特徴とする請求項３に記載のレベル切換回路。
- 基準電位（Ｍ）と第四のトランジスタ（４）の制御端子との間に阻止方向に接続されている第二のダイオード（１０）を備えていることを特徴とする請求項２乃至４のいずれか１つに記載のレベル切換回路。
- 第四のトランジスタ（４）の制御端子に第二のバッファ（１１、１２）が直列接続されていることを特徴とする請求項１乃至５のいずれか１つに記載のレベル切換回路。
- トランジスタ（１、２、３、４、７、９）の少なくとも一部がＭＯＳ電界効果トランジスタであることを特徴とする請求項１乃至６のいずれか１つに記載のレベル切換回路。
- 第四のトランジスタ（４）がＭＯＳ電界効果トランジスタであり、キャパシタ（５、６）が第四のトランジスタ（４）の相当に形成されたゲート・ソース・キャパシタにより形成されることを特徴とする請求項１乃至７のいずれか１つに記載のレベル切換回路。
- キャパシタ（５、６）がコンデンサ（５）によって形成されることを特徴とする請求項１乃至８のいずれか１つに記載のレベル切換回路。
- キャパシタ（５）が別の電界効果トランジスタのゲート・ソース・キャパシタンスにより形成されることを特徴とする請求項９に記載のレベル切換回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19739807.3 | 1997-09-10 | ||
| DE19739807A DE19739807C2 (de) | 1997-09-10 | 1997-09-10 | Pegelumsetzschaltung |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11154856A JPH11154856A (ja) | 1999-06-08 |
| JP4054118B2 true JP4054118B2 (ja) | 2008-02-27 |
Family
ID=7841916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25412998A Expired - Fee Related JP4054118B2 (ja) | 1997-09-10 | 1998-09-08 | レベル切換回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5994944A (ja) |
| EP (1) | EP0902541B1 (ja) |
| JP (1) | JP4054118B2 (ja) |
| KR (1) | KR100530933B1 (ja) |
| CN (1) | CN1143433C (ja) |
| DE (2) | DE19739807C2 (ja) |
| TW (1) | TW441181B (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6265896B1 (en) | 1999-02-17 | 2001-07-24 | Elbrus International Limited | Level transfer circuit for LVCMOS applications |
| US6677798B2 (en) * | 2002-02-07 | 2004-01-13 | Faraday Technology Corp. | High speed voltage level shifter |
| CN101241774B (zh) * | 2007-02-09 | 2010-11-10 | 中国科学院物理研究所 | 一种复合电解质组合物及其制备方法 |
| CN102307010B (zh) * | 2011-09-14 | 2013-10-09 | 深圳市九洲电器有限公司 | 一种数据传输电压转换电路 |
| USD836743S1 (en) | 2017-11-22 | 2018-12-25 | Ravin Crossbows, Llc | Nock for an archery arrow |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4071783A (en) * | 1976-11-29 | 1978-01-31 | International Business Machines Corporation | Enhancement/depletion mode field effect transistor driver |
| US4656373A (en) * | 1984-11-26 | 1987-04-07 | Rca Corporation | High-speed voltage level shift circuit |
| US4695744A (en) * | 1985-12-16 | 1987-09-22 | Rca Corporation | Level shift circuit including source follower output |
| US5231318A (en) * | 1990-08-03 | 1993-07-27 | Reddy Chitranjan N | Differential latch sense amplifier |
| JPH07111826B2 (ja) * | 1990-09-12 | 1995-11-29 | 株式会社東芝 | 半導体記憶装置 |
| US5153467A (en) * | 1991-06-12 | 1992-10-06 | Etron Technology, Inc. | Bootstrap circuit for word line driver in semiconductor memory |
| JPH0637624A (ja) * | 1992-07-13 | 1994-02-10 | Nec Corp | レベル変換回路 |
| JP3623004B2 (ja) * | 1994-03-30 | 2005-02-23 | 松下電器産業株式会社 | 電圧レベル変換回路 |
| US5528173A (en) * | 1995-05-10 | 1996-06-18 | Micron Technology, Inc. | Low power, high speed level shifter |
| KR0172373B1 (ko) * | 1995-09-14 | 1999-03-30 | 김광호 | 반도체 메모리 장치의 데이타 출력버퍼 |
-
1997
- 1997-09-10 DE DE19739807A patent/DE19739807C2/de not_active Expired - Fee Related
-
1998
- 1998-08-19 EP EP98115647A patent/EP0902541B1/de not_active Expired - Lifetime
- 1998-08-19 DE DE59809957T patent/DE59809957D1/de not_active Expired - Lifetime
- 1998-09-01 TW TW087114466A patent/TW441181B/zh not_active IP Right Cessation
- 1998-09-08 JP JP25412998A patent/JP4054118B2/ja not_active Expired - Fee Related
- 1998-09-10 US US09/150,789 patent/US5994944A/en not_active Expired - Lifetime
- 1998-09-10 KR KR1019980037263A patent/KR100530933B1/ko not_active IP Right Cessation
- 1998-09-10 CN CNB981192084A patent/CN1143433C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19739807C2 (de) | 2000-06-15 |
| DE19739807A1 (de) | 1999-03-11 |
| CN1143433C (zh) | 2004-03-24 |
| TW441181B (en) | 2001-06-16 |
| DE59809957D1 (de) | 2003-11-27 |
| US5994944A (en) | 1999-11-30 |
| CN1212518A (zh) | 1999-03-31 |
| JPH11154856A (ja) | 1999-06-08 |
| EP0902541A1 (de) | 1999-03-17 |
| EP0902541B1 (de) | 2003-10-22 |
| KR19990029670A (ko) | 1999-04-26 |
| KR100530933B1 (ko) | 2006-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4695744A (en) | Level shift circuit including source follower output | |
| KR100231091B1 (ko) | 레벨 시프터 회로 | |
| US6201429B1 (en) | Clamped cascode level shifter circuit | |
| US8643426B2 (en) | Voltage level shifter | |
| JP3118071B2 (ja) | レベル変換回路 | |
| US20020149392A1 (en) | Level adjustment circuit and data output circuit thereof | |
| KR100325025B1 (ko) | 파워온리셋회로 | |
| US6040729A (en) | Digital output buffer for multiple voltage system | |
| JPH01305616A (ja) | 半導体集積回路の出力回路 | |
| KR20180092804A (ko) | 레벨 시프터 | |
| US4719367A (en) | Schmitt trigger circuit | |
| US4406957A (en) | Input buffer circuit | |
| US20040207450A1 (en) | Voltage level shifter and system mounting voltage level shifter therein | |
| JP4054118B2 (ja) | レベル切換回路 | |
| JP2001111407A (ja) | 集積半導体回路 | |
| US6268755B1 (en) | MOSFET predrive circuit with independent control of the output voltage rise and fall time, with improved latch immunity | |
| US5939932A (en) | High-output voltage generating circuit for channel breakdown prevention | |
| JPH0252460B2 (ja) | ||
| JP2000164730A (ja) | Ｍｏｓ型半導体集積回路 | |
| JPH04284021A (ja) | 出力回路 | |
| US5994936A (en) | RS flip-flop with enable inputs | |
| KR0142985B1 (ko) | 동상신호 출력회로, 역상신호 출력회로 및 2상신호 출력회로 | |
| US20180083612A1 (en) | High-side power switch control circuit | |
| US6329842B1 (en) | Output circuit for electronic devices | |
| KR970004057B1 (ko) | 입력버퍼 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071207 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |