JP4051182B2 - 過電流検出装置 - Google Patents
過電流検出装置 Download PDFInfo
- Publication number
- JP4051182B2 JP4051182B2 JP2001118219A JP2001118219A JP4051182B2 JP 4051182 B2 JP4051182 B2 JP 4051182B2 JP 2001118219 A JP2001118219 A JP 2001118219A JP 2001118219 A JP2001118219 A JP 2001118219A JP 4051182 B2 JP4051182 B2 JP 4051182B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- overcurrent
- detection device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、負荷に電源電圧を供給する際に、該負荷と電源との間に介置される半導体スイッチ及び配線に流れる過電流の発生を検出する過電流検出装置に関する。
【０００２】
【従来の技術】
例えば、車両に搭載される各種ランプ、モータ等の負荷は、バッテリより供給される直流電圧が印加されて動作する。このような各負荷は、回路の故障や動作不良等に起因して過電流が流れる場合がある。過電流が流れた場合には、半導体スイッチが過熱され、且つ、負荷と電源とを連結するハーネスが過熱され、焼損するというトラブルが発生する。
【０００３】
そこで、過電流が発生した際に、いち早くこれを検知し、回路を遮断する過電流検出回路が種々提案されている。過電流検出回路の従来例として、例えば、負荷と電源との間を連結する電線にシャント抵抗を介置し、該シャント抵抗の両端に発生する電圧を検出し、検出された電圧値が所定値を越えたときに回路を遮断する方法が知られている。
【０００４】
即ち、負荷に過電流が流れた場合には、シャント抵抗の両端に発生する電圧値が上昇するので、該電圧値を検出し、所定レベルを超えた際に、例えば負荷と電源とを接続するリレーの自己保持回路を遮断することにより、負荷に流れる過電流を防止することができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、このような従来における過電流検出回路では、シャント抵抗の両端に発生する電圧値を検出する回路が必要であり、回路規模が大きくなる。従って、広い設置スペースが必要となり、且つ、コストアップにつながるという欠点がある。また、シャント抵抗に電流が流れると、シャント抵抗の発熱によるエネルギー損出が発生するという問題があった。
【０００６】
この発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、回路規模が小さく、且つ、低コストで構成することが可能な過電流検出装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本願請求項１に記載の発明は、直流電源と負荷との間に設置された半導体スイッチをオン、オフ動作させて、前記負荷へ電力供給するように構成された回路の、前記半導体スイッチに流れる過電流を検出する過電流検出装置において、前記半導体スイッチの負荷側端子と接地電位との間の電圧を分圧比ｂにて分圧して第１の電圧を生成し、前記半導体スイッチの電源側端子と接地電位との間の電圧を分圧比ａにて分圧して第２の電圧を生成し、前記分圧比ａ、または分圧比ｂのうちの一方の分圧比を固定した状態で、他方の分圧比を調整することにより、前記第１の電圧と第２の電圧とが等しくなるように制御し、前記他方の分圧比の変化量に基づいて、前記半導体スイッチに流れる過電流を検出することを特徴とする。
【０００９】
請求項２に記載の発明は、直流電源と負荷との間に設置された半導体スイッチをオン、オフ動作させて、前記負荷へ電力供給するように構成された回路の、前記半導体スイッチに流れる過電流を検出する過電流検出装置において、前記半導体スイッチの負荷側端子と接地電位との間に、該負荷側端子と接地電位との間の電圧を分圧比ｂで分圧する第１の抵抗と第２の抵抗とを含む直列接続回路を設け、前記半導体スイッチの電源側端子と接地電位との間に、該電源側端子と接地電位との間の電圧を分圧比ａで分圧する第３の抵抗と第４の抵抗とを含む直列接続回路を設け、前記第１の抵抗と第２の抵抗との接続点の電圧を第１の電圧とし、前記第３の抵抗と第４の抵抗との接続点の電圧を第２の電圧とし、前記第３の抵抗、または第４の抵抗に流れる電流値を調整することにより、前記第１の電圧と第２の電圧とが等しくなるように制御し、前記分圧比ａの変化量に基づいて、前記負荷に流れる過電流を検出することを特徴とする。
【００１０】
請求項３に記載の発明は、前記第３の抵抗は前記半導体スイッチの電源端子側、前記第４の抵抗は前記接地電位側に配置され、可変電流回路を前記第３の抵抗に対して並列的に設置して、該可変電流回路より出力される電流が前記第４の抵抗に流れるようにし、前記第１の電圧と前記第２の電圧とを比較する比較手段を設置し、該比較手段による比較結果に応じて前記可変電流回路に流れる電流値を調整して、前記第４の抵抗における電圧降下量を変化させることにより、前記第１の電圧と前記第２の電圧とが等しくなるように制御することを特徴とする。
【００１１】
請求項４に記載の発明は、前記可変電流回路は、ＰチャンネルＭＯＳ−ＦＥＴと第５の抵抗からなるソースフォロワ回路を有し、前記ＰチャンネルＭＯＳ−ＦＥＴのソースは、前記第５の抵抗を介して前記半導体スイッチの電源端子側に接続され、前記ＰチャンネルＭＯＳ−ＦＥＴのドレインは、前記第３の抵抗と第４の抵抗との接続点に接続され、前記ＰチャンネルＭＯＳ−ＦＥＴのゲートは、前記比較手段の出力端子に接続され、前記比較手段の出力信号に応じて前記ＰチャンネルＭＯＳ−ＦＥＴのソース電圧を変化させることにより、前記第４の抵抗に流れる電流値を調整し、前記ＰチャンネルＭＯＳ−ＦＥＴのソースに発生する電圧が閾値電圧以上となったときに、過電流と判定することを特徴とする。
【００１２】
請求項５に記載の発明は、前記第２の電圧を強制的に所定レベルまで低下させる強制電圧低下手段を具備し、前記半導体スイッチの投入時に、予め設定した強制オン時間だけ前記強制電圧低下手段を作動させて、前記第２の電圧を強制的に低下させることにより、前記ＰチャンネルＭＯＳ−ＦＥＴのソース電圧を低下させ、前記半導体スイッチ投入後に発生する突入電流等の正常範囲の過電流に対し、前記強制オン時間が経過するまで過電流発生と判定しないことを特徴とする。
【００１３】
請求項６に記載の発明は、前記半導体スイッチに過電流が流れ、前記強制オン時間が予め設定された所定回数繰り返された際には、前記強制電圧低下手段を動作させないことを特徴とする。
【００１４】
請求項７に記載の発明は、前記強制電圧低下手段は、スイッチング手段と、第６の抵抗との直列接続回路からなり、動作時には、前記スイッチング手段をオンとして、前記第６の抵抗を前記第４の抵抗に対して並列的に接続して、前記第２の電圧を低下させることを特徴とする。
【００１５】
請求項８に記載の発明は、前記強制電圧低下手段が作動することにより低下した前記第２の電圧は、前記半導体スイッチにデッドショート時の過電流が流れた際に発生する前記第１の電圧よりも大きくなるように設定されることを特徴とする。
【００１６】
請求項９に記載の発明は、前記強制電圧低下手段が作動しているときに、前記第２の電圧が前記第１の電圧よりも大きいと判定された場合には、前記強制オン時間の経過を待たずに、過電流判定することを特徴とする。
【００１７】
請求項１０に記載の発明は、前記分圧比ａおよび分圧比ｂを設定する各素子を同一半導体チップ内に設けたことを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係る過電流検出装置、及び電源回路を示す説明図、図２，図３は、本発明の特徴部分を示す回路図である。
【００１９】
本発明の過電流検出装置は、負荷と電源とを接続する電線上に半導体スイッチが介置された回路において、該半導体スイッチの電源側接続端の電圧と、負荷側接続端の電圧をブリッジ回路を用いて比較することにより、負荷及び半導体スイッチに流れる過電流を検出するものである。
【００２０】
そして、検出される過電流が、デッドショート（電源とグランドが直接短絡するような大きな短絡事故）のように、大過電流である場合には、負荷電流を即時に遮断し、レアショート（定常の負荷電流の数倍程度の過電流）の場合には、負荷電流を即時に遮断せず、過電流が暫く継続して流れた際に、遮断するように動作するものである。更に、電源投入時の正常な過渡電流（突入電流）により、過電流防止機能が作用しないような構成とされている。
【００２１】
以下、図２，図３に示す回路図に基づいて、本実施形態に係る過電流検出装置の原理について説明する。
【００２２】
図２は、ブリッジ回路の接続の様子を示す回路図である。図示のように、負荷Ｌ１の電源側の接続点ｐ１と、直流電源ＶBのプラス側出力端との間には、スイッチング用のパワートランジスタ（半導体スイッチ）Ｔ１が介置され、該パワートランジスタＴ１のソースは、負荷Ｌ１の電源側接続点ｐ１に接続され、ドレイン（接続点ｐ２）は、配線インピーダンスＲwを介して、電源ＶBのプラス側出力端に接続されている。
【００２３】
ここで、パワートランジスタＴ１としては、ＦＥＴ（ＮＭＯＳ或いはＰＭＯＳ）、バイポーラトランジスタ、ＩＧＢＴ等、スイッチング機能を有する各種の半導体素子を用いることができる。また、配線インピーダンスＲwは、負荷電流が流れる回路の全インピーダンス（電源内部抵抗も含む）から、パワートランジスタＴ１の電源側接続端と接地電位レベル間のインピーダンス（Ｒon＋負荷インピーダンス＋パワートランジスタＴ１からグランドまでの配線インピーダンス）を差し引いたものである。なお、Ｒonは、パワートランジスタＴ１のオン抵抗である。
【００２４】
また、接続点ｐ１は、抵抗Ｒ１（第１の抵抗）と抵抗Ｒ２（第２の抵抗）の直列接続回路を介してグランド（接地電位）に接続され、接続点ｐ２は、抵抗Ｒ３（第３の抵抗）と抵抗Ｒ４（第４の抵抗）の直列接続回路を介してグランドに接続されている。そして、抵抗Ｒ３と抵抗Ｒ４との接続点ｐ３の電圧をＶa（第２の電圧）とし、抵抗Ｒ１と抵抗Ｒ２との接続点ｐ４の電圧をＶb（第１の電圧）とする。更に、抵抗Ｒ３と抵抗Ｒ４の分圧比を「ａ」、抵抗Ｒ１と抵抗Ｒ２の分圧比を「ｂ」とする。従って、ａ＝Ｒ４／（Ｒ３＋Ｒ４）、ｂ＝Ｒ２／（Ｒ１＋Ｒ２）となる。
【００２５】
更に、負荷電流（過電流状態を含む）をＩとし、接続点ｐ２の電圧をＶ１、接続点ｐ１の電圧をＶ２、直流電源ＶBの出力電圧を同一の符号ＶBで示す。従って、Ｖa＝ａ＊Ｖ１、Ｖb＝ｂ＊Ｖ２である。
【００２６】
上記の内容から、接続点ｐ３の電圧Ｖａと、接続点ｐ４の電圧Ｖbとの差分は、以下の（１）式で示すことができる。
【００２７】
上述の（１）式より、負荷電流Ｉが増加するにつれて差分電圧Ｖa−Ｖbが変化することがわかる。その変化の形態は、分圧比ａと分圧比ｂとの大小関係で異なり、以下の（イ）〜（ハ）に示す３通りとなる。ここで特徴的なことは、ａ≠ｂの場合、パワートランジスタＴ１のオン抵抗Ｒonのみならず、配線インピーダンスＲwの影響が差分電圧Ｖa−Ｖbの変化に現れることである。
【００２８】
（イ）ａ＞ｂの場合
差分電圧Ｖa−Ｖbは、負荷電流Ｉがゼロのとき、プラスのオフセット値ＶB(ａ−ｂ)を有し、負荷電流Ｉの増加につれて増加する。このときＲw(ｂ−ａ)＜０となるため、トランジスタＴ１のオン抵抗Ｒonによる増加量（Ｒon＊ｂ＊I）を配線インピーダンスによる要因Ｒw(ｂ−ａ)＊Iが打ち消す働きをする。即ち、Ｖa−Ｖbは負荷電流の変化に対して鈍感になる。
【００２９】
（ロ）ａ＝ｂの場合
（１）式は、Ｖa−Ｖb＝Ｒon＊ｂ＊Ｉとなり、Ｖa−ＶbはＲonと負荷電流Ｉだけで決まり、配線インピーダンスＲw、及び電源電圧ＶBの影響は無くなる。
【００３０】
（ハ）ａ＜ｂの場合
差分電圧Ｖa−Ｖbは、負荷電流Ｉがゼロのとき、マイナスのオフセット値ＶB(ａ−ｂ)を持ち、負荷電流Ｉの増加につれて増加する。負荷電流の増加に対する差分電圧Ｖa−Ｖbの増加率はＲw(ｂ−ａ)＋Ｒon＊ｂとなり、トランジスタＴ１のオン抵抗Ｒonだけでなく、配線インピーダンスＲwにも依存し、その依存の度合いは（ｂ−ａ）に比例して大きくなる。
【００３１】
本実施形態では、過電流状態を検出するために、差分電圧Ｖa−Ｖbを用いる。そして、分圧比ｂを固定すると、負荷電流（過電流も含む）Ｉの増加により電圧Ｖbは減少する。その場合に分圧比ａを変化させて（減少させて）常にＶa−Ｖb＝０となるように制御し、このときの分圧比ａの減少量に基づいて、負荷電流Ｉの増加量を検出する。つまり、Ｖa−Ｖb＝０が成立するということは、（分圧比ａ）＜（分圧比ｂ）が成立することになり、上記の（ハ）の場合を適用することができる。以下、詳しく説明する。
【００３２】
上述のように、Ｖa−Ｖb＝０の状態では、常に（分圧比ａ）＜（分圧比ｂ）が成立する。そして、Ｖa−Ｖb＝０のときには、分圧比ａは次の（２）式で表すことができる。
【００３３】
ａ＝(ＶB−Ｒw＊Ｉ−Ｒon＊Ｉ)／(ＶB−Ｒw＊Ｉ)＊ｂ ・・・（２）
ここで、符号ＩＮを、ＩＮ＝Ｉ／ＶBと定義する。ＩＮは、電源電圧ＶBで正規化した電流に相当するので、ＩＮを用いて上記の（２）式を表わすと、以下の（３）式の如くとなる。
【００３４】
また、（３）式を正規化電流ＩＮで微分すると、以下の（４）式が得られる。
【００３５】
ｄａ／ｄ（ＩＮ）＝−Ｒon＊ｂ／（１−Ｒw＊ＩＮ）２ ・・・（４）
（３）、（４）式より、以下に示す（ニ）〜（ト）が理解される。
【００３６】
（ニ）負荷電流を正規化電流ＩＮで表わすとＶa＝Ｖbを維持する分圧比ａは電源電圧に依存しない。
【００３７】
（ホ）負荷電流が小さいとき、抵抗Ｒwの影響をほとんど受けない。これは正常電流の数倍程度の過電流検出する場合の特性はＲonで決まり、この領域では配線インピーダンスＲwの影響を受けないことを意味する。
【００３８】
（ヘ）負荷電流が大きくなると分圧比ａの値はＲwで決まり、Ｒonの影響は小さくなる。これは、デッドショート時の過電流検出特性はＲwに依存することを意味し、かつ配線インピーダンスに合わせたデッドショート検出が可能であることを意味する。即ち、配線インピーダンスが大きくなるほどデッドショートと判定する電流値は小さくなる。
【００３９】
（ト）負荷電流増大に連れて急激に分圧比ａの値が立ちあがるため、デッドショート検出におけるばらつきが少なくなる。ＩＮ＝４アンペア以上でデッドショートを確実に検出できる。
【００４０】
図４は、前述の（２）式を用いて、負荷電流Ｉが変化したときの分圧比ａの値を計算した結果を示す特性図であり、ここでは配線インピーダンスＲwを１５０ｍΩ一定として、電源電圧ＶBをパラメータとして６Ｖから１６Ｖまで変化させている。
【００４１】
また、図５は、（３）式を用いて正規化負荷電流ＩＮに対する分圧比ａの変化を計算した結果を示す特性図であり、同図より、配線インピーダンスＲwをパラメータとして５０ｍΩから５００ｍΩまで変化させている。
【００４２】
また、図６は、（４）式の計算結果を示す特性図であり、分圧比ａの減少率が配線インピーダンスをパラメータとして表わされている。
【００４３】
そして、上記の図４〜図６に記載された内容から、負荷電流Ｉが増加すると、分圧比ａの変化率が大きくなることが理解される。従って、（分圧比ａ）＜（分圧比ｂ）の条件下では、過大な負荷電流Ｉが流れた際に、これを高精度に検出することができる。換言すれば、負荷に過電流が流れたときには、電流変化を敏感に検出することができる。
【００４４】
以下、図３に示す回路図を参照しながら、分圧比ａの変化を検出する手順について説明する。
【００４５】
前述したように、負荷電流Ｉの大きさは、Ｖa＝Ｖbとなるように制御すると、分圧比ａの大きさとして現れる。つまり、前述の（ハ）の条件下であるので、図４〜図６の特性図に示したように、負荷電流Ｉの大きさに応じて分圧比ａが変化する。従って、分圧比ａの大小を検出することにより、負荷電流Ｉが過電流であるかどうかを判定することができる。
【００４６】
図３は、図２に示したブリッジ回路に、更に、分圧比ａの変化を測定する機能を付加した回路を示す構成図であり、以下、分圧比ａを測定する原理について説明する。
【００４７】
図３に示すように、抵抗Ｒ３と抵抗Ｒ４との接続点ｐ３は、コンパレータＣＭＰ１のプラス側（非反転側）入力端に接続され、抵抗Ｒ１と抵抗Ｒ２との接続点ｐ４は、該コンパレータＣＭＰ１のマイナス側（反転側）入力端に接続されている。また、抵抗Ｒ５（第５の抵抗）、トランジスタＴ２（ＰチャンネルＭＯＳ−ＦＥＴ）、及びダイオードＤ２の直列接続回路が、抵抗Ｒ３に対して並列的に接続されており、トランジスタＴ２のゲートは、コンパレータＣＭＰ１の出力端と接続されている。なお、抵抗Ｒ５とトランジスタＴ２にて、請求項に記載した可変電流回路が構成される。
【００４８】
更に、抵抗Ｒ６（第６の抵抗）とトランジスタＴ３（スイッチング手段）との直列接続回路（強制電圧低下手段）が抵抗Ｒ４に対して並列的に接続されている。また、トランジスタＴ２と抵抗Ｒ５とによりソースフォロワ回路が構成される。
【００４９】
ここで、負荷電流Ｉの変化により、電圧Ｖaが電圧Ｖbよりも大きくなると、コンパレータＣＭＰ１の出力信号レベルが増大し、トランジスタＴ２のゲート電位を押し上げる。このためソースフォロア回路（抵抗Ｒ５とトランジスタＴ２）の抵抗Ｒ５の電圧降下量が減少し抵抗Ｒ５を流れる電流Ｉ２が減少する。この電流Ｉ２はトランジスタＴ２→ダイオードＤ２→抵抗Ｒ４→グランドの経路で流れるので、電流Ｉ２の減少に伴って、抵抗Ｒ４における電圧降下量が減少し、電圧Ｖaは減少してＶbに等しくなる。
【００５０】
また、電圧Ｖbより電圧Ｖaが小さくなると、コンパレータＣＭＰ１の出力が低下し、トランジスタＴ２のゲート電位が低下して、抵抗Ｒ５の電圧降下量が増加し、電流Ｉ２が増加する。このため、抵抗Ｒ４の電圧降下量が増大して、電圧Ｖaは電圧Ｖbに等しくなる。
【００５１】
即ち、電流Ｉ２のフィードバック動作により、常に電圧Ｖaは電圧Ｖbに等しくなるように制御される。Ｖa＝Ｖbを維持する電圧Ｖaの変化は抵抗Ｒ５の電圧降下として現れるので、抵抗Ｒ５とトランジスタＴ２のソースとの接続点ｐ５の電位Ｖcを検出することにより、電圧Ｖaの変化、即ち、分圧比ａの変化を検出することができる。電圧Ｖcと、分圧比ａまたは電圧Ｖaの関係を式に表わすと、次の（５）式のようになる。
【００５２】
抵抗Ｒ３を流れる電流をＩ１とすると、Ｖa＝Ｒ４（Ｉ１＋Ｉ２）、Ｖ１＝Ｖa＋Ｒ３＊Ｉ１、ａ＝Ｖa／Ｖ１となる。従って、次の（５）式を得ることができる。
【００５３】
（５）式を電圧Ｖaで微分すると、次の（６）式が得られる。
【００５４】
ｄＶc／ｄ（Ｖa）＝−Ｒ５（１／Ｒ４＋１／Ｒ３）・・・（６）
（６）式は、電圧Ｖaに対する電圧Ｖcの増幅率を表わす。この際、（６）式の抵抗値は次のように設定する。即ち、Ｉ２＝０の場合にＶa＜Ｖbとなるように抵抗Ｒ３、抵抗Ｒ４の抵抗値を設定する。つまり、Ｒ１＝Ｒ２の場合はＲ３＞Ｒ４となる。電流Ｉ２が流れることにより、Ｖa＝Ｖbとなるように抵抗Ｒ３、Ｒ４、Ｒ５の値を選定する。抵抗Ｒ５は電流Ｉ２の変化範囲を決める。抵抗Ｒ５を大きくすると電流Ｉ２の変化範囲は小さくなり、抵抗Ｒ５を小さくすると電流Ｉ２の変化範囲は大きくなる。
【００５５】
Ｉ２＊Ｒ４がほぼ電圧Ｖaの調整範囲となる。抵抗Ｒ５を大きくすれば電圧Ｖaの調整範囲が狭くなる。
【００５６】
一例として、Ｒ３＝１．１ＫΩ、Ｒ４＝１ＫΩ、Ｒ５＝１０ＫΩ、Ｒ１＝Ｒ２＝１０ＫΩとすると、ｄＶc／ｄ（Ｖa）＝−１９．１となる。負荷電流Ｉの増大により分圧比ａが減少すると電圧Ｖaは減少し、電圧Ｖcは増加する。その増加量は、電圧Ｖaの減少量の１９．１倍となる。
【００５７】
次に、過電流判定値の過渡成分の設定について説明する。図３に示すトランジスタＴ３がオンすると、抵抗Ｒ６が抵抗Ｒ４に対して並列的に接続され、点ｐ３とグランドとの間の抵抗値が減少するので、電圧Ｖaは低下する。そして、電圧Ｖaが電圧Ｖbよりも小さくなると、コンパレータＣＭＰ１の出力信号は「Ｌ」レベルとなり、抵抗Ｒ５に流れる電流Ｉ２は増加する。従って、点ｐ５における電圧Ｖcは低下する。この際、電圧Ｖcは（Ｖa＋０．７Ｖ）までしか低下しない。なお、「０．７Ｖ」は、ダイオードＤ２の電圧降下分である。
【００５８】
従って、Ｖc＝Ｖa＋０．７Ｖのとき、電流Ｉ２は最大値となり、この状態においても、Ｖa＜Ｖbの場合には、コンパレータＣＭＰ１の出力信号が「Ｌ」レベルに貼り付き、トランジスタＴ２はソースフォロワとならずに、飽和状態となる。
【００５９】
この状態で、負荷電流Ｉが増加し、電圧Ｖbが低下してＶa＞Ｖbとなると、電圧Ｖcは最小値から上昇し始める。即ち、トランジスタＴ３がオンすると、電圧Ｖcは、所定値以上の負荷電流が流れるまでは、最小値にロックされる。これにより、過電流判定値を大幅に大きくとることが可能となる。
【００６０】
電源投入時の突入電流等、正常な過渡電流が流れるとき、これを上回る過電流判定値を設定する必要がある。本実施形態では、上記の手法を用いて、そのときの過電流判定値を設定している。
【００６１】
次に、図１に示す回路図に基づいて、本発明が適用された過電流検出装置について説明する。
【００６２】
図１に示すように、過電流検出装置１は、例えば車両に搭載されるランプやモータ等の負荷Ｌ１に流れる電流が過電流となった場合に、これを検出し、必要に応じて回路を遮断することにより、負荷Ｌ１及び回路を保護するものである。
【００６３】
負荷Ｌ１は、一端がグランドに接続され、他端（接続点ｐ１）は、パワートランジスタ（ＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ等の半導体スイッチ）Ｔ１のソースに接続され、該パワートランジスタＴ１のドレイン（接続点ｐ２）は、例えば車両に搭載されるバッテリ等の直流電源ＶBに接続されている。また、点ｐ２と直流電源ＶBとの間には、配線インピーダンスＲwが存在している。
【００６４】
過電流検出装置１は、抵抗Ｒ１とＲ２との直列接続回路、及び抵抗Ｒ３とＲ４との直列接続回路からなるブリッジ回路を有しており、抵抗Ｒ３の一端は点ｐ２に接続され、抵抗Ｒ１の一端は、点ｐ１に接続されている。また、抵抗Ｒ４の一端は、グランドに接続され、抵抗Ｒ２の一端は、可変抵抗器ＶRを介してグランドに接続されている。そして、抵抗Ｒ３とＲ４との接続点ｐ３は、コンパレータＣＭＰ１（比較手段）のプラス側端子（非反転側）に接続され、抵抗Ｒ１とＲ２との接続点ｐ４は、コンパレータＣＭＰ１のマイナス側端子（反転側）に接続されている。なお、可変抵抗器ＶRは、抵抗Ｒ１と抵抗Ｒ２との分圧比ｂを任意に設定するためのものであり、該可変抵抗器ＶRの抵抗値は、抵抗Ｒ２に含まれるものである。
【００６５】
抵抗Ｒ３に対し、並列的に、抵抗Ｒ５とトランジスタＴ２とダイオードＤ２との直列接続回路が設けられており、トランジスタＴ２のゲートは、コンパレータＣＭＰ１の出力端に接続されている。
【００６６】
また、抵抗Ｒ４に対して、並列的に、抵抗Ｒ６とトランジスタＴ３との直列接続回路が設けられている。
【００６７】
更に、直流電源ＶBのプラス側出力端は、抵抗Ｒ７と抵抗Ｒ８との直列接続回路に接続されており、抵抗Ｒ７と抵抗Ｒ８との接続点ｐ６は、コンパレータＣＭＰ２のプラス側端子（非反転側）に接続されている。他方、該コンパレータＣＭＰ２のマイナス側端子（反転側）には、抵抗Ｒ５とトランジスタＴ２との接続点ｐ５が接続されている。
【００６８】
また、点ｐ５は、抵抗Ｒ１０及びダイオードＤ１を介して、点ｐ１に接続されている。
【００６９】
一方、負荷Ｌ１に電源電圧ＶBを供給するためのスイッチＳＷ１、及び抵抗Ｒ１４が設けられており、該スイッチＳＷ１によるスイッチ投入信号は、アンド回路ＡＮＤ１、及びＡＮＤ２を介してドライバ２に与えられるように成されている。
【００７０】
ドライバ２は、チャージポンプ３と接続されており、該チャージポンプ３より出力電圧が供給されて動作する。また、該ドライバ２の出力端は、抵抗Ｒ１２を介して、パワートランジスタＴ１のゲートに接続されている。更に、この出力端は、ダイオードＤ３、及び抵抗Ｒ９を介してコンパレータＣＭＰ２のプラス端子（接続点ｐ６）に接続されている。
【００７１】
コンパレータＣＭＰ２の出力端は、３系統に分岐され、１つ目の分岐線は、抵抗Ｒ１３を介して５ボルトの直流電源に接続され、２つ目の分岐線は、アンド回路ＡＮＤ２の一入力端に接続され、３つ目の分岐線は、パルスカウンタ５に接続されている。パルスカウンタ５の出力端は、ラッチＤＦ１に接続され、該ラッチＤＦ１の出力端は、アンド回路ＡＮＤ１の一入力端に接続されている。
【００７２】
更に、この過電流検出装置１は、タイマ４を有しており、該タイマ４の２つの出力端は、トランジスタＴ３のゲート、及びパルスカウンタ５に接続されている。また、タイマ４の入力端は、アンド回路ＡＮＤ２の出力端と接続されている。タイマ４は、２０ｍｓタイマ部と、２００ｍｓタイマ部とを有している。
【００７３】
ここで、上記の回路を構成する各抵抗Ｒ１〜Ｒ１４の抵抗値は、一例として次のように設定することができる。即ち、本実施形態では、Ｒ１＝１０ＫΩ、Ｒ２＝１０ＫΩ、Ｒ３＝１．１ＫΩ、Ｒ４＝１ＫΩ、Ｒ５＝１０ＫΩ、Ｒ６＝３ＫΩ、Ｒ７＝２．４ＫΩ、Ｒ８＝１０ＫΩ、Ｒ９＝３ＫΩ、Ｒ１０＝８．２ＫΩ、Ｒ１２＝２０ＫΩ、Ｒ１３＝１ＫΩ、そして、Ｒ１４＝１０ＫΩとしている。
【００７４】
次に、上記のように構成された本実施形態に係る過電流検出装置１の作用について説明する。ここで、図１に示す点ｐ１の電圧をＶ２、点ｐ２の電圧をＶ１、点ｐ３の電圧をＶa（第２の電圧）、点ｐ４の電圧をＶb（第１の電圧）、点ｐ５の電圧をＶcとする。
【００７５】
本実施形態に係る過電流検出装置１では、次の４つの内容が特徴的な動作である。
【００７６】
（Ｉ）電源投入時の過渡電流（突入電流）では、過電流と判断せず、回路を遮断しない。
【００７７】
（II）定常電流の数倍程度の過電流（レアショート）の場合には、即時に回路を遮断せず、暫くの間過電流が流れ続けたときに、回路を遮断する。
【００７８】
（III）負荷に定常電流が流れているときには、（電圧Ｖa）＝（電圧Ｖb）が成立するようにフィードバック制御される。即ち、通常時には（分圧比ａ）＜（分圧比ｂ）の環境下で動作する。
【００７９】
（IV）短絡事故等、大きな過電流（デッドショート）が発生した場合には、即時に回路を遮断する。
【００８０】
上記（Ｉ）〜（IV）の点をふまえて、まず、起動時（電源投入時）の動作について説明する。図１に示すスイッチＳＷ１がオフとされているときには、ダイオードＤ３がドライバ２のシンクトランジスタ（図示省略）を介してグランドに接地されるので、コンパレータＣＭＰ２のプラス入力端の電圧は、抵抗Ｒ８と抵抗Ｒ９との並列合成抵抗と、抵抗Ｒ７とで電圧Ｖ１を分圧した電圧となる（これを電圧ＶLとする）。一方、パワートランジスタＴ１の負荷側端子（ソース）が負荷Ｌ１を介して接地されるので、コンパレータＣＭＰ２のマイナス入力端の電圧は、ダイオードＤ１による電圧降下を無視すれば、抵抗Ｒ５と抵抗Ｒ１０で電圧Ｖ１を分圧した電圧となる。この際、コンパレータＣＭＰ２のプラス入力端の電圧は、マイナス入力端の電圧よりも大きくなるように、抵抗Ｒ１０の抵抗値を選定する。
【００８１】
つまり、スイッチＳＷ１がオフのときには、コンパレータＣＭＰ２の出力は「Ｈ」レベルとなる。また、ラッチＤＦ１の出力信号は、スイッチＳＷ１がオフのときは「Ｈ」レベルとなっている。
【００８２】
この状態でスイッチＳＷ１がオンとされると（即ち、負荷Ｌ１へ電圧を印加するべく操作が行われると）、アンド回路ＡＮＤ１の２つの入力端は共に「Ｈ」となり、且つ、アンド回路ＡＮＤ２の２つの入力端もやはり「Ｈ」となるので、アンド回路ＡＮＤ２の出力信号が「Ｈ」レベルとなる。よって、ドライバ２の出力信号は「Ｈ」レベルとなる。これにより、チャージポンプ３に蓄えられている電力が出力され、パワートランジスタＴ１のゲートに駆動電圧が印加されるので、該パワートランジスタＴ１はオン状態となる。
【００８３】
他方、ドライバ２の出力信号が「Ｈ」レベルとなることにより、ダイオードＤ３は逆バイアスされ、抵抗Ｒ９に流れる電流が遮断されるので、コンパレータＣＭＰ２のプラス入力端の電圧は、電圧Ｖ１を抵抗Ｒ７と抵抗Ｒ８とで分圧した電圧（これを、閾値ＶHとする）まで上昇する。
【００８４】
また、アンド回路ＡＮＤ２の出力信号が「Ｈ」レベルに立ち上がると、タイマ４の２００ｍｓタイマ部、及び２０ｍｓタイマ部が作動を開始する。そして、２０ｍｓタイマ出力が「Ｈ」レベルの間は（即ち、強制オン時間としての２０ｍｓの時間が経過するまでは）、トランジスタＴ３のゲートに駆動電圧が印加されて、該トランジスタＴ３がオンとなる。
【００８５】
この状態では、図３を用いて既に説明したように、たとえ負荷Ｌ１に過電流が流れた場合であってもコンパレータＣＭＰ１の出力が「Ｌ」レベルに貼り付くので、電圧Ｖcは低下する。よって、（電圧ＶH）＞（電圧Ｖc）が成立し、コンパレータＣＭＰ２の出力は「Ｈ」レベルを維持し、アンド回路ＡＮＤ２の出力が「Ｈ」レベルを維持するので、ドライバ２によるパワートランジスタＴ１の駆動が継続される。
【００８６】
つまり、スイッチＳＷ１の投入後、２０ｍｓ間は、コンパレータＣＭＰ２の出力は強制的に「Ｈ」レベルとされるので（但し、負荷Ｌ１にデッドショート時の過電流が流れていない場合に限る）、パワートランジスタＴ１はオン状態を継続する。従って、スイッチＳＷ１投入時に過渡電流（突入電流）が流れた場合でも、２０ｍｓの間は、この過渡電流により回路は遮断されない。
【００８７】
その後、２０ｍｓが経過すると、タイマ４の動作により、トランジスタＴ３のゲートへの駆動電圧の供給が停止されるので、該トランジスタＴ３はオフとなり、電圧Ｖaが上昇する。このとき、過渡電流が継続して発生していれば（未だ、過渡電流が治まっていなければ）、コンパレータＣＭＰ１の出力は反転して「Ｈ」レベルとなり、電圧Ｖcは上昇し、コンパレータＣＭＰ２の出力は「Ｌ」レベルとなる。
【００８８】
これにより、一旦はパワートランジスタＴ１がオフとなる。即ち、アンド回路ＡＮＤ２の出力レベルが「Ｌ」となり、ドライバ２の制御下で、パワートランジスタＴ１への駆動電圧の供給が停止されるので、該パワートランジスタＴ１はオフとなる。
【００８９】
その結果、電圧Ｖ２が低下し、これに伴って、電圧Ｖbが低下する。電圧Ｖbの低下により電圧Ｖcは上昇し始めるが、電圧Ｖ２の低下が進むに連れて、電圧Ｖcは抵抗Ｒ１０とダイオードＤ１との直列接続回路により引き下げられる。
【００９０】
他方、パワートランジスタＴ１がオフとなることにより、コンパレータＣＭＰ２のプラス側入力端の電圧は、スイッチＳＷ１投入前の初期状態と同様になり、抵抗Ｒ９、及びダイオードＤ３を介してドライバ２のシンクトランジスタ（図示省略）により接地され、低電圧レベルＶLとなっている。そして、上記の電圧Ｖcがこの電圧ＶLを下回ると、コンパレータＣＭＰ２の出力は「Ｈ」レベルに反転する。
【００９１】
これにより、アンド回路ＡＮＤ２の出力が「Ｈ」レベルとなり、パワートランジスタＴ１がオンし、同時に、タイマ４の２０ｍｓタイマ部が作動する。このため再度トランジスタＴ３がオンし、パワートランジスタＴ１は、２０ｍｓ間オンを続ける。
【００９２】
即ち、スイッチＳＷ１の投入時に過渡電流（突入電流）が発生すると、当該過電流検出回路１は、過電流の発生を検出して、パワートランジスタＴ１を遮断するが、該パワートランジスタＴ１は再度オンとされる。そして、２０ｍｓのオン時間が４回繰り返される時間内（パルスカウンタ５のカウント値を４回に設定した場合）に過渡電流が治まり、定常状態となれば、パワートランジスタＴ１はオン状態を継続し、回路は遮断されない。従って、通常動作時における過渡電流による回路の遮断を防止することができる。
【００９３】
図７は、このときの様子を示す特性図であり、時刻ｔ１がスイッチＳＷ１投入時を示す。また、曲線ｓ１は電圧Ｖ２の変化、曲線ｓ２はコンパレータＣＭＰ２のプラス側入力端の電圧変化、曲線ｓ３はコンパレータＣＭＰ２のマイナス側入力端の電圧変化、そして、曲線ｓ４は負荷電流Ｉの変化を示している。また、横軸の１区間（５目盛り分）が時間２０ｍｓを示している。
【００９４】
なお、同図では示されないが、曲線ｓ３は、スイッチＳＷ１を投入してから２０ｍｓ経過後（時刻ｔ２）、及び４０ｍｓ経過後（時刻ｔ３）にて瞬時的に立ち上がり、曲線Ｓ２を越えている。
【００９５】
そして、同図から理解されるように、スイッチＳＷ１の投入時に、曲線ｓ４に示す如くの過渡電流Ｉが流れた場合であっても、スイッチＳＷ１投入後８０ｍｓの間は、曲線ｓ３が曲線ｓ２を越えないように動作するので（実際には、瞬時的に越えているが、即時に元に戻る）、回路は遮断されず、過渡電流Ｉが治まり定常電流となった後、正常に動作する。
【００９６】
次に、負荷回路にレアショートが発生した場合について説明する。レアショートが発生した場合には、定常電流の数倍程度の電流がパワートランジスタＴ１に流れることになる。この場合、上述の過渡電流が流れたときのように、時間の経過と共に定常電流まで低下せず、過電流が暫くの間継続されることが多い。つまり、過電流が８０ｍｓ（２０ｍｓ×４回）以上の時間継続されるので、上記の動作説明で、パルスカウンタ５のカウント値が４回カウントされることになる。これにより、ラッチＤＦ１の出力が「Ｌ」レベルに切り換えられ、アンド回路ＡＮＤ１の出力を「Ｌ」レベルとする。これにより、スイッチＳＷ１の投入状態に関わらず、強制的にパワートランジスタＴ１がオフとされる。
【００９７】
即ち、レアショート発生時には、即時に負荷Ｌ１への電圧供給回路を遮断するのではなく、２０ｍｓの強制的なオン時間を４回繰り返し、なお且つレアショートが治まっていない場合に、パワートランジスタＴ１をオフとする。
【００９８】
なお、パルスカウンタ５のカウント値は、タイマ４の２００ｍｓタイマ部により２００ｍｓの時間経過が確認された際に、リセットされる。
【００９９】
次に、定常状態について説明する。上述した過渡電流の発生が治まり、負荷Ｌ１に定常電流が流れると、電圧Ｖaと電圧Ｖbとが等しくなるように、トランジスタＴ２に流れる電流Ｉ２が制御される。即ち、電圧Ｖbが電圧Ｖaよりも大きくなると、コンパレータＣＭＰ１の出力が「Ｌ」となり、トランジスタＴ２のゲート電圧が低下するので、該トランジスタＴ２に流れる電流Ｉ２が増加する。そして、抵抗Ｒ４に発生する電圧が上昇するので、電圧Ｖaが上昇し、電圧Ｖb＝電圧Ｖaが成立するように動作する。
【０１００】
これとは反対に、電圧Ｖaが電圧Ｖbよりも大きくなると、コンパレータＣＭＰ１の出力が「Ｈ」となり、トランジスタＴ２のゲート電圧が上昇するので、電流Ｉ２が減少し、抵抗Ｒ４に発生する電圧が低下する。そして、電圧Ｖaが低減して、電圧Ｖb＝電圧Ｖaが成立するように動作する。
【０１０１】
このとき、前述したように、（分圧比ａ）＜（分圧比ｂ）が成立しているので、パワートランジスタＴ１に流れる電流変化に対して、分圧比ａが敏感に変化し、高精度な電流値の検出が可能となる。
【０１０２】
次に、負荷Ｌ１にデッドショートが発生した場合について説明する。デッドショートは、電源とグランドが直接短絡した場合のような大事故の場合であり、この場合には、上述した過渡電流やレアショート時に流れる電流よりも大きな電流が瞬時的に流れる。
【０１０３】
そして、デッドショートが発生すると、負荷Ｌ１とパワートランジスタＴ１との接続点の電圧Ｖ２が著しく低下する。従って、電圧Ｖaに対して電圧Ｖbは著しく低下し、前述した過渡電流発生時の動作と同様に、トランジスタＴ３が２０ｍｓの間オンとなる。よって、抵抗Ｒ４と抵抗Ｒ６との並列接続回路が形成されて、電圧Ｖaを低下させる。
【０１０４】
しかし、デッドショート発生時には、電圧Ｖbは著しく低下するので、抵抗Ｒ４と抵抗Ｒ６との並列接続回路が形成された場合であっても、電圧Ｖaの方が電圧Ｖbよりも大きくなる。従って、２０ｍｓの時間を待つことなく、コンパレータＣＭＰ２の出力が「Ｈ」レベルから「Ｌ」レベルに低下し、この回数が、瞬時にパルスカウンタ５により４回カウントされる。これにより、ラッチＤＦ１が動作してアンド回路ＡＮＤ１への出力信号を「Ｌ」レベル信号として、パワートランジスタＴ１をオフとさせる。
【０１０５】
つまり、デッドショートが発生した場合には、ほとんど瞬時にパワートランジスタＴ１をオフとすることにより、パワートランジスタＴ１に流れる過電流を阻止し、異常な発熱、或いは回路の焼損を未然に防止することができるのである。
【０１０６】
図８は、デッドショート発生時の、各電圧、電流の変化を示す特性図であり、時刻ｔ１１がデッドショート発生時刻を示す。また、曲線ｓ１１は電圧Ｖ２の変化、曲線ｓ１２はコンパレータＣＭＰ２のプラス側入力端の電圧変化、曲線ｓ１３はコンパレータＣＭＰ２のマイナス側入力端の電圧変化、そして、曲線ｓ１４は負荷電流Ｉの変化を示している。また、横軸の１区間（５目盛り分）が時間５０μｓを示している（図７と比較して横軸のスケールが相違している）。
【０１０７】
そして、同図より、時刻ｔ１１にてデッドショートが発生すると、曲線ｓ１３が曲線ｓ１２を越える回数が瞬時的に４回を越えることが理解される。従って、図１に示すパルスカウンタ５のカウント値が即時に４回をカウントして、パワートランジスタＴ１をオフとして、負荷Ｌ１及び該負荷Ｌ１へ接続される配線を保護する。
【０１０８】
デッドショートが発生してから、パワートランジスタＴ１が遮断されるまでの所要時間は約２００〜３００μｓ程度である。また、スイッチＳＷ１を投入する前からデッドショートが発生していた場合についても同様の動作となる。
【０１０９】
このようにして、本実施形態に係る過電流検出装置１では、分圧比ｂを固定し、且つ電圧Ｖaと電圧Ｖbが等しくなるように制御したときの、分圧比ａの変化を検出することにより、負荷Ｌ１に流れる電流値の変化を検出しているので、負荷Ｌ１に流れる電流値を高精度に検出することができる。
【０１１０】
また、スイッチＳＷ１投入時に発生する過渡電流では、回路は遮断されることなく正常に動作し、更に、レアショート発生時（定常電流の数倍程度の電流）が流れた場合には、暫くの間（この例では、２０ｍｓが４回で合計８０ｍｓ）が経過した後に回路を遮断する。
【０１１１】
また、電源とグランドとが直接短絡するようなデッドショートが発生した場合には、ほぼ瞬時的に回路が遮断されるので、負荷Ｌ１、及び該負荷Ｌ１と電源ＶBを接続する電線を保護することができる。更に、従来のシャント抵抗を用いる場合と比較して、低コスト化、省スペース化を図ることができる。
【０１１２】
なお、本実施形態では、タイマ４で２０ｍｓの時間を設定し、パルスカウンタ５にて４回のカウント値を設定しているが、本発明は、これに限定されるものではない。タイマ４にて２０ｍｓよりも長い時間、或いは短い時間を設定してもよいし、パルスカウンタ５にて５回以上、或いは３回以下のカウント値を設定することも可能である。
【０１１３】
次に、本発明の第２の実施形態について説明する。図９は、第２の実施形態に係る過電流検出装置１１の構成を示す回路図である。第２の実施形態と前述した第１の実施形態とは、デッドショートが発生した場合には、パルスカウンタ５により４回カウントすることなく、即時にパワートランジスタＴ１をオフとすることにより、より即時性を持たせて回路を保護するように構成している。以下、詳しく説明する。
【０１１４】
図９において、図１に示した回路と同一部分には同一の符号を付してその構成説明を省略し、以下、相違する部分についての構成を説明する。図９に示すように、この過電流検出装置１１は、コンパレータＣＭＰ２の出力端にインバータＮＯＴ１が接続され、該インバータＮＯＴ１の出力と、タイマ４の２０ｍｓタイマ部出力とが入力端に接続されたアンド回路ＡＮＤ３と、該アンド回路ＡＮＤ３の出力と、パルスカウンタ５の出力とが入力端に接続されたオア回路ＯＲ１とを具備しており、該オア回路ＯＲ１の出力端は、ラッチＤＦ１に接続されている。その他の構成は、図１に示した回路と同一である。
【０１１５】
以下、第２の実施形態に係る過電流検出装置１１の動作について説明する。図９に示す過電流検出装置１１では、コンパレータＣＭＰ２の出力が「Ｌ」レベルとなり、且つ、タイマ４の２０ｍｓ出力が「Ｈ」レベルである場合には、強制的にラッチＤＦ１をオフとするように動作する。
【０１１６】
即ち、前述したように、デッドショート発生時には、トランジスタＴ３のゲートに駆動信号が出力されているにも関わらず、コンパレータＣＭＰ２の出力が「Ｌ」レベルとなるので、これらの条件が満たされた場合には、アンド回路ＡＮＤ３の出力が「Ｈ」レベルとなり、パルスカウンタ５の出力に関わらず、ラッチＤＦ１をオフとする。つまり、パルスカウンタ５が４回カウントすることなく、パワートランジスタＴ１をオフとすることができる。
【０１１７】
従って、デッドショート発生時には、即時に回路を遮断させ、負荷Ｌ１及び該負荷Ｌ１に接続される電線を保護することができる。
【０１１８】
なお、上記した過電流検出装置は、車両に搭載されるバッテリと、ランプやモータ等の負荷との間に設置して使用する場合以外においても適用することができるものである。
【０１１９】
また、図１、及び図９に示した過電流検出装置１，１１を、同一の半導体チップ内に設けることにより、より一層省スペース化を図ることができる。
【０１２０】
【発明の効果】
以上説明したように、本発明の過電流検出装置では、半導体スイッチに流れる電流値が変化すると、配線インピーダンス及び半導体スイッチのオン抵抗に起因して分圧比ａ、分圧比ｂが変化し、この変化量に基づいて、過電流の発生を検出しているので、過電流の発生を高精度に求めることができる。
【０１２１】
また、従来のシャント抵抗を用いて過電流の発生を検出する方法と比較し、回路規模を小型化することができ、且つ低コスト化を図ることができる。更に、電源投入時の過渡電流が発生した場合であっても、回路が遮断されることがない。
【０１２２】
また、レアショート発生時には、該レアショートが暫くの間継続されたときに、回路を遮断し、デッドショート発生時には即時に回路を遮断するので、負荷、及び電源と負荷を接続する電線、及び半導体スイッチを過電流から保護することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る過電流検出装置の構成を示す回路図である。
【図２】本発明に係る過電流検出回路の動作原理を示す回路図である。
【図３】本発明に係る過電流検出回路の動作原理を示す回路図である。
【図４】負荷電流が変化したときの、分圧比ａの値の変化を示す特性図である。
【図５】正規化負荷電流ＩＮに対する分圧比ａの変化の様子を示す特性図である。
【図６】正規化負荷電流ＩＮに対する分圧比ａの微分値の変化の様子を示す特性図である。
【図７】過渡電流発生時における電圧、電流の変化を示す特性図である。
【図８】デッドショート発生時における電圧、電流の変化を示す特性図である。
【図９】本発明の第２の実施形態に係る過電流検出回路の構成を示す回路図である。
【符号の説明】
１，１１ 過電流検出装置
２ ドライバ
３ チャージポンプ
４ タイマ
５ パルスカウンタ
Ｌ１ 負荷
Ｔ１ パワートランジスタ
Ｔ２，Ｔ３ トランジスタ
ＣＭＰ１，ＣＭＰ２ コンパレータ
ＳＷ１ スイッチ
【発明の属する技術分野】
本発明は、負荷に電源電圧を供給する際に、該負荷と電源との間に介置される半導体スイッチ及び配線に流れる過電流の発生を検出する過電流検出装置に関する。
【０００２】
【従来の技術】
例えば、車両に搭載される各種ランプ、モータ等の負荷は、バッテリより供給される直流電圧が印加されて動作する。このような各負荷は、回路の故障や動作不良等に起因して過電流が流れる場合がある。過電流が流れた場合には、半導体スイッチが過熱され、且つ、負荷と電源とを連結するハーネスが過熱され、焼損するというトラブルが発生する。
【０００３】
そこで、過電流が発生した際に、いち早くこれを検知し、回路を遮断する過電流検出回路が種々提案されている。過電流検出回路の従来例として、例えば、負荷と電源との間を連結する電線にシャント抵抗を介置し、該シャント抵抗の両端に発生する電圧を検出し、検出された電圧値が所定値を越えたときに回路を遮断する方法が知られている。
【０００４】
即ち、負荷に過電流が流れた場合には、シャント抵抗の両端に発生する電圧値が上昇するので、該電圧値を検出し、所定レベルを超えた際に、例えば負荷と電源とを接続するリレーの自己保持回路を遮断することにより、負荷に流れる過電流を防止することができる。
【０００５】
【発明が解決しようとする課題】
しかしながら、このような従来における過電流検出回路では、シャント抵抗の両端に発生する電圧値を検出する回路が必要であり、回路規模が大きくなる。従って、広い設置スペースが必要となり、且つ、コストアップにつながるという欠点がある。また、シャント抵抗に電流が流れると、シャント抵抗の発熱によるエネルギー損出が発生するという問題があった。
【０００６】
この発明は、このような従来の課題を解決するためになされたものであり、その目的とするところは、回路規模が小さく、且つ、低コストで構成することが可能な過電流検出装置を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本願請求項１に記載の発明は、直流電源と負荷との間に設置された半導体スイッチをオン、オフ動作させて、前記負荷へ電力供給するように構成された回路の、前記半導体スイッチに流れる過電流を検出する過電流検出装置において、前記半導体スイッチの負荷側端子と接地電位との間の電圧を分圧比ｂにて分圧して第１の電圧を生成し、前記半導体スイッチの電源側端子と接地電位との間の電圧を分圧比ａにて分圧して第２の電圧を生成し、前記分圧比ａ、または分圧比ｂのうちの一方の分圧比を固定した状態で、他方の分圧比を調整することにより、前記第１の電圧と第２の電圧とが等しくなるように制御し、前記他方の分圧比の変化量に基づいて、前記半導体スイッチに流れる過電流を検出することを特徴とする。
【０００９】
請求項２に記載の発明は、直流電源と負荷との間に設置された半導体スイッチをオン、オフ動作させて、前記負荷へ電力供給するように構成された回路の、前記半導体スイッチに流れる過電流を検出する過電流検出装置において、前記半導体スイッチの負荷側端子と接地電位との間に、該負荷側端子と接地電位との間の電圧を分圧比ｂで分圧する第１の抵抗と第２の抵抗とを含む直列接続回路を設け、前記半導体スイッチの電源側端子と接地電位との間に、該電源側端子と接地電位との間の電圧を分圧比ａで分圧する第３の抵抗と第４の抵抗とを含む直列接続回路を設け、前記第１の抵抗と第２の抵抗との接続点の電圧を第１の電圧とし、前記第３の抵抗と第４の抵抗との接続点の電圧を第２の電圧とし、前記第３の抵抗、または第４の抵抗に流れる電流値を調整することにより、前記第１の電圧と第２の電圧とが等しくなるように制御し、前記分圧比ａの変化量に基づいて、前記負荷に流れる過電流を検出することを特徴とする。
【００１０】
請求項３に記載の発明は、前記第３の抵抗は前記半導体スイッチの電源端子側、前記第４の抵抗は前記接地電位側に配置され、可変電流回路を前記第３の抵抗に対して並列的に設置して、該可変電流回路より出力される電流が前記第４の抵抗に流れるようにし、前記第１の電圧と前記第２の電圧とを比較する比較手段を設置し、該比較手段による比較結果に応じて前記可変電流回路に流れる電流値を調整して、前記第４の抵抗における電圧降下量を変化させることにより、前記第１の電圧と前記第２の電圧とが等しくなるように制御することを特徴とする。
【００１１】
請求項４に記載の発明は、前記可変電流回路は、ＰチャンネルＭＯＳ−ＦＥＴと第５の抵抗からなるソースフォロワ回路を有し、前記ＰチャンネルＭＯＳ−ＦＥＴのソースは、前記第５の抵抗を介して前記半導体スイッチの電源端子側に接続され、前記ＰチャンネルＭＯＳ−ＦＥＴのドレインは、前記第３の抵抗と第４の抵抗との接続点に接続され、前記ＰチャンネルＭＯＳ−ＦＥＴのゲートは、前記比較手段の出力端子に接続され、前記比較手段の出力信号に応じて前記ＰチャンネルＭＯＳ−ＦＥＴのソース電圧を変化させることにより、前記第４の抵抗に流れる電流値を調整し、前記ＰチャンネルＭＯＳ−ＦＥＴのソースに発生する電圧が閾値電圧以上となったときに、過電流と判定することを特徴とする。
【００１２】
請求項５に記載の発明は、前記第２の電圧を強制的に所定レベルまで低下させる強制電圧低下手段を具備し、前記半導体スイッチの投入時に、予め設定した強制オン時間だけ前記強制電圧低下手段を作動させて、前記第２の電圧を強制的に低下させることにより、前記ＰチャンネルＭＯＳ−ＦＥＴのソース電圧を低下させ、前記半導体スイッチ投入後に発生する突入電流等の正常範囲の過電流に対し、前記強制オン時間が経過するまで過電流発生と判定しないことを特徴とする。
【００１３】
請求項６に記載の発明は、前記半導体スイッチに過電流が流れ、前記強制オン時間が予め設定された所定回数繰り返された際には、前記強制電圧低下手段を動作させないことを特徴とする。
【００１４】
請求項７に記載の発明は、前記強制電圧低下手段は、スイッチング手段と、第６の抵抗との直列接続回路からなり、動作時には、前記スイッチング手段をオンとして、前記第６の抵抗を前記第４の抵抗に対して並列的に接続して、前記第２の電圧を低下させることを特徴とする。
【００１５】
請求項８に記載の発明は、前記強制電圧低下手段が作動することにより低下した前記第２の電圧は、前記半導体スイッチにデッドショート時の過電流が流れた際に発生する前記第１の電圧よりも大きくなるように設定されることを特徴とする。
【００１６】
請求項９に記載の発明は、前記強制電圧低下手段が作動しているときに、前記第２の電圧が前記第１の電圧よりも大きいと判定された場合には、前記強制オン時間の経過を待たずに、過電流判定することを特徴とする。
【００１７】
請求項１０に記載の発明は、前記分圧比ａおよび分圧比ｂを設定する各素子を同一半導体チップ内に設けたことを特徴とする。
【００１８】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて説明する。図１は、本発明の一実施形態に係る過電流検出装置、及び電源回路を示す説明図、図２，図３は、本発明の特徴部分を示す回路図である。
【００１９】
本発明の過電流検出装置は、負荷と電源とを接続する電線上に半導体スイッチが介置された回路において、該半導体スイッチの電源側接続端の電圧と、負荷側接続端の電圧をブリッジ回路を用いて比較することにより、負荷及び半導体スイッチに流れる過電流を検出するものである。
【００２０】
そして、検出される過電流が、デッドショート（電源とグランドが直接短絡するような大きな短絡事故）のように、大過電流である場合には、負荷電流を即時に遮断し、レアショート（定常の負荷電流の数倍程度の過電流）の場合には、負荷電流を即時に遮断せず、過電流が暫く継続して流れた際に、遮断するように動作するものである。更に、電源投入時の正常な過渡電流（突入電流）により、過電流防止機能が作用しないような構成とされている。
【００２１】
以下、図２，図３に示す回路図に基づいて、本実施形態に係る過電流検出装置の原理について説明する。
【００２２】
図２は、ブリッジ回路の接続の様子を示す回路図である。図示のように、負荷Ｌ１の電源側の接続点ｐ１と、直流電源ＶBのプラス側出力端との間には、スイッチング用のパワートランジスタ（半導体スイッチ）Ｔ１が介置され、該パワートランジスタＴ１のソースは、負荷Ｌ１の電源側接続点ｐ１に接続され、ドレイン（接続点ｐ２）は、配線インピーダンスＲwを介して、電源ＶBのプラス側出力端に接続されている。
【００２３】
ここで、パワートランジスタＴ１としては、ＦＥＴ（ＮＭＯＳ或いはＰＭＯＳ）、バイポーラトランジスタ、ＩＧＢＴ等、スイッチング機能を有する各種の半導体素子を用いることができる。また、配線インピーダンスＲwは、負荷電流が流れる回路の全インピーダンス（電源内部抵抗も含む）から、パワートランジスタＴ１の電源側接続端と接地電位レベル間のインピーダンス（Ｒon＋負荷インピーダンス＋パワートランジスタＴ１からグランドまでの配線インピーダンス）を差し引いたものである。なお、Ｒonは、パワートランジスタＴ１のオン抵抗である。
【００２４】
また、接続点ｐ１は、抵抗Ｒ１（第１の抵抗）と抵抗Ｒ２（第２の抵抗）の直列接続回路を介してグランド（接地電位）に接続され、接続点ｐ２は、抵抗Ｒ３（第３の抵抗）と抵抗Ｒ４（第４の抵抗）の直列接続回路を介してグランドに接続されている。そして、抵抗Ｒ３と抵抗Ｒ４との接続点ｐ３の電圧をＶa（第２の電圧）とし、抵抗Ｒ１と抵抗Ｒ２との接続点ｐ４の電圧をＶb（第１の電圧）とする。更に、抵抗Ｒ３と抵抗Ｒ４の分圧比を「ａ」、抵抗Ｒ１と抵抗Ｒ２の分圧比を「ｂ」とする。従って、ａ＝Ｒ４／（Ｒ３＋Ｒ４）、ｂ＝Ｒ２／（Ｒ１＋Ｒ２）となる。
【００２５】
更に、負荷電流（過電流状態を含む）をＩとし、接続点ｐ２の電圧をＶ１、接続点ｐ１の電圧をＶ２、直流電源ＶBの出力電圧を同一の符号ＶBで示す。従って、Ｖa＝ａ＊Ｖ１、Ｖb＝ｂ＊Ｖ２である。
【００２６】
上記の内容から、接続点ｐ３の電圧Ｖａと、接続点ｐ４の電圧Ｖbとの差分は、以下の（１）式で示すことができる。
【００２７】
【００２８】
（イ）ａ＞ｂの場合
差分電圧Ｖa−Ｖbは、負荷電流Ｉがゼロのとき、プラスのオフセット値ＶB(ａ−ｂ)を有し、負荷電流Ｉの増加につれて増加する。このときＲw(ｂ−ａ)＜０となるため、トランジスタＴ１のオン抵抗Ｒonによる増加量（Ｒon＊ｂ＊I）を配線インピーダンスによる要因Ｒw(ｂ−ａ)＊Iが打ち消す働きをする。即ち、Ｖa−Ｖbは負荷電流の変化に対して鈍感になる。
【００２９】
（ロ）ａ＝ｂの場合
（１）式は、Ｖa−Ｖb＝Ｒon＊ｂ＊Ｉとなり、Ｖa−ＶbはＲonと負荷電流Ｉだけで決まり、配線インピーダンスＲw、及び電源電圧ＶBの影響は無くなる。
【００３０】
（ハ）ａ＜ｂの場合
差分電圧Ｖa−Ｖbは、負荷電流Ｉがゼロのとき、マイナスのオフセット値ＶB(ａ−ｂ)を持ち、負荷電流Ｉの増加につれて増加する。負荷電流の増加に対する差分電圧Ｖa−Ｖbの増加率はＲw(ｂ−ａ)＋Ｒon＊ｂとなり、トランジスタＴ１のオン抵抗Ｒonだけでなく、配線インピーダンスＲwにも依存し、その依存の度合いは（ｂ−ａ）に比例して大きくなる。
【００３１】
本実施形態では、過電流状態を検出するために、差分電圧Ｖa−Ｖbを用いる。そして、分圧比ｂを固定すると、負荷電流（過電流も含む）Ｉの増加により電圧Ｖbは減少する。その場合に分圧比ａを変化させて（減少させて）常にＶa−Ｖb＝０となるように制御し、このときの分圧比ａの減少量に基づいて、負荷電流Ｉの増加量を検出する。つまり、Ｖa−Ｖb＝０が成立するということは、（分圧比ａ）＜（分圧比ｂ）が成立することになり、上記の（ハ）の場合を適用することができる。以下、詳しく説明する。
【００３２】
上述のように、Ｖa−Ｖb＝０の状態では、常に（分圧比ａ）＜（分圧比ｂ）が成立する。そして、Ｖa−Ｖb＝０のときには、分圧比ａは次の（２）式で表すことができる。
【００３３】
ａ＝(ＶB−Ｒw＊Ｉ−Ｒon＊Ｉ)／(ＶB−Ｒw＊Ｉ)＊ｂ ・・・（２）
ここで、符号ＩＮを、ＩＮ＝Ｉ／ＶBと定義する。ＩＮは、電源電圧ＶBで正規化した電流に相当するので、ＩＮを用いて上記の（２）式を表わすと、以下の（３）式の如くとなる。
【００３４】
【００３５】
ｄａ／ｄ（ＩＮ）＝−Ｒon＊ｂ／（１−Ｒw＊ＩＮ）２ ・・・（４）
（３）、（４）式より、以下に示す（ニ）〜（ト）が理解される。
【００３６】
（ニ）負荷電流を正規化電流ＩＮで表わすとＶa＝Ｖbを維持する分圧比ａは電源電圧に依存しない。
【００３７】
（ホ）負荷電流が小さいとき、抵抗Ｒwの影響をほとんど受けない。これは正常電流の数倍程度の過電流検出する場合の特性はＲonで決まり、この領域では配線インピーダンスＲwの影響を受けないことを意味する。
【００３８】
（ヘ）負荷電流が大きくなると分圧比ａの値はＲwで決まり、Ｒonの影響は小さくなる。これは、デッドショート時の過電流検出特性はＲwに依存することを意味し、かつ配線インピーダンスに合わせたデッドショート検出が可能であることを意味する。即ち、配線インピーダンスが大きくなるほどデッドショートと判定する電流値は小さくなる。
【００３９】
（ト）負荷電流増大に連れて急激に分圧比ａの値が立ちあがるため、デッドショート検出におけるばらつきが少なくなる。ＩＮ＝４アンペア以上でデッドショートを確実に検出できる。
【００４０】
図４は、前述の（２）式を用いて、負荷電流Ｉが変化したときの分圧比ａの値を計算した結果を示す特性図であり、ここでは配線インピーダンスＲwを１５０ｍΩ一定として、電源電圧ＶBをパラメータとして６Ｖから１６Ｖまで変化させている。
【００４１】
また、図５は、（３）式を用いて正規化負荷電流ＩＮに対する分圧比ａの変化を計算した結果を示す特性図であり、同図より、配線インピーダンスＲwをパラメータとして５０ｍΩから５００ｍΩまで変化させている。
【００４２】
また、図６は、（４）式の計算結果を示す特性図であり、分圧比ａの減少率が配線インピーダンスをパラメータとして表わされている。
【００４３】
そして、上記の図４〜図６に記載された内容から、負荷電流Ｉが増加すると、分圧比ａの変化率が大きくなることが理解される。従って、（分圧比ａ）＜（分圧比ｂ）の条件下では、過大な負荷電流Ｉが流れた際に、これを高精度に検出することができる。換言すれば、負荷に過電流が流れたときには、電流変化を敏感に検出することができる。
【００４４】
以下、図３に示す回路図を参照しながら、分圧比ａの変化を検出する手順について説明する。
【００４５】
前述したように、負荷電流Ｉの大きさは、Ｖa＝Ｖbとなるように制御すると、分圧比ａの大きさとして現れる。つまり、前述の（ハ）の条件下であるので、図４〜図６の特性図に示したように、負荷電流Ｉの大きさに応じて分圧比ａが変化する。従って、分圧比ａの大小を検出することにより、負荷電流Ｉが過電流であるかどうかを判定することができる。
【００４６】
図３は、図２に示したブリッジ回路に、更に、分圧比ａの変化を測定する機能を付加した回路を示す構成図であり、以下、分圧比ａを測定する原理について説明する。
【００４７】
図３に示すように、抵抗Ｒ３と抵抗Ｒ４との接続点ｐ３は、コンパレータＣＭＰ１のプラス側（非反転側）入力端に接続され、抵抗Ｒ１と抵抗Ｒ２との接続点ｐ４は、該コンパレータＣＭＰ１のマイナス側（反転側）入力端に接続されている。また、抵抗Ｒ５（第５の抵抗）、トランジスタＴ２（ＰチャンネルＭＯＳ−ＦＥＴ）、及びダイオードＤ２の直列接続回路が、抵抗Ｒ３に対して並列的に接続されており、トランジスタＴ２のゲートは、コンパレータＣＭＰ１の出力端と接続されている。なお、抵抗Ｒ５とトランジスタＴ２にて、請求項に記載した可変電流回路が構成される。
【００４８】
更に、抵抗Ｒ６（第６の抵抗）とトランジスタＴ３（スイッチング手段）との直列接続回路（強制電圧低下手段）が抵抗Ｒ４に対して並列的に接続されている。また、トランジスタＴ２と抵抗Ｒ５とによりソースフォロワ回路が構成される。
【００４９】
ここで、負荷電流Ｉの変化により、電圧Ｖaが電圧Ｖbよりも大きくなると、コンパレータＣＭＰ１の出力信号レベルが増大し、トランジスタＴ２のゲート電位を押し上げる。このためソースフォロア回路（抵抗Ｒ５とトランジスタＴ２）の抵抗Ｒ５の電圧降下量が減少し抵抗Ｒ５を流れる電流Ｉ２が減少する。この電流Ｉ２はトランジスタＴ２→ダイオードＤ２→抵抗Ｒ４→グランドの経路で流れるので、電流Ｉ２の減少に伴って、抵抗Ｒ４における電圧降下量が減少し、電圧Ｖaは減少してＶbに等しくなる。
【００５０】
また、電圧Ｖbより電圧Ｖaが小さくなると、コンパレータＣＭＰ１の出力が低下し、トランジスタＴ２のゲート電位が低下して、抵抗Ｒ５の電圧降下量が増加し、電流Ｉ２が増加する。このため、抵抗Ｒ４の電圧降下量が増大して、電圧Ｖaは電圧Ｖbに等しくなる。
【００５１】
即ち、電流Ｉ２のフィードバック動作により、常に電圧Ｖaは電圧Ｖbに等しくなるように制御される。Ｖa＝Ｖbを維持する電圧Ｖaの変化は抵抗Ｒ５の電圧降下として現れるので、抵抗Ｒ５とトランジスタＴ２のソースとの接続点ｐ５の電位Ｖcを検出することにより、電圧Ｖaの変化、即ち、分圧比ａの変化を検出することができる。電圧Ｖcと、分圧比ａまたは電圧Ｖaの関係を式に表わすと、次の（５）式のようになる。
【００５２】
抵抗Ｒ３を流れる電流をＩ１とすると、Ｖa＝Ｒ４（Ｉ１＋Ｉ２）、Ｖ１＝Ｖa＋Ｒ３＊Ｉ１、ａ＝Ｖa／Ｖ１となる。従って、次の（５）式を得ることができる。
【００５３】
【００５４】
ｄＶc／ｄ（Ｖa）＝−Ｒ５（１／Ｒ４＋１／Ｒ３）・・・（６）
（６）式は、電圧Ｖaに対する電圧Ｖcの増幅率を表わす。この際、（６）式の抵抗値は次のように設定する。即ち、Ｉ２＝０の場合にＶa＜Ｖbとなるように抵抗Ｒ３、抵抗Ｒ４の抵抗値を設定する。つまり、Ｒ１＝Ｒ２の場合はＲ３＞Ｒ４となる。電流Ｉ２が流れることにより、Ｖa＝Ｖbとなるように抵抗Ｒ３、Ｒ４、Ｒ５の値を選定する。抵抗Ｒ５は電流Ｉ２の変化範囲を決める。抵抗Ｒ５を大きくすると電流Ｉ２の変化範囲は小さくなり、抵抗Ｒ５を小さくすると電流Ｉ２の変化範囲は大きくなる。
【００５５】
Ｉ２＊Ｒ４がほぼ電圧Ｖaの調整範囲となる。抵抗Ｒ５を大きくすれば電圧Ｖaの調整範囲が狭くなる。
【００５６】
一例として、Ｒ３＝１．１ＫΩ、Ｒ４＝１ＫΩ、Ｒ５＝１０ＫΩ、Ｒ１＝Ｒ２＝１０ＫΩとすると、ｄＶc／ｄ（Ｖa）＝−１９．１となる。負荷電流Ｉの増大により分圧比ａが減少すると電圧Ｖaは減少し、電圧Ｖcは増加する。その増加量は、電圧Ｖaの減少量の１９．１倍となる。
【００５７】
次に、過電流判定値の過渡成分の設定について説明する。図３に示すトランジスタＴ３がオンすると、抵抗Ｒ６が抵抗Ｒ４に対して並列的に接続され、点ｐ３とグランドとの間の抵抗値が減少するので、電圧Ｖaは低下する。そして、電圧Ｖaが電圧Ｖbよりも小さくなると、コンパレータＣＭＰ１の出力信号は「Ｌ」レベルとなり、抵抗Ｒ５に流れる電流Ｉ２は増加する。従って、点ｐ５における電圧Ｖcは低下する。この際、電圧Ｖcは（Ｖa＋０．７Ｖ）までしか低下しない。なお、「０．７Ｖ」は、ダイオードＤ２の電圧降下分である。
【００５８】
従って、Ｖc＝Ｖa＋０．７Ｖのとき、電流Ｉ２は最大値となり、この状態においても、Ｖa＜Ｖbの場合には、コンパレータＣＭＰ１の出力信号が「Ｌ」レベルに貼り付き、トランジスタＴ２はソースフォロワとならずに、飽和状態となる。
【００５９】
この状態で、負荷電流Ｉが増加し、電圧Ｖbが低下してＶa＞Ｖbとなると、電圧Ｖcは最小値から上昇し始める。即ち、トランジスタＴ３がオンすると、電圧Ｖcは、所定値以上の負荷電流が流れるまでは、最小値にロックされる。これにより、過電流判定値を大幅に大きくとることが可能となる。
【００６０】
電源投入時の突入電流等、正常な過渡電流が流れるとき、これを上回る過電流判定値を設定する必要がある。本実施形態では、上記の手法を用いて、そのときの過電流判定値を設定している。
【００６１】
次に、図１に示す回路図に基づいて、本発明が適用された過電流検出装置について説明する。
【００６２】
図１に示すように、過電流検出装置１は、例えば車両に搭載されるランプやモータ等の負荷Ｌ１に流れる電流が過電流となった場合に、これを検出し、必要に応じて回路を遮断することにより、負荷Ｌ１及び回路を保護するものである。
【００６３】
負荷Ｌ１は、一端がグランドに接続され、他端（接続点ｐ１）は、パワートランジスタ（ＦＥＴ、バイポーラトランジスタ、ＩＧＢＴ等の半導体スイッチ）Ｔ１のソースに接続され、該パワートランジスタＴ１のドレイン（接続点ｐ２）は、例えば車両に搭載されるバッテリ等の直流電源ＶBに接続されている。また、点ｐ２と直流電源ＶBとの間には、配線インピーダンスＲwが存在している。
【００６４】
過電流検出装置１は、抵抗Ｒ１とＲ２との直列接続回路、及び抵抗Ｒ３とＲ４との直列接続回路からなるブリッジ回路を有しており、抵抗Ｒ３の一端は点ｐ２に接続され、抵抗Ｒ１の一端は、点ｐ１に接続されている。また、抵抗Ｒ４の一端は、グランドに接続され、抵抗Ｒ２の一端は、可変抵抗器ＶRを介してグランドに接続されている。そして、抵抗Ｒ３とＲ４との接続点ｐ３は、コンパレータＣＭＰ１（比較手段）のプラス側端子（非反転側）に接続され、抵抗Ｒ１とＲ２との接続点ｐ４は、コンパレータＣＭＰ１のマイナス側端子（反転側）に接続されている。なお、可変抵抗器ＶRは、抵抗Ｒ１と抵抗Ｒ２との分圧比ｂを任意に設定するためのものであり、該可変抵抗器ＶRの抵抗値は、抵抗Ｒ２に含まれるものである。
【００６５】
抵抗Ｒ３に対し、並列的に、抵抗Ｒ５とトランジスタＴ２とダイオードＤ２との直列接続回路が設けられており、トランジスタＴ２のゲートは、コンパレータＣＭＰ１の出力端に接続されている。
【００６６】
また、抵抗Ｒ４に対して、並列的に、抵抗Ｒ６とトランジスタＴ３との直列接続回路が設けられている。
【００６７】
更に、直流電源ＶBのプラス側出力端は、抵抗Ｒ７と抵抗Ｒ８との直列接続回路に接続されており、抵抗Ｒ７と抵抗Ｒ８との接続点ｐ６は、コンパレータＣＭＰ２のプラス側端子（非反転側）に接続されている。他方、該コンパレータＣＭＰ２のマイナス側端子（反転側）には、抵抗Ｒ５とトランジスタＴ２との接続点ｐ５が接続されている。
【００６８】
また、点ｐ５は、抵抗Ｒ１０及びダイオードＤ１を介して、点ｐ１に接続されている。
【００６９】
一方、負荷Ｌ１に電源電圧ＶBを供給するためのスイッチＳＷ１、及び抵抗Ｒ１４が設けられており、該スイッチＳＷ１によるスイッチ投入信号は、アンド回路ＡＮＤ１、及びＡＮＤ２を介してドライバ２に与えられるように成されている。
【００７０】
ドライバ２は、チャージポンプ３と接続されており、該チャージポンプ３より出力電圧が供給されて動作する。また、該ドライバ２の出力端は、抵抗Ｒ１２を介して、パワートランジスタＴ１のゲートに接続されている。更に、この出力端は、ダイオードＤ３、及び抵抗Ｒ９を介してコンパレータＣＭＰ２のプラス端子（接続点ｐ６）に接続されている。
【００７１】
コンパレータＣＭＰ２の出力端は、３系統に分岐され、１つ目の分岐線は、抵抗Ｒ１３を介して５ボルトの直流電源に接続され、２つ目の分岐線は、アンド回路ＡＮＤ２の一入力端に接続され、３つ目の分岐線は、パルスカウンタ５に接続されている。パルスカウンタ５の出力端は、ラッチＤＦ１に接続され、該ラッチＤＦ１の出力端は、アンド回路ＡＮＤ１の一入力端に接続されている。
【００７２】
更に、この過電流検出装置１は、タイマ４を有しており、該タイマ４の２つの出力端は、トランジスタＴ３のゲート、及びパルスカウンタ５に接続されている。また、タイマ４の入力端は、アンド回路ＡＮＤ２の出力端と接続されている。タイマ４は、２０ｍｓタイマ部と、２００ｍｓタイマ部とを有している。
【００７３】
ここで、上記の回路を構成する各抵抗Ｒ１〜Ｒ１４の抵抗値は、一例として次のように設定することができる。即ち、本実施形態では、Ｒ１＝１０ＫΩ、Ｒ２＝１０ＫΩ、Ｒ３＝１．１ＫΩ、Ｒ４＝１ＫΩ、Ｒ５＝１０ＫΩ、Ｒ６＝３ＫΩ、Ｒ７＝２．４ＫΩ、Ｒ８＝１０ＫΩ、Ｒ９＝３ＫΩ、Ｒ１０＝８．２ＫΩ、Ｒ１２＝２０ＫΩ、Ｒ１３＝１ＫΩ、そして、Ｒ１４＝１０ＫΩとしている。
【００７４】
次に、上記のように構成された本実施形態に係る過電流検出装置１の作用について説明する。ここで、図１に示す点ｐ１の電圧をＶ２、点ｐ２の電圧をＶ１、点ｐ３の電圧をＶa（第２の電圧）、点ｐ４の電圧をＶb（第１の電圧）、点ｐ５の電圧をＶcとする。
【００７５】
本実施形態に係る過電流検出装置１では、次の４つの内容が特徴的な動作である。
【００７６】
（Ｉ）電源投入時の過渡電流（突入電流）では、過電流と判断せず、回路を遮断しない。
【００７７】
（II）定常電流の数倍程度の過電流（レアショート）の場合には、即時に回路を遮断せず、暫くの間過電流が流れ続けたときに、回路を遮断する。
【００７８】
（III）負荷に定常電流が流れているときには、（電圧Ｖa）＝（電圧Ｖb）が成立するようにフィードバック制御される。即ち、通常時には（分圧比ａ）＜（分圧比ｂ）の環境下で動作する。
【００７９】
（IV）短絡事故等、大きな過電流（デッドショート）が発生した場合には、即時に回路を遮断する。
【００８０】
上記（Ｉ）〜（IV）の点をふまえて、まず、起動時（電源投入時）の動作について説明する。図１に示すスイッチＳＷ１がオフとされているときには、ダイオードＤ３がドライバ２のシンクトランジスタ（図示省略）を介してグランドに接地されるので、コンパレータＣＭＰ２のプラス入力端の電圧は、抵抗Ｒ８と抵抗Ｒ９との並列合成抵抗と、抵抗Ｒ７とで電圧Ｖ１を分圧した電圧となる（これを電圧ＶLとする）。一方、パワートランジスタＴ１の負荷側端子（ソース）が負荷Ｌ１を介して接地されるので、コンパレータＣＭＰ２のマイナス入力端の電圧は、ダイオードＤ１による電圧降下を無視すれば、抵抗Ｒ５と抵抗Ｒ１０で電圧Ｖ１を分圧した電圧となる。この際、コンパレータＣＭＰ２のプラス入力端の電圧は、マイナス入力端の電圧よりも大きくなるように、抵抗Ｒ１０の抵抗値を選定する。
【００８１】
つまり、スイッチＳＷ１がオフのときには、コンパレータＣＭＰ２の出力は「Ｈ」レベルとなる。また、ラッチＤＦ１の出力信号は、スイッチＳＷ１がオフのときは「Ｈ」レベルとなっている。
【００８２】
この状態でスイッチＳＷ１がオンとされると（即ち、負荷Ｌ１へ電圧を印加するべく操作が行われると）、アンド回路ＡＮＤ１の２つの入力端は共に「Ｈ」となり、且つ、アンド回路ＡＮＤ２の２つの入力端もやはり「Ｈ」となるので、アンド回路ＡＮＤ２の出力信号が「Ｈ」レベルとなる。よって、ドライバ２の出力信号は「Ｈ」レベルとなる。これにより、チャージポンプ３に蓄えられている電力が出力され、パワートランジスタＴ１のゲートに駆動電圧が印加されるので、該パワートランジスタＴ１はオン状態となる。
【００８３】
他方、ドライバ２の出力信号が「Ｈ」レベルとなることにより、ダイオードＤ３は逆バイアスされ、抵抗Ｒ９に流れる電流が遮断されるので、コンパレータＣＭＰ２のプラス入力端の電圧は、電圧Ｖ１を抵抗Ｒ７と抵抗Ｒ８とで分圧した電圧（これを、閾値ＶHとする）まで上昇する。
【００８４】
また、アンド回路ＡＮＤ２の出力信号が「Ｈ」レベルに立ち上がると、タイマ４の２００ｍｓタイマ部、及び２０ｍｓタイマ部が作動を開始する。そして、２０ｍｓタイマ出力が「Ｈ」レベルの間は（即ち、強制オン時間としての２０ｍｓの時間が経過するまでは）、トランジスタＴ３のゲートに駆動電圧が印加されて、該トランジスタＴ３がオンとなる。
【００８５】
この状態では、図３を用いて既に説明したように、たとえ負荷Ｌ１に過電流が流れた場合であってもコンパレータＣＭＰ１の出力が「Ｌ」レベルに貼り付くので、電圧Ｖcは低下する。よって、（電圧ＶH）＞（電圧Ｖc）が成立し、コンパレータＣＭＰ２の出力は「Ｈ」レベルを維持し、アンド回路ＡＮＤ２の出力が「Ｈ」レベルを維持するので、ドライバ２によるパワートランジスタＴ１の駆動が継続される。
【００８６】
つまり、スイッチＳＷ１の投入後、２０ｍｓ間は、コンパレータＣＭＰ２の出力は強制的に「Ｈ」レベルとされるので（但し、負荷Ｌ１にデッドショート時の過電流が流れていない場合に限る）、パワートランジスタＴ１はオン状態を継続する。従って、スイッチＳＷ１投入時に過渡電流（突入電流）が流れた場合でも、２０ｍｓの間は、この過渡電流により回路は遮断されない。
【００８７】
その後、２０ｍｓが経過すると、タイマ４の動作により、トランジスタＴ３のゲートへの駆動電圧の供給が停止されるので、該トランジスタＴ３はオフとなり、電圧Ｖaが上昇する。このとき、過渡電流が継続して発生していれば（未だ、過渡電流が治まっていなければ）、コンパレータＣＭＰ１の出力は反転して「Ｈ」レベルとなり、電圧Ｖcは上昇し、コンパレータＣＭＰ２の出力は「Ｌ」レベルとなる。
【００８８】
これにより、一旦はパワートランジスタＴ１がオフとなる。即ち、アンド回路ＡＮＤ２の出力レベルが「Ｌ」となり、ドライバ２の制御下で、パワートランジスタＴ１への駆動電圧の供給が停止されるので、該パワートランジスタＴ１はオフとなる。
【００８９】
その結果、電圧Ｖ２が低下し、これに伴って、電圧Ｖbが低下する。電圧Ｖbの低下により電圧Ｖcは上昇し始めるが、電圧Ｖ２の低下が進むに連れて、電圧Ｖcは抵抗Ｒ１０とダイオードＤ１との直列接続回路により引き下げられる。
【００９０】
他方、パワートランジスタＴ１がオフとなることにより、コンパレータＣＭＰ２のプラス側入力端の電圧は、スイッチＳＷ１投入前の初期状態と同様になり、抵抗Ｒ９、及びダイオードＤ３を介してドライバ２のシンクトランジスタ（図示省略）により接地され、低電圧レベルＶLとなっている。そして、上記の電圧Ｖcがこの電圧ＶLを下回ると、コンパレータＣＭＰ２の出力は「Ｈ」レベルに反転する。
【００９１】
これにより、アンド回路ＡＮＤ２の出力が「Ｈ」レベルとなり、パワートランジスタＴ１がオンし、同時に、タイマ４の２０ｍｓタイマ部が作動する。このため再度トランジスタＴ３がオンし、パワートランジスタＴ１は、２０ｍｓ間オンを続ける。
【００９２】
即ち、スイッチＳＷ１の投入時に過渡電流（突入電流）が発生すると、当該過電流検出回路１は、過電流の発生を検出して、パワートランジスタＴ１を遮断するが、該パワートランジスタＴ１は再度オンとされる。そして、２０ｍｓのオン時間が４回繰り返される時間内（パルスカウンタ５のカウント値を４回に設定した場合）に過渡電流が治まり、定常状態となれば、パワートランジスタＴ１はオン状態を継続し、回路は遮断されない。従って、通常動作時における過渡電流による回路の遮断を防止することができる。
【００９３】
図７は、このときの様子を示す特性図であり、時刻ｔ１がスイッチＳＷ１投入時を示す。また、曲線ｓ１は電圧Ｖ２の変化、曲線ｓ２はコンパレータＣＭＰ２のプラス側入力端の電圧変化、曲線ｓ３はコンパレータＣＭＰ２のマイナス側入力端の電圧変化、そして、曲線ｓ４は負荷電流Ｉの変化を示している。また、横軸の１区間（５目盛り分）が時間２０ｍｓを示している。
【００９４】
なお、同図では示されないが、曲線ｓ３は、スイッチＳＷ１を投入してから２０ｍｓ経過後（時刻ｔ２）、及び４０ｍｓ経過後（時刻ｔ３）にて瞬時的に立ち上がり、曲線Ｓ２を越えている。
【００９５】
そして、同図から理解されるように、スイッチＳＷ１の投入時に、曲線ｓ４に示す如くの過渡電流Ｉが流れた場合であっても、スイッチＳＷ１投入後８０ｍｓの間は、曲線ｓ３が曲線ｓ２を越えないように動作するので（実際には、瞬時的に越えているが、即時に元に戻る）、回路は遮断されず、過渡電流Ｉが治まり定常電流となった後、正常に動作する。
【００９６】
次に、負荷回路にレアショートが発生した場合について説明する。レアショートが発生した場合には、定常電流の数倍程度の電流がパワートランジスタＴ１に流れることになる。この場合、上述の過渡電流が流れたときのように、時間の経過と共に定常電流まで低下せず、過電流が暫くの間継続されることが多い。つまり、過電流が８０ｍｓ（２０ｍｓ×４回）以上の時間継続されるので、上記の動作説明で、パルスカウンタ５のカウント値が４回カウントされることになる。これにより、ラッチＤＦ１の出力が「Ｌ」レベルに切り換えられ、アンド回路ＡＮＤ１の出力を「Ｌ」レベルとする。これにより、スイッチＳＷ１の投入状態に関わらず、強制的にパワートランジスタＴ１がオフとされる。
【００９７】
即ち、レアショート発生時には、即時に負荷Ｌ１への電圧供給回路を遮断するのではなく、２０ｍｓの強制的なオン時間を４回繰り返し、なお且つレアショートが治まっていない場合に、パワートランジスタＴ１をオフとする。
【００９８】
なお、パルスカウンタ５のカウント値は、タイマ４の２００ｍｓタイマ部により２００ｍｓの時間経過が確認された際に、リセットされる。
【００９９】
次に、定常状態について説明する。上述した過渡電流の発生が治まり、負荷Ｌ１に定常電流が流れると、電圧Ｖaと電圧Ｖbとが等しくなるように、トランジスタＴ２に流れる電流Ｉ２が制御される。即ち、電圧Ｖbが電圧Ｖaよりも大きくなると、コンパレータＣＭＰ１の出力が「Ｌ」となり、トランジスタＴ２のゲート電圧が低下するので、該トランジスタＴ２に流れる電流Ｉ２が増加する。そして、抵抗Ｒ４に発生する電圧が上昇するので、電圧Ｖaが上昇し、電圧Ｖb＝電圧Ｖaが成立するように動作する。
【０１００】
これとは反対に、電圧Ｖaが電圧Ｖbよりも大きくなると、コンパレータＣＭＰ１の出力が「Ｈ」となり、トランジスタＴ２のゲート電圧が上昇するので、電流Ｉ２が減少し、抵抗Ｒ４に発生する電圧が低下する。そして、電圧Ｖaが低減して、電圧Ｖb＝電圧Ｖaが成立するように動作する。
【０１０１】
このとき、前述したように、（分圧比ａ）＜（分圧比ｂ）が成立しているので、パワートランジスタＴ１に流れる電流変化に対して、分圧比ａが敏感に変化し、高精度な電流値の検出が可能となる。
【０１０２】
次に、負荷Ｌ１にデッドショートが発生した場合について説明する。デッドショートは、電源とグランドが直接短絡した場合のような大事故の場合であり、この場合には、上述した過渡電流やレアショート時に流れる電流よりも大きな電流が瞬時的に流れる。
【０１０３】
そして、デッドショートが発生すると、負荷Ｌ１とパワートランジスタＴ１との接続点の電圧Ｖ２が著しく低下する。従って、電圧Ｖaに対して電圧Ｖbは著しく低下し、前述した過渡電流発生時の動作と同様に、トランジスタＴ３が２０ｍｓの間オンとなる。よって、抵抗Ｒ４と抵抗Ｒ６との並列接続回路が形成されて、電圧Ｖaを低下させる。
【０１０４】
しかし、デッドショート発生時には、電圧Ｖbは著しく低下するので、抵抗Ｒ４と抵抗Ｒ６との並列接続回路が形成された場合であっても、電圧Ｖaの方が電圧Ｖbよりも大きくなる。従って、２０ｍｓの時間を待つことなく、コンパレータＣＭＰ２の出力が「Ｈ」レベルから「Ｌ」レベルに低下し、この回数が、瞬時にパルスカウンタ５により４回カウントされる。これにより、ラッチＤＦ１が動作してアンド回路ＡＮＤ１への出力信号を「Ｌ」レベル信号として、パワートランジスタＴ１をオフとさせる。
【０１０５】
つまり、デッドショートが発生した場合には、ほとんど瞬時にパワートランジスタＴ１をオフとすることにより、パワートランジスタＴ１に流れる過電流を阻止し、異常な発熱、或いは回路の焼損を未然に防止することができるのである。
【０１０６】
図８は、デッドショート発生時の、各電圧、電流の変化を示す特性図であり、時刻ｔ１１がデッドショート発生時刻を示す。また、曲線ｓ１１は電圧Ｖ２の変化、曲線ｓ１２はコンパレータＣＭＰ２のプラス側入力端の電圧変化、曲線ｓ１３はコンパレータＣＭＰ２のマイナス側入力端の電圧変化、そして、曲線ｓ１４は負荷電流Ｉの変化を示している。また、横軸の１区間（５目盛り分）が時間５０μｓを示している（図７と比較して横軸のスケールが相違している）。
【０１０７】
そして、同図より、時刻ｔ１１にてデッドショートが発生すると、曲線ｓ１３が曲線ｓ１２を越える回数が瞬時的に４回を越えることが理解される。従って、図１に示すパルスカウンタ５のカウント値が即時に４回をカウントして、パワートランジスタＴ１をオフとして、負荷Ｌ１及び該負荷Ｌ１へ接続される配線を保護する。
【０１０８】
デッドショートが発生してから、パワートランジスタＴ１が遮断されるまでの所要時間は約２００〜３００μｓ程度である。また、スイッチＳＷ１を投入する前からデッドショートが発生していた場合についても同様の動作となる。
【０１０９】
このようにして、本実施形態に係る過電流検出装置１では、分圧比ｂを固定し、且つ電圧Ｖaと電圧Ｖbが等しくなるように制御したときの、分圧比ａの変化を検出することにより、負荷Ｌ１に流れる電流値の変化を検出しているので、負荷Ｌ１に流れる電流値を高精度に検出することができる。
【０１１０】
また、スイッチＳＷ１投入時に発生する過渡電流では、回路は遮断されることなく正常に動作し、更に、レアショート発生時（定常電流の数倍程度の電流）が流れた場合には、暫くの間（この例では、２０ｍｓが４回で合計８０ｍｓ）が経過した後に回路を遮断する。
【０１１１】
また、電源とグランドとが直接短絡するようなデッドショートが発生した場合には、ほぼ瞬時的に回路が遮断されるので、負荷Ｌ１、及び該負荷Ｌ１と電源ＶBを接続する電線を保護することができる。更に、従来のシャント抵抗を用いる場合と比較して、低コスト化、省スペース化を図ることができる。
【０１１２】
なお、本実施形態では、タイマ４で２０ｍｓの時間を設定し、パルスカウンタ５にて４回のカウント値を設定しているが、本発明は、これに限定されるものではない。タイマ４にて２０ｍｓよりも長い時間、或いは短い時間を設定してもよいし、パルスカウンタ５にて５回以上、或いは３回以下のカウント値を設定することも可能である。
【０１１３】
次に、本発明の第２の実施形態について説明する。図９は、第２の実施形態に係る過電流検出装置１１の構成を示す回路図である。第２の実施形態と前述した第１の実施形態とは、デッドショートが発生した場合には、パルスカウンタ５により４回カウントすることなく、即時にパワートランジスタＴ１をオフとすることにより、より即時性を持たせて回路を保護するように構成している。以下、詳しく説明する。
【０１１４】
図９において、図１に示した回路と同一部分には同一の符号を付してその構成説明を省略し、以下、相違する部分についての構成を説明する。図９に示すように、この過電流検出装置１１は、コンパレータＣＭＰ２の出力端にインバータＮＯＴ１が接続され、該インバータＮＯＴ１の出力と、タイマ４の２０ｍｓタイマ部出力とが入力端に接続されたアンド回路ＡＮＤ３と、該アンド回路ＡＮＤ３の出力と、パルスカウンタ５の出力とが入力端に接続されたオア回路ＯＲ１とを具備しており、該オア回路ＯＲ１の出力端は、ラッチＤＦ１に接続されている。その他の構成は、図１に示した回路と同一である。
【０１１５】
以下、第２の実施形態に係る過電流検出装置１１の動作について説明する。図９に示す過電流検出装置１１では、コンパレータＣＭＰ２の出力が「Ｌ」レベルとなり、且つ、タイマ４の２０ｍｓ出力が「Ｈ」レベルである場合には、強制的にラッチＤＦ１をオフとするように動作する。
【０１１６】
即ち、前述したように、デッドショート発生時には、トランジスタＴ３のゲートに駆動信号が出力されているにも関わらず、コンパレータＣＭＰ２の出力が「Ｌ」レベルとなるので、これらの条件が満たされた場合には、アンド回路ＡＮＤ３の出力が「Ｈ」レベルとなり、パルスカウンタ５の出力に関わらず、ラッチＤＦ１をオフとする。つまり、パルスカウンタ５が４回カウントすることなく、パワートランジスタＴ１をオフとすることができる。
【０１１７】
従って、デッドショート発生時には、即時に回路を遮断させ、負荷Ｌ１及び該負荷Ｌ１に接続される電線を保護することができる。
【０１１８】
なお、上記した過電流検出装置は、車両に搭載されるバッテリと、ランプやモータ等の負荷との間に設置して使用する場合以外においても適用することができるものである。
【０１１９】
また、図１、及び図９に示した過電流検出装置１，１１を、同一の半導体チップ内に設けることにより、より一層省スペース化を図ることができる。
【０１２０】
【発明の効果】
以上説明したように、本発明の過電流検出装置では、半導体スイッチに流れる電流値が変化すると、配線インピーダンス及び半導体スイッチのオン抵抗に起因して分圧比ａ、分圧比ｂが変化し、この変化量に基づいて、過電流の発生を検出しているので、過電流の発生を高精度に求めることができる。
【０１２１】
また、従来のシャント抵抗を用いて過電流の発生を検出する方法と比較し、回路規模を小型化することができ、且つ低コスト化を図ることができる。更に、電源投入時の過渡電流が発生した場合であっても、回路が遮断されることがない。
【０１２２】
また、レアショート発生時には、該レアショートが暫くの間継続されたときに、回路を遮断し、デッドショート発生時には即時に回路を遮断するので、負荷、及び電源と負荷を接続する電線、及び半導体スイッチを過電流から保護することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る過電流検出装置の構成を示す回路図である。
【図２】本発明に係る過電流検出回路の動作原理を示す回路図である。
【図３】本発明に係る過電流検出回路の動作原理を示す回路図である。
【図４】負荷電流が変化したときの、分圧比ａの値の変化を示す特性図である。
【図５】正規化負荷電流ＩＮに対する分圧比ａの変化の様子を示す特性図である。
【図６】正規化負荷電流ＩＮに対する分圧比ａの微分値の変化の様子を示す特性図である。
【図７】過渡電流発生時における電圧、電流の変化を示す特性図である。
【図８】デッドショート発生時における電圧、電流の変化を示す特性図である。
【図９】本発明の第２の実施形態に係る過電流検出回路の構成を示す回路図である。
【符号の説明】
１，１１ 過電流検出装置
２ ドライバ
３ チャージポンプ
４ タイマ
５ パルスカウンタ
Ｌ１ 負荷
Ｔ１ パワートランジスタ
Ｔ２，Ｔ３ トランジスタ
ＣＭＰ１，ＣＭＰ２ コンパレータ
ＳＷ１ スイッチ
Claims (10)
- 直流電源と負荷との間に設置された半導体スイッチをオン、オフ動作させて、前記負荷へ電力供給するように構成された回路の、前記半導体スイッチに流れる過電流を検出する過電流検出装置において、
前記半導体スイッチの負荷側端子と接地電位との間の電圧を分圧比ｂにて分圧して第１の電圧を生成し、
前記半導体スイッチの電源側端子と接地電位との間の電圧を分圧比ａにて分圧して第２の電圧を生成し、
前記分圧比ａ、または分圧比ｂのうちの一方の分圧比を固定した状態で、他方の分圧比を調整することにより、前記第１の電圧と第２の電圧とが等しくなるように制御し、
前記他方の分圧比の変化量に基づいて、前記半導体スイッチに流れる過電流を検出することを特徴とする過電流検出装置。 - 直流電源と負荷との間に設置された半導体スイッチをオン、オフ動作させて、前記負荷へ電力供給するように構成された回路の、前記半導体スイッチに流れる過電流を検出する過電流検出装置において、
前記半導体スイッチの負荷側端子と接地電位との間に、該負荷側端子と接地電位との間の電圧を分圧比ｂで分圧する第１の抵抗と第２の抵抗とを含む直列接続回路を設け、
前記半導体スイッチの電源側端子と接地電位との間に、該電源側端子と接地電位との間の電圧を分圧比ａで分圧する第３の抵抗と第４の抵抗とを含む直列接続回路を設け、
前記第１の抵抗と第２の抵抗との接続点の電圧を第１の電圧とし、前記第３の抵抗と第４の抵抗との接続点の電圧を第２の電圧とし、前記第３の抵抗、または第４の抵抗に流れる電流値を調整することにより、前記第１の電圧と第２の電圧とが等しくなるように制御し、前記分圧比ａの変化量に基づいて、前記負荷に流れる過電流を検出することを特徴とする過電流検出装置。 - 前記第３の抵抗は前記半導体スイッチの電源端子側、前記第４の抵抗は前記接地電位側に配置され、
可変電流回路を前記第３の抵抗に対して並列的に設置して、該可変電流回路より出力される電流が前記第４の抵抗に流れるようにし、
前記第１の電圧と前記第２の電圧とを比較する比較手段を設置し、該比較手段による比較結果に応じて前記可変電流回路に流れる電流値を調整して、前記第４の抵抗における電圧降下量を変化させることにより、前記第１の電圧と前記第２の電圧とが等しくなるように制御することを特徴とする請求項２に記載の過電流検出装置。 - 前記可変電流回路は、ＰチャンネルＭＯＳ−ＦＥＴと第５の抵抗からなるソースフォロワ回路を有し、
前記ＰチャンネルＭＯＳ−ＦＥＴのソースは、前記第５の抵抗を介して前記半導体スイッチの電源端子側に接続され、
前記ＰチャンネルＭＯＳ−ＦＥＴのドレインは、前記第３の抵抗と第４の抵抗との接続点に接続され、
前記ＰチャンネルＭＯＳ−ＦＥＴのゲートは、前記比較手段の出力端子に接続され、
前記比較手段の出力信号に応じて前記ＰチャンネルＭＯＳ−ＦＥＴのソース電圧を変化させることにより、前記第４の抵抗に流れる電流値を調整し、
前記ＰチャンネルＭＯＳ−ＦＥＴのソースに発生する電圧が閾値電圧以上となったときに、過電流と判定することを特徴とする請求項３に記載の過電流検出装置。 - 前記第２の電圧を強制的に所定レベルまで低下させる強制電圧低下手段を具備し、
前記半導体スイッチの投入時に、予め設定した強制オン時間だけ前記強制電圧低下手段を作動させて、前記第２の電圧を強制的に低下させることにより、前記ＰチャンネルＭＯＳ−ＦＥＴのソース電圧を低下させ、
前記半導体スイッチ投入後に発生する過電流に対し、前記強制オン時間が経過するまで過電流発生と判定しないことを特徴とする請求項４に記載の過電流検出装置。 - 前記強制電圧低下手段を前記強制オン時間だけ動作させた後、前記第２の電圧が、前記第１の電圧を上回っている場合には、再度、前記強制電圧低下手段を前記強制オン時間だけ動作させる処理を所定回数繰り返し、前記所定回数の強制オン時間が経過した後に、前記第２の電圧が前記第１の電圧を上回っている場合には、前記強制電圧低下手段を動作させないことを特徴とする請求項５に記載の過電流検出装置。
- 前記強制電圧低下手段は、スイッチング手段と、第６の抵抗との直列接続回路からなり、動作時には、前記スイッチング手段をオンとして、前記第６の抵抗を前記第４の抵抗に対して並列的に接続して、前記第２の電圧を低下させることを特徴とする請求項５または請求項６のいずれかに記載の過電流検出装置。
- 前記強制電圧低下手段が作動することにより低下した前記第２の電圧は、前記半導体スイッチにデッドショート時の過電流が流れた際に発生する前記第１の電圧よりも大きくなるように設定されることを特徴とする請求項５〜請求項７のいずれか１項に記載の過電流検出装置。
- 前記強制電圧低下手段が作動しているときに、前記第２の電圧が前記第１の電圧よりも大きいと判定された場合には、前記強制オン時間の経過を待たずに、過電流判定することを特徴とする請求項５〜請求項８のいずれか１項に記載の過電流検出装置。
- 前記分圧比ａおよび分圧比ｂを設定する各素子を同一半導体チップ内に設けたことを特徴とする請求項１〜請求項９のいずれか１項に記載の過電流検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001118219A JP4051182B2 (ja) | 2001-04-17 | 2001-04-17 | 過電流検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001118219A JP4051182B2 (ja) | 2001-04-17 | 2001-04-17 | 過電流検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002315177A JP2002315177A (ja) | 2002-10-25 |
| JP4051182B2 true JP4051182B2 (ja) | 2008-02-20 |
Family
ID=18968645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001118219A Expired - Fee Related JP4051182B2 (ja) | 2001-04-17 | 2001-04-17 | 過電流検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4051182B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7542258B2 (en) * | 2004-01-16 | 2009-06-02 | Lutron Electronics Co., Inc. | DV/dt-detecting overcurrent protection circuit for power supply |
| JP4186846B2 (ja) * | 2004-03-08 | 2008-11-26 | 株式会社デンソー | 過電流保護回路 |
| SG128495A1 (en) * | 2005-06-09 | 2007-01-30 | Chih-Yang Su | Voltage stabilizing and surge preventing vehicle grounding system |
| JP5061884B2 (ja) | 2007-12-21 | 2012-10-31 | ミツミ電機株式会社 | 電池パック |
| JP5087441B2 (ja) * | 2008-03-19 | 2012-12-05 | 矢崎総業株式会社 | 電力供給装置 |
| JP5351793B2 (ja) * | 2010-02-05 | 2013-11-27 | 矢崎総業株式会社 | 過電流保護装置及び過電流保護システム |
| JP6245092B2 (ja) * | 2014-06-27 | 2017-12-13 | 株式会社オートネットワーク技術研究所 | 電流制御装置 |
| DE102015223358A1 (de) | 2015-11-25 | 2017-06-01 | Phoenix Contact Gmbh & Co. Kg | Vorrichtung zur Detektion eines Überstroms |
| JP7000966B2 (ja) * | 2018-04-04 | 2022-01-19 | 株式会社デンソー | スイッチの過電流検出回路 |
| JP7400636B2 (ja) | 2020-06-19 | 2023-12-19 | 株式会社リコー | 電源装置及び画像形成装置 |
| CN113484595B (zh) * | 2021-07-09 | 2022-06-10 | 江南大学 | 一种用于存内运算的存算单元的电流读出系统及方法 |
-
2001
- 2001-04-17 JP JP2001118219A patent/JP4051182B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002315177A (ja) | 2002-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3914004B2 (ja) | 半導体素子の過電流検出・保護装置 | |
| EP2372856A1 (en) | Load circuit protection device | |
| KR100691599B1 (ko) | 과전류 검출 방법 및 검출 회로 | |
| EP1608065B1 (en) | Control apparatus of semiconductor switch | |
| US8446700B2 (en) | Overcurrent protection in a dimmer circuit | |
| US5914545A (en) | Switching device with power FET and short-circuit detection | |
| US6459167B1 (en) | System for controlling electromotive force of motor of electric vehicle | |
| US20060164772A1 (en) | Solid state switch with quasi-predictive short circuit | |
| JP4051182B2 (ja) | 過電流検出装置 | |
| US20090262473A1 (en) | Self-protecting crowbar | |
| JP4398312B2 (ja) | 半導体スイッチの制御装置 | |
| JP2001216033A (ja) | 電源供給制御装置および電源供給制御方法 | |
| EP0896410A2 (en) | Overcurrent detection circuit | |
| JP3692391B2 (ja) | 電源供給制御装置および電源供給制御方法 | |
| US7612550B2 (en) | Dropper type regulator | |
| US11870240B1 (en) | EFuse for use in high voltage applications | |
| CN112448363B (zh) | 提供车辆中的电路的过电流保护的电气安全系统 | |
| JP3284819B2 (ja) | 過電流保護装置 | |
| JP4082547B2 (ja) | 発光素子の電源供給制御装置 | |
| JP5645263B2 (ja) | 電源装置 | |
| JP3812334B2 (ja) | 直流負荷駆動装置 | |
| EP1011186A2 (en) | Electric load management circuit | |
| JP3774144B2 (ja) | 挟み込み防止機能を具備したパワーウィンドウ制御装置 | |
| KR100192957B1 (ko) | 직류 전동기의 초기 돌입전류에 의한 오동작 방지회로 | |
| JP2571560Y2 (ja) | コンデンサインプット型電源回路における保護回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040924 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070821 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071017 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071203 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101207 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |