JP4050742B2 - 積層型チップバリスタ - Google Patents

積層型チップバリスタ Download PDF

Info

Publication number
JP4050742B2
JP4050742B2 JP2004363315A JP2004363315A JP4050742B2 JP 4050742 B2 JP4050742 B2 JP 4050742B2 JP 2004363315 A JP2004363315 A JP 2004363315A JP 2004363315 A JP2004363315 A JP 2004363315A JP 4050742 B2 JP4050742 B2 JP 4050742B2
Authority
JP
Japan
Prior art keywords
internal electrodes
varistor
multilayer chip
pair
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004363315A
Other languages
English (en)
Other versions
JP2006173334A (ja
Inventor
元基 正木
大 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2004363315A priority Critical patent/JP4050742B2/ja
Publication of JP2006173334A publication Critical patent/JP2006173334A/ja
Application granted granted Critical
Publication of JP4050742B2 publication Critical patent/JP4050742B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thermistors And Varistors (AREA)

Description

本発明は、積層型チップバリスタに関する。
この種の積層型チップバリスタとして、電圧非直線特性を発現するバリスタ層と、当該バリスタ層を挟むように配置される複数の内部電極とを有する積層体と、積層体に形成されると共に複数の内部電極のうち対応する内部電極にそれぞれ接続される一対の外部電極とを備えるものが知られている(例えば、特許文献1参照)。この特許文献1に記載された積層型チップバリスタでは、内部電極は、銀及びパラジウムを主成分として含んでいる。
2001−35706号公報
本発明は、漏洩電流を増加させることなく、高静電容量化を図ることが可能な積層型チップバリスタを提供することを課題とする。
近年、DSC(Digital Still Camera)、DVC(Digital Video Camera)、PDA(Personal Digital Assistance)あるいはノートパソコン等の電子機器内の各種電気回路に含まれるICをESD(Electrostatic Discharge:静電気放電)から保護するために、ESD対策部品として積層型チップバリスタが用いられている。
上述したような電子機器においては、特に、電源回路やその周辺回路等において、比較的大きな静電容量を有するコンデンサが積層型チップバリスタと組み合わせて用いられる。積層型チップバリスタでは、静電容量が発現するため、バリスタとして機能しない定常状態(積層型チップバリスタに印加される電圧が当該積層型チップバリスタの制限電圧以下である状態)において、積層型チップバリスタはコンデンサとして機能する。したがって、静電容量が大きな積層型チップバリスタを実現することができれば、従来必要とされていた積層型チップバリスタとコンデンサとの2個の素子を積層型チップバリスタ1個で置換することができ、回路の小型化や低コスト化が可能となる。
ところで、一般に、積層型チップバリスタにあっては、静電容量を大きくすると、漏洩電流が増加してしまう。積層型チップバリスタの静電容量を大きくするために、隣り合う内部電極が互いに重なり合う部分の面積を大きくしたり、隣り合う内部電極の間の距離を小さくしたりすると、隣り合う内部電極間で漏洩電流が生じ易くなるためである。
そこで、本発明者等は、漏洩電流を増加させることなく、高静電容量化を図り得る積層型チップバリスタ及びその製造方法について鋭意研究を行った。その結果、本発明者等は、特に、隣り合う内部電極の間に位置するバリスタ層に含まれる銀の濃度に応じて静電容量及び漏洩電流が変化するという新たな事実を見出すに至った。
かかる研究結果を踏まえ、本発明に係る積層型チップバリスタは、酸化亜鉛を主成分として含むと共に電圧非直線特性を発現するバリスタ層と、当該バリスタ層を挟むように配置される複数の内部電極とを有する積層体と、積層体に形成されると共に複数の内部電極のうち対応する内部電極にそれぞれ接続される一対の外部電極と、を備え、複数の内部電極は、銀及びパラジウムを主成分として含んでおり、複数の内部電極のうち隣り合う内部電極の間に位置するバリスタ層に含まれる銀の濃度が、10ppm以上300ppm以下に設定され、複数の内部電極のうち隣り合う内部電極の間の距離が、7μm以上15μm以下に設定され、複数の内部電極のうち隣り合う内部電極が互いに重なり合う部分の面積の合計が、2mm以上8mm以下に設定されていることを特徴とする。
本発明に係る積層型チップバリスタでは、複数の内部電極のうち隣り合う内部電極の間に位置するバリスタ層に含まれる銀の濃度が10ppm以上300ppm以下に設定され、複数の内部電極のうち隣り合う内部電極の間の距離が7μm以上15μm以下に設定され、複数の内部電極のうち隣り合う内部電極が互いに重なり合う部分の面積の合計が2mm以上8mm以下に設定されているので、漏洩電流が増加することなく、高静電容量化が図られる。
漏洩電流は、一般に、隣り合う内部電極の間の距離に反比例して、増加する傾向にある。この傾向は、内部電極に含まれる材料には依存しない。ところで、本発明者等が内部電極の材料に関して調査研究を進めたところ、銀及びパラジウムを主成分として含む内部電極は、パラジウムを主成分として含む一方銀を含まない内部電極に比して、隣り合う内部電極の間の距離を小さくしていった場合の漏洩電流の増加率が低いことが新たに判明した。すなわち、内部電極が銀及びパラジウムを主成分として含んでいると、隣り合う内部電極の間の距離を小さくしても、漏洩電流が比較的大きくなり難い。したがって、内部電極が銀及びパラジウムを主成分として含んでいる場合、隣り合う内部電極の間の距離を小さくすることが可能となる。
本発明によれば、漏洩電流を増加させることなく、高静電容量化を図ることが可能な積層型チップバリスタを提供することができる。
以下、添付図面を参照して、本発明に係る積層型チップバリスタの好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
まず、図1及び図2を参照して、本実施形態に係る積層型チップバリスタ1の構成を説明する。図1は、本実施形態に係る積層型チップバリスタの断面構成を説明する図である。図2は、本実施形態に係る積層型チップバリスタに含まれる積層体を分解して示した構成図である。
積層型チップバリスタ1は、積層体3と、当該積層体3において対向する側面にそれぞれ形成される一対の外部電極5とを備えている。積層体3は、バリスタ部7と、当該バリスタ部7を挟むように配置される一対の外層部9とを有し、バリスタ部7と一対の外層部9とが積層されることにより構成されている。積層体3は、直方体形状を呈しており、例えば、長さが1.0mmに設定され、幅が0.5mmに設定され、高さが0.5mmに設定されている。本実施形態に係る積層型チップバリスタ1は、いわゆる1005タイプの積層型チップバリスタである。
バリスタ部7は、バリスタ特性を発現するバリスタ層11と、当該バリスタ層11を挟むように配置される複数(本実施形態においては、22層)の内部電極13,14とを含んでいる。バリスタ部7では、バリスタ層11と内部電極13,14とが交互に積層されている。バリスタ層11における隣り合う一対の内部電極13,14に重なる領域11aがバリスタ特性を発現する領域としてそれぞれ機能する。内部電極13,14の厚みは、例えば0.5〜5μm程度である。実際の積層型チップバリスタ1は、バリスタ層11間の境界、及び、バリスタ層11と外層部9と間の境界が視認できない程度に一体化されている。
バリスタ層11は、酸化亜鉛(ZnO)を主成分として含むと共に、副成分として希土類金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層11は、副成分としてPr、Co、Cr、Ca、Si、K、Al等を含んでいる。これにより、バリスタ層11における隣り合う一対の内部電極13,14に重なる領域11aが、ZnOを主成分とすると共にPrを含む素体からなる領域を有することとなる。
Prは、バリスタ特性を発現させるための材料となる。Prを用いる理由は、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないためである。バリスタ層11におけるZnOの含有量は、特に限定されないが、バリスタ層11を構成する全体の材料を100質量%とした場合に、通常、99.8〜69.0質量%である。
バリスタ層11は、更に銀(Ag)を含んでいる。バリスタ層11における隣り合う一対の内部電極13,14に重なる領域11aに含まれるAgの濃度は、10ppm以上300ppm以下、より好ましくは10ppm以上200ppm以下に設定されている。Agは、主に、ZnO結晶粒内に存在していると考えられる。Agは、バリスタ層11の主成分がZnOである場合、ウルツサイト構造をしたZnO結晶粒内の一部のZnサイトを置換した形態で存在し、Zn1−xAgOの組成式にて表される固溶体が形成されていると考えられる。
隣り合う一対の内部電極13,14間の距離、すなわちバリスタ層11における隣り合う一対の内部電極13,14に重なる領域11aの厚みは、7μm以上15μm以下、より好ましくは9μm以上15μm以下に設定されている。隣り合う一対の内部電極13,14間の距離は、すべて同じである必要なく、上述した範囲に含まれていればよい。
複数の内部電極13,14は、それぞれの一端が積層体3において対向する端面に交互に露出するように略平行に設けられている。各内部電極13,14は、上記各一端において外部電極5と電気的に接続されている。これらの内部電極13,14は、導電材を含んでいる。内部電極13,14に含まれる導電材としては、Ag及びパラジウム(Pd)を主成分として含んでいる。本実施形態では、内部電極13,14は、Ag−Pd合金からなる。AgとPdとの配合比(質量比)は、6:4である。
隣り合う一対の内部電極13,14が互いに重なり合う部分の面積の合計(以下、単に「内部電極13,14の重なり部分の合計面積」)は、2mm以上8mm以下、より好ましくは2mm以上6mm以下に設定されている。本実施形態では、一対の外部電極5の対向方向における各内部電極13,14の長さが850〜900μmに設定され、各内部電極13,14の幅(一対の外部電極5の対向方向及び内部電極13,14の積層方向に直交する方向での長さ)が320〜400μmに設定されている。また、本実施形態では、一対の外部電極5の対向方向での内部電極13と内部電極14とのずれは、20〜80μmに設定されている。
外層部9は、バリスタ層11と同様に、ZnOを主成分として含むと共に、副成分として希土類金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、外層部9は、副成分としてPr、Co、Cr、Ca、Si、K、Al等を含んでいる。これにより、外層部9が、ZnOを主成分とすると共にPrを含む素体からなる領域を有することとなる。外層部9の厚みは、例えば0.02〜0.2mm程度である。
外部電極5は、積層体3の両端面を覆うようにそれぞれ設けられている。一方の外部電極5には内部電極13が接続され、他方の外部電極5には内部電極14が接続されている。各外部電極5は、内部電極13,14を構成しているPd等の金属と電気的に良好に接続できる金属材料からなるものであると好ましい。例えば、Agは、Ag−Pd合金からなる内部電極13,14との電気的な接続性が良好であり、しかも積層体3の端面に対する接着性が良好であることから、外部電極用の材料として好適である。このような外部電極5は、通常10〜50μm程度の厚さとされる。
外部電極5の表面には、当該外部電極5を覆うように、厚みが0.5〜2μm程度であるNiめっき層(図示省略)及び厚みが2〜6μm程度のSnめっき層(図示省略)等が順に形成されている。これらのめっき層は、主として積層型チップバリスタ1をはんだリフローにより基板等に搭載する際の、はんだ耐熱性やはんだ濡れ性を向上することを目的として形成されるものである。
外部電極5の表面に形成させるめっき層は、はんだ耐熱性やはんだ濡れ性を向上する目的が達成される限り、必ずしも上述した材料の組み合わせに限定されない。めっき層を構成し得るその他の材料としては、例えば、Sn−Pb合金等が挙げられ、上述のNiやSnと組み合わせて用いても好適である。また、めっき層は、必ずしも2層構造に限定されるものではなく、1層又は3層以上の構造を有するものであってもよい。
ここで、バリスタ層11における隣り合う一対の内部電極13,14に重なる領域11aに含まれるAgの濃度と、積層型チップバリスタ1の諸特性との関係について、詳細に説明する。
本発明者等は、領域11aに含まれるAgの濃度と、静電容量C、漏洩電流ID及び電気抵抗Rとの関係を明らかにするために、以下のような実験をおこなった。すなわち、領域11aに含まれるAgの濃度が異なる積層型チップバリスタのサンプルを7個(サンプル1〜7)準備して、各サンプルの静電容量C、漏洩電流ID及び電気抵抗Rを測定した。その測定結果を、図3の表に示す。領域11aに含まれるAgの濃度が異なる点を除いては、各サンプル1〜7とも同じ構成であり、積層型チップバリスタに印加する電圧を大きくしていった際に1mAの電流が流れるときの電圧が8Vとなるように設計されている。各サンプル1〜7において、隣り合う一対の内部電極13,14間の距離dは9μmに設定され、内部電極13,14の重なり部分の合計面積Sは6mmに設定されている。
領域11aに含まれるAgの濃度は、LA−ICP−MS(Laser Ablation - Inductivity Coupled Plasma - Mass Spectrometry)にて分析、測定した。LA−ICP−MSとは、固体試料表面に波長の短い高エネルギーのレーザーを照射し、蒸発・飛散した粒子を更に高周波プラズマでイオン化し、その質量を分析することによって試料の構成成分の定性、定量分析を行う手法である。領域11aに含まれるAgの濃度の測定位置は、隣り合う一対の内部電極13,14間における略中央とした。
静電容量Cは、2端子法で、各サンプルに1kHz及び1Vの交流磁界を印加した際の静電容量をLCRメータによって測定した。
漏洩電流IDは、各サンプルに3Vの電圧を印加して、2端子法ソースメータによって測定した。
電気抵抗Rは、次式から求めた。
R=3/ID
ID:漏洩電流
隣り合う一対の内部電極13,14間の距離dは、各サンプルを積層方向に垂直に研磨して、露出した内部電極の距離を測定顕微鏡によって測定した。
内部電極13,14の重なり部分の合計面積Sは、内部電極の幅方向での重なりと内部電極の長さ方向での重なりとを乗ずることにより求めた。内部電極の幅方向での重なりは、外部電極の対向方向に平行で且つ積層方向に垂直な研磨断面において測定顕微鏡によって測定した。内部電極の長さ方向での重なりは、外部電極の対向方向に垂直で且つ積層方向に垂直な研磨断面において測定顕微鏡によって測定した。
図3に示される測定結果から、領域11aに含まれるAgの濃度を高くするほど、静電容量Cが小さくなることがわかる。領域11aに含まれるAgの濃度が500ppmであるサンプル7は、静電容量Cの減少率(領域11aに含まれるAgの濃度が0ppmである、すなわちAgが含まれていないサンプル1を基準にした減少率)が極めて大きい。したがって、領域11aに含まれるAgの濃度の上限は、サンプル6の300ppmとなる。領域11aに含まれるAgの濃度が200ppmであるサンプル5では、静電容量Cの減少率が3%程度であり、領域11aに含まれるAgの濃度のより好ましい上限は、サンプル5の200ppmである。
図3に示される測定結果から、領域11aに含まれるAgの濃度を高くするほど、漏洩電流IDが小さくなると共に電気抵抗Rが大きくなることがわかる。領域11aに含まれるAgの濃度が0ppmであるサンプル1は、電気抵抗Rが1MΩ未満であり、漏洩電流IDも大きい。したがって、領域11aに含まれるAgの濃度の下限は、サンプル2の10ppmとなる。
次に、隣り合う一対の内部電極13,14間の距離dと、積層型チップバリスタ1の諸特性との関係について、詳細に説明する。
本発明者等は、隣り合う一対の内部電極13,14間の距離dと、静電容量C、漏洩電流ID及び電気抵抗Rとの関係を明らかにするために、以下のような実験をおこなった。すなわち、隣り合う一対の内部電極13,14間の距離dが異なる積層型チップバリスタ(1005タイプの積層型チップバリスタ)のサンプルを7個(サンプル8〜14)準備して、各サンプルの静電容量C、漏洩電流ID及び電気抵抗Rを測定した。その測定結果を、図4の表に示す。隣り合う一対の内部電極13,14間の距離dが異なる点を除いては、各サンプル8〜14とも同じ構成であり、積層型チップバリスタに印加する電圧を大きくしていった際に1mAの電流が流れるときの電圧が8Vとなるように設計されている。各サンプル8〜14において、領域11aに含まれるAgの濃度は100ppmに設定され、内部電極13,14の重なり部分の合計面積Sは8mmに設定されている。
図4に示される測定結果から、隣り合う一対の内部電極13,14間の距離dを大きくするほど、静電容量Cが小さくなることがわかる。隣り合う一対の内部電極13,14間の距離dが20μmであるサンプル14は、隣り合う一対の内部電極13,14間の距離dが大きすぎるために、1005タイプの積層型チップバリスタを設計することができない。電子機器の小型化が進んでいる近年、電子機器に用いられる電子部品も小型化が要求されている。とりわけ、回路上に表面実装できるチップ型の電子部品は、回路自体の小型化にも有用であり、小型化の要求は極めて高い。積層型チップバリスタにおいても上述した小型化の要請を満たす必要があるため、隣り合う一対の内部電極13,14間の距離dの上限は、1005タイプの積層型チップバリスタを設計することが可能なサンプル13の15μmとなる。
隣り合う一対の内部電極13,14間の距離dが3μm及び5μmであるサンプル8及び9では、8Vのバリスタ電圧が得られず、積層型チップバリスタとして機能しなかった。したがって、隣り合う一対の内部電極13,14間の距離dの下限は、サンプル10の7μmとなる。
図4に示される測定結果から、隣り合う一対の内部電極13,14間の距離dを大きくするほど、漏洩電流IDが小さくなると共に電気抵抗Rが大きくなることがわかる。隣り合う一対の内部電極13,14間の距離dが9μmであるサンプル11では、電気抵抗Rが3MΩ以上であり、漏洩電流IDも1μA以下と極めて小さい。したがって、隣り合う一対の内部電極13,14間の距離dのより好ましい下限は、サンプル11の9μmである。
次に、内部電極13,14の重なり部分の合計面積Sと、積層型チップバリスタ1の諸特性との関係について、詳細に説明する。
本発明者等は、内部電極13,14の重なり部分の合計面積Sと、静電容量C、漏洩電流ID及び電気抵抗Rとの関係を明らかにするために、以下のような実験をおこなった。すなわち、内部電極13,14の重なり部分の合計面積Sが異なる積層型チップバリスタ(1005タイプの積層型チップバリスタ)のサンプルを5個(サンプル15〜19)準備して、各サンプルの静電容量C、漏洩電流ID及び電気抵抗Rを測定した。その測定結果を、図5の表に示す。内部電極13,14の重なり部分の合計面積Sが異なる点を除いては、各サンプル15〜19とも同じ構成であり、積層型チップバリスタに印加する電圧を大きくしていった際に1mAの電流が流れるときの電圧が8Vとなるように設計されている。各サンプル15〜19において、バリスタ層11における隣り合う一対の内部電極13,14に重なる領域11aに含まれるAgの濃度は100ppmに設定され、隣り合う一対の内部電極13,14間の距離dは7μmに設定されている。
各サンプル15〜19では、内部電極13,14の積層数を変えることにより、内部電極13,14の重なり部分の合計面積Sを異ならせている。サンプル15では、内部電極13,14の積層数を6層とした。サンプル16では、内部電極13,14の積層数を7層とした。サンプル17では、内部電極13,14の積層数を22層とした。サンプル18では、内部電極13,14の積層数を29層とした。サンプル19では、内部電極13,14の積層数を44層とした。
図5に示される測定結果から、内部電極13,14の重なり部分の合計面積Sを大きくするほど、静電容量Cが大きくなることがわかる。内部電極13,14の重なり部分の合計面積Sが1.5mmであるサンプル15は、内部電極13,14の重なり部分の合計面積Sが小さすぎるために、静電容量Cが1000pF未満となり、比較的大きな静電容が必要とされる電源回路やその周辺回路等での使用に適さない。したがって、内部電極13,14の重なり部分の合計面積Sの下限は、サンプル16の2mmとなる。
図5に示される測定結果から、内部電極13,14の重なり部分の合計面積Sを大きくするほど、漏洩電流IDが大きくなると共に電気抵抗Rが小さくなることがわかる。内部電極13,14の重なり部分の合計面積Sが12mmであるサンプル19では、電気抵抗Rが1MΩ未満であり、漏洩電流IDも6.1μAと極めて大きい。したがって、内部電極13,14の重なり部分の合計面積Sの上限は、サンプル18の8mmである。内部電極13,14の重なり部分の合計面積Sが6mmであるサンプル17では、電気抵抗Rが3MΩ以上であり、漏洩電流IDも1μA以下と極めて小さい。したがって、内部電極13,14の重なり部分の合計面積Sのより好ましい上限は、サンプル17の6mmである。
以上のように、本実施形態によれば、バリスタ層11における隣り合う一対の内部電極13,14に重なる領域11aに含まれるAgの濃度が10ppm以上300ppm以下に設定され、隣り合う一対の内部電極13,14間の距離が7μm以上15μm以下に設定され、内部電極13,14の重なり部分の合計面積が2mm以上8mm以下に設定されているので、漏洩電流が増加することなく、高静電容量化が図られる。
積層型チップバリスタ1の漏洩電流は、隣り合う内部電極13,14の間の距離に反比例して、増加する傾向にある。この傾向は、内部電極13,14に含まれる材料には依存しない。ところで、Ag及びPdを主成分として含む内部電極は、上述したように、Pdを主成分として含む一方Agを含まない内部電極に比して、隣り合う内部電極の間の距離を小さくしていった場合の漏洩電流の増加率が低い。すなわち、内部電極13,14がAg及びPdを主成分として含んでいると、隣り合う内部電極13,14の間の距離を小さくしても、漏洩電流が比較的大きくなり難い。したがって、内部電極13,14がAg及びPdを主成分として含むことにより、隣り合う内部電極13,14の間の距離を小さくすることが可能となる。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしもこれらの実施形態に限定されるものではない。例えば、バリスタ層11は、副成分として、希土類金属元素(例えば、Pr)を含んでいるが、希土類金属元素の代わりにビスマス(Bi)の酸化物を含んでいてもよい。
本実施形態に係る積層型チップバリスタの断面構成を説明する図である。 本実施形態に係る積層型チップバリスタに含まれる積層体を分解して示した構成図である。 バリスタ層における隣り合う一対の内部電極に重なる領域に含まれるAgの濃度を変えて積層型チップバリスタの静電容量、漏洩電流及び電気抵抗を測定した実験の測定結果をまとめた表である。 隣り合う一対の内部電極間の距離を変えて積層型チップバリスタの静電容量、漏洩電流及び電気抵抗を測定した実験の測定結果をまとめた表である。 内部電極の重なり部分の合計面積を変えて積層型チップバリスタの静電容量、漏洩電流及び電気抵抗を測定した実験の測定結果をまとめた表である。
符号の説明
1…積層型チップバリスタ、3…積層体、5…外部電極、7…バリスタ部、11…バリスタ層、11a…バリスタ層における隣り合う一対の内部電極に重なる領域、13,14…内部電極。

Claims (1)

  1. 酸化亜鉛を主成分として含むと共に電圧非直線特性を発現するバリスタ層と、当該バリスタ層を挟むように配置される複数の内部電極とを有する積層体と、
    前記積層体に形成されると共に前記複数の内部電極のうち対応する内部電極にそれぞれ接続される一対の外部電極と、を備え、
    前記複数の内部電極は、銀及びパラジウムを主成分として含んでおり、
    前記複数の内部電極のうち隣り合う内部電極の間に位置するバリスタ層に含まれる銀の濃度が、10ppm以上300ppm以下に設定され、
    前記複数の内部電極のうち隣り合う内部電極の間の距離が、7μm以上15μm以下に設定され、
    前記複数の内部電極のうち隣り合う内部電極が互いに重なり合う部分の面積の合計が、2mm以上8mm以下に設定されていることを特徴とする積層型チップバリスタ。
JP2004363315A 2004-12-15 2004-12-15 積層型チップバリスタ Active JP4050742B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004363315A JP4050742B2 (ja) 2004-12-15 2004-12-15 積層型チップバリスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004363315A JP4050742B2 (ja) 2004-12-15 2004-12-15 積層型チップバリスタ

Publications (2)

Publication Number Publication Date
JP2006173334A JP2006173334A (ja) 2006-06-29
JP4050742B2 true JP4050742B2 (ja) 2008-02-20

Family

ID=36673752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004363315A Active JP4050742B2 (ja) 2004-12-15 2004-12-15 積層型チップバリスタ

Country Status (1)

Country Link
JP (1) JP4050742B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607777B2 (en) 2017-02-06 2020-03-31 Avx Corporation Integrated capacitor filter and integrated capacitor filter with varistor function

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101236766B1 (ko) * 2011-07-13 2013-02-25 주식회사 아모텍 적층형 복합 칩 소자

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3377372B2 (ja) * 1996-05-24 2003-02-17 マルコン電子株式会社 積層形電圧非直線抵抗器
JPH10149904A (ja) * 1996-11-19 1998-06-02 Matsushita Electric Ind Co Ltd バリスタの製造方法
JPH11340009A (ja) * 1998-05-25 1999-12-10 Toshiba Corp 非直線抵抗体
JP2004031436A (ja) * 2002-06-21 2004-01-29 Murata Mfg Co Ltd バリスタの製造方法
JP3908611B2 (ja) * 2002-06-25 2007-04-25 Tdk株式会社 電圧非直線性抵抗体磁器組成物および電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10607777B2 (en) 2017-02-06 2020-03-31 Avx Corporation Integrated capacitor filter and integrated capacitor filter with varistor function
US11295895B2 (en) 2017-02-06 2022-04-05 KYOCERA AVX Components Corporation Integrated capacitor filter and integrated capacitor filter with varistor function

Also Published As

Publication number Publication date
JP2006173334A (ja) 2006-06-29

Similar Documents

Publication Publication Date Title
JP4983799B2 (ja) 積層セラミックコンデンサ
JP4246716B2 (ja) 積層型フィルタ
US7495884B2 (en) Multilayer capacitor
JP2007091538A (ja) 非磁性Znフェライトおよびこれを用いた複合積層型電子部品
KR102307038B1 (ko) 전자 부품
KR100799475B1 (ko) 서지 흡수 소자
JP6904383B2 (ja) 積層電子部品およびその実装構造
KR20130101319A (ko) 적층 세라믹 전자부품 및 그 제조방법
JP2014103327A (ja) 積層コンデンサ
JP5324390B2 (ja) 積層電子部品
JP2014053598A (ja) 電子部品
KR20130090334A (ko) 세라믹 전자부품
JP2006295080A (ja) 積層型チップバリスタ
JP4050742B2 (ja) 積層型チップバリスタ
KR20140133003A (ko) 적층 세라믹 커패시터
KR20050067026A (ko) 적층형 칩 배리스터
JP7273373B2 (ja) 積層セラミック電子部品
JP2007214509A (ja) 積層型電子部品
JP5014856B2 (ja) 積層型フィルタ
JP6115276B2 (ja) 積層コンデンサ
JP4506702B2 (ja) 積層型バリスタアレイ及び積層型バリスタ
KR20190044034A (ko) 적층 세라믹 전자부품 및 그 제조방법
JP4839762B2 (ja) サージ吸収素子
KR102004772B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US20230018369A1 (en) Multilayer ceramic electronic component

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070806

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071129

R150 Certificate of patent or registration of utility model

Ref document number: 4050742

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101207

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111207

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121207

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131207

Year of fee payment: 6