JP4036263B2 - 集積回路で配線オプションを具体化する方法、および集積回路 - Google Patents
集積回路で配線オプションを具体化する方法、および集積回路 Download PDFInfo
- Publication number
- JP4036263B2 JP4036263B2 JP2002576007A JP2002576007A JP4036263B2 JP 4036263 B2 JP4036263 B2 JP 4036263B2 JP 2002576007 A JP2002576007 A JP 2002576007A JP 2002576007 A JP2002576007 A JP 2002576007A JP 4036263 B2 JP4036263 B2 JP 4036263B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- wiring
- gate
- input
- assigned
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/49—Adaptable interconnections, e.g. fuses or antifuses
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/401—Marks applied to devices, e.g. for alignment or identification for identification or tracking
- H10W46/403—Marks applied to devices, e.g. for alignment or identification for identification or tracking for non-wireless electrical read out
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Wire Bonding (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
さらに本発明は、ピンと呼ばれる接続ピンと配線可能なパッドと呼ばれる複数の接触部位を備えるチップからなる集積回路に関するものである。
ボンディングオプションを具体化する公知の方法は、プラットフォームボンディングまたはランドボンディングを意図している。
ランドボンディングは、異なるハウジングではランドが異なる部位に位置しているという欠点がある。たとえば、中央に2つのランドをもつ集積回路や、コーナーに4つのランドをもつ集積回路がある。したがってランドボンディングは、異なるハウジングにパッケージングされる集積回路には適していない。しかもランドボンディングでは、配線の付着性についてまだ改良の余地が残されている。
接触ピンに付与される電位が正しくない場合には、集積回路の誤作用につながるような接触ピンが意図される。
図1には、接触ピンPIがローレベルLにある、配線していない実施形態が示されている。接触ピンPIには3つの接触部位P1,P2およびP3が割り当てられており、これらの接触部位は、それぞれ1つのプルアップ抵抗を介してハイレベルHにあり、それぞれ1つのシュミットトリガーSTの入力部と直接つながっている。3つのシュミットトリガーSTの出力部は、チップに配置された評価回路Aの入力部、およびANDゲートUの入力部と接続されており、ANDゲートの出力部は同じく評価回路Aと接続されている。配線されていない状態のとき、シュミットトリガーSTの出力部におけるレベル、およびANDゲートUの出力部におけるレベルは、ハイレベルHにある。評価回路Aは、その入力部すべてがハイレベルHにあることを手がかりにして、接触ピンPIが接触部位P1からP3と配線されていないことを認識する。したがって、シュミットトリガーSTの出力部におけるレベル、およびANDゲートUの出力部におけるレベルは、接触ピンPIと接触部位P1からP3との配線を表すコーディングをなしている。ANDゲートUの出力部は、接触部位が接触ピンと配線されているかどうかを認識するのに使用される。
シュミットトリガーSTの出力部におけるレベル、およびORゲートOの出力部におけるレベルは、評価回路Aによって評価されるコーティングをなしている。
接触ピンがローレベルLにあるとき、接触部位P1からP3のうち接触ピンPIと配線されている接触部位との間で入力部が接続されているシュミットトリガーSTの出力部におけるレベルは、ローレベルLにある。接触部位P1からP3のうち接触ピンPIと配線されていない接触部位との間で入力部が接続されているシュミットトリガーSTの出力部におけるレベルは、ハイレベルHにある。ANDゲートUの出力部は、ローレベルLにある。
L ローレベル
O ORゲート
PI 接触ピン
P1からP3 接触部位
R1 プルアップ抵抗
R2 プルダウン抵抗
ST シュミットトリガー
U ANDゲート
Claims (8)
- ピンと呼ばれる接触ピン(PI)と配線可能な、パッドと呼ばれる複数の接触部位(P1,P2,P3)を備えるチップからなる集積回路で、配線オプションを具体化する方法であって、
配線オプションのための少なくとも1つの接触ピン(PI)を設け、これらの接触ピン(PI)の各々に少なくとも2つの接触部位(P1,P2,P3)を割り当て、接触ピン(PI)を組合せの規則に基づいて帰属の接触部位(P1,P2,P3)と配線可能とし、そのつど選択した配線が、配線オプションを認識するためにチップで評価されるコーディングとなる方法において、
接触ピン(PI)に割り当てられた接触部位(P1,P2,P3)が、それぞれ1つのプルアップ抵抗またはプルダウン抵抗(R1,R2)を介して、帰属の接触ピン(PI)に印加されている電位とは反対の電位になっており、プルアップ抵抗(R1)を介してハイレベル(H)にある、接触ピン(PI)に割り当てられたすべての接触部位(P1,P2,P3)は、ANDゲート(U)の入力部とチップの評価回路(A)の入力部に接続されており、プルダウン抵抗(R2)を介してローレベル(L)にある、接触ピン(PI)に割り当てられたすべての接触部位(P1,P2,P3)は、ORゲート(O)の入力部と評価回路(A)の入力部に接続されており、
各ゲート(U,O)の出力部のレベルを手がかりに接触部位が接触ピンと配線されているかどうかを認識するとともに、接触部位(P1,P2,P3)のレベルを手がかりにして、接触部位(P1,P2,P3)のうちのどれが接触ピンと配線されているかを認識することを特徴とする、集積回路で配線オプションを具体化する方法。 - 接触部位(P1,P2,P3)と、帰属の各ゲート(U,O)の入力部との間に入力回路(ST)が設けられていることを特徴とする、請求項1に記載の方法。
- それぞれの入力回路(ST)に同じものが選択されることを特徴とする、請求項2に記載の方法。
- 入力回路としてシュミットトリガー(ST)が設けられていることを特徴とする、請求項2または3に記載の方法。
- ピンと呼ばれる接続ピン(PI)と配線可能な、パッドと呼ばれる複数の接触部位(P1,P2,P3)を備えるチップからなる、配線オプションを具体化するための集積回路であって、
配線オプションのために少なくとも1つの接触ピン(PI)が設けられており、これらの接触ピン(PI)の各々に少なくとも2つの接触部位(P1,P2,P3)が割り当てられており、これらの接触部位はそれぞれ1つのプルアップ抵抗またはプルダウン抵抗(R1,R2)を介して、帰属の接触ピン(PI)に印加されている電位と反対の電位になっており、プルアップ抵抗(R1)を介してハイレベル(H)にある、1つの接触ピン(PI)に割り当てられたすべての接触部位(P1,P2,P3)は、ANDゲート(U)の入力部とチップの評価回路(A)の入力部に接続されており、プルダウン抵抗(R2)を介してローレベル(L)にある、1つの接触ピン(PI)に割り当てられたすべての接触部位(P1,P2,P3)は、ORゲート(O)の入力部と評価回路(A)の入力部に接続されており、接触ピン(PI)は組合せの規則に基づいて帰属の接触部位(P1,P2,P3)と配線可能であり、そのつど選択された配線は配線オプションを識別するためのコーディングになっており、
評価回路(A)は、各ゲート(U,O)の出力部のレベルを手がかりに接触部位が接触ピンと配線されているかどうかを認識するとともに、接触部位(P1,P2,P3)のレベルを手がかりにして、接触部位(P1,P2,P3)のうちのどれが接触ピンと配線されているかを認識することを特徴とする、集積回路。 - 接触部位(P1,P2,P3)と、帰属の各ゲート(U,O)の入力部との間にそれぞれ1つの入力回路(ST)が介在していることを特徴とする、請求項5に記載の集積回路。
- それぞれの入力回路(ST)に同じものが設けられていることを特徴とする、請求項6に記載の集積回路。
- 入力回路としてシュミットトリガー(ST)が設けられていることを特徴とする、請求項6または7に記載の集積回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10114767.8A DE10114767B4 (de) | 2001-03-26 | 2001-03-26 | Verfahren zur Realisierung von Verdrahtungsoptionen bei einem integrierten Schaltkreis und integrierter Schaltkreis |
| PCT/EP2002/003326 WO2002078076A2 (de) | 2001-03-26 | 2002-03-25 | Verfahren zur realisierung von verdrahtungsoptionen bei einem integrierten schaltkreis und intergrierter schaltkreis |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004527121A JP2004527121A (ja) | 2004-09-02 |
| JP2004527121A5 JP2004527121A5 (ja) | 2005-06-09 |
| JP4036263B2 true JP4036263B2 (ja) | 2008-01-23 |
Family
ID=7679059
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002576007A Expired - Fee Related JP4036263B2 (ja) | 2001-03-26 | 2002-03-25 | 集積回路で配線オプションを具体化する方法、および集積回路 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1374295A2 (ja) |
| JP (1) | JP4036263B2 (ja) |
| KR (1) | KR20040024539A (ja) |
| DE (1) | DE10114767B4 (ja) |
| WO (1) | WO2002078076A2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294930A (ja) * | 2005-04-12 | 2006-10-26 | Denso Corp | 半導体集積回路装置およびその実装方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0057645A1 (en) * | 1981-02-04 | 1982-08-11 | FAIRCHILD CAMERA & INSTRUMENT CORPORATION | Electrically coded identification of integrated circuit devices |
| JPH01280923A (ja) * | 1988-05-07 | 1989-11-13 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| US5414380A (en) * | 1993-04-19 | 1995-05-09 | Motorola, Inc. | Integrated circuit with an active-level configurable and method therefor |
| DE4332783A1 (de) * | 1993-09-27 | 1995-03-30 | Reichhardt Bernd | Konfigurierbares elektronisches Bauelement für die Oberflächenmontage |
| DE19852071C2 (de) * | 1998-11-11 | 2000-08-24 | Siemens Ag | Integrierter Halbleiterchip mit über Bondpads voreingestellter Dateneingabe-/Datenausgabe-Organisationsform |
| US6211575B1 (en) * | 1999-08-18 | 2001-04-03 | Sigmatel Inc. | Method and apparatus for identifying customized integrated circuits |
| US6798076B2 (en) * | 1999-12-21 | 2004-09-28 | Intel Corporation | Method and apparatus for encoding information in an IC package |
-
2001
- 2001-03-26 DE DE10114767.8A patent/DE10114767B4/de not_active Expired - Lifetime
-
2002
- 2002-03-25 EP EP02753718A patent/EP1374295A2/de not_active Withdrawn
- 2002-03-25 KR KR10-2003-7009485A patent/KR20040024539A/ko not_active Abandoned
- 2002-03-25 JP JP2002576007A patent/JP4036263B2/ja not_active Expired - Fee Related
- 2002-03-25 WO PCT/EP2002/003326 patent/WO2002078076A2/de not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| DE10114767B4 (de) | 2017-04-27 |
| EP1374295A2 (de) | 2004-01-02 |
| DE10114767A1 (de) | 2002-10-17 |
| WO2002078076A2 (de) | 2002-10-03 |
| JP2004527121A (ja) | 2004-09-02 |
| KR20040024539A (ko) | 2004-03-20 |
| WO2002078076A3 (de) | 2003-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100487530B1 (ko) | 테스트 소자 그룹이 구비된 반도체 소자 | |
| KR100272914B1 (ko) | 반도체 집적 회로 | |
| JPH09152979A (ja) | 半導体装置 | |
| JP4595823B2 (ja) | ボールグリッドアレイ | |
| JP4036263B2 (ja) | 集積回路で配線オプションを具体化する方法、および集積回路 | |
| JPS61222148A (ja) | 1チツプマイクロコンピユ−タの製造方法 | |
| JP2012028786A (ja) | 集積回路および集積回路のコンタクト部とプリント基板の相応するコンタクト部との間の抵抗を求める方法 | |
| US5801407A (en) | Semiconductor integrated circuit using standardized analog cells | |
| JP2795315B2 (ja) | 半導体装置 | |
| JP2681427B2 (ja) | 半導体装置 | |
| JPH01143246A (ja) | 半導体装置 | |
| JPH1174362A (ja) | 自動配置配線装置のためのライブラリ | |
| JP2001066340A (ja) | モニタ回路 | |
| WO2019215806A1 (ja) | 配線部材及びこれを備えた半導体モジュール | |
| KR100480444B1 (ko) | 복합 기능을 갖는 논리소자 | |
| KR100795675B1 (ko) | 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어방법 | |
| JPH0364046A (ja) | 半導体装置 | |
| KR970007081Y1 (ko) | 반도체 기억장치 | |
| JPS6089955A (ja) | 半導体装置 | |
| JPH08288460A (ja) | 半導体装置の外部制御可能なボンディング方法 | |
| JPH10161898A (ja) | 半導体集積回路 | |
| JP2008130644A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPH0465915A (ja) | マスタスライス集積回路 | |
| JPH11345936A (ja) | 半導体集積回路 | |
| JPH05196676A (ja) | 半導体集積回路の検証方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070130 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070507 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071023 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4036263 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |