JP4036263B2 - 集積回路で配線オプションを具体化する方法、および集積回路 - Google Patents

集積回路で配線オプションを具体化する方法、および集積回路 Download PDF

Info

Publication number
JP4036263B2
JP4036263B2 JP2002576007A JP2002576007A JP4036263B2 JP 4036263 B2 JP4036263 B2 JP 4036263B2 JP 2002576007 A JP2002576007 A JP 2002576007A JP 2002576007 A JP2002576007 A JP 2002576007A JP 4036263 B2 JP4036263 B2 JP 4036263B2
Authority
JP
Japan
Prior art keywords
contact
wiring
gate
input
assigned
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002576007A
Other languages
English (en)
Other versions
JP2004527121A5 (ja
JP2004527121A (ja
Inventor
ワグネル,エッカルト
ヴィンテレル,マルティン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of JP2004527121A publication Critical patent/JP2004527121A/ja
Publication of JP2004527121A5 publication Critical patent/JP2004527121A5/ja
Application granted granted Critical
Publication of JP4036263B2 publication Critical patent/JP4036263B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/49Adaptable interconnections, e.g. fuses or antifuses
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/401Marks applied to devices, e.g. for alignment or identification for identification or tracking
    • H10W46/403Marks applied to devices, e.g. for alignment or identification for identification or tracking for non-wireless electrical read out

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、ピンと呼ばれる接続ピンと配線可能な、パッドと呼ばれる複数の接触部位を備えるチップからなる集積回路で、配線オプションを具体化する方法に関するものである。
さらに本発明は、ピンと呼ばれる接続ピンと配線可能なパッドと呼ばれる複数の接触部位を備えるチップからなる集積回路に関するものである。
ボンディングオプションと呼ばれる配線オプションは、1つの集積回路を同じハードウェアで別様に構成したり、異なる機能を装備させる簡単な手法である。集積回路は、機能が異なっていても回路自体に関しては不変なので、製造時に利点が得られる。第1の利点は、ウェーハ検査のときにただ1つのテストプログラムがあれば足りることである。別の利点は、可能な限り遅い時点で初めて、すなわち、種々のハウジングに集積回路をパッケージングするときに初めて、その集積回路のどのバリエーションを採用するかが決められることにある。
ボンディングオプションを具体化する公知の方法は、プラットフォームボンディングまたはランドボンディングを意図している。
プラットフォームボンディングは、ボンディングワイヤが非常に短いという欠点があり、また、プラットフォームとクリスタルの間に高低差があるという第2の欠点がある。
ランドボンディングは、異なるハウジングではランドが異なる部位に位置しているという欠点がある。たとえば、中央に2つのランドをもつ集積回路や、コーナーに4つのランドをもつ集積回路がある。したがってランドボンディングは、異なるハウジングにパッケージングされる集積回路には適していない。しかもランドボンディングでは、配線の付着性についてまだ改良の余地が残されている。
この課題は方法の面からは、請求項1に記載の構成要件により、配線オプションのための接触ピンを設け、これらの接触ピンの各々に少なくとも2つの接触部位を割り当て、接触ピンを組合せの規則に基づいて帰属の接触部位と配線可能とし、そのつど選択した配線が、配線オプションを識別するためにチップで評価されるコーディングとなることによって、解決される。
この課題は装置の面からは、請求項に記載の構成要件により、配線オプションのために接触ピンが設けられており、これらの接触ピンの各々に少なくとも2つの接触部位が割り当てられており、これらの接触部位はそれぞれ1つのプルアップ抵抗またはプルダウン抵抗を介して、帰属の接触ピンに印加されている電位と反対の電位になっており、プルアップ抵抗を介してハイレベルにある、1つの接触ピンに割り当てられたすべての接触部位は、ANDゲートの入力部とチップの評価回路の入力部に接続されており、プルダウン抵抗を介してローレベルにある、1つの接触ピンに割り当てられたすべての接触部位は、ORゲートの入力部と評価回路の入力部に接続されており、接触ピンは組合せの規則に基づいて帰属の接触部位と配線可能であり、そのつど選択された配線は配線オプションを識別するためのコーディングとなっており、各ゲートの出力部は評価回路の入力部に接続されていることによって解決される。
集積回路は、外部に対する接触部位、いわゆるパッドを有するチップで構成されており、これらの接触部位がチップの入力接点と出力接点になる。外部接触をするために、ピンと呼ばれる接触ピンが設けられており、これらの接触ピンは、集積回路の施工形態に応じて、細いワイヤによって接触部位と接続される。多くの場合、接触部位と接触ピンとの配線には、接触ピンと接触部位に溶着される金線が用いられる。接触部位と接触ピンの配線はボンディングとも呼ばれる。
本発明による方法は、集積回路の接触ピンの少なくとも1つが配線オプション用に設けられることを意図している。これらの接触ピンの各々に少なくとも2つの接触部位が割り当てられ、これらの接触部位は組み合わせの規則に基づいて帰属の接触ピンと配線可能である。そのつど選択された配線は、配線オプションを認識するためにチップで評価されるコーディングとなる。
本発明による集積回路では、配線オプションのために設けられた接触ピンの各々に少なくとも2つの接触部位が割り当てられ、これらの接触部位は、それぞれ1つのプルアップ抵抗またはプルダウン抵抗を介して、帰属の接触ピンに印加されている電位と反対の電位にある。接触ピンに割り当てられた接触部位は、プルアップ抵抗を介してハイレベルにあるか、またはプルダウン抵抗を介してローレベルにある。プルアップ抵抗を介してハイレベルにある接触部位は、ANDゲートの入力部と接続されるのに対して、プルダウン抵抗を介して低電位にある接触部位は、ORゲートの入力部と接続されている。ゲートの出力部はチップの評価回路と接続されており、この評価回路は、接触部位のレベルを手がかりにして、接触ピンと帰属の接触部位との間の配線を識別する。したがって接触部位におけるレベルは、配線に関するコーディングをなしている。このときANDゲートないしORゲートの出力部は、接触部位が接触ピンと配線されているかどうかを認識するのに使用される。
本発明による集積回路の第1実施形態は、接触部位と、帰属のゲートの入力部との間にそれぞれ1つの入力回路が介在することを意図している。これらの入力回路は同じものが選択される。入力回路として、シュミットトリガーが設けられるのが好ましい。
接触ピンに付与される電位が正しくない場合には、集積回路の誤作用につながるような接触ピンが意図される。
本発明の方法および本発明の集積回路について、図面に示されている実施形態を参照しながら詳しく説明する。
図1には、接触ピンPIがローレベルLにある、配線していない実施形態が示されている。接触ピンPIには3つの接触部位P1,P2およびP3が割り当てられており、これらの接触部位は、それぞれ1つのプルアップ抵抗を介してハイレベルHにあり、それぞれ1つのシュミットトリガーSTの入力部と直接つながっている。3つのシュミットトリガーSTの出力部は、チップに配置された評価回路Aの入力部、およびANDゲートUの入力部と接続されており、ANDゲートの出力部は同じく評価回路Aと接続されている。配線されていない状態のとき、シュミットトリガーSTの出力部におけるレベル、およびANDゲートUの出力部におけるレベルは、ハイレベルHにある。評価回路Aは、その入力部すべてがハイレベルHにあることを手がかりにして、接触ピンPIが接触部位P1からP3と配線されていないことを認識する。したがって、シュミットトリガーSTの出力部におけるレベル、およびANDゲートUの出力部におけるレベルは、接触ピンPIと接触部位P1からP3との配線を表すコーディングをなしている。ANDゲートUの出力部は、接触部位が接触ピンと配線されているかどうかを認識するのに使用される。
図2には、接触ピンPIがハイレベルHにある、配線していない実施形態が示されている。図1に示す実施形態と相違しているのは、接触ピンPIがローレベルではなくハイレベルHにあり、接触部位P1からP3がハイレベルではなく、プルダウン抵抗R2を介してローレベルLにあり、ANDゲートがORゲートOで置き換わっていることである。シュミットトリガーSTの出力部におけるレベル、およびORゲートOの出力部におけるレベルは、すべてローレベルLにある。ORゲートOの出力部は、接触部位が接触ピンと配線されているかどうかを認識するのに使用される。
シュミットトリガーSTの出力部におけるレベル、およびORゲートOの出力部におけるレベルは、評価回路Aによって評価されるコーティングをなしている。
図3から図16には、配線の組み合わせの可能性がすべて図示されている。1つの接触ピンに割り当てられる接触部位がN=3のとき、ダブルボンディングやトリプルボンディングが実装技術の上で可能であると仮定すると、N+(2本を介してのN)+(3本を介してのN)=7通りの異なる配線方法が得られる。
図3から図8には、1本の配線接続だけを用いた3通りの可能性が示されており、図9から図14には、2本の配線接続を用いたすべての3通りの可能性が示されており、最後に図15と図16には3本の配線接続を用いたただ1つの可能性が示されている。
接触ピンがローレベルLにあるとき、接触部位P1からP3のうち接触ピンPIと配線されている接触部位との間で入力部が接続されているシュミットトリガーSTの出力部におけるレベルは、ローレベルLにある。接触部位P1からP3のうち接触ピンPIと配線されていない接触部位との間で入力部が接続されているシュミットトリガーSTの出力部におけるレベルは、ハイレベルHにある。ANDゲートUの出力部は、ローレベルLにある。
接触ピンPIがハイレベルHにあるとき、接触部位P1からP3のうち接触ピンPIと配線されている接触部位との間で入力部が接続されているシュミットトリガーSTの出力部におけるレベルは、ハイレベルHにある。接触部位P1からP3のうち接触ピンPIと配線されていない接触部位との間で入力部が接続されているシュミットトリガーSTの出力部におけるレベルは、ローレベルLにある。ORゲートOの出力部は、ハイレベルHにある。
評価回路Aは、ゲートの出力部のレベルを手がかりにして、接触部位が接触ピンと配線されているかかどうかを認識するとともに、シュミットトリガーの出力部におけるレベルを手がかりにして、接触部位P1からP3のうちのどれが接触ピンと配線されているかを認識する。
プルアップ抵抗とプルダウン抵抗を設計する際には、整った論理レベルが接触ピンに印加されるようにするため、十分な値になるよう配慮しなければならない。なぜなら、接触ピンにつながれた信号源の出力抵抗と、入力抵抗との間で分圧器が形成されるからである。それにより、常時流れる入力電流と、それによって引き起こされる損失出力とが同時に制限される。損失出力がクリティカルである集積回路の場合、入力抵抗をつなぐことができる。切換信号は、ボンディングオプションに関する操作信号としての役目をすることができる。
本発明の方法により、公知のプラットフォームボンディングやランドボンディングで通常生じる欠点なしに、集積回路でボンディングオプションを具体化することができる。
接触ピンがハイレベルにあるときの配線していない実施形態を示す図。 接触ピンがローレベルにあるときの配線していない実施形態を示す図。 実施形態の配線の組み合わせの例示図。 実施形態の配線の組み合わせの例示図。 実施形態の配線の組み合わせの例示図。 実施形態の配線の組み合わせの例示図。 実施形態の配線の組み合わせの例示図。 実施形態の配線の組み合わせの例示図。 実施形態の配線の組み合わせの例示図。 実施形態の配線の組み合わせの例示図。 実施形態の配線の組み合わせの例示図。 実施形態の配線の組み合わせの例示図。 実施形態の配線の組み合わせの例示図。 実施形態の配線の組み合わせの例示図。 実施形態の配線の組み合わせの例示図。 実施形態の配線の組み合わせの例示図。
符号の説明
H ハイレベル
L ローレベル
O ORゲート
PI 接触ピン
P1からP3 接触部位
R1 プルアップ抵抗
R2 プルダウン抵抗
ST シュミットトリガー
U ANDゲート

Claims (8)

  1. ピンと呼ばれる接触ピン(PI)と配線可能な、パッドと呼ばれる複数の接触部位(P1,P2,P3)を備えるチップからなる集積回路で、配線オプションを具体化する方法であって、
    配線オプションのための少なくとも1つの接触ピン(PI)を設け、これらの接触ピン(PI)の各々に少なくとも2つの接触部位(P1,P2,P3)を割り当て、接触ピン(PI)を組合せの規則に基づいて帰属の接触部位(P1,P2,P3)と配線可能とし、そのつど選択した配線が、配線オプションを認識するためにチップで評価されるコーディングとなる方法において、
    接触ピン(PI)に割り当てられた接触部位(P1,P2,P3)が、それぞれ1つのプルアップ抵抗またはプルダウン抵抗(R1,R2)を介して、帰属の接触ピン(PI)に印加されている電位とは反対の電位になっており、プルアップ抵抗(R1)を介してハイレベル(H)にある、接触ピン(PI)に割り当てられたすべての接触部位(P1,P2,P3)は、ANDゲート(U)の入力部とチップの評価回路(A)の入力部に接続されており、プルダウン抵抗(R2)を介してローレベル(L)にある、接触ピン(PI)に割り当てられたすべての接触部位(P1,P2,P3)は、ORゲート(O)の入力部と評価回路(A)の入力部に接続されており、
    各ゲート(U,O)の出力部のレベルを手がかりに接触部位が接触ピンと配線されているかどうかを認識するとともに、接触部位(P1,P2,P3)のレベルを手がかりにして、接触部位(P1,P2,P3)のうちのどれが接触ピンと配線されているかを認識することを特徴とする、集積回路で配線オプションを具体化する方法。
  2. 接触部位(P1,P2,P3)と、帰属の各ゲート(U,O)の入力部との間に入力回路(ST)が設けられていることを特徴とする、請求項1に記載の方法。
  3. それぞれの入力回路(ST)に同じものが選択されることを特徴とする、請求項2に記載の方法。
  4. 入力回路としてシュミットトリガー(ST)が設けられていることを特徴とする、請求項2または3に記載の方法。
  5. ピンと呼ばれる接続ピン(PI)と配線可能な、パッドと呼ばれる複数の接触部位(P1,P2,P3)を備えるチップからなる、配線オプションを具体化するための集積回路であって、
    配線オプションのために少なくとも1つの接触ピン(PI)が設けられており、これらの接触ピン(PI)の各々に少なくとも2つの接触部位(P1,P2,P3)が割り当てられており、これらの接触部位はそれぞれ1つのプルアップ抵抗またはプルダウン抵抗(R1,R2)を介して、帰属の接触ピン(PI)に印加されている電位と反対の電位になっており、プルアップ抵抗(R1)を介してハイレベル(H)にある、1つの接触ピン(PI)に割り当てられたすべての接触部位(P1,P2,P3)は、ANDゲート(U)の入力部とチップの評価回路(A)の入力部に接続されており、プルダウン抵抗(R2)を介してローレベル(L)にある、1つの接触ピン(PI)に割り当てられたすべての接触部位(P1,P2,P3)は、ORゲート(O)の入力部と評価回路(A)の入力部に接続されており、接触ピン(PI)は組合せの規則に基づいて帰属の接触部位(P1,P2,P3)と配線可能であり、そのつど選択された配線は配線オプションを識別するためのコーディングになっており、
    評価回路(A)は、各ゲート(U,O)の出力部のレベルを手がかりに接触部位が接触ピンと配線されているかどうかを認識するとともに、接触部位(P1,P2,P3)のレベルを手がかりにして、接触部位(P1,P2,P3)のうちのどれが接触ピンと配線されているかを認識することを特徴とする、集積回路。
  6. 接触部位(P1,P2,P3)と、帰属の各ゲート(U,O)の入力部との間にそれぞれ1つの入力回路(ST)が介在していることを特徴とする、請求項5に記載の集積回路。
  7. それぞれの入力回路(ST)に同じものが設けられていることを特徴とする、請求項6に記載の集積回路。
  8. 入力回路としてシュミットトリガー(ST)が設けられていることを特徴とする、請求項6または7に記載の集積回路。
JP2002576007A 2001-03-26 2002-03-25 集積回路で配線オプションを具体化する方法、および集積回路 Expired - Fee Related JP4036263B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10114767.8A DE10114767B4 (de) 2001-03-26 2001-03-26 Verfahren zur Realisierung von Verdrahtungsoptionen bei einem integrierten Schaltkreis und integrierter Schaltkreis
PCT/EP2002/003326 WO2002078076A2 (de) 2001-03-26 2002-03-25 Verfahren zur realisierung von verdrahtungsoptionen bei einem integrierten schaltkreis und intergrierter schaltkreis

Publications (3)

Publication Number Publication Date
JP2004527121A JP2004527121A (ja) 2004-09-02
JP2004527121A5 JP2004527121A5 (ja) 2005-06-09
JP4036263B2 true JP4036263B2 (ja) 2008-01-23

Family

ID=7679059

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002576007A Expired - Fee Related JP4036263B2 (ja) 2001-03-26 2002-03-25 集積回路で配線オプションを具体化する方法、および集積回路

Country Status (5)

Country Link
EP (1) EP1374295A2 (ja)
JP (1) JP4036263B2 (ja)
KR (1) KR20040024539A (ja)
DE (1) DE10114767B4 (ja)
WO (1) WO2002078076A2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294930A (ja) * 2005-04-12 2006-10-26 Denso Corp 半導体集積回路装置およびその実装方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0057645A1 (en) * 1981-02-04 1982-08-11 FAIRCHILD CAMERA & INSTRUMENT CORPORATION Electrically coded identification of integrated circuit devices
JPH01280923A (ja) * 1988-05-07 1989-11-13 Mitsubishi Electric Corp 半導体集積回路装置
US5414380A (en) * 1993-04-19 1995-05-09 Motorola, Inc. Integrated circuit with an active-level configurable and method therefor
DE4332783A1 (de) * 1993-09-27 1995-03-30 Reichhardt Bernd Konfigurierbares elektronisches Bauelement für die Oberflächenmontage
DE19852071C2 (de) * 1998-11-11 2000-08-24 Siemens Ag Integrierter Halbleiterchip mit über Bondpads voreingestellter Dateneingabe-/Datenausgabe-Organisationsform
US6211575B1 (en) * 1999-08-18 2001-04-03 Sigmatel Inc. Method and apparatus for identifying customized integrated circuits
US6798076B2 (en) * 1999-12-21 2004-09-28 Intel Corporation Method and apparatus for encoding information in an IC package

Also Published As

Publication number Publication date
DE10114767B4 (de) 2017-04-27
EP1374295A2 (de) 2004-01-02
DE10114767A1 (de) 2002-10-17
WO2002078076A2 (de) 2002-10-03
JP2004527121A (ja) 2004-09-02
KR20040024539A (ko) 2004-03-20
WO2002078076A3 (de) 2003-10-02

Similar Documents

Publication Publication Date Title
KR100487530B1 (ko) 테스트 소자 그룹이 구비된 반도체 소자
KR100272914B1 (ko) 반도체 집적 회로
JPH09152979A (ja) 半導体装置
JP4595823B2 (ja) ボールグリッドアレイ
JP4036263B2 (ja) 集積回路で配線オプションを具体化する方法、および集積回路
JPS61222148A (ja) 1チツプマイクロコンピユ−タの製造方法
JP2012028786A (ja) 集積回路および集積回路のコンタクト部とプリント基板の相応するコンタクト部との間の抵抗を求める方法
US5801407A (en) Semiconductor integrated circuit using standardized analog cells
JP2795315B2 (ja) 半導体装置
JP2681427B2 (ja) 半導体装置
JPH01143246A (ja) 半導体装置
JPH1174362A (ja) 自動配置配線装置のためのライブラリ
JP2001066340A (ja) モニタ回路
WO2019215806A1 (ja) 配線部材及びこれを備えた半導体モジュール
KR100480444B1 (ko) 복합 기능을 갖는 논리소자
KR100795675B1 (ko) 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어방법
JPH0364046A (ja) 半導体装置
KR970007081Y1 (ko) 반도체 기억장치
JPS6089955A (ja) 半導体装置
JPH08288460A (ja) 半導体装置の外部制御可能なボンディング方法
JPH10161898A (ja) 半導体集積回路
JP2008130644A (ja) 半導体装置及び半導体装置の製造方法
JPH0465915A (ja) マスタスライス集積回路
JPH11345936A (ja) 半導体集積回路
JPH05196676A (ja) 半導体集積回路の検証方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061107

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070130

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070507

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071023

R150 Certificate of patent or registration of utility model

Ref document number: 4036263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees