KR970007081Y1 - 반도체 기억장치 - Google Patents

반도체 기억장치 Download PDF

Info

Publication number
KR970007081Y1
KR970007081Y1 KR2019960034022U KR19960034022U KR970007081Y1 KR 970007081 Y1 KR970007081 Y1 KR 970007081Y1 KR 2019960034022 U KR2019960034022 U KR 2019960034022U KR 19960034022 U KR19960034022 U KR 19960034022U KR 970007081 Y1 KR970007081 Y1 KR 970007081Y1
Authority
KR
South Korea
Prior art keywords
power supply
wiring
internal circuit
supply wiring
predetermined
Prior art date
Application number
KR2019960034022U
Other languages
English (en)
Inventor
겐지 쿠보
Original Assignee
미쓰비시 뎅끼 가부시끼가이샤
기다오까 다까시
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP4000307A external-priority patent/JP2681427B2/ja
Application filed by 미쓰비시 뎅끼 가부시끼가이샤, 기다오까 다까시 filed Critical 미쓰비시 뎅끼 가부시끼가이샤
Application granted granted Critical
Publication of KR970007081Y1 publication Critical patent/KR970007081Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5382—Adaptable interconnections, e.g. for engineering changes

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

내용없음

Description

반도체 기억장치
제1도는 본 고안의 실시예에 따른 반도체 장치의 평면구조를 나타낸 개략도.
제2도는 본 고안의 제1실시예에 따른 반도체 장치의 배선접속부의 평면 구조도.
제3도는 제2도에서의 X-X선에 따른 교차부분 단면도.
제4도는 본 고안의 반도체 장치의 내부회로 동가 회로도.
제5도는 제4도의 내부회로의 각 기점에서의 신호파형을 나타내는 신호 파형도.
제6도는 본 고안의 제2실시예에 따른 반도체 장치의 배선접속부의 평면 구조도.
제7도는 본 고안의 제3실시예에 따른 반도체 장치의 배선접속부의 평면 구조도.
제8도는 본 고안의 제4실시예에 따른 반도체 장치의 평면 구조도.
제9도는 제4실시예의 반도체 장치의 다른예의 평면 구조도.
제10도는 선행기술에 있어서의 본딩 옵션 방식(bonding option type)의 반도체 장치의 평면 구조도.
제11도는 선행기술에 있어서의 마스터 슬라이스 방식(master slicd type)의 평면 구조도.
제12도는 선행기술에 있어서의 마스터 슬라이스 방식의 반도체 장치의 다른 실시예의 평면구조도.
*도면의 주요 부분에 대한 부호의 설명*
1a,1b : 본딩패드2 : 내부회로
3 : 배선접속부4 : 내부회로배선
5a : Vcc 전원용배선5b : 기준 전원용배선
6 : IC칩7 : Vcc 전원용 리드
8 : GND 전원용 리드9 : 본딩와이어
10 : 접속제
본 고안은 반도체 장치의 기능을 결정하는 내부회로와 전원용 리드 사이에 형성되는 배선구조를 포함하는 반도체 장치에 관한 것이다.
반도체 장치의 사양에 따른 제조 과정의 마지막 단계에서 배선 패턴을 변화시키는 것에 의하여 다른 기능을 갖는 반도체 장치의 생산을 위해 여러 가지 방법이 사용되어 왔다.
예를들면, 제10도는 종래 본딩 옵션 방식의 반도체 장치의 개략도이며, 제11도 및 제12도는 마스터 슬라이스 방식의 반도체 장치의 개략도이다.
제10도 내지 제12도에 있어서 IC칩(6)의 표면에는 Vcc전원을 리드(7) 및 기준(GND)전원을 리드(8)에 대응하는 본딩패드(1a,1b)가 형성되어 있다.
또, IC칩(6)에는 내부상태를 결정하는 내부회로(2)가 형성되어 있다.
내부회로(2)에는 "H" 혹은 "L"의 신호가 입력된다.
내부회로(2)는 입력된 신호의 레벨을 판정하고 입력된 신호에 대응하여 IC칩(6)에서 회로의 형상을 전환하는 신호를 출력한다.
그러므로, 내부회로(2)는 Vcc 전원을 리드(7) 혹은 GND 전원용 리드(8)에 접속되어 있다.
제11도에 나타낸 방식에서는, 본딩패드(1a,1b)는 제1전원용 배선패턴(5a)와 제2의 전원을 배선패턴(5b)을 통하여 내부회로(2)에 접속되어 있다.
Vcc 전원용 리드(7)만이 본딩 와이어(9)를 통하여 내부회로(2)에 접속되어 있거나, GND전원용 리드(8)만이 본딩와이어(9)를 통하여 본딩 패드(1b)에 접속되는 것에 의하여 내부회로(2)에 입력되는 신호가 결정된다. 상기 설명된 방식은 "본딩 옵션 방식"에 관한 것이다.
제11도와 제12도에 있어서, Vcc 전원용 리드(7)와 GND 전원용 리드(8)는 본딩 와이어(9)를 통하여 각각 본딩패드(1a,1b)에 접속되어 있다.
본딩패드(1a,1b)에 각각 접속되어 있는 전용의 전원배선패턴(5a,5b) 중 어느 하나만이 내부회로(2)에 접속되는 것에 의하여 내부회로(2)에 입력되는 신호의 레벨이 결정된다.
상기 설명된 방식은 "마스터 슬라이스 방식"에 관한 것이다.
마스터 슬라이스 방식은 형상에 따라 패터닝을 마스크가 IC 제조과정에서 전원용배선패턴을 형성하기 위하여 준비되어, 제10도 또는 제11도에 나타낸 배선패턴이 형성된다.
그러나, IC칩의 형상을 결정하기 위해서는 제10도에 나타내는 본딩옵션 방식에서는 대응하는 본딩패드(1a 또는 1b) 뿐만 아니라 사용되지 않는 리드(7,8)가 요구되어 IC칩(6)의 크기의 축소를 방해한다.
더욱이, 사용되지 않는 본딩패드(1a 또는 1b)에 접속된 전원배선패턴(5)이 IC칩(6) 표면의 일정영역을 필요로 하게 되는데 이것 역시 IC칩(6)의 크기의 축소를 방해한다.
제11도와 제12도에서는 나타낸 마스터 슬라이스 방식은 형상에 따라 다른 배선패턴을 가지는 복수의 패터닝용 마스크를 필요로하므로 제조 공정상 또는 제조 원가상 바람직하지 않다.
따라서 본 고안은 형상의 변경에 따라 제조가 용이하고 불필요한 배선 영역을 축소하는 것을 가능한 반도체장치를 제공하는 것을 목적으로 한다.
본 고안에 따른 반도체 장치는 주표면을 가지는 반도체 기판과, 반도체 기판과 대향 배치되어 소정의 전위가 주어지는 전원용 리드와, 기관의 주표면상에 형성된 전원용 패드를 포함한다.
전원용 패드와 전원용 리드는 전원용 와이어를 통하여 접속되어 있다.
반도체 기판상에는 전원용 배선이 전원을 패드에 전기적으로 접속되어 있고, 반도체 장치의 형상 결정 혹은 반도체 기판상에 형성되는 회로의 사용을 금지하기 위한 내부회로가 형성되어 있다.
내부회로에는 내부회로배선이 접속되어 있는데 이 내부회로배선은 전원용 배선의 소정부분과 소정의 공간을 가지고 대향 배치된 부분을 가지고 있다. 대향 배치된 부분 사이의 공간은 전원을 와이어와 전원을 패드 사이의 접속부에 있어서의 전원용 와이어의 폭보다 좁다.
본 고안에 따른 반도체 장치에 있어서, 전원용 배선과 내부회로와의 접속은 내부회로가 전원용 배선에 접속되어 있는가의 여부에 따라 결정된다.
그러므로 전원을 배선은 또한 다른 회로에 접속된 배선으로도 사용이 가능하며, 이것 때문에 내부회로에 전용의 배선, 패드들이 불필요하게 된다.
그러므로 반도체 기판상의 불필요한 배선영역이 제거될 수 있다.
또한, 전원용 배선과 내부회로배선은 그들 사이에 본딩 와이어의 폭보다 더 작은 공간으로 설 대향 배치된 부분을 가지게 된다.
그러므로 전원을 배선과 내부회로 배선은 전원용 리드와 전원용 패드를 본딩하는 단계에서 전원을 와이어의 재료를 사용하여 접속될 수 있다.
본 고안의 실시예에 관하여 도면을 참조하여 설명한다.
제1도는 본 고안의 실시예에 따른 반도체 기판의 평면구조를 나타낸 개략도이다.
IC칩(6)의 외부 표면상에 형성된 전원용 본딩(배선)패드(1a,1b)는 전원용 본딩와이어(9)를 통하여 각각 Vcc 전원용 리드(7)와 기준(GND) 전원용 리드(8)에 접속되어 있다.
IC칩(6)의 표면상에 형성된 다른 본딩 패드와 리드는 단순화로 인하여 도면에서 생략되었다.
IC칩(6)의 주표면상에 여러 가지 기능을 하는 집적회로(16,17) 뿐만 아니라 내부상태를 결정하는 내부회로(2)가 배치되어 있다.
본딩패드(1a), Vcc전원용 리드(7)에 접속된 Vcc전원을 배선패턴(5a)은 집적회로(16)로 인도되어 그의 분기한 일단이 내부회로(2)와의 배선접속부(3)로 인도되어 있다.
본딩패트(1b)와 GND공급 리드(8)에 접속된 기준전원 배선패턴(5b)은 집적회로(17)에 인도되어, 분기한 부분이 내부회로(2)와의 배선 접속부(3)로 인도된다.
배선접속부(3)는 후술하는 것과 같이 반도체 장치의 형상에 따라 내부회로(2)와 내부회로 배선(4) 뿐만 아니라 Vcc전원용 배선패턴(5a) 혹은 기준전원용 배선패턴(5b) 중에 하나에 연결되어 있다.
상태 결정회로(2)는 배선(4)과 반도체 장치의 형상에 따라 접속되어 있다.
이와 같은 배선구조이므로, 내부회로(2)로 인도되는 Vcc전원용 배선패턴(5a) 및 기준 전원용 배선패턴(5b)은 내부회로(2)를 위한 전용의 배선을 사용하는 일없이, 집적회로(16,17)로 각각 인도되는 배선으로서 사용되는 배선에 의해 형성될 수 있다.
그러므로, 제10도에 나타낸 종래의 구조에 있어서, 내부회로(2)에 접속되지 않는 불필요한 본딩패드(1a)의 영역과 본딩패드(1a)로부터 내부회로(2)로 연결되는 전원용 전원용배선의 영역을 생략할 수 있다.
이 결과, IC칩(6)의 축소화가 가능하게 된다.
다음에 배선접속부(3)의 구조에 관하여 설명한다.
제2도는 본 고안의 제1실시예에 따른 반도체 장치의 배선접속부(3)의 평면구조도이다.
내부회로(2)에 접속되는 접속배선(4)은 복수의 빗살모양 끝부분을 가지고 있다.
또, Vcc 전원용 배선패턴(5a) 및 기준 전원용 배선패턴(5b)은 각각 접속배선(4)의 빗살모양의 끝부분에 맞물리는 빗살 모양의 끝부분(5c,5d)을 가지고 있다.
제3도는 제2도의 절단선 X-X에 따른 단면구조도이다.
제3도에서는 접속배선(4)의 빗살모양 끝부분의 한쪽과 Vcc 전원용 배선패턴(5a)의 빗살모양 끝부분(5c) 혹은 기준 전원용 배선(5b)의 빗살모양 끝부분(5d) 중의 하나에, 제1도에 있어서의 본딩 와이어(9)와 같은 재료의 접속재(10)에 의하여 접속되어 있다.
이 접속재(10)는 리드(7,8)와 본딩 패드(1a,1b)를 본딩할때에, 이 배선 접속부(3)에도 본딩을 하는 것에 의하여 형성된다.
또한, 접속재(10)는 금 혹은 알루미늄 등의 본딩 와이어 재료가 사용된다.
제4도는 배선접속부(3)를 통하여 Vcc 전원용 배선패턴(5a) 혹은 기준 전원용 배선패턴(5b) 중의 하나에 접속되는 내부회로(2)의 일예를 표시하는 회로도이다.
제5도는 내부상태 결정회로(2)의 A-F점 및 출력단자(12)에 있어서 출력 신호를 표시하는 신호 파형도이다.
제4도 및 제5도에서 접속배선(4)으로부터 입력단자(13)에 대하여 "H" 가 주어지는 경우에는 제5도의 12-H에 표시되는 펄스파형의 신호가 출력단자(12)에 출력된다.
또 "L"이 입력단자(13)에서 주어진 경우에는 출력단자(12)에서 12-L의 신호가 출력된다.
제6도는 본 고안의 제2의 실시예에 따른 배선접속부(3)의 평면구조도이다.
이 실시예에서는 내부회로(2)에 접속되는 접속배선(4)이 분할되어 Vcc전원용 배선패턴(5a)과 기준전원용 배선패턴(5b)쪽으로 뻗어있어, 각각의 배선접속부에 배치되어 있으므로, 자유로움이 제공된다.
더욱이, 제7도는 본 고안의 제3실시예에 의한 배선접속부(3)의 평면구조도이다.
이 실시예에서는, 전원용 배선패턴(5a)의 끝부분(5c) 및 기준 전원용 배선(5b)의 끝부분(5d) 뿐만 아니라 접속배선(4)의 끝부분이 소용돌이 모양으로 형성되어 있다.
이하, 본 고안의 제4도의 실시예에 관하여 설명한다.
제8더 및 제9도는 제4도의 실시예에 의한 반도체 장치의 평면구조 개략도이다.
제8도에 나타낸 반도체 장치에 있어서는, 내부회로(2)와 Vcc 전원용 배선패턴(5a)과는 고저항 소자(11)를 통하여 접속이 되어 있다.
또, 기준 전원용 배선패턴(5b)와 내부상태 결정회로(2)는 배선접속부(3)를 통하여 접속될 수 있다.
그리고, 기준 전원용 배선패턴(5b)의 끝부분이 내부회로(2)로부터 연장되는 접속용 배선(4)의 끝부분에 접속된 경우에는 내부회로(2)에는 신호 "L"이 주어지고, 만약 접속되지 않으면 Vcc 전원용 배선패턴(5a)측으로부터 신호 "H"가 주어진다.
제9도에 나타낸 예에서는, 제8도에 나타낸 예의 반대의 상태가 실현된다.
이와 같이, 상기 실시예에 있어서는, Vcc 전원용 배선패턴(5a,5b)과 내부회로(2)와의 배선접속부(3)에서 접속배선은 빗살모양 혹은 소용돌이 모양이지만, 이와 같은 형상에만 한정되는 것이 아니라 양배선의 끝부분이 소정의 공간 즉, 본딩용 와이어의 접속부의 폭보다 좁은 공간을 가지고 접근할 수 있는 형상이라면 어떤 형성이라도 상관없다.
또, 상기 실시예에서는 하나의 IC칩에 대하여 주어지는 여러 가지의 형상에 따라 만들어지는 배선구조의 예에 관하여 설명한다.
그러나, 이와 같은 배선구조는, 예를들면, 제조 공정시에 있어서 사용하며, 또한 제품을 사용할 때에는 사용하지 않고 회로의 배선의 접속구조에 적용하여도 좋다.
상기 설명한 실시예에 의하면, 내부 상태를 결정하는 내부회로와, 내부상태를 결정하는 내부회로 근처에 배치된 전원용 배선패턴과 이 내부회로와 배선과를 반도체 장치의 사용에 따라 접속 혹은 비접속으로 하는 구성이 구현된다.
그러므로, 내부상태를 결정하는 내부회로에 접속되는 전원용 배선을 전용배선으로 할 필요가 없으며, 비접속의 전용 전원용 배선패턴의 공간을 생략하는 것에 의하여 IC칩의 면적을 축소할 수 있다.

Claims (10)

  1. 주표면을 가지는 반도체 기판과, 상기 반도체 기판에 대향 배치되어 소정의 전위를 받는 전원용 리드(7,8)와,
    상기 반도체 기판의 주표면상에 형성된 전원용 패드(1a,1b)와,
    상기 전원용 패드(1a,1b)와 전원용 리드(7,8)를 접속하는 전원용 와이어(9)와,
    상기 반도체 기판상에 형성되어 상기 전원용 패드(1a,1b)에 전기적으로 접속된 전원용 배선(5a,5b)과,
    상기 반도체 기판상에 형성되어 반도체 장치의 기능을 선택하거나 상기 반도체 기판상에 형성된 회로의 사용을 금지하는 내부회로(2), 및 상기 내부회로에 접속되어 반도체 기판상에 형성되며, 상기 전원용 배선(5a,5b)의 소정부분에 인접하고 상기 전원용 리드와 전원용 패드를 접속하는 전원용 와이어(9)의 직경보다 작은 폭의 공간으로 분리되 부분을 가지는 내부회로 배선(4)을 포함하는 반도체 기억장치에 있어서,
    상기 내부회로 배선(4)과 상기 전원용 배선(5)이 각각 직선으로 연장하는 배선접속부(3)를 가지고 있으며, 상기 전원용 와이어(9)의 직경보다 작은폭의 공간으로 서로 대향 배치되어 있는 것을 특징으로 하는 반도체 기억장치.
  2. 제1항에 있어서,
    상기 내부회로 배선(4)과 상기 전원용 배선(5)이 각각 빗살모양의 배선접속부(3)를 가지고 있으며, 상기 배선접속부(3)의 살부분이 상기 본딩 와이어(9)의 직경보다 작은 폭의 공간으로 서로 맞물려 있는 반도에 기억장치.
  3. 제1항에 있어서,
    상기 내부회로 배선(4)과 상기 전원용 배선(5)이 각각 소용돌이 모양의 배선접속부(3)를 가지고 있으며, 상기 배선접속부(3)의 소용돌이 살부분이 상기 본딩 와이어(9)의 직경보다 작은 공간으로 서로 대향 배치되어 맞물려 있는 반도체 기억장치.
  4. 제1항에 있어서, 상기 전원용 배선(5)이 제1전원용 배선(5a)와 제2전원용 배선(5b)을 포함하며, 상기 제1과 제2전원용 배선(5a,5b) 중 적어도 하나가 상기 전원용 패드(1a,1b)로부터 상기 내부회로 이외의 다른 회로까지 연장하는 배선의 일부분으로 형성되는 것을 특징으로 하는 반도체 기억장치.
  5. 제1항에 있어서,
    상기 전원용 배선(5)이 제1전원용 배선(5a)과 제2전원용 배선(5b)을 포함하며, 상기 제1과 제2전원용 배선(5a,5b) 중 적어도 하나가 소정의 공간을 가지며 상기 내부회로 배선(4)의 배선부분에 대향하는 배선접속부(3)를 가지는 것을 특징으로 하는 반도체 기억장치.
  6. 제1항에 있어서,
    상기 제1전원용 배선(5a)과 내부회로 배선(4)이 소정의 저항을 가지는 저항기(11)를 통해 접속되어 있고, 상기 제2전원용 배선(5b)이 소정의 공간을 가지며 상기 내부회로 배선(4)의 상기 배선접속부(3)에 대향하는 배선 접속부를 가지는 것을 특징으로 하는 반도체 기억장치.
  7. 소정의 전위가 각각 인가되는 제1과 제2전원용 배선(5a,5b)과, 반도체 장치의 기능을 선택하거나 반도체 장치의 회로의 사용을 금지하는 내부회로(2) 및,
    상기 내부회로(2)에 접속된 내부회로 배선(4)을 포함하며,
    상기 제1과 제2전원용 배선(5a,5b)이 상기 내부회로 배선(4)의 소정의 부분에 인접하여 상기 제1과 제2전원용 배선(5a,5b)과 전원용 리드(7,8)를 접속하는 전원용 와이어(9)의 직경보다 작은 소정의 공간으로 분리된 배선접속부(3)를 가지는 반도체 기억장치에 있어서,
    상기 내부회로 배선(4)과 상기 전원용 배선(5)이 각각 직선으로 연장하는 배선 접속부(3)를 가지며, 서로 대향배치되어 있는 것을 특징으로 하는 반도체 기억장치.
  8. 제7항에 있어서,
    상기 제1전원용 배선(5a)이 Vcc 전원을 입력받고, 상기 제2전원용 배선(5b)이 기준전위를 입력받는 것을 특징으로 하는 반도체 기억장치.
  9. 소정의 전위를 각각 입력받는 제1과 제2전원용 배선(5a,5b)과, 반도체 장치의 기능을 선택하거나 반도체 장치의 회로의 사용을 금지하는 내부회로(2) 및,
    상기 내부회로(2)에 접속되는 내부회로 배선(4)을 포함하며,
    상기 제1전원용 배선(5a)과 내부회로 배선(4)이 소정의 저항을 가지는 저항기(11)를 통하여 접속되고,
    상기 제2전원용 배선(5b)이 상기 내부회로 배선(4)에 인접하고 상기 제1과 제2전원용 배선(5a,5b)을 상기 전원용 리드에 접속하는 본딩 와이어(9)의 직경보다 작은 소정의 공간으로 분리된 배선접속부(3)를 가지는 반도체 기억장치에 있어서,
    상기 내부회로배선(4)과 상기 전원용 배선(5)이 각각 직선으로 연장하는 배선접속부(3)를 가지고 있으며, 서로 대향배치되어 있는 것을 특징으로 하는 반도체 기억장치.
  10. 제9항에 있어서,
    상기 제1전원용 배선(5a)이 Vcc 전원을 입력받고, 상기 제2전원용 배선(5b)이 기준전위를 입력받는 것을 특징으로 하는 반도체 기억장치.
KR2019960034022U 1992-01-06 1996-10-16 반도체 기억장치 KR970007081Y1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP4000307A JP2681427B2 (ja) 1992-01-06 1992-01-06 半導体装置
JP92-000307 1992-01-06
KR1019920024455A KR930017122A (ko) 1992-01-06 1992-12-16 반도체 기억장치

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019920024455A Division KR930017122A (ko) 1992-01-06 1992-12-16 반도체 기억장치

Publications (1)

Publication Number Publication Date
KR970007081Y1 true KR970007081Y1 (ko) 1997-07-15

Family

ID=26333263

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960034022U KR970007081Y1 (ko) 1992-01-06 1996-10-16 반도체 기억장치

Country Status (1)

Country Link
KR (1) KR970007081Y1 (ko)

Similar Documents

Publication Publication Date Title
KR970030750A (ko) 반도체장치 및 그것을 사용한 전자장치
KR940008109A (ko) 반도체집적회로장치
US6130484A (en) Semiconductor device
JPH02165652A (ja) 半導体集積回路装置
KR970018485A (ko) 반도체 장치
US20050236720A1 (en) Semiconductor chip having pads with plural junctions for different assembly methods
US6016003A (en) Chip-lead interconnection structure in a semiconductor device
JP2681427B2 (ja) 半導体装置
KR930000614B1 (ko) 반도체 집적회로장치
KR970007081Y1 (ko) 반도체 기억장치
JP3679923B2 (ja) 半導体装置
US6420781B1 (en) Method for producing emulation circuit configuration, and configuration with two integrated circuits
US5063433A (en) Semiconductor device having multi-layered wiring structure
JP2674553B2 (ja) 半導体装置
KR100270496B1 (ko) 패키지일측에만리드단자를구비한반도체장치
JPS60154644A (ja) 半導体装置
JPH0349255A (ja) 半導体集積回路の封止方式
JPH0697319A (ja) セラミックパッケージ
JPH05190674A (ja) 半導体集積回路装置
JPH11340272A (ja) 半導体集積回路及び半導体集積回路装置
KR100254564B1 (ko) 반도체 장치
JPS6211256A (ja) 半導体集積回路装置
JPS62224942A (ja) 半導体集積回路
KR20010080450A (ko) 와이어 본드 밀도 향상을 위한 와이어 본드된 패키지
JPH0669405A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee