KR100795675B1 - 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어방법 - Google Patents

반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어방법 Download PDF

Info

Publication number
KR100795675B1
KR100795675B1 KR1020010072478A KR20010072478A KR100795675B1 KR 100795675 B1 KR100795675 B1 KR 100795675B1 KR 1020010072478 A KR1020010072478 A KR 1020010072478A KR 20010072478 A KR20010072478 A KR 20010072478A KR 100795675 B1 KR100795675 B1 KR 100795675B1
Authority
KR
South Korea
Prior art keywords
wiring
replacement
semiconductor device
routing path
defective
Prior art date
Application number
KR1020010072478A
Other languages
English (en)
Other versions
KR20030042065A (ko
Inventor
차욱진
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020010072478A priority Critical patent/KR100795675B1/ko
Publication of KR20030042065A publication Critical patent/KR20030042065A/ko
Application granted granted Critical
Publication of KR100795675B1 publication Critical patent/KR100795675B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어 방법에 관한 것으로, 각종 회로가 형성된 칩의 중앙과 외곽에 가로 및 세로 방향으로 공간을 확보한 후 소정의 회로와 대체 소자를 연결시키기 위한 배선을 미리 형성하므로써, 소정의 회로에 발생된 불량 소자를 대체 소자로 교체할 경우 미리 형성된 배선을 통해 대체 소자와 소정의 회로를 전기적으로 용이하게 연결시켜 설계 시간을 단축시키고, 마스크 비용을 줄이며, 소자의 불량을 감소시킬 수 있는 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어 방법이 개시된다.
불량소자, 대체소자, 더미 라우팅 패스

Description

반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어 방법{Dummy routing path in a semiconductor device and method of repairing using the same}
도 1a 내지 도 1b는 종래 기술에 따른 반도체 소자의 리페어 방법을 설명하기 위한 래이 아웃도.
도 2a 내지 도 2b는 본 발명에 따른 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어 방법을 설명하기 위한 래이 아웃도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 주 회로부 20 : 대체 소자
31 : 제 1 배선 32 : 제 2 배선
33 : 제 3 배선 100 : 패키지
110 : 칩 120 : 패드
본 발명은 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어 방법에 관한 것으로, 특히 소정의 회로에 불량 소자가 발생할 경우 여분의 대체 소자로 교체하여 반도체 소자를 리페어함에 있어서 소정의 회로와 대체 소자를 배선으로 용이하게 연결할 수 있는 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어 방법에 관한 것이다.
도 1a 내지 도 1b는 종래 기술에 따른 반도체 소자의 리페어 방법을 설명하기 위한 래이 아웃도이다.
도 1a를 참조하면, 반도체 소자를 설계할 때 반도체 소자가 제조된 후에 발견되는 주 회로부(10)의 오류를 해결하거나 불량 소자를 정상적인 소자로 대체하기 위하여, 여분의 대체 소자(20)를 추가로 설계한다.
이때, 대체 소자(20)의 연결 단자인 제 1 배선(31)이 특정 노드에 연결되지 않으면 불필요한 전류가 과도하게 흐르고 잡음(Noise) 특성이 나빠지므로, 대체 소자(20)의 제 1 배선(31)을 접지 전원 단자(Vss)에 연결하여 이러한 문제들을 해결한다. 이때, 주 회로부(10)의 연결 단자인 제 3 배선(33)은 주변의 다른 회로(도시되지 않음)와 연결된다.
도 1b를 참조하면, 주 회로부(10)를 구성하는 소자(도시되지 않음) 중 불량 소자가 발생되면, 불량 소자를 대신하여 대체 소자(20)를 제 2 배선(32)으로 주 회로부(10)에 연결한다. 이때, 대체 소자(20)의 제 1 배선(31)은 모두 접지 전원 단자(Vss)에 연결되어 있으므로, 하나의 배선을 접지 전원 단자(Vss)와 끊고 제 2 배 선(32)과 연결하며, 제 2 배선(32)을 이용하여 제 1 배선(31)과 주 회로부(10)의 제 3 배선(33)과 연결하여 불량 소자를 대체 소자(20)로 교체한다.
상기에서, 대체 회로(20)의 연결 단자인 제 1 배선(31)은 제 1 메탈층으로 형성하고, 주 회로부(10)의 연결단자인 제 3 배선(33)은 제 3 메탈층으로 형성하며, 대체 회로(20)와 주 회로부(10)를 연결하는 제 2 배선(32)은 제 2 메탈층으로 형성한다.
상기와 같이, 불량 소자를 대체 소자(20)로 교체하므로써 칩(110)에 형성된 주 회로부(10)는 패드(120)를 통해 패키지(100) 외부로부터 전기적 신호를 주고받으며 정상적으로 동작하게 된다.
이때, 제 2 배선(32)을 이용하여 주 회로부(10)의 불량 소자를 대체 소자(20)로 교체하기 위해서는 제 2 배선(32)이 형성될 영역이 확보되어야 하며, 제 2 배선(32)에 의해 연결되는 패스(Path)의 길이가 짧아야 한다. 하지만, 주변의 다른 배선들과의 전기적인 연결의 피해야 하므로 주 회로부(10)와 대체 소자(20)를 연결하는 제 2 배선(32)의 길이가 길어지게 되며, 최악의 경우에는 제 2 배선(32)을 통해 주 회로부(10)와 대체 소자(20)를 연결할 수 없는 경우도 발생된다.
또한, 불량 소자를 대체 소자(20)로 교체하기 위하여 설계를 수정(Revision)하기 전에, 불량 소자를 대체 소자(20)로 교체한 상태에서 회로가 정상적으로 동작하는지를 검사한다. 이때에는, 칩 상태에서 텅스텐과 같은 전도성 물질로 제 1 배선과 제 3 배선을 연결할 수 있다. 하지만, 제 1 배선과 제 3 배선을 연결하기 위한 제 2 배선의 길이가 100㎛보다 길어지면 연결이 불가능하다. 또한, 제 1 배선과 제 3 배선을 연결하기 위해서는 전자 현미경으로 제 1 내지 제 3 배선의 찾아야하는데, 최하부층인 제 1 배선은 보이지 않기 때문에 FIB 장비로 회로를 수정하는 경우 많은 문제점들이 발생된다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 각종 회로가 형성된 칩의 중앙과 외곽에 가로 및 세로 방향으로 다수의 제 2 및 제 4 배선으로 이루어진 더미 라우팅 패스를 미리 형성하되, 세로 방향으로는 제 2 배선을 형성하고 가로 방향으로는 제 4 배선을 형성한 후 주 회로부의 불량 소자를 대체 소자로 교체할 경우 대체 소자의 입력 단자인 제 1 배선은 제 2 배선과 연결시키고, 주 회로부는 주 회로부의 제 3 배선과 가장 가까이에 위치한 제 4 배선에 선택적으로 연결시켜 제 2 배선을 통해 주 회로부와 대체 소자를 연결시키므로써 마스크 비용 및 반도체 소자의 설계 시간을 단축시킬 수 있는 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어 방법을 제공하는데 그 목적이 있다.
본 발명에 따른 반도체 소자의 더미 라우팅 패스는 칩에 형성된 소정의 회로에서 불량 소자를 대체 소자로 교체하기 위하여 대체 소자를 회로로 연결시키는 반도체 소자의 더미 라우팅 패스에 있어서, 칩의 중앙 및 외곽에 가로 방향으로 각각 형성된 다수의 제 4 배선과, 칩의 중앙 및 외곽에 세로 방향으로 각각 형성되며, 제 4 배선과 연결되는 다수의 제 2 배선과, 제 2 배선의 끝단에 접속되어 제 2 배선을 대체 소자와 연결시키기 위한 제 1 배선으로 이루어지며, 제 1, 제 2 및 제 4 배선은 각기 다른 층에 형성된 것을 특징으로 한다.
삭제
또한, 본 발명에 따른 반도체 소자의 더미 라우팅 패스를 이용한 리페어 방법은 상기에 기재된 반도체 소자의 더미 라우팅 패스를 이용하며, 불량 소자와 접속된 회로의 단자인 제 3 배선을 회로와 가장 가까이 위치한 제 4 배선과 연결하고, 대체 소자를 제 1 배선과 연결시켜 제 1 및 제 4 배선을 연결하는 제 2 배선을 통해 불량 소자를 대체 소자로 교체하여 회로로 연결시키는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다. 종래와 동일한 구성 요소에 대해서는 동일한 도면 부호를 사용하기로 한다.
도 2a 내지 도 2b는 본 발명에 따른 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어 방법을 설명하기 위한 래이 아웃도이다.
도 2a를 참조하면, 종래와 마찬가지로, 반도체 소자를 설계할 때 반도체 소자가 제조된 후에 발견되는 주 회로부(10)의 오류를 해결하거나 불량 소자를 정상 적인 소자로 대체하기 위하여 여분의 대체 소자(20)를 추가로 설계한다.
이때, 대체 소자(20)의 연결 배선인 제 1 배선(31)이 특정 노드에 연결되지 않으면 불필요한 전류가 과도하게 흐르고 잡음(Noise) 특성이 나빠지므로, 대체 소자(20)의 제 1 배선(31)을 접지 전원 단자(Vss)에 연결하여 이러한 문제들을 해결한다. 주 회로부(10)의 좌/우에는 세로 방향으로 다수의 제 2 배선(32)이 형성되고, 상/하에는 가로 방향으로 다수의 제 4 배선(34)이 형성된다. 제 4 배선(34)은 주 회로부(10)의 연결단자인 제3 배선(33)에 연결되는 배선이며, 제 2 배선(32)은 제 1 및 제 4 배선(31 및 34)을 연결시켜주는 역할을 한다.
제 1, 제 2 및 제 4 배선(31, 32 및 34)은 서로 다른 층에 형성되며, 제 4 배선(34)이 교차되는 지점에서는 제 1 배선(31)이나 제 2 배선(32)을 이용하여 교차되는 지점을 통과한다. 제 1, 제 2 및 제 4 배선(31, 32 및 34)으로 이루어진 더미 라우팅 패스를 좀 더 상세히 설명하면 다음과 같다.
도 2b를 참조하면, 칩(110)의 모서리 부분에 대체 소자(20)들을 형성하고, 칩(110)의 중앙과 외곽에 가로 및 세로 방향으로 공간을 확보하여 다수의 제 2 및 제 4 배선(32 및 34)을 미리 형성하되, 세로 방향으로는 제 2 배선(32)을 형성하고 가로 방향으로는 제 4 배선(34)을 형성한다. 외곽에 형성된 제 2 배선(32)의 끝단에는 제 1 배선(31)이 연결되며, 제1 배선(31)은 접지 전원 단자에 연결된다. 이로써, 제 1, 제 2 및 제 4 배선(31, 32 및 34)으로 이루어진 더미 라우팅 패스(200)가 형성된다.
상기에서, 대체 회로(20)와의 연결 배선인 제 1 배선(31)은 제 1 메탈층으로 형성되고, 주 회로부(10)의 제3 배선(33)과 연결되는 제 4 배선(34)은 제 3 메탈층으로 형성되며, 제 1 및 제 4 배선(31 및 34)을 연결하여 대체 회로(20)와 주 회로부(10)를 연결하는 제 2 배선(32)은 제 2 메탈층으로 형성된다. 즉, 각각의 배선(31, 32 및 34)은 서로 다른 층에 형성되며, 각각의 배선(31, 32 및 34)이 연결되는 부분에서는 비아홀(도시되지 않음)을 통해 플러그(도시되지 않음)로 연결된다.
주 회로부(10)를 구성하는 소자(도시되지 않음) 중 불량 소자가 발생되면, 다음 반도체 소자를 설계하는 과정에서, 마스크를 변경하여 불량 소자와 주 회로부(10)와 연결된 모든 배선을 끊고 제 1, 제 2 및 제 4 배선(31, 32 및 34)을 통해 불량 소자를 대신하여 대체 소자(20)를 주 회로부(10)와 연결시킨다.
이때, 주 회로부(10)는 최단 경로를 통해 제 4 배선(34)과 연결되는데, 제 3 배선(34)은 주 회로부(10)의 상/하에 형성되어 있으므로, 주 회로부(10)는 이 중 가까이에 위치한 제 4 배선(34)에 선택적으로 연결할 수 있다. 접지 전원 단자(Vss)에 접속되어 있던 대체 소자(20)의 입력 단자는 제 1 배선(31)으로 연결된다. 제 4 배선(34)은 제 2 배선(32)과 직렬로 연결되며, 제 2 배선(32)은 제 1 배선(31)과 직렬로 연결되므로, 대체 소자(20)는 직렬로 연결된 제 1, 제 2 및 제 4 배선(31, 32 및 34)을 통해 주 회로부(10)의 제3 배선(33)과 연결된다.
주 회로부(10)의 좌/우에 형성된 제 2 배선(32)과 주 회로부(10)를 직접 연결할 수 있는 경우에는, 제 4 배선(34)을 통하지 않고 주 회로부(10)를 주 회로부(10)와 가까이에 있는 제 2 배선(32)에 직접 연결한다. 이 경우에는 대체 소자(20)가 제 1 및 제 2 배선(31 및 32)을 통해 주 회로부(10)로 연결된다.
상기와 같이, 불량 소자를 대체 소자(20)로 교체하므로써 칩(110)에 형성된 주 회로부(10)는 패드(120)를 통해 패키지(100) 외부로부터 전기적 신호를 주고받아 정상적으로 동작하게 된다.
상기에서, 칩(110)의 중앙과 외곽에 가로 및 세로 방향으로 미리 더미 라우팅 패스(200)를 형성하므로써, 대체 소자(20)를 주 회로부(10)로 연결할 수 있는 방법의 수가 증가하여 대체 소자(20)와 주 회로부(10)를 용이하게 연결할 수 있으며, 주 회로부(10)로부터 더미 라우팅 패스(200)까지의 연결 거리를 단축시킬 수 있다.
상술한 바와 같이, 본 발명은 더미 라우팅 패스를 이용하여 빠른 시간 내에 불량 소자를 대체 소자로 교체할 수 있으며, 더미 라우팅 패스의 끝단에 제 1, 제 2 및 제 4 배선을 직렬로 형성하므로써 회로를 수정한 후 반도체 소자를 다시 제조하는데 필요한 마스크의 수를 최소화할 수 있는 효과가 있다.

Claims (6)

  1. 칩에 형성된 소정의 회로에서 불량 소자를 대체 소자로 교체하기 위하여 상기 대체 소자를 상기 회로로 연결시키는 반도체 소자의 더미 라우팅 패스에 있어서,
    상기 칩의 중앙 및 외곽에 가로 방향으로 각각 형성된 다수의 제 4 배선과,
    상기 칩의 중앙 및 외곽에 세로 방향으로 각각 형성되며, 상기 제 4 배선과 연결되는 다수의 제 2 배선과,
    상기 제 2 배선의 끝단에 접속되어 상기 제 2 배선을 상기 대체 소자와 연결시키기 위한 제 1 배선으로 이루어지며, 상기 제 1, 제 2 및 제 4 배선은 각기 다른 층에 형성된 것을 특징으로 하는 반도체 소자의 더미 라우팅 패스.
  2. 제 1 항에 있어서,
    상기 제 1, 제 2 및 제 4 배선은 비아홀을 통해 플러그로 연결되는 것을 특징으로 하는 반도체 소자의 더미 라우팅 패스.
  3. 제 1 항에 있어서,
    상기 제 4 배선은 상기 불량 소자를 상기 대체 소자로 교체할 경우 상기 불량 소자가 접속된 상기 회로의 제 3 배선에 연결되는 것을 특징으로 하는 반도체 소자의 더미 라우팅 패스.
  4. 제 1 항에 있어서,
    상기 제 1 배선은 접지 전원 단자에 접속되며, 상기 불량 소자를 상기 대체 소자로 교체할 경우 상기 대체 소자의 입력 단자에 접속되는 것을 특징으로 하는 반도체 소자의 더미 라우팅 패스.
  5. 제 3 항에 있어서,
    상기 제 1 내지 제 4 배선은 직렬로 연결되는 것을 특징으로 하는 반도체 소자의 더미 라우팅 패스.
  6. 제 1 항에 기재된 반도체 소자의 더미 라우팅 패스를 이용하여 불량 소자가 발생된 상기 회로와 상기 대체 소자를 연결하여 반도체 소자의 리페어 방법에 있어서,
    상기 불량 소자와 접속된 상기 회로의 제 3 배선을 상기 회로와 가장 가까이 위치한 상기 제 4 배선과 연결하고, 상기 대체 소자를 상기 제 1 배선과 연결시켜 상기 제 1 및 제 4 배선을 연결하는 상기 제 2 배선을 통해 상기 불량 소자를 상기 대체 소자로 교체하여 상기 회로를 리페어하는 것을 특징으로 하는 반도체 소자의 더미 라우팅 패스를 이용한 리페어 방법.
KR1020010072478A 2001-11-20 2001-11-20 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어방법 KR100795675B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010072478A KR100795675B1 (ko) 2001-11-20 2001-11-20 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010072478A KR100795675B1 (ko) 2001-11-20 2001-11-20 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어방법

Publications (2)

Publication Number Publication Date
KR20030042065A KR20030042065A (ko) 2003-05-28
KR100795675B1 true KR100795675B1 (ko) 2008-01-21

Family

ID=29570508

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010072478A KR100795675B1 (ko) 2001-11-20 2001-11-20 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어방법

Country Status (1)

Country Link
KR (1) KR100795675B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101153796B1 (ko) * 2009-12-24 2012-06-14 에스케이하이닉스 주식회사 반도체 장치의 리페어 회로

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004190A (ko) * 1999-06-28 2001-01-15 김영환 반도체소자의 리페어구조
KR20010005082A (ko) * 1999-06-30 2001-01-15 김영환 생산성 향상을 위한 반도체 메모리 소자 제조방법
KR20010044928A (ko) * 1999-11-01 2001-06-05 박종섭 반도체 소자의 리페어 퓨즈
KR20010103430A (ko) * 2000-05-10 2001-11-23 구본준, 론 위라하디락사 리페어배선을 포함하는 액정표시장치용 어레이기판 제조방법
KR20020001582A (ko) * 2000-06-26 2002-01-09 니시가키 코지 반도체 집적 회로와 반도체 집적 회로 배선 레이아웃 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010004190A (ko) * 1999-06-28 2001-01-15 김영환 반도체소자의 리페어구조
KR20010005082A (ko) * 1999-06-30 2001-01-15 김영환 생산성 향상을 위한 반도체 메모리 소자 제조방법
KR20010044928A (ko) * 1999-11-01 2001-06-05 박종섭 반도체 소자의 리페어 퓨즈
KR20010103430A (ko) * 2000-05-10 2001-11-23 구본준, 론 위라하디락사 리페어배선을 포함하는 액정표시장치용 어레이기판 제조방법
KR20020001582A (ko) * 2000-06-26 2002-01-09 니시가키 코지 반도체 집적 회로와 반도체 집적 회로 배선 레이아웃 방법

Also Published As

Publication number Publication date
KR20030042065A (ko) 2003-05-28

Similar Documents

Publication Publication Date Title
US7638369B2 (en) Semiconductor chip and method of fabricating the same
JPH0661416A (ja) マルチチップ・モジュールおよびその作製方法
KR100272914B1 (ko) 반도체 집적 회로
US7034384B2 (en) Integrated circuit adapted for ECO and FIB debug
US6797545B2 (en) Method and apparatus for fabricating electronic device
JP4050151B2 (ja) 電気的接続素子を備えた集積回路
EP0409256A2 (en) Semiconductor IC device and method for manufacturing the same
KR101119805B1 (ko) 퓨즈 형성 방법 및 그에 따른 퓨즈 구조
US20080203555A1 (en) Universal substrate and semiconductor device utilizing the substrate
KR100795675B1 (ko) 반도체 소자의 더미 라우팅 패스 및 이를 이용한 리페어방법
US7091614B2 (en) Integrated circuit design for routing an electrical connection
US5952684A (en) Chip layout of semiconductor integrated circuit
US6274934B1 (en) Semiconductor device and method of manufacturing thereof
US6369437B1 (en) Vertical fuse structure for integrated circuits and a method of disconnecting the same
JP2017055033A (ja) 半導体装置、半導体チップ及び半導体装置の製造方法
US7393721B2 (en) Semiconductor chip with metallization levels, and a method for formation in interconnect structures
CN100435305C (zh) 使电子元件免于静电放电的保护组件的制造方法和相应构造的电子元件
US20080017979A1 (en) Semiconductor structure having extra power/ground source connections and layout method thereof
KR20000071644A (ko) 다층 구조물내에 매립된 공면 프로그램가능 퓨즈
CN113615090A (zh) 基于查找表的聚焦离子束友好型填充单元设计
US6252291B1 (en) Modifiable semiconductor circuit element
US20060103001A1 (en) Configuration terminal for integrated devices and method for configuring an integrated device
KR20110001694A (ko) 반도체 소자의 퓨즈
CN111933641B (zh) 一种静电放电防护线路
KR101094901B1 (ko) 감소된 면적을 갖는 패드 구조체를 포함하는 반도체 장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121210

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131217

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141222

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20171218

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20181218

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 13