JP4028796B2 - 基板から浮遊した構造物の形成方法及びこれを含む浮遊ゲート電極の製造方法並びにこれを備えた電界放出素子の製造方法 - Google Patents
基板から浮遊した構造物の形成方法及びこれを含む浮遊ゲート電極の製造方法並びにこれを備えた電界放出素子の製造方法 Download PDFInfo
- Publication number
- JP4028796B2 JP4028796B2 JP2002365974A JP2002365974A JP4028796B2 JP 4028796 B2 JP4028796 B2 JP 4028796B2 JP 2002365974 A JP2002365974 A JP 2002365974A JP 2002365974 A JP2002365974 A JP 2002365974A JP 4028796 B2 JP4028796 B2 JP 4028796B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- gate electrode
- forming
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/02—Main electrodes
- H01J1/30—Cold cathodes, e.g. field-emissive cathode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
- H01J9/02—Manufacture of electrodes or electrode systems
- H01J9/022—Manufacture of electrodes or electrode systems of cold cathodes
- H01J9/025—Manufacture of electrodes or electrode systems of cold cathodes of field emission cathodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J3/00—Details of electron-optical or ion-optical arrangements or of ion traps common to two or more basic types of discharge tubes or lamps
- H01J3/02—Electron guns
- H01J3/021—Electron guns using a field emission, photo emission, or secondary emission electron source
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2201/00—Electrodes common to discharge tubes
- H01J2201/30—Cold cathodes
- H01J2201/304—Field emission cathodes
- H01J2201/30446—Field emission cathodes characterised by the emitter material
- H01J2201/30453—Carbon types
- H01J2201/30469—Carbon nanotubes (CNTs)
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Cold Cathode And The Manufacture (AREA)
- Carbon And Carbon Compounds (AREA)
Description
【発明の属する技術分野】
本発明は、基板の表面から浮いた状態のドーム形構造物の形成方法、及びこの構造物を有する電界放出素子(field emission device;以下、「FED」という)の製造方法に関する。
【0002】
【従来の技術】
従来のFEDは、一連のいわゆる半導体工程、すなわち、カソードを形成する工程、ゲート絶縁層を成膜する工程、及びゲート電極を形成する工程等を経て製造されている。その中で、ゲート電極からカソードの頂部までを貫通するゲートホールが、フォトレジスト膜を形成する工程、所定のマスクを介して露光を行う工程、及びドライエッチング工程またはウェットエッチング工程等を経て形成され、このゲートホールを通してカソードの頂部が露出される。そして、このゲートホールの底面、すなわちカソードの頂部に、エミッタとして、たとえば、マイクロチップまたはカーボンナノチューブ(以下、「CNT」という)が形成される。
【0003】
図1及び図2は、それぞれ、このCNTを電子放出源として採用した、従来の一般的なFEDの構成を模式的に示す断面図である。また、図3は、マイクロチップを電子放出源として採用し、特に、ドーム状のフォーカス電極が設けられた1例のFEDの構成を模式的に示す断面図である(特許文献1参照)。
なお、図1〜図3では、説明の便宜上、同一の機能をする部材については同一の参照番号が附されている。
【0004】
図1及び図2に示すように、従来の一般的なFEDは、基板1の上にカソード2が形成され、このカソード2の上にCNT3が形成されている。そして、基板1の頂部に、カソード2及びCNT3の位置にゲートホール(または、ゲートウェル)4、4’が設けられているゲート絶縁層5及びゲート電極6が形成されている。
【0005】
ここで、図1はゲートホール4が「るつぼ状」に形成された例を示し、図2はゲートホール4’が「垂直円筒状」に形成された例を示している。これらのゲートホール4とゲートホール4’の形状の差異は、エッチング法の違いによるものである。すなわち、図1に示すゲートホール4はウェットエッチング法によって形成されたものであり、図2に示すゲートホール4’はドライエッチング法によって形成されたものである。
【0006】
かかる構造を有する各々のゲートホールにおいて、ゲート絶縁層5の厚さはCNT3から電子が進行する距離と関連しており、ゲート絶縁層5の厚さが所定の距離よりも薄い場合には、電子を円滑に放出するための電子の制御及び電子の加速が充分に行われない。しかし、このように電子を円滑に放出させることが可能な距離を確保するには、ゲート絶縁層5の厚さを充分に厚くする必要があるが、このゲート絶縁層5は一般に単一の層で構成されるため、このゲート絶縁層5の厚さには限界があり、しかもこのゲート絶縁層5の厚さが厚くなるにつれてコストが増大するという問題がある。
【0007】
このような問題点を解決するために、前記した構成要素に加えて、真空ブリッジのフォーカス電極7を備えた図3に示すようなFEDが提案されている。このFEDでは、その特性上、CNTで構成される電子放出源を形成することが難しいため、従来公知のマイクロチップ3’が適用されている。図3に示すような構造を有するFEDにおいては、フォーカス電極7が、フォトレジスト膜を形成する工程、所定のマスクを介して露光を行う工程、金属薄膜を蒸着する工程、及びパターニング行う工程等を経由して形成されるため工程時間が長くなる。しかも、図3に示すようなFEDは構造が比較的複雑なため、前記工程も複雑なものとなる。
【0008】
また、図3に示すような比較的複雑な構造を有するFEDは、残留応力等に起因して内部構造が脆弱なものとなり易く、その結果、変形し易いという問題点を有している。そして、多数のマイクロチップの集合体で構成されるサブピクセルを調節するに際して、均一な電位が作用するように均一な電極を形成することが難しいという問題点も内在している(特許文献1、特許文献2参照)
【0009】
【特許文献1】
米国特許第6137213号明細書(全頁)
【特許文献2】
米国特許第5973444号明細書(全頁)
【0010】
【発明が解決しようとする課題】
本発明は前記問題点を解決するためになされたものであって、その目的は、電解放出素子(FED)に用いられるフォーカス電極のように、基板から浮いたドーム状の構造物を容易に形成することができる方法、及びこの構造物が適用されたゲート電極の製造方法、並びにこのゲート電極を備えたFEDの製造方法を提供することにある。
【0011】
【課題を解決するための手段】
前記目的を達成するために、本発明は、基板上にこの基板から浮遊した構造物を有する積層体を含む電界放出素子用電極の製造するに際し、従来のように、基板から浮遊した構造物の高さに対応する厚さを有する、いわゆる「犠牲層(a sacrificial layer)」を形成して、この犠牲層の上に所望の形状の構造物を形成するのではなく、予め、基板の上に副生成物を生成して体積膨張を生じさせる体積膨張誘発層を形成し、この体積膨張誘発層の上に電極物質層を被覆して比較的単純な形状の構造物を形成した後、この構造物の下に位置する体積膨張誘発層で副生成物を生成させて体積膨張を生じさせ、この体積膨張に対応してこの上に形成された電極物質層を所望の形状に変形させる技術を提供する。
【0012】
すなわち、本発明に係る第1の態様は、基板上にこの基板から浮遊した構造物を有する積層体を含む電界放出素子用電極の製造方法であって、基板の上にカソードを形成する段階と、前記カソード上に、所定の反応ガスとの反応によって体積膨張を生じさせる副生成物を生成する体積膨張誘発層を形成する段階と、前記体積膨張層の上に、基板から浮遊させる所定の積層構造物を形成するための電極物質層を形成する段階と、前記電極物質層の上に、前記所定の積層構造物に前記反応ガスを供給するためのホールを形成する段階と、前記ホールに前記反応ガスを供給することにより、この反応ガスと前記体積膨張誘発層とを接触させて体積膨張誘発層から生成された副生成物により前記電極物質層を局所的に浮遊させる段階と、前記ホールを通して前記副生成物を除去することにより、前記電極物質層で局所的に浮遊した部分を基板から完全に分離させる段階とを含む基板から浮遊した構造物を有する電界放出素子用電極の製造方法として構成される。
【0013】
本発明に係る第2の態様は、前記第1の態様において、触媒はFe−Ni−Co合金であり、非晶質物質は非晶質シリコンであることが望ましい。
【0014】
また、本発明に係る第3の態様は、前記第2の態様において、触媒は蒸着法により形成され、非晶質物質または非晶質シリコンは、化学気相蒸着(CVD)法により形成されることが望ましい。
【0015】
さらに、本発明に係る第4の態様は、前記第2の態様において、炭酸ガス及び水素ガスの供給は、CVD法によりなされることが望ましい。
【0016】
また、本発明に係る第5の態様は、前記第1の態様において、副生成物の除去を、焼成工程、または、ガスプラズマを用いた焼結工程によって行うことが望ましい。
【0017】
さらに、本発明に係る第6の態様は、前記第1の態様から第5の態様の何れかにおいて、反応ガスが、一酸化炭素ガス及び水素ガスの混合ガスで構成されることが望ましい。
【0018】
そして、本発明に係る第7の態様は、前記第6の態様において、反応ガスが、化学気相蒸着(CVD)法により供給されることが望ましい。
【0019】
また、前記目的を達成するための本発明に係る第8の態様は、基板上にこの基板から浮遊した構造物を有する積層体を含む電界放出素子用電極の製造方法であって、基板の上にカソードを形成する段階と、前記カソードの上に触媒層を形成する段階と、前記触媒層の上に非晶質物質層を形成し、この非晶質物質層に前記触媒層の一部を露出させる開口部を形成する段階と、前記開口部を通して水素及び炭化水素ガスを含む反応ガスを供給し、前記開口部及びその周辺部の前記非晶質物質層と触媒層との間に非晶質炭素を生成させて堆積させることにより所定の炭素層を形成させて、この炭素層によって前記非晶質物質層を前記基板から浮遊させる段階と、前記開口部を通して前記炭素層を除去し、前記開口部及びその周辺部の前記非晶質物質層を局所的に前記基板から浮遊させる段階とを含む基板から浮遊した構造物を有する電界放出素子用電極の製造方法として構成される。
【0020】
本発明に係る第9の態様は、前記第8の態様において、非晶質物質が、非晶質シリコンで構成されることが望ましい。
【0021】
また、本発明に係る第10の態様は、前記第8の態様において、触媒層が、Ni、Fe及びCoからなる群の中から選ばれた少なくとも1種を含む金属で構成されることが望ましい。
【0022】
さらに、本発明に係る第11の態様は、前記第8の態様において、炭素層の除去が、焼成工程、または、ガスプラズマによる焼結工程により行われることが望ましい。
【0023】
また、本発明に係る第12の態様は、前記第8の態様から第11の態様の何れかにおいて、反応ガスが、一酸化炭素ガス及び水素ガスの混合ガスで構成されることが望ましい。
【0024】
そして、本発明に係る第13の態様は、前記第12の態様において、反応ガスが、化学気相蒸着(CVD)法により供給されることが望ましい。
【0025】
また、前記目的を達成するための本発明に係る第14の態様は、基板から浮遊した構造物を有する積層体を含むゲート電極の製造方法であって、基板の上にカソードを形成する段階と、前記カソードの上に触媒層を形成する段階と、前記触媒層の上に所定厚さの非晶質物質層を形成する段階と、前記非晶質物質層の上にゲート電極を形成する段階と、前記ゲート電極に、基板に向かって鉛直方向にホールを形成し、前記触媒層またはカソードの表面を局所的に露出させる段階と、前記ホールを通して水素及び炭化水素ガスを含んで構成される反応ガスを供給し、前記ホール及びその周辺部の前記非晶質物質層とその下部の触媒層との間に炭素層を成長させてこの炭素層によって前記基板から前記非晶質物質層を浮遊させる段階と、前記ホールを通して前記炭素層を除去し、前記ホール及びその周辺部の前記非晶質物質層及びゲート電極を局所的に基板から浮遊させる段階とを含む基板から浮遊した構造物を含むゲート電極の製造方法として構成される。
【0026】
本発明に係る第15の態様は、前記第14の態様において、触媒層を形成する段階の前に、前記カソードの上に前記ホールに対応する位置にある開口部、または、前記ホールの軸心方向と同一の軸上に位置する開口部を有する、所定厚さの絶縁層を形成する段階をさらに含むことが望ましい。
【0027】
また、本発明に係る第16の態様は、前記第14の態様において、触媒層が、Ni、Fe及びCoからなる群の中から選択された少なくとも1種を含む金属で構成されることが望ましい。
【0028】
さらに、本発明に係る第17の態様は、前記第14の態様において、非晶質物質が、非晶質シリコンで構成されることが望ましい。
【0029】
また、本発明に係る第18の態様は、前記第14の態様において、炭素層の除去が、焼成工程、または、ガスプラズマによる焼結工程により行われることが望ましい。
【0030】
そして、本発明に係る第19の態様は、前記第14の態様から第18の態様の何れかの態様において、反応ガスが、化学気相蒸着(CVD)法により供給されることが望ましい。
【0031】
また、前記目的を達成するために、本発明に係る第20の態様は、基板から浮遊した構造物を有する積層体を含むゲート電極の製造方法であって、基板の上にカソードを形成する段階と、前記カソードの上に所定厚さのゲート絶縁層を形成する段階と、前記ゲート絶縁層の上にゲート電極を形成する段階と、前記ゲート電極の上に所定厚さの上部絶縁層を形成し、この上部絶縁層に開口部を設けて、この上部絶縁層の下に位置するゲート電極を露出させる段階と、前記上部絶縁層の開口部の底面に露出したゲート電極の上面に、触媒層を形成する段階と、前記触媒層の上に所定厚さの非晶質物質層を形成する段階と、前記非晶質物質層の上に第2ゲート電極を形成する段階と、前記第2ゲート電極に、前記開口部に対応する位置で基板に向かって鉛直方向にホールを形成して、前記触媒層、または前記カソードを局所的に露出させる段階と、前記基板を加熱しながら、前記ホールを通して水素及び炭化水素ガスを含んで構成される反応ガスを供給し、前記ホール及びその周辺部の前記非晶質物質層とその下部に位置する前記触媒層との間に炭素層を成長させて、この炭素層によって前記基板から前記非晶質物質層を浮遊させる段階と、前記ホールを通して前記炭素層を除去し、前記ホール及びその周辺部の前記非晶質物質層及びゲート電極を局所的に前記基板から浮遊させる段階とを含む基板から浮遊した構造物を有するゲート電極の製造方法として構成される。
【0032】
本発明に係る第21の態様は、前記第20の態様において、触媒層が、Ni、Fe及びCoからなる群の中から選ばれた少なくとも1種を含む金属で構成されることが望ましい。
【0033】
また、本発明に係る第22の態様は、前記第20の態様において、非晶質物質が、非晶質シリコンで構成されることが望ましい。
【0034】
さらに、本発明に係る第23の態様は、前記第20の態様において、炭素層を除去する工程が、焼成工程、または、ガスプラズマによる焼結工程により行われることが望ましい。
【0035】
そして、本発明に係る第24の態様は、前記第20の態様から第23の態様の何れかにおいて、反応ガスが、化学気相蒸着(CVD)法により供給されることが望ましい。
【0036】
また、前記目的を達成するために、本発明に係る第25の態様は、基板から浮遊した構造物を有する積層体を含むゲート電極を備えた電解素子の製造方法であって、基板の上にカソードを形成する段階と、前記カソードの上に所定厚さのゲート絶縁層を形成する段階と、前記ゲート絶縁層の上にゲート電極を形成する段階と、前記ゲート電極の上に所定厚さの上部ゲート絶縁層を形成し、この上部絶縁層に開口部を設けてこの開口部の下部に位置するゲート電極を露出させる段階と、前記上部ゲート絶縁層の開口部の底面に露出したゲート電極の上面に触媒層を形成する段階と、前記触媒層の上に所定厚さの非晶質物質層を形成する段階と、前記非晶質物質層の上に第2ゲート電極を形成する段階と、前記第2ゲート電極に、前記開口部に対応する位置で基板に向かって鉛直方向にホールを形成して前記触媒層または前記カソードを局所的に露出させる段階と、前記基板を加熱しながら、前記ホールを通して水素及び炭化水素ガスを含んで構成される反応ガスを供給し、前記ホール及びその周辺部の前記非晶質物質とその下部に位置する前記触媒層との間に炭素層を成長させて、この炭素層によって前記基板から前記非晶質物質層を浮遊させる段階と、前記ホールを通して前記炭素層を除去し、前記ホール及びその周辺部の前記非晶質物質層及び第2ゲート電極を局所的に基板から浮遊させる段階と、前記ホール及び前記第2ゲート電極の上面にフォトレジストを供給し、前記ホール内にこのフォトレジストを注入して第2ゲート電極の上に所定厚さのフォトレジスト膜を形成する段階と、前記ホール内に形成されたフォトレジスト膜を除去する段階と、前記ゲート電極の上に触媒層を成長させて、前記ホールの底面に露出した前記カソードの上にカーボンナノチューブ成長用の触媒層を形成する段階と、前記触媒層の上にカーボンナノチューブ物質を蒸着して、前記ホールの底面に位置する触媒層にカーボンナノチューブ構造物を形成する段階と、前記ホールの外側のフォトレジスト膜及びこのフォトレジスト膜の上部に形成された触媒層等の不要成分を除去する段階とを含むゲート電極を備えた電解放出素子の製造方法として構成される。
【0037】
また、本発明に係る第26の態様は、前記第25の態様において、触媒層が、Ni、Fe及びCoからなる群の中から選ばれた少なくとも1種を含む金属で構成されることが望ましい。
【0038】
さらに、本発明に係る第27の態様は、前記第25の態様において、非晶質物質が、非晶質シリコンで構成されることが望ましい。
【0039】
また、本発明に係る第28の態様は、前記第25の態様において、炭素層の除去が、焼成工程、または、ガスプラズマによる焼結工程により行われることが望ましい。
【0040】
そして、本発明に係る第29の態様は、前記第25の態様から第28の態様の何れかにおいて、反応ガスが、化学気相蒸着(CVD)法により供給されることが望ましい。
【0041】
【発明の実施の形態】
以下、添付した図面に基づき、本発明の望ましい実施形態を詳細に説明する。なお、以下の説明では、当該技術分野で従来公知の技術や工程については詳細な説明を省略する。
【0042】
本発明は、基本的に、基板から浮遊した構造を構成するオブジェクト物質層の下部に非晶質物質層を設けるとともに、この非晶質物質層の下部に触媒層を設け、さらに、この触媒層まで延びるホールを形成し、この形態で一酸化炭素ガス及び水素ガスを供給することにより浮遊構造物を形成する工程を含む。
【0043】
本発明にあっては、基板上に設けられた構造物の下部に、非晶質層及び触媒層を順次配置させ、前記両者の界面または前記触媒層で化学反応を生じさせて副生成物を生成し、この副生成物を前記構造物の下部に堆積させて拡張させることによって、基板から構造物を浮遊させるものである。このような本発明の包括的な概念について、図4〜図7を用いて詳細に説明する。
【0044】
図4は基板上に所定の構造物を形成して、この基板から前記構造物が浮遊した積層体を形成する方法を説明するための模式的な断面図である。図4に示す積層体の形成では、まず、基板上に1層から構成される所定のベース層100(あるいは、Crから構成されるFEDのカソード101)の上に触媒層102を形成する。
【0045】
本発明は、このベース層100について特別に限定するものではなく、基板から浮遊される構造物を支持することができるものであれば、従来公知の各種の積層体または構造物で構成することが可能である。本発明では、Ni、Fe及びCrからなる群の中から選ばれた少なくとも1種を含む金属、たとえばInvarと呼ばれているFe−Ni−Co合金で触媒層102を形成し、この触媒層102の上に非晶質物質層103として、たとえば非晶質シリコン(a−Si)103を形成することが望ましい。
【0046】
ここで、触媒層102、及び非晶質物質層103は、本発明で体積膨張誘発層として機能する。この体積膨張誘発層は、前記したように、所定の反応ガスとして、たとえば比較的高温の一酸化炭素ガス、具体的には所定割合の一酸化炭素ガスと水素ガスとの反応によって生成される副生成物、たとえば非晶質炭素(a−C)104の副生成物を生成する。
【0047】
このとき、非晶質炭素(a−C)104を効果的に生成するために、触媒層102、及び非晶質物質層103から構成される体積膨張誘発層を所定温度以上に昇温した後、所定時間保持して降温させる。このようにして行われる非晶質炭素の生成は、後記するような所望の形状で基板から浮遊した構造に変形されるオブジェクト物質層を浮遊させて変形させるためのものである。
【0048】
すなわち、図5に示すように、非晶質物質層103から触媒層102の表面、またはベース層100に到るまで、ホールまたはウェル103’を形成した後、一酸化炭素ガス及び水素ガスの混合ガスを供給することにより、図6に示すように、副生成物、すなわち非晶質炭素(a−C)104が非晶質シリコン(a−Si)103の下部で生成して堆積し、その結果、前記体積膨張誘発層が膨張(拡大)する。
【0049】
このような体積膨張誘発層の膨張によって前記非晶質シリコン(a−Si)103はドーム状に変形され、その後、図7に示すように、非晶質炭素(a−C)104が除去されると、非晶質シリコン(a−Si)103で浮遊した部分がベース層100から完全に浮いた状態となる。そして、この状態でこの部分に比較的高温の水素ガスや酸素ガスのプラズマを供給すると、前記非晶質炭素(a−C)104がCO2等のガス状に酸化されて前記非晶質炭素(a−C)104が除去される。あるいは、本発明にあっては、これ以外の工程として、たとえば、高温で行われる焼成の工程により前記非晶質炭素を除去することも可能である。
【0050】
図8(A)、(B)は、図6に示す本発明に含まれる工程で形成された非晶質炭素(a−C)の走査型電子顕微鏡(SEM)観察写真を示す図であって、図8(A)はドーム状の構造物の外観を示し、図8(B)は、このドーム状の構造物の内部に非晶質炭素(a−C)の副生成物が生成されて堆積された状態を示している。
【0051】
また、図9(A)、(B)は、図7に示す工程、すなわち酸素ガスによって前記非晶質炭素(a−C)が除去された状態を示すSEM観察写真であって、図9(A)は、前記ドーム状の構造物の外観を示し、図9(B)は、前記ドーム状の構造物内の非晶質炭素(a−C)が除去された状態を示している。図9(B)に示すように、ドーム状の構造物の底面に非晶質炭素(a−C)が残留していることがわかる。本発明では、この非晶質炭素(a−C)の残留物の量が、素子が所望の性能を発揮するための許容範囲内に抑えられるように調節されることが望ましい。
【0052】
以上のような、基板から浮遊した構造物の形成は、各種の分野に適用することが可能である。たとえば、FEDのように電子放出源から所定距離離隔されて配置されるゲート電極、またはウェーハレベルでMEMS(micro electromechanical systems)技術による立体構造物、たとえばRFスイッチの駆動電極等の形成に適用することができる。前記した包括的な本発明に係る方法は、このような具体的な適用分野に制限されるものではなく、これを応用したあらゆる分野に亘ってその技術的範囲を包括する。
【0053】
図10〜図17は、本発明に係る浮遊構造のゲート電極を備えるFEDの製造方法における一実施形態の工程を模式的に示す断面図である。
なお、ここでは、説明の便宜上、ベース層100またはカソード101を支持する基板を省略して示している。また、ここに示す基板は、従来公知のガラスまたは石英から構成されたものである。
【0054】
まず、図10に示すように、カソード101の上に開口部111を有するSiO2ゲート絶縁層110を形成する。このゲート絶縁層110の形成には、化学気相蒸着(CVD)法によってSiO2を蒸着し、このSiO2の上にフォトレジスト膜等から構成されるマスクを形成するためのフォトリソグラフィ工程、さらにこのようにして形成したマスクを用いてパターニングを行うエッチング工程等が用いられる。
【0055】
つぎに、図11に示すように、絶縁層110に設けられた開口部111の内側の底面に触媒層120を形成する。このとき、触媒層120は、絶縁層110形成時に用いられたマスク層を利用してリフトオフすれば、開口部111の内側の底面、すなわちカソード101の露出面のみに形成される。
【0056】
続いて、図12に示すように、前記のように積層された構造物の上に非晶質シリコン(a−Si)130及びゲート電極140を順次積層する。この非晶質シリコン(a−Si)130は、たとえば化学気相蒸着(CVD)法を用いて形成され、ゲート電極140は、たとえばAlやCr等のターゲットを用いるスパッタリング法または電子ビーム蒸着法等によって形成することができる。このゲート電極140は、当然のことながら、FEDで要求される設計通りにパターニングされるべきであり、このパターニングの方法についての説明は省略する。
【0057】
さらに、図13に示すように、ゲート電極140からカソード101の表面に到るホールまたはウェル141を形成する。本発明では、このとき、カソード101の表面までホール141を形成する、あるいは触媒層110の上面までホール141を形成することも可能である。図13に示すホール141の底面の点線は触媒層110が除去されずに残留可能であるということを意味する。
【0058】
図14は、触媒層120(図11及び図12参照)及び非晶質物質(a−Si)130で生成された副生成物である非晶質炭素(a−C)によって、触媒層120及び非晶質物質(a−Si)130から構成される体積膨張誘発層が体積膨脹した状態を示す図である。図14に示すように、ホール141の上部から化学気相蒸着(CVD)装置により比較的高温の一酸化炭素ガス及び水素ガスが供給されれば、ホール141を通して露出した触媒層120及び非晶質シリコン130が反応し、非晶質シリコン130の下部に副生成物の非晶質炭素(a−C)が生成されて堆積され、その結果、この上部の非晶質シリコン(a−Si)130及びゲート電極140がドーム状に変化する。
【0059】
さらに、図15に示すように、ホール141を通して水素ガス(H2)または酸素(O2)プラズマ等が供給されれば、非晶質シリコン(a−Si)130の下部に堆積された非晶質炭素(a−C)が分解して除去される。その結果、ドーム状に変形された非晶質シリコン(a−Si)130及びゲート電極140がカソード101から浮遊した状態となり、その結果、ドーム状の空洞部142が形成される。このとき、本発明にあっては、前記したように、ドーム状構造物の内部の底面に非晶質炭素(a−C)が残留するが、この非晶質炭素の残留物の量は適宜調節されるべきである。
【0060】
以上説明した工程までが、FEDにおいて浮遊した構造のゲート電極を形成する本発明に係る一実施形態である。以下に示す工程は、前記したような工程を通して得られた浮遊構造のゲート電極を備えたFEDの製造方法の一実施形態である。
【0061】
本発明に係る浮遊構造のゲート電極を備えたFEDの製造方法では、まず、図16に示すように、ドーム状の空洞部142の底面、すなわちカソード101の上面にCNTを蒸着するために用いる触媒層150を形成する。この触媒層150の形成は、通常のフォトレジスト膜を利用した従来公知のリフトオフ法により行われる。
【0062】
つぎに、図17に示すように、触媒層150の上に通常の方法、たとえば直流方式のプラズマ誘起化学気相蒸着(DC−PECVD)法等によりCNT160を形成し、所望の3極構造の電界放出素子を完成する。
【0063】
図18は、図17に示す工程を経て形成されたCNTが、ドーム状の構造物で構成されるゲート電極の下部に形成された状態を示すSEM観察写真である。図18に示すように、CNTが充分に成長しており、このCNTの周辺部には非晶質炭素(a−C)が残留していることがわかる。
【0064】
また、図19は、ゲート絶縁層が不要であり、ゲート電極のドーム状構造物以外の部分がカソードと同一平面上に位置しているFEDの構造を模式的に示す図であって、図19(A)はその斜視図であり、図19(B)は図19(A)のA−A線断面図である。このような構造を有するFEDは、図20〜図25で説明する工程を経て製造される。
【0065】
まず、図19(A)、(B)に示すように、基板99の上面にカソード101が一方向にストリップ状に延び、このカソード101と交差する方向にゲート電極140が延びている。実際には、多数のカソード及び、この各々のカソードに対応して直交する多数のゲート電極が格子状に配置されているが、図19(A)、(B)では、1つの3極部構造の構成のみを模式的に示している。
【0066】
カソード101及びゲート電極140は同一平面上に配置され、カソード101とゲート電極140との交差部では、ゲート電極140がアーチ状またはブリッジ状に形成されてカソード101から所定距離離隔されている。そして、ゲート電極140でカソード101と交差する部位に、ゲートまたはゲートホール141が形成されており、その下方に電子放出源としてのCNT160が設けられている。さらに、ゲート電極140の下部には、ゲート電極140の構造を変形させるための非晶質炭素(a−C)を生成して堆積させるために用いられる非晶質シリコン(a−Si)130が設けられている。
【0067】
以下、図19(A)、(B)に示すようなFEDを得るための本発明に係るFEDの製造工程について、図20〜図25を参照しながら具体的に説明する。図20〜図25は、1つの3極部の単位構造のみを模式的に示す斜視図である。
【0068】
まず、図20に示すように、基板99の上にストリップ状のカソード101を形成する。このとき、カソード物質を蒸着して形成されたカソード物質層のパターニング工程が行われる。
【0069】
つぎに、図21に示すように、カソード101の上に、触媒層120を形成する。この場合も、触媒物質の全面蒸着工程、及びカソード101の上の一部のみを残留させるパターニング工程が行われる。
【0070】
続いて、図22に示すように、基板99の全面に非晶質シリコン(a−Si)130を蒸着し、さらに、このように形成された非晶質シリコンの層をパターニングする工程を経て、触媒層120を露出させる開口部131を形成する。本発明では、開口部131の形状を長方形とすることが望ましいが、必要に応じて、他の形状に形成することも可能である。また、非晶質シリコン130の上には、ゲート電極を形成するための金属層が形成され、触媒層120を露出させる開口部がこの金属層にも同様に形成される。ここでは、この工程については省略する。
【0071】
さらに、図23に示すように、化学気相蒸着(CVD)装置により比較的高温の水素(H2)ガス及び一酸化炭素(CO)ガスを供給し、前記したような過程を経て非晶質炭素(a−C)を生成させて堆積させ、非晶質シリコン(a−Si)130をドーム状に変形させる。
なお、図24は図23のB−B線断面図である。
【0072】
そして、図25に示すよう構造を得るために、従来公知のフォトリソグラフィの工程を経て非晶質シリコン(a−Si)130及びゲート電極(図示せず)をパターニングする。このパターニングは、いわゆる「エッチバック」の工程として、たとえば、従来公知の焼成装置を用いて行われる。すなわち、この焼成装置に図23に示すような構造物が形成された基板を挿入して、これに水素または酸素プラズマを通してm非晶質シリコン130の下部の非晶質炭素(a−C)を除去することにより図25に示すようなパターニングが形成された構造物が形成される。
【0073】
このような工程を経た後、カソードの上にCNTを形成させるための触媒層を形成する工程と、さらにこの触媒層の上にCNTを成長させる工程を経て、図19(A)、(B)に示すような構造を有するFEDが得られる。
ここで、図25に示すような構造を形成するためのエッチバックを行う際、エッチバックの深さを適宜調節して非晶質炭素(a−C)の形成時に用いられた触媒層120を適度に残留させれば、CNTを形成するための触媒層を別途形成する工程を省略することができる。
【0074】
以下では、より効率的な電子放出を具現することが可能なダブルゲート方式、またはフォーカス電極を有するFEDを得るための本発明に係る製造方法について、図26〜図33を参照しながら具体的に説明する。図26〜図33は、本発明に係る基板から浮遊した構造物を備えた電界放出素子の製造工程を模式的に示す断面図である。
【0075】
まず、図26に示すように、基板99に所定の工程、たとえば、前記したような工程を通してカソード101、ゲート絶縁層110及びゲート電極140を形成し、ゲート電極140の上には所定直径dの開口部を有する絶縁層として、たとえばシリコンオキシド171を形成し、その内側の底面には非晶質炭素(a−C)を生成するための触媒層120を形成し、この触媒層120の上に非晶質物質として、たとえば非晶質シリコン(a−Si)130、及び第2ゲート電極またはフォーカス電極170を形成する。このような積層構造は、当該分野で従来公知の方法によって形成され、ゲート絶縁層140の上の積層構造は前記した通りである。
【0076】
つぎに、図27に示すように、前記積層構造に垂直にウェル172を形成する。このとき、ウェル172は、前記シリコンオキシド171の開口部の中央部付近に位置し、その底面にはカソード101が露出している。
【0077】
引き続き、図28に示すように、化学気相蒸着(CVD)装置により一酸化炭素ガス及び水素ガスを混合したガス(CO+H2)をウェル172内に供給して、触媒層120と反応させることにより、非晶質シリコン130の下部に非晶質炭素(a−C)を生成させて堆積させ、前記積層構造の上部をドーム状に変形させる。
【0078】
さらに、図29に示すように、エッチバックにより前記非晶質炭素(a−C)を除去し、非晶質シリコン(a−Si)130の下部にドーム状の空洞部174を設ける。
【0079】
そして、図30に示すように、前記積層構造の上からフォトレジストを供給してウェル172及びドーム状の空洞部174内にこのフォトレジストを埋め込み、頂部に位置する第2ゲート電極170の上に、リフトオフのための犠牲層180を形成する。
【0080】
つぎに、図31に示すように、ウェル172内のフォトレジストにフォトリソグラフィ工程を施し、その後、これをエッチング工程で除去する。このとき、ドーム状の空洞部174内のフォトレジストは除去されない。
【0081】
続いて、図32に示すように、ウェル172の底面、すなわちカソード101の上面にCNTを形成するための触媒層150を形成する。このとき、触媒層150は、第2ゲート電極170の上に形成されたフォトレジスト180の上にも形成される。
【0082】
最後に、図33に示すように、ウェル172の底面に形成された触媒層150の上にプラズマ誘起化学気相蒸着(PE−CVD)法によりCNT160を成長させれば、所望のダブルゲートまたはフォーカス電極を有する4極構造のFEDが完成する。
【0083】
前記した通り、本発明は、従来の方法とは異なり、まず、基板上に所定の反応ガスとの反応によって体積膨張を生じさせる副生成物を生成する体積膨張誘発層を形成し、この体積膨張誘発層の上に所望の形状を有する構造物を形成するためのオブジェクト物質層を形成するが、このオブジェクト物質層を形成する際、最初から所望の形状に形成せずに比較的単純な形状に被覆した後、このオブジェクト物質層の下部に配置された前記体積膨張誘発層で副生成物を生成させて拡張(体積膨張)させ、これに対応して、この体積膨張誘発層の上に形成されたオブジェクト物質層を所望の形状に変形させる技術を採用している。すなわち、本発明は、本質的に、前記体積膨張誘発層を構成する触媒層及び非晶質物質で生成される副生成物により、前記オブジェクト物質層で構成される積層構造のうち所望の一部のみを変形させ、この変形を通して基板から浮遊した所望の構造物を形成するものである。
【0084】
ここでは、本発明で好適な幾つかの実施形態について、添付した図面を参照しながら本発明を具体的に説明したが、これらの実施形態は本発明の単なる例示に過ぎず、当業者であれば、本発明がこれらの実施形態のみに限定されるものではないという点が容易に理解されるであろう。したがって、本発明は、これらの実施形態の図面に示される構造及び配列のみに限定されるものではなく、当業者であれば、これらの実施形態に基づいて種々の変形が可能である。
【0085】
【発明の効果】
以上説明した通りに構成される本発明によれば、以下の効果を奏する。
すなわち、本発明によれば、同一平面内に配置され、しかもゲート電極とカソードとの間で所定の電位差を有する3極管構造の製造が従来の製造方法に比べて容易である。また、本発明で体積膨張誘発層として用いられる非晶質シリコン(a−Si)は抵抗層の役割を果たす構造としても活用することが可能である。
【0086】
そして、本発明にあっては、必要に応じて、絶縁層を設けることなく、真空の空間を介在させて、電気的な要素、たとえば、カソードとゲート電極とを絶縁させ、その結果として、電子放出特性を向上させることができる。
【0087】
また、本発明では、ダブルゲート方式のFEDを製造する際に、セルフアライメント(自己整合)特性を用いることが可能なので、所望の特性を安定して発揮させることができ、しかもその製造が容易である。
【0088】
さらに、本発明は、化学気相蒸着(CVD)法を用いてCNTを選択的に成長させることができるので、成膜またはエッチングの際に膜厚や成膜条件を適宜制御することによって所望の効果を発揮する構造が得られ、さらに、所望の特性を有する構造物が具現される。
【0089】
そして、本発明は、各ホールまたはピクセルを単位とする領域を選択的にカバーする構造を製造することが可能であり、従来の方法に比べてより多くの工程を省略することが可能である。また、本発明で設けられる各種の開口部は、形状や大きさについて限定されるものではなく、必要に応じてその形状や大きさを適宜調節することにより、各種の構造を比較的容易に形成することができる。
【0090】
さらに、本発明では、触媒層の厚さを適宜調節する、あるいは、化学気相蒸着(CVD)工程の条件を適宜調節することにより、基板上に形成される基板から浮遊した構造物と基板との空間の形態や、前記構造物の高さ、または、前記両者の距離を所望に応じて調節するが可能である。
【0091】
そして、本発明と当該分野で従来公知の各種の半導体工程技術を駆使すれば、このような空間が形成された構造物を有して新規な特性を発現する半導体装置を具現できるとともに、MEMS等の新しい構造物を具現することも可能である。本発明は、このように半導体装置をはじめとする様々な分野に適用可能であり、また、本発明の原理を用いて新規な種々の構造物を創製することも可能である。
【図面の簡単な説明】
【図1】CNTを電子放出源として適用した従来の1例のFEDの構成を模式的に示す断面図である。
【図2】CNTを電子放出源として適用した従来の他の1例のFEDの構成を模式的に示す断面図である。
【図3】米国特許第6137213号明細書に開示された、マイクロチップを電子放出源として適用し、特にドーム状のフォーカス電極が設けられたFEDの構成を模式的に示す断面図である。
【図4】本発明に係る浮遊構造物の形成方法の工程を模式的に示す断面図であって、基板上に触媒層と非晶質物質層とから構成される積層構造を形成した状態を示す図である。
【図5】本発明に係る浮遊構造物の形成方法の工程を模式的に示す断面図であって、図4に示す非晶質物質層にホールまたはウェルを形成した状態を示す図である。
【図6】本発明に係る浮遊構造物の形成方法の工程を模式的に示す断面図であって、体積膨張誘発層が膨張(拡大)した状態を示す図である。
【図7】本発明に係る浮遊構造物の形成方法の工程を模式的に示す断面図であって、非晶質シリコンで浮遊した部分が基板から完全に浮いた状態を示す図である。
【図8】図6に示す本発明に含まれる工程で形成された非晶質炭素の走査型電子顕微鏡(SEM)観察写真を示す図であって、図8(A)はドーム状の構造物の外観を示し、図8(B)は、このドーム状の構造物の内部に非晶質炭素(a−C)の副生成物が生成されて堆積された状態を示す図である。
【図9】図7に示す工程で非晶質炭素が除去された状態を示すSEM観察写真であって、図9(A)はドーム状の構造物の外観を示し、図9(B)はドーム状の構造物内の非晶質炭素が除去された状態を示す図である。
【図10】本発明に係るFEDの製造方法における一実施形態の工程を模式的に示す断面図であって、カソードの上に開口部を有するSiO2ゲート絶縁層を形成した状態を示す図である。
【図11】本発明に係るFEDの製造方法における一実施形態の工程を模式的に示す断面図であって、絶縁層に設けられた開口部の内側の底面に触媒層を形成した状態を示す図である。
【図12】本発明に係るFEDの製造方法における一実施形態の工程を模式的に示す断面図であって、図11に示す構造物の上に非晶質シリコン(a−Si)及びゲート電極を順次積層した状態を示す図である。
【図13】本発明に係るFEDの製造方法における一実施形態の工程を模式的に示す断面図であって、ゲート電極からカソードの表面に到るホールまたはウェルを形成した状態を示す図である。
【図14】本発明に係るFEDの製造方法における一実施形態の工程を模式的に示す断面図であって、a−Siで生成された副生成物により体積膨張誘発層で体積膨張が生じた状態を示す図である。
【図15】本発明に係るFEDの製造方法における一実施形態の工程を模式的に示す断面図であって、非晶質物質層の下部に堆積された非晶質炭素が分解して除去された状態を示す図である。
【図16】本発明に係るFEDの製造方法における一実施形態の工程を模式的に示す断面図であって、カソードの上面にCNTを蒸着するために用いる触媒層を形成した状態を示す図である。
【図17】本発明に係るFEDの製造方法における一実施形態の工程を模式的に示す断面図であって、触媒層の上に通常の方法、CNTを形成して3極構造の電界放出素子が完成した状態を示す図である。
【図18】図17に示す工程を経て形成されたCNTが、ドーム状構造物で構成されるゲート電極の下部に形成された状態を示すSEM観察写真である。
【図19】ゲート絶縁層が不要かつゲート電極のドーム状構造物以外の部分がカソードと同一平面上に位置しているFEDの構造を模式的に示す図であって、図19(A)は斜視図であり、図19(B)は図19(A)のA−A線断面図である。
【図20】本発明に係るFEDの製造方法における1例の実施形態の工程を模式的に示す断面図であって、基板の上にストリップ状のカソードを形成した状態を示す図である。
【図21】本発明に係るFEDの製造方法における1例の実施形態の工程を模式的に示す断面図であって、カソードの上に、触媒層を形成した状態を示す図である。
【図22】本発明に係るFEDの製造方法における1例の実施形態の工程を模式的に示す断面図であって、基板の全面に非晶質シリコンを蒸着し、さらに、この非晶質シリコンの層をパターニングする工程を経て触媒層を露出させる開口部を形成した状態を示す図である。
【図23】本発明に係るFEDの製造方法における1例の実施形態の工程を模式的に示す断面図であって、水素ガス及び一酸化炭素ガスを供給して、非晶質炭素を生成させて堆積させ、非晶質シリコンをドーム状に変形させた状態を示す図である。
【図24】図23のB−B線断面図である。
【図25】本発明に係るFEDの製造方法における1例の実施形態の工程を模式的に示す断面図であって、図23に示す構造物に水素または酸素プラズマを通し、非晶質シリコンの下部の非晶質炭素を除去することによりパターニングが行われた状態を示す図である。
【図26】本発明に係るFEDの製造方法における1例の実施形態の工程を示す断面図であって、基板にカソード、ゲート絶縁層及びゲート電極を形成し、ゲート電極上に開口部を有する絶縁層を形成し、その内側の底面に触媒層を形成し、この触媒層上に非晶質物質及び第2ゲート電極またはフォーカス電極を形成した状態を示す図である。
【図27】本発明に係るFEDの製造方法における1例の実施形態の工程を示す断面図であって、図26に示す積層構造に垂直にウェルを形成した状態を示す図である。
【図28】本発明に係るFEDの製造方法における1例の実施形態の工程を示す断面図であって、一酸化炭素ガス及び水素ガスを混合したガスをウェル内に供給して、触媒層と反応させることにより、非晶質シリコンの下部に非晶質炭素を生成させて堆積させ、前記積層構造の上部をドーム状に変形させた状態を示す図である。
【図29】本発明に係るFEDの製造方法における1例の実施形態の工程を示す断面図であって、エッチバックにより図28に示す非晶質炭素を除去して非晶質シリコンの下部にドーム状の空洞部を設けた状態を示す図である。
【図30】本発明に係るFEDの製造方法における1例の実施形態の工程を示す断面図であって、図29に示す積層構造の上からフォトレジストを供給してウェル及びドーム状の空洞部内にフォトレジストを埋め込み、頂部に位置する第2ゲート電極の上に、リフトオフのための犠牲層を形成した状態を示す図である。
【図31】本発明に係るFEDの製造方法における1例の実施形態の工程を示す断面図であって、ウェル内のフォトレジストにフォトリソグラフィ工程を施し、その後、これをエッチング工程で除去した状態を示す図である。
【図32】本発明に係るFEDの製造方法における1例の実施形態の工程を示す断面図であって、ウェルの底面、すなわちカソードの上面にCNTを形成するために用いられる触媒層を形成した状態を示す図である。
【図33】本発明に係るFEDの製造方法における1例の実施形態の工程を示す断面図であって、ウェルの底面に形成された触媒層の上にプラズマ誘起化学気相蒸着法によりCNTを成長させて完成された所望のダブルゲートまたはフォーカス電極を有する4極構造のFEDを示す図である。
【符号の説明】
1 基板
2 カソード
3 CNT
3’ マイクロチップ
4、4’ ゲートホール(ゲートウェル)
5 ゲート絶縁層
6 ゲート電極
7 フォーカス電極
99 基板
100 ベース層
101 カソード
102 触媒層
103 非晶質シリコン
103’ ウェル
110 ゲート絶縁層
111 開口部
120 触媒層
130 非晶質シリコン(a−Si)
140 ゲート電極
141 ウェル
142 ドーム状の空洞部
150 触媒層
160 CNT
Claims (29)
- 基板上にこの基板から浮遊した構造物を有する積層体を含む電界放出素子用電極の製造方法であって、
基板の上にカソードを形成する段階と、
前記カソード上に、所定の反応ガスとの反応によって体積膨張を生じさせる副生成物を生成する体積膨張誘発層を形成する段階と、
前記体積膨張層の上に、基板から浮遊させる所定の積層構造物を形成するための電極物質層を形成する段階と、
前記電極物質層の上に、前記所定の積層構造物に前記反応ガスを供給するためのホールを形成する段階と、
前記ホールに前記反応ガスを供給することにより、この反応ガスと前記体積膨張誘発層とを接触させて体積膨張誘発層から生成された副生成物により前記電極物質層を局所的に浮遊させる段階と、
前記ホールを通して前記副生成物を除去することにより、前記電極物質層で局所的に浮遊した部分を基板から完全に分離させる段階と、を含むことを特徴とする基板から浮遊した構造物を有する電界放出素子用電極の製造方法。 - 前記体積膨張誘発層は、触媒層及びこの触媒層と接する非晶質物質を含んで構成されることを特徴とする請求項1に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
- 前記触媒層は、Ni、Fe及びCoからなる群の中から選ばれた少なくとも1種の金属で構成されることを特徴とする請求項2に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
- 前記非晶質物質は、非晶質シリコンで構成されることを特徴とする請求項2に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
- 前記副生成物の除去は、焼成工程、または、ガスプラズマを用いた焼結工程によって行われることを特徴とする請求項1に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
- 前記反応ガスは、一酸化炭素ガス及び水素ガスの混合ガスで構成されることを特徴とする請求項1から請求項5の何れか1項に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
- 前記反応ガスは、化学気相蒸着(CVD)法により供給されることを特徴とする請求項6に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
- 基板上にこの基板から浮遊した構造物を有する積層体を含む電界放出素子用電極の製造方法であって、
基板の上にカソードを形成する段階と、
前記カソードの上に触媒層を形成する段階と、
前記触媒層の上に非晶質物質層を形成し、この非晶質物質層に前記触媒層の一部を露出させる開口部を形成する段階と、
前記開口部を通して水素及び炭化水素ガスを含む反応ガスを供給し、前記開口部及びその周辺部の前記非晶質物質層と触媒層との間に非晶質炭素を生成させて堆積させることにより所定の炭素層を形成させて、この炭素層によって前記非晶質物質層を前記基板から浮遊させる段階と、
前記開口部を通して前記炭素層を除去し、前記開口部及びその周辺部の前記非晶質物質層を局所的に前記基板から浮遊させる段階と、を含むことを特徴とする基板から浮遊した構造物を有する電界放出素子用電極の製造方法。 - 前記非晶質物質は、非晶質シリコンで構成されることを特徴とする請求項8に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
- 前記触媒層は、Ni、Fe及びCoからなる群の中から選ばれた少なくとも1種を含む金属で構成されることを特徴とする請求項8に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
- 前記炭素層の除去は、焼成工程、または、ガスプラズマによる焼結工程により行われることを特徴とする請求項8に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
- 前記反応ガスは、一酸化炭素ガス及び水素ガスの混合ガスで構成されることを特徴とする請求項8から請求項11の何れか1項に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
- 前記反応ガスは、化学気相蒸着(CVD)法により供給されることを特徴とする請求項12に記載の基板から浮遊した構造物を有する電界放出素子用電極の製造方法。
- 基板から浮遊した構造物を有する積層体を含むゲート電極の製造方法であって、
基板の上にカソードを形成する段階と、
前記カソードの上に触媒層を形成する段階と、
前記触媒層の上に所定厚さの非晶質物質層を形成する段階と、
前記非晶質物質層の上にゲート電極を形成する段階と、
前記ゲート電極に、基板に向かって鉛直方向にホールを形成し、前記触媒層またはカソードの表面を局所的に露出させる段階と、
前記ホールを通して水素及び炭化水素ガスを含んで構成される反応ガスを供給し、前記ホール及びその周辺部の前記非晶質物質層とその下部の触媒層との間に炭素層を成長させてこの炭素層によって前記基板から前記非晶質物質層を浮遊させる段階と、
前記ホールを通して前記炭素層を除去し、前記ホール及びその周辺部の前記非晶質物質層及びゲート電極を局所的に基板から浮遊させる段階と、を含むことを特徴とする基板から浮遊した構造物を含むゲート電極の製造方法。 - 前記触媒層を形成する段階の前に、前記カソードの上に前記ホールに対応する位置にある開口部、または、前記ホールの軸心方向と同一の軸上に位置する開口部を有する、所定厚さの絶縁層を形成する段階を、さらに含むことを特徴とする請求項14に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
- 前記触媒層は、Ni、Fe及びCoからなる群の中から選択された少なくとも1種を含む金属で構成されることを特徴とする請求項14に記載の電界放出素子において基板から浮遊した構造物を有するゲート電極の製造方法。
- 前記非晶質物質は、非晶質シリコンで構成されることを特徴とする請求項14に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
- 前記炭素層の除去は、焼成工程、または、ガスプラズマによる焼結工程により行われることを特徴とする請求項14に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
- 前記反応ガスは、化学気相蒸着(CVD)法により供給されることを特徴とする請求項14から請求項18の何れか1項に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
- 基板から浮遊した構造物を有する積層体を含むゲート電極の製造方法であって、
基板の上にカソードを形成する段階と、
前記カソードの上に所定厚さのゲート絶縁層を形成する段階と、
前記ゲート絶縁層の上にゲート電極を形成する段階と、
前記ゲート電極の上に所定厚さの上部絶縁層を形成し、この上部絶縁層に開口部を設けて、この上部絶縁層の下に位置するゲート電極を露出させる段階と、
前記上部絶縁層の開口部の底面に露出したゲート電極の上面に、触媒層を形成する段階と、
前記触媒層の上に所定厚さの非晶質物質層を形成する段階と、
前記非晶質物質層の上に第2ゲート電極を形成する段階と、
前記第2ゲート電極に、前記開口部に対応する位置で基板に向かって鉛直方向にホールを形成して、前記触媒層、または前記カソードを局所的に露出させる段階と、
前記基板を加熱しながら、前記ホールを通して水素及び炭化水素ガスを含んで構成される反応ガスを供給し、前記ホール及びその周辺部の前記非晶質物質層とその下部に位置する前記触媒層との間に炭素層を成長させて、この炭素層によって前記基板から前記非晶質物質層を浮遊させる段階と、
前記ホールを通して前記炭素層を除去し、前記ホール及びその周辺部の前記非晶質物質層及びゲート電極を局所的に前記基板から浮遊させる段階と、を含むことを特徴とする基板から浮遊した構造物を有するゲート電極の製造方法。 - 前記触媒層は、Ni、Fe及びCoからなる群の中から選ばれた少なくとも1種を含む金属で構成されることを特徴とする請求項20に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
- 前記非晶質物質は、非晶質シリコンで構成されることを特徴とする請求項20に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
- 前記炭素層を除去する工程は、焼成工程、または、ガスプラズマによる焼結工程により行われることを特徴とする請求項20に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
- 前記反応ガスは、化学気相蒸着(CVD)法により供給されることを特徴とする請求項20から請求項23の何れか1項に記載の基板から浮遊した構造物を有するゲート電極の製造方法。
- 基板から浮遊した構造物を有する積層体を含むゲート電極を備えた電解素子の製造方法であって、
基板の上にカソードを形成する段階と、
前記カソードの上に所定厚さのゲート絶縁層を形成する段階と、
前記ゲート絶縁層の上にゲート電極を形成する段階と、
前記ゲート電極の上に所定厚さの上部ゲート絶縁層を形成し、この上部絶縁層に開口部を設けてこの開口部の下部に位置するゲート電極を露出させる段階と、
前記上部ゲート絶縁層の開口部の底面に露出したゲート電極の上面に触媒層を形成する段階と、
前記触媒層の上に所定厚さの非晶質物質層を形成する段階と、
前記非晶質物質層の上に第2ゲート電極を形成する段階と、
前記第2ゲート電極に、前記開口部に対応する位置で基板に向かって鉛直方向にホールを形成して前記触媒層または前記カソードを局所的に露出させる段階と、
前記基板を加熱しながら、前記ホールを通して水素及び炭化水素ガスを含んで構成される反応ガスを供給し、前記ホール及びその周辺部の前記非晶質物質とその下部に位置する前記触媒層との間に炭素層を成長させて、この炭素層によって前記基板から前記非晶質物質層を浮遊させる段階と、
前記ホールを通して前記炭素層を除去し、前記ホール及びその周辺部の前記非晶質物質層及び第2ゲート電極を局所的に基板から浮遊させる段階と、
前記ホール及び前記第2ゲート電極の上面にフォトレジストを供給し、前記ホール内にこのフォトレジストを注入して第2ゲート電極の上に所定厚さのフォトレジスト膜を形成する段階と、
前記ホール内に形成されたフォトレジスト膜を除去する段階と、
前記ゲート電極の上に触媒層を成長させて、前記ホールの底面に露出した前記カソードの上にカーボンナノチューブ成長用の触媒層を形成する段階と、
前記触媒層の上にカーボンナノチューブ物質を蒸着して、前記ホールの底面に位置する触媒層にカーボンナノチューブ構造物を形成する段階と、
前記ホールの外側のフォトレジスト膜及びこのフォトレジスト膜の上部に形成された触媒層等の不要成分を除去する段階と、を含むことを特徴とする基板から浮遊した構造物を有するゲート電極を備えた電解放出素子の製造方法。 - 前記触媒層は、Ni、Fe及びCoからなる群の中から選ばれた少なくとも1種を含む金属で構成されることを特徴とする請求項25に記載の基板から浮遊した構造物を有するゲート電極を備えた電解放出素子の製造方法。
- 前記非晶質物質は、非晶質シリコンで構成されることを特徴とする請求項25に記載の基板から浮遊した構造物を有するゲート電極を備えた電解放出素子の製造方法。
- 前記炭素層の除去は、焼成工程、または、ガスプラズマによる焼結工程により行われることを特徴とする請求項25に記載の基板から浮遊した構造物を有するゲート電極を備えた電解放出素子の製造方法。
- 前記反応ガスは、化学気相蒸着(CVD)法により供給されることを特徴とする請求項25から請求項28の何れか1項に記載の基板から浮遊した構造物を有するゲート電極を備えた電解放出素子の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2001-80907 | 2001-12-18 | ||
KR10-2001-0080907A KR100438835B1 (ko) | 2001-12-18 | 2001-12-18 | 기판에서 들뜬 구조물의 형성 방법 및 이를 적용한 들뜬구조의 게이트 전극 및 fed 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003229046A JP2003229046A (ja) | 2003-08-15 |
JP4028796B2 true JP4028796B2 (ja) | 2007-12-26 |
Family
ID=36710001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002365974A Expired - Fee Related JP4028796B2 (ja) | 2001-12-18 | 2002-12-18 | 基板から浮遊した構造物の形成方法及びこれを含む浮遊ゲート電極の製造方法並びにこれを備えた電界放出素子の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6780663B2 (ja) |
EP (1) | EP1321958B1 (ja) |
JP (1) | JP4028796B2 (ja) |
KR (1) | KR100438835B1 (ja) |
CN (1) | CN1276496C (ja) |
DE (1) | DE60212792T2 (ja) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100519754B1 (ko) * | 2003-01-13 | 2005-10-07 | 삼성에스디아이 주식회사 | 이중 게이트 구조를 가진 전계방출소자 및 그 제조방법 |
TWI222742B (en) * | 2003-05-05 | 2004-10-21 | Ind Tech Res Inst | Fabrication and structure of carbon nanotube-gate transistor |
KR100862655B1 (ko) * | 2003-08-12 | 2008-10-10 | 삼성에스디아이 주식회사 | 탄소나노튜브 에미터를 구비하는 전계 방출 디스플레이 및그 제조 방법 |
KR20050062742A (ko) * | 2003-12-22 | 2005-06-27 | 삼성에스디아이 주식회사 | 전계방출소자와, 이를 적용한 표시소자 및 그 제조방법 |
US7033906B2 (en) * | 2004-02-02 | 2006-04-25 | John Shi Sun Wei | Airdome enclosure for components |
TWI256065B (en) * | 2004-04-23 | 2006-06-01 | Teco Nanoktech Co Ltd | Structure for improving quadrupole field-emission display |
US7710014B2 (en) * | 2005-03-31 | 2010-05-04 | Samsung Sdi Co., Ltd. | Electron emission device, electron emission display device using the same and method of manufacturing the same |
TWI267104B (en) * | 2005-11-14 | 2006-11-21 | Tatung Co | Illumination module of field emission device |
KR20080082338A (ko) * | 2007-03-08 | 2008-09-11 | 삼성에스디아이 주식회사 | 전자 방출 소자, 이를 구비한 전자 방출 디스플레이 장치및 이의 제조방법 |
JP5004241B2 (ja) * | 2008-04-10 | 2012-08-22 | 独立行政法人産業技術総合研究所 | 電界放出素子用エミッタの作製方法 |
JP5293352B2 (ja) * | 2009-04-02 | 2013-09-18 | 凸版印刷株式会社 | 三極構造型の電界電子放出型ランプの製造方法 |
JP5424098B2 (ja) * | 2009-06-24 | 2014-02-26 | 独立行政法人産業技術総合研究所 | 電子放出体およびx線放射装置 |
US8629427B2 (en) * | 2011-04-29 | 2014-01-14 | Texas A&M University | Topological insulator-based field-effect transistor |
CN102683214B (zh) * | 2012-05-04 | 2015-07-29 | 上海华力微电子有限公司 | 应变硅纳米线nmosfet的制备方法 |
CN102683205B (zh) * | 2012-05-04 | 2015-12-02 | 上海华力微电子有限公司 | 制作半导体内建应力纳米线以及半导体器件的方法 |
CN102683204B (zh) * | 2012-05-04 | 2016-05-25 | 上海华力微电子有限公司 | 应变硅纳米线nmosfet的制备方法 |
CN102683177B (zh) * | 2012-05-04 | 2015-07-08 | 上海华力微电子有限公司 | 一种制作半导体内建应力纳米线的方法 |
US10431675B1 (en) * | 2015-01-20 | 2019-10-01 | United States Of America As Represented By The Secretary Of The Air Force | Single walled carbon nanotube triode |
TW202230417A (zh) | 2020-09-30 | 2022-08-01 | 美商Ncx公司 | 場發射陰極裝置及形成場發射陰極裝置之方法 |
JP2023146756A (ja) * | 2022-03-29 | 2023-10-12 | 東京エレクトロン株式会社 | 基板処理方法、及び基板処理装置 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5358909A (en) * | 1991-02-27 | 1994-10-25 | Nippon Steel Corporation | Method of manufacturing field-emitter |
US5543346A (en) * | 1993-08-31 | 1996-08-06 | Hyundai Electronics Industries Co., Ltd. | Method of fabricating a dynamic random access memory stacked capacitor |
JP3295864B2 (ja) * | 1993-09-28 | 2002-06-24 | 富士通株式会社 | 電界放出陰極とその製造方法 |
US5438015A (en) * | 1994-05-11 | 1995-08-01 | United Microelectronics Corp. | Silicon-on-insulator technique with buried gap |
KR100201553B1 (ko) * | 1995-09-25 | 1999-06-15 | 하제준 | Mosfet를 일체화한 전계방출 어레이의 구조 및 그 제조 방법 |
US5872422A (en) * | 1995-12-20 | 1999-02-16 | Advanced Technology Materials, Inc. | Carbon fiber-based field emission devices |
JPH09190764A (ja) * | 1996-01-08 | 1997-07-22 | Yamaha Corp | 電界放射型素子の製造方法 |
US5727977A (en) * | 1996-03-04 | 1998-03-17 | Motorola, Inc. | Process for manufacturing a field-emission device |
KR100237178B1 (ko) * | 1996-09-02 | 2000-01-15 | 정선종 | 전계방출 소자 제조방법 |
KR100260260B1 (ko) * | 1997-11-29 | 2000-07-01 | 김영남 | 전계방출 표시소자의 제조방법 |
JPH11317150A (ja) * | 1998-05-01 | 1999-11-16 | Sharp Corp | 電界放出デバイス及びその製造方法 |
US6395618B2 (en) * | 1998-07-10 | 2002-05-28 | Stmicroelectronics S.R.L. | Method for manufacturing integrated structures including removing a sacrificial region |
US6137213A (en) * | 1998-10-21 | 2000-10-24 | Motorola, Inc. | Field emission device having a vacuum bridge focusing structure and method |
JP2000182512A (ja) * | 1998-12-14 | 2000-06-30 | Yamaha Corp | 電界放射型素子及びその製造方法 |
US6235638B1 (en) * | 1999-02-16 | 2001-05-22 | Micron Technology, Inc. | Simplified etching technique for producing multiple undercut profiles |
KR20010003752A (ko) * | 1999-06-25 | 2001-01-15 | 김영환 | 전계방출 표시소자의 제조방법 |
JP2001234163A (ja) * | 2000-02-25 | 2001-08-28 | Sony Corp | 発光性結晶粒子、発光性結晶粒子組成物、表示用パネル及び平面型表示装置 |
-
2001
- 2001-12-18 KR KR10-2001-0080907A patent/KR100438835B1/ko not_active IP Right Cessation
-
2002
- 2002-09-11 US US10/238,780 patent/US6780663B2/en not_active Expired - Fee Related
- 2002-09-30 CN CNB021445001A patent/CN1276496C/zh not_active Expired - Fee Related
- 2002-09-30 DE DE60212792T patent/DE60212792T2/de not_active Expired - Lifetime
- 2002-09-30 EP EP02256796A patent/EP1321958B1/en not_active Expired - Fee Related
- 2002-12-18 JP JP2002365974A patent/JP4028796B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003229046A (ja) | 2003-08-15 |
EP1321958A1 (en) | 2003-06-25 |
KR20030050476A (ko) | 2003-06-25 |
KR100438835B1 (ko) | 2004-07-05 |
CN1276496C (zh) | 2006-09-20 |
DE60212792D1 (de) | 2006-08-10 |
US6780663B2 (en) | 2004-08-24 |
EP1321958B1 (en) | 2006-06-28 |
DE60212792T2 (de) | 2007-06-28 |
CN1427437A (zh) | 2003-07-02 |
US20030113450A1 (en) | 2003-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4028796B2 (ja) | 基板から浮遊した構造物の形成方法及びこれを含む浮遊ゲート電極の製造方法並びにこれを備えた電界放出素子の製造方法 | |
EP1511058B1 (en) | Carbon-nano tube structure, method of manufacturing the same, and field emitter and display device each adopting the same | |
JP4912600B2 (ja) | カーボンナノチューブの水平成長方法およびカーボンナノチューブを含む素子 | |
US9222959B2 (en) | Method for the collective fabrication of carbon nanofibers on the surface of micropatterns constructed on the surface of a substrate | |
JPH0595140A (ja) | ドープされた半導体材料から成る導電性先端の製造方法 | |
TW201223855A (en) | Field Emission Display and fabrication method thereof | |
KR20060032402A (ko) | 카본나노튜브 에미터 및 그 제조방법과 이를 응용한전계방출소자 및 그 제조방법 | |
US7670203B2 (en) | Process for making an on-chip vacuum tube device | |
JP5361162B2 (ja) | グラファイトナノチューブの製造方法 | |
JP2002075171A (ja) | 電子放出素子の製造方法及び電子デバイス | |
JP3579127B2 (ja) | 電界電子放出素子、この電界電子放出素子を用いた電子放出源および平面ディスプレイ装置、および電界電子放出素子の製造方法 | |
JPH04206123A (ja) | 電子放出素子およびその製造方法 | |
US6572425B2 (en) | Methods for forming microtips in a field emission device | |
KR100586740B1 (ko) | 탄소나노튜브 팁을 이용한 전자빔 마이크로 소스, 전자빔마이크로컬럼 모듈 및 그 제작 방법 | |
KR101945528B1 (ko) | 고해상도 전자방출소자의 제조방법 및 그 전자방출소자 | |
KR100322611B1 (ko) | 카본 나노튜브를 이용한 전계방출소자의 제조 방법 | |
JP2007179874A (ja) | カソード基板及びその作製方法、並びに表示素子及びその作製方法 | |
KR100486613B1 (ko) | 탄소나노튜브를 이용한 전자빔 소스 모듈 및 그 제조 방법 | |
KR100286454B1 (ko) | 전계방출 이미터 및 그 제조방법 | |
Huang et al. | Fabrication of Spindt-Type Nanometer-Sized Chromium Tips for Application as Field-Electron Emitters by Releasing the Stress of the Deposited Thin Film | |
JPH02288128A (ja) | 電子放出素子の製造方法 | |
JP2005150091A (ja) | カーボンナノファイバを形成しやすい金属板およびナノカーボンエミッタ | |
Sanaee et al. | A Self-Defined Hollow Needle Formation on Silicon Membranes with the Aids of Carbon Nanotubes | |
JP2004186014A (ja) | 電界電子放出型表示装置の作製方法 | |
KR20030072271A (ko) | 전계 방출 디스플레이 장치 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070926 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121019 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |