JP3994796B2 - 交流／交流直接形電力変換装置の出力電圧補償装置 - Google Patents
交流／交流直接形電力変換装置の出力電圧補償装置 Download PDFInfo
- Publication number
- JP3994796B2 JP3994796B2 JP2002161009A JP2002161009A JP3994796B2 JP 3994796 B2 JP3994796 B2 JP 3994796B2 JP 2002161009 A JP2002161009 A JP 2002161009A JP 2002161009 A JP2002161009 A JP 2002161009A JP 3994796 B2 JP3994796 B2 JP 3994796B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- switching element
- output voltage
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
この発明は、交流電力を所望の電圧と周波数の交流電力に直接変換するにあたって、スイッチングパターンを切り換える際の転流時に発生する出力電圧誤差を補償する交流／交流直接形電力変換装置の出力電圧補償装置に関する。
【０００２】
【従来の技術】
図７は交流／交流直接形電力変換装置の電力変換部分である直接変換器の構成を示した構成図である。図７において、交流電源１からの三相（Ｒ，Ｓ，Ｔ）交流電力を直接変換器２へ入力することで、この直接変換器２は所望の電圧と周波数に変換された三相（Ｕ，Ｖ，Ｗ）交流電力を交流負荷３へ供給する。この直接変換器２は、電流をいずれの方向へも流すことができる９つの双方向スイッチング素子１Ｓ〜９Ｓで構成していて、これら各双方向スイッチング素子１Ｓ〜９Ｓを適宜にオン・オフ制御することで、交流電力を所望の交流電力に直接変換をする。
【０００３】
図８は双方向スイッチング素子の構成の一例を示した回路図である。接点式のスイッチング素子ならば、そのままで電流をいずれの方向へも流すことができるが、電力変換装置は一般にパルス幅変調制御などによりスイッチング周波数を極めて高くしているから、接点式のスイッチング素子では追従できないから、一般に半導体スイッチ素子，例えば電界効果トランジスタ（以下ではＦＥＴと略記する）を使用する。しかし半導体スイッチ素子は電流を双方向に流すことはできない。そこでＦＥＴとダイオードとの直列接続でなるスイッチング素子１Ｓａと、同じくＦＥＴとダイオードとの直列接続でなるスイッチング素子１Ｓｂとを逆並列接続することで、一方のＦＥＴがオンしたときと他方のＦＥＴがオンしたときとで電流の通流方向を変えることができるから、双方向スイッチング素子１Ｓを構成できる。ここでＦＥＴに直列に接続しているダイオードは逆方向電圧に耐えるようにするのが目的であるから、半導体スイッチ素子自体に所要の逆耐圧があるならば、このダイオードは不要である。
【０００４】
図９は双方向スイッチング素子の構成の別の一例を示した回路図であって、半導体スイッチ素子としてのＦＥＴとダイオードとの逆並列接続でなるスイッチング素子１Ｓｃと、同じくＦＥＴとダイオードとの逆並列接続でなるスイッチング素子１Ｓｄを、極性を逆にして直列に接続することで、双方向スイッチング素子１Ｓを構成している。
【０００５】
双方向スイッチング素子としては、図８と図９のいずれに図示のものであっても支障は無いが、以下では図８に図示の並列形の双方向スイッチング素子を使用する場合で説明する。
図１０は交流／交流直接形電力変換装置の従来例を示したブロック回路図である。この従来例回路において、電圧指令発生回路１０は各相ごと，すなわち３つの電圧指令をパルスパターン発生回路１１へ出力する。このパルスパターン発生回路１１は、直接変換器２を構成する各双方向スイッチング素子のオン・オフパターンであるところのスイッチングパターンを決定して出力電圧を得るのであるが、図７に図示のように直接変換器２は９つの双方向スイッチング素子１Ｓ〜９Ｓで構成していることから、転流回路１２へは９つの信号を出力する。
【０００６】
ところで、交流負荷３が誘導性の場合に直接変換器２の負荷端を開放状態にすると、交流負荷３のリアクタンスに蓄えられたエネルギーのために高いサージ電圧を発生し、スイッチング素子を破壊する恐れがあるし、電源からの電流を１つの相から他の相へ切り換える際に、相間短絡が発生する恐れもある。そこで、スイッチングパターンを切り換える際にこのように直接変換器２の負荷端開放の発生や相間短絡の発生を防ぐために、双方向スイッチング素子１Ｓは図８に図示のように、スイッチング素子１Ｓａと１Ｓｂの組み合わせとし、転流回路１２は電圧検出器４で検出した電源電圧の極性，または電流検出器５で検出した負荷電流の極性に対応して２つのスイッチング素子１Ｓａ，１Ｓｂがオン・オフするタイミングをずらしている。この転流回路１２の働きにより、負荷端開放や相間短絡を防止しながら各スイッチング素子の電流を転流させている。そこで転流回路１２から直接変換器２へは、スイッチング素子の数量に対応した数の１８の信号が出力する。
【０００７】
図１１は図７に図示の直接変換器２のＵ相部分の構成を示した回路図であって、交流電源１のＲ，Ｓ，Ｔ各相にはそれぞれ双方向スイッチング素子１Ｓ，２Ｓ，３Ｓを接続し、これら各双方向スイッチング素子１Ｓ，２Ｓ，３Ｓの負荷側を一括して交流負荷３のＵ相に接続する。ここで双方向スイッチング素子１Ｓはスイッチング素子１Ｓａとスイッチング素子１Ｓｂの逆並列接続で構成し、双方向スイッチング素子２Ｓはスイッチング素子２Ｓａとスイッチング素子２Ｓｂの逆並列接続で構成している。なおＲ相電圧はｖr ，Ｓ相電圧はｖs ，Ｔ相電圧はｖt ，Ｒ−Ｓ線間電圧はｖrsであり、Ｕ相負荷電流はｉu である。
【０００８】
例えばスイッチング素子１Ｓのオンからスイッチング素子２Ｓのオンに移行する場合が転流期間であり、転流時に前述した負荷端開放や相間短絡を生じさせないようにしたパルスパターンを表したタイムチャートと、各スイッチング素子の動作の際の禁止条件を、電源電圧に応じた転流の場合と負荷電流に応じた転流の場合とに分けて、以下に記載する。
【０００９】
図１２は負荷電流に応じた転流の場合で負荷電流が正のときの各スイッチング素子の動作を示したタイムチャートであって、図１２▲１▼はスイッチング素子１Ｓａの動作，図１２▲２▼はスイッチング素子２Ｓａの動作，図１２▲３▼はスイッチング素子１Ｓｂの動作，図１２▲４▼はスイッチング素子２Ｓｂの動作をそれぞれが示している。Ｔd はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【００１０】
（ａ）スイッチング素子１Ｓａと２Ｓｂが同時にオフしないこと。
（ｂ）スイッチング素子１Ｓａと２Ｓａが同時にオンしないこと。
（ｃ）スイッチング素子１Ｓｂと２Ｓｂが同時にオンしないこと。
図１３は負荷電流に応じた転流の場合で負荷電流が負のときの各スイッチング素子の動作を示したタイムチャートであって、図１３▲１▼，▲２▼，▲３▼，▲４▼は、図１２の場合と同じスイッチング素子の動作を示している。Ｔd はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【００１１】
（ｄ）スイッチング素子２Ｓａと１Ｓｂが同時にオフしないこと。
（ｅ）スイッチング素子１Ｓａと２Ｓａが同時にオンしないこと。
（ｆ）スイッチング素子１Ｓｂと２Ｓｂが同時にオンしないこと。
図１４は電源電圧に応じた転流の場合で電源電圧が正のときの各スイッチング素子の動作を示したタイムチャートであって、図１４▲１▼，▲２▼，▲３▼，▲４▼は、図１２の場合と同じスイッチング素子の動作を示している。Ｔd はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【００１２】
（ｇ）スイッチング素子１Ｓａと２Ｓａが同時にオンしないこと。
（ｈ）スイッチング素子１Ｓａと２Ｓｂが同時にオフしないこと。
（ｉ）スイッチング素子１Ｓｂと２Ｓａが同時にオフしないこと。
図１５は電源電圧に応じた転流の場合で電源電圧が負のときの各スイッチング素子の動作を示したタイムチャートであって、図１５▲１▼，▲２▼，▲３▼，▲４▼は、図１２の場合と同じスイッチング素子の動作を示している。Ｔd はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【００１３】
（ｊ）スイッチング素子１Ｓｂと２Ｓｂが同時にオンしないこと。
（ｋ）スイッチング素子１Ｓａと２Ｓｂが同時にオフしないこと。
（ｌ）スイッチング素子１Ｓｂと２Ｓａが同時にオフしないこと。
なお、Ｔd は各スイッチング素子のタイミングをずらすデッドタイム時間であって、転流期間はデッドタイム時間Ｔd の３倍となる。
【００１４】
【発明が解決しようとする課題】
転流期間中では電源電圧に応じて転流させる場合は、出力する負荷電流の極性に依存した出力電圧が発生し、負荷電流に応じて転流させる場合は、電源電圧の極性に依存した出力電圧が発生する。すなわち、転流させる方式に対応して出力電圧が異なってしまう。例えば電源電圧に応じて転流させる場合に、スイッチング素子１Ｓａと２Ｓａとが同時にオフしている期間では、負荷電流ｉu の極性が正のときの出力電圧はＲ相電圧ｖr となり、負荷電流ｉu の極性が負のときの出力電圧はＳ相電圧ｖs となる。同様に負荷電流に応じて転流させる場合では、スイッチング素子１Ｓａと２Ｓｂが同時にオンしている期間では、Ｒ−Ｓ線間電圧ｖrsの極性が正のとき出力電圧はＲ相電圧ｖr となり、Ｒ−Ｓ線間電圧ｖrsの極性が負のときの出力電圧はＳ相電圧ｖs となる。
【００１５】
このように出力電圧が電圧指令に関係なく変化してしまうので、出力電圧に誤差を生じる。この出力電圧誤差は直接変換器２の出力電圧波形をひずませるから、負荷が電動機ならば回転むらやトルクリップルの原因になる。
そこでこの発明の目的は、転流時に直接変換器の負荷端開放や相間短絡の発生を防止するデッドタイム時間を設けたために、当該直接変換器の出力電圧に生じる誤差を補償することにある。
【００１６】
【課題を解決するための手段】
前記の目的を達成するために、この発明の交流／交流直接形電力変換装置の出力電圧補償装置は、
交流電源の各相と交流負荷の１つの相を該交流電源の各相に別個に設置したスイッチング素子を介して接続する回路を前記交流負荷の各相ごとに設けて直接変換器を構成し、電圧指令を発生する電圧指令発生回路と，この電圧指令に対応して前記各スイッチング素子のスイッチングパターンを発生するパルスパターン発生回路と，デッドタイムにより各スイッチング素子の転流動作を円滑にする転流回路とを備えて前記直接変換器を制御する交流／交流直接形電力変換装置は、
前記交流電源の電圧および交流負荷の電流を入力し、前記交流電源の線間電圧と前記交流電源の電圧極性に基づいて、前記スイッチング素子のスイッチング周期とデッドタイム時間から出力電圧の誤差を補償する出力電圧誤差補償回路を、前記電圧指令発生回路の後段または前記パルスパターン発生回路の後段または前記転流回路の後段のいずれかに備える。
【００１７】
前記出力電圧誤差補償回路は、交流電源の線間電圧を判定する線間電圧判定回路と，この交流電源の線間電圧の極性に対応して＋１，零，−１のいずれかを出力する電圧符号判定回路と，線間電圧判定回路の出力と電圧符号判定回路の出力との積を演算する第１乗算器と，前記スイッチング素子のデッドタイム時間をスイッチング周期で除した値をゲインとするゲイン回路と，前記第１乗算器の演算結果をこのゲイン回路でゲイン倍した値を補償前の電圧指令値から減算する第１加算器とを備える。
【００１８】
前記出力電圧誤差補償回路は、交流電源の線間電圧を判定する線間電圧判定回路と，交流負荷電流の極性に対応して＋１，零，−１のいずれかを出力する電流符号判定回路と，線間電圧判定回路の出力と電流符号判定回路の出力との積を演算する第２乗算器と，前記スイッチング素子のデッドタイム時間をスイッチング周期で除した値をゲインとするゲイン回路と，前記第２乗算器の演算結果をこのゲイン回路でゲイン倍した値と補償前の電圧指令値とを加算する第２加算器とを備える。
【００２０】
【発明の実施の形態】
図１は本発明の第１実施例を表したブロック回路図であって、請求項１に対応しているが、この第１実施例回路は、図１０で既述の従来例回路に出力電圧誤差補償回路２０を追加した構成である。
直接変換器２は電圧指令発生回路１０により発生した電圧指令と，スイッチングパターンと，電源電圧極性もしくは負荷電流極性に応じて発生する出力電圧誤差を出力電圧誤差補償回路２０で補償し、補償後の出力電圧指令に基づいてパルスパターン発生回路１１がスイッチングパターンを生成し、このスイッチングパターンから転流回路１２は各スイッチング素子に与えるゲートパターンを得て、直接変換器２を駆動する。なお、ここでいう出力電圧指令とは、パルス幅変調制御前の電圧指令だけではなく、パルス幅変調制御以後のパルスパターンとゲートパルスも含んでいる。それ故出力電圧誤差補償回路２０を設置する位置は、図１に図示の電圧指令発生回路１０とパルスパターン発生回路１１の間だけではなく、パルスパターン発生回路１１と転流回路１２との間であっても，あるいは転流回路１２と直接変換器２の間であってもかまわない。すなわち、出力電圧指令からスイッチングパターンを得て、各スイッチング素子のスイッチングパターンと出力電圧との誤差がなくなるように、転流動作に基づいてゲートパルスを直接補償してもよい。
【００２１】
図２は本発明の第２実施例を表したブロック回路図であって、図１に記載の出力電圧誤差補償回路の構成を表しており、請求項２に対応する。
図３は負荷電流極性に応じて転流させる際の動作を表したタイムチャートであって、図３▲１▼は電流極性の変化、図３▲２▼，▲３▼は双方向スイッチング素子１Ｓ，２Ｓの指令パルスの変化、図３▲４▼〜▲７▼はスイッチング素子１Ｓａ，２Ｓａ，１Ｓｂ，２Ｓｂのゲートパターンの変化、図３▲８▼はＲ−Ｓ線間電圧ｖrs＞０のとのき出力電圧の変化、図３▲９▼はＲ−Ｓ線間電圧ｖrs＜０のときの出力電圧の変化を、それぞれが表している。この図３のタイムチャートと既述した図１１（直接変換器２のＵ相部分の構成を示した回路図）を使って、Ｕ相においてスイッチング素子１Ｓからスイッチング素子２Ｓへの転流を、負荷電流極性に応じて転流させる場合の動作を、第２実施例の動作説明に先立って説明する。
【００２２】
すなわち、スイッチング素子１Ｓａとスイッチング素子２Ｓｂとが同時にオンしているときにＲ−Ｓ線間電圧ｖrsが正極性ならば、スイッチング素子２Ｓｂのダイオードは逆バイアスされる一方で、スイッチング素子１Ｓａは導通するから、出力電圧はＲ相電圧ｖr となる。またＲ−Ｓ線間電圧ｖrsが負極性ならば、スイッチング素子１Ｓａのダイオードが逆バイアスされてスイッチング素子２Ｓｂが導通し、Ｓ相電圧ｖs が出力電圧となる。すなわち電源のＲ−Ｓ線間電圧ｖrsが正極性のときの実際の出力電圧パルスは、指令パルスＴW の幅よりもデッドタイム時間Ｔd だけ長くなるし、Ｒ−Ｓ線間電圧ｖrsが負極性のときの実際の出力電圧パルスは、指令パルスＴW の幅よりもデッドタイム時間Ｔd だけ短くなることが、図３のタイムチャートから分かる。
【００２３】
すなわち、ある１つの相から他の相へ転流させる際に、負荷電流の極性に応じた転流を用いる場合に発生する誤差電圧ｖerr は、スイッチング周期（またはキャリア周期）をＴC とすれば、次の数式１で示される。ただし sign(z)は符号関数であって、ｚ＞０で sign(z)＝１，ｚ＜０で sign(z)＝１，ｚ＝０で sign(z)＝０である。
【００２４】
【数１】
【００２５】
従って、補正後のＵ相出力電圧指令ｖu **は、下記の数式２で求めることができる。但しｖu * は補正前のＵ相出力電圧指令である。
【００２６】
【数２】
【００２７】
図２に図示の第２実施例回路は、数式２の演算を実現する回路であって、線間電圧判定回路３１，符号判定回路３２，第１乗算器３３，ゲイン回路３４（ゲイン＝Ｔd ／ＴC ）と第１加算器３５で構成しており、この回路により補正前の出力電圧指令の誤差を補償することができる。
図４は本発明の第３実施例を表したブロック回路図であって、図１に記載の出力電圧誤差補償回路の構成を表しており、請求項３に対応する。
【００２８】
図５は電源電圧極性に応じて転流させる際の動作を表したタイムチャートであって、図５▲１▼は電圧極性の変化、図５▲２▼，▲３▼は双方向スイッチング素子１Ｓ，２Ｓの指令パルスの変化、図５▲４▼〜▲７▼はスイッチング素子１Ｓａ，２Ｓａ，１Ｓｂ，２Ｓｂのゲートパターンの変化、図５▲８▼はＲ−Ｓ線間電圧ｖrs＞０のとのき出力電圧の変化、図３▲９▼はＲ−Ｓ線間電圧ｖrs＜０のときの出力電圧の変化を、それぞれが表している。この図５のタイムチャートと既述した図１１（直接変換器２のＵ相部分の構成を示した回路図）を使って、Ｕ相においてスイッチング素子１Ｓからスイッチング素子２Ｓへの転流を、電源電圧極性に応じて転流させる場合の動作を、第３実施例の動作説明に先立って説明する。
【００２９】
すなわち、スイッチング素子１Ｓａとスイッチング素子２Ｓａとが同時にオフしているときに、スイッチング素子１Ｓｂとスイッチング素子２Ｓｂは共にオンしているから、Ｕ相負荷電流ｉu が正極性ならば、スイッチング素子１Ｓｂのダイオードは逆バイアスされる一方で、スイッチング素子２Ｓｂは導通するから、出力電圧はＳ相電圧ｖs となる。またＵ相負荷電流ｉu が負極性ならば、スイッチング素子２Ｓｂのダイオードが逆バイアスされてスイッチング素子１Ｓｂが導通し、Ｒ相電圧ｖr が出力電圧となる。すなわちＵ相負荷電流ｉu が正極性のときの実際の出力電圧パルスは、指令パルスＴW の幅よりもデッドタイム時間Ｔd だけ短くなるし、Ｕ相負荷電流ｉu が負極性のときの実際の出力電圧パルスは、指令パルスＴW の幅よりもデッドタイム時間Ｔd だけ長くなることが、図５のタイムチャートから分かる。
【００３０】
すなわち、ある１つの相から他の相へ転流させる際に、電源電圧の極性に応じた転流を用いる場合に発生する誤差電圧ｖerr は、スイッチング周期（またはキャリア周期）をＴC とすれば、次の数式３で示される。ただし sign(z)は符号関数であって、ｚ＞０で sign(z)＝１，ｚ＜０で sign(z)＝１，ｚ＝０で sign(z)＝０である。
【００３１】
【数３】
【００３２】
従って、補正後のＵ相出力電圧指令ｖu **は、下記の数式４で求めることができる。但しｖu * は補正前のＵ相出力電圧指令である。
【００３３】
【数４】
【００３４】
図４に図示の第３実施例回路は、数式４の演算を実現する回路であって、線間電圧判定回路４１，Ｕ相負荷電流ｉu を入力してその符号を判定する符号判定回路４２，第２乗算器４３，ゲイン回路４４（ゲイン＝Ｔd ／ＴC ）と第２加算器４５で構成しており、この回路により補正前の出力電圧指令の誤差を補償することができる。
【００３５】
図６は本発明の第４実施例を表したブロック回路図であって、請求項４に対応する。
この第４実施例回路は、直接変換器２の出力側に出力電圧検出器５１を設け、これで検出した出力電圧と電圧指令発生回路１０が出力する出力電圧指令との偏差を加算器５２で演算して電圧調節回路５３へ入力する。電圧調節回路５３は比例制御や比例積分制御などにより、入力偏差を零にする制御信号を新たな指令値としてパルスパターン発生回路１１へ出力するから、この第４実施例回路では転流に伴う出力電圧誤差の補償だけではなく、スイッチング素子のオン電圧降下に伴う電圧誤差の補償も併せて行うことができる。
【００３６】
【発明の効果】
従来の交流／交流直接形電力変換装置では、負荷端の開放や相間短絡の発生を防止するために、転流の際に各スイッチング素子間にデッドタイム時間を設けており、このデッドタイム時間が原因で出力電圧に誤差を生じていた。この誤差は、例えば負荷が電動機の場合は回転むらやトルクリップルとなって現れるため、各種の不具合を生じていた。また、電動機負荷の場合に電力変換装置の出力電圧を当該電動機の速度や位置の制御に利用する場合は、この誤差が原因で制御精度が悪化してしまうので、やむを得ず電動機に速度検出器や位置検出器を取り付けることになる。これに対して本発明ではデッドタイム時間に起因する誤差を、電源電圧に応じた転流の場合でも負荷電流に応じた転流の場合でも補償できる回路を付加するので、出力電圧指令に含まれる誤差を補償できる。よって負荷が電動機であっても回転むらやトルクリップルが発生する恐れはない。
【００３７】
請求項１乃至請求項３の発明では、出力電圧誤差を補償していることから、電動機に速度検出器や位置検出器をつけなくても高い精度で制御をすることができる効果が得られるし、請求項４の発明では、転流に伴う出力電圧誤差の補償だけてはなく、スイッチング素子のオン電圧降下に伴う電圧誤差も補償できる効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施例を表したブロック回路図
【図２】本発明の第２実施例を表したブロック回路図
【図３】負荷電流極性に応じて転流させる際の動作を表したタイムチャート
【図４】本発明の第３実施例を表したブロック回路図
【図５】電源電圧極性に応じて転流させる際の動作を表したタイムチャート
【図６】本発明の第４実施例を表したブロック回路図
【図７】交流／交流直接形電力変換装置の電力変換部分である直接変換器の構成を示した構成図
【図８】双方向スイッチング素子の構成の一例を示した回路図
【図９】双方向スイッチング素子の構成の別の一例を示した回路図
【図１０】交流／交流直接形電力変換装置の従来例を示したブロック回路図
【図１１】図７に図示の直接変換器のＵ相部分の構成を示した回路図
【図１２】負荷電流に応じた転流の場合で負荷電流が正のときの各スイッチング素子の動作を示したタイムチャート
【図１３】負荷電流に応じた転流の場合で負荷電流が負のときの各スイッチング素子の動作を示したタイムチャート
【図１４】電源電圧に応じた転流の場合で電源電圧が正のときの各スイッチング素子の動作を示したタイムチャート
【図１５】電源電圧に応じた転流の場合で電源電圧が負のときの各スイッチング素子の動作を示したタイムチャート
【符号の説明】
１ 交流電源
１Ｓ〜９Ｓ 双方向スイッチング素子
１Ｓａ，１Ｓｂ スイッチング素子
２ 直接変換器
２Ｓａ，２Ｓｂ スイッチング素子
３ 交流負荷
４ 電圧検出器
５ 電流検出器
１０ 電圧指令発生回路
１１ パルスパターン発生回路
１２ 転流回路
２０ 出力電圧誤差補償回路
３１，４１ 線間電圧判定回路
３２，４２ 符号判定回路
３４，４４ ゲイン回路
５１ 出力電圧検出器
５２ 加算器
５３ 電圧調節回路
【発明の属する技術分野】
この発明は、交流電力を所望の電圧と周波数の交流電力に直接変換するにあたって、スイッチングパターンを切り換える際の転流時に発生する出力電圧誤差を補償する交流／交流直接形電力変換装置の出力電圧補償装置に関する。
【０００２】
【従来の技術】
図７は交流／交流直接形電力変換装置の電力変換部分である直接変換器の構成を示した構成図である。図７において、交流電源１からの三相（Ｒ，Ｓ，Ｔ）交流電力を直接変換器２へ入力することで、この直接変換器２は所望の電圧と周波数に変換された三相（Ｕ，Ｖ，Ｗ）交流電力を交流負荷３へ供給する。この直接変換器２は、電流をいずれの方向へも流すことができる９つの双方向スイッチング素子１Ｓ〜９Ｓで構成していて、これら各双方向スイッチング素子１Ｓ〜９Ｓを適宜にオン・オフ制御することで、交流電力を所望の交流電力に直接変換をする。
【０００３】
図８は双方向スイッチング素子の構成の一例を示した回路図である。接点式のスイッチング素子ならば、そのままで電流をいずれの方向へも流すことができるが、電力変換装置は一般にパルス幅変調制御などによりスイッチング周波数を極めて高くしているから、接点式のスイッチング素子では追従できないから、一般に半導体スイッチ素子，例えば電界効果トランジスタ（以下ではＦＥＴと略記する）を使用する。しかし半導体スイッチ素子は電流を双方向に流すことはできない。そこでＦＥＴとダイオードとの直列接続でなるスイッチング素子１Ｓａと、同じくＦＥＴとダイオードとの直列接続でなるスイッチング素子１Ｓｂとを逆並列接続することで、一方のＦＥＴがオンしたときと他方のＦＥＴがオンしたときとで電流の通流方向を変えることができるから、双方向スイッチング素子１Ｓを構成できる。ここでＦＥＴに直列に接続しているダイオードは逆方向電圧に耐えるようにするのが目的であるから、半導体スイッチ素子自体に所要の逆耐圧があるならば、このダイオードは不要である。
【０００４】
図９は双方向スイッチング素子の構成の別の一例を示した回路図であって、半導体スイッチ素子としてのＦＥＴとダイオードとの逆並列接続でなるスイッチング素子１Ｓｃと、同じくＦＥＴとダイオードとの逆並列接続でなるスイッチング素子１Ｓｄを、極性を逆にして直列に接続することで、双方向スイッチング素子１Ｓを構成している。
【０００５】
双方向スイッチング素子としては、図８と図９のいずれに図示のものであっても支障は無いが、以下では図８に図示の並列形の双方向スイッチング素子を使用する場合で説明する。
図１０は交流／交流直接形電力変換装置の従来例を示したブロック回路図である。この従来例回路において、電圧指令発生回路１０は各相ごと，すなわち３つの電圧指令をパルスパターン発生回路１１へ出力する。このパルスパターン発生回路１１は、直接変換器２を構成する各双方向スイッチング素子のオン・オフパターンであるところのスイッチングパターンを決定して出力電圧を得るのであるが、図７に図示のように直接変換器２は９つの双方向スイッチング素子１Ｓ〜９Ｓで構成していることから、転流回路１２へは９つの信号を出力する。
【０００６】
ところで、交流負荷３が誘導性の場合に直接変換器２の負荷端を開放状態にすると、交流負荷３のリアクタンスに蓄えられたエネルギーのために高いサージ電圧を発生し、スイッチング素子を破壊する恐れがあるし、電源からの電流を１つの相から他の相へ切り換える際に、相間短絡が発生する恐れもある。そこで、スイッチングパターンを切り換える際にこのように直接変換器２の負荷端開放の発生や相間短絡の発生を防ぐために、双方向スイッチング素子１Ｓは図８に図示のように、スイッチング素子１Ｓａと１Ｓｂの組み合わせとし、転流回路１２は電圧検出器４で検出した電源電圧の極性，または電流検出器５で検出した負荷電流の極性に対応して２つのスイッチング素子１Ｓａ，１Ｓｂがオン・オフするタイミングをずらしている。この転流回路１２の働きにより、負荷端開放や相間短絡を防止しながら各スイッチング素子の電流を転流させている。そこで転流回路１２から直接変換器２へは、スイッチング素子の数量に対応した数の１８の信号が出力する。
【０００７】
図１１は図７に図示の直接変換器２のＵ相部分の構成を示した回路図であって、交流電源１のＲ，Ｓ，Ｔ各相にはそれぞれ双方向スイッチング素子１Ｓ，２Ｓ，３Ｓを接続し、これら各双方向スイッチング素子１Ｓ，２Ｓ，３Ｓの負荷側を一括して交流負荷３のＵ相に接続する。ここで双方向スイッチング素子１Ｓはスイッチング素子１Ｓａとスイッチング素子１Ｓｂの逆並列接続で構成し、双方向スイッチング素子２Ｓはスイッチング素子２Ｓａとスイッチング素子２Ｓｂの逆並列接続で構成している。なおＲ相電圧はｖr ，Ｓ相電圧はｖs ，Ｔ相電圧はｖt ，Ｒ−Ｓ線間電圧はｖrsであり、Ｕ相負荷電流はｉu である。
【０００８】
例えばスイッチング素子１Ｓのオンからスイッチング素子２Ｓのオンに移行する場合が転流期間であり、転流時に前述した負荷端開放や相間短絡を生じさせないようにしたパルスパターンを表したタイムチャートと、各スイッチング素子の動作の際の禁止条件を、電源電圧に応じた転流の場合と負荷電流に応じた転流の場合とに分けて、以下に記載する。
【０００９】
図１２は負荷電流に応じた転流の場合で負荷電流が正のときの各スイッチング素子の動作を示したタイムチャートであって、図１２▲１▼はスイッチング素子１Ｓａの動作，図１２▲２▼はスイッチング素子２Ｓａの動作，図１２▲３▼はスイッチング素子１Ｓｂの動作，図１２▲４▼はスイッチング素子２Ｓｂの動作をそれぞれが示している。Ｔd はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【００１０】
（ａ）スイッチング素子１Ｓａと２Ｓｂが同時にオフしないこと。
（ｂ）スイッチング素子１Ｓａと２Ｓａが同時にオンしないこと。
（ｃ）スイッチング素子１Ｓｂと２Ｓｂが同時にオンしないこと。
図１３は負荷電流に応じた転流の場合で負荷電流が負のときの各スイッチング素子の動作を示したタイムチャートであって、図１３▲１▼，▲２▼，▲３▼，▲４▼は、図１２の場合と同じスイッチング素子の動作を示している。Ｔd はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【００１１】
（ｄ）スイッチング素子２Ｓａと１Ｓｂが同時にオフしないこと。
（ｅ）スイッチング素子１Ｓａと２Ｓａが同時にオンしないこと。
（ｆ）スイッチング素子１Ｓｂと２Ｓｂが同時にオンしないこと。
図１４は電源電圧に応じた転流の場合で電源電圧が正のときの各スイッチング素子の動作を示したタイムチャートであって、図１４▲１▼，▲２▼，▲３▼，▲４▼は、図１２の場合と同じスイッチング素子の動作を示している。Ｔd はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【００１２】
（ｇ）スイッチング素子１Ｓａと２Ｓａが同時にオンしないこと。
（ｈ）スイッチング素子１Ｓａと２Ｓｂが同時にオフしないこと。
（ｉ）スイッチング素子１Ｓｂと２Ｓａが同時にオフしないこと。
図１５は電源電圧に応じた転流の場合で電源電圧が負のときの各スイッチング素子の動作を示したタイムチャートであって、図１５▲１▼，▲２▼，▲３▼，▲４▼は、図１２の場合と同じスイッチング素子の動作を示している。Ｔd はデッドタイム時間を表し、斜線部はスイッチング素子のオン状態を表す。なお、このときの禁止条件は次のとおり。
【００１３】
（ｊ）スイッチング素子１Ｓｂと２Ｓｂが同時にオンしないこと。
（ｋ）スイッチング素子１Ｓａと２Ｓｂが同時にオフしないこと。
（ｌ）スイッチング素子１Ｓｂと２Ｓａが同時にオフしないこと。
なお、Ｔd は各スイッチング素子のタイミングをずらすデッドタイム時間であって、転流期間はデッドタイム時間Ｔd の３倍となる。
【００１４】
【発明が解決しようとする課題】
転流期間中では電源電圧に応じて転流させる場合は、出力する負荷電流の極性に依存した出力電圧が発生し、負荷電流に応じて転流させる場合は、電源電圧の極性に依存した出力電圧が発生する。すなわち、転流させる方式に対応して出力電圧が異なってしまう。例えば電源電圧に応じて転流させる場合に、スイッチング素子１Ｓａと２Ｓａとが同時にオフしている期間では、負荷電流ｉu の極性が正のときの出力電圧はＲ相電圧ｖr となり、負荷電流ｉu の極性が負のときの出力電圧はＳ相電圧ｖs となる。同様に負荷電流に応じて転流させる場合では、スイッチング素子１Ｓａと２Ｓｂが同時にオンしている期間では、Ｒ−Ｓ線間電圧ｖrsの極性が正のとき出力電圧はＲ相電圧ｖr となり、Ｒ−Ｓ線間電圧ｖrsの極性が負のときの出力電圧はＳ相電圧ｖs となる。
【００１５】
このように出力電圧が電圧指令に関係なく変化してしまうので、出力電圧に誤差を生じる。この出力電圧誤差は直接変換器２の出力電圧波形をひずませるから、負荷が電動機ならば回転むらやトルクリップルの原因になる。
そこでこの発明の目的は、転流時に直接変換器の負荷端開放や相間短絡の発生を防止するデッドタイム時間を設けたために、当該直接変換器の出力電圧に生じる誤差を補償することにある。
【００１６】
【課題を解決するための手段】
前記の目的を達成するために、この発明の交流／交流直接形電力変換装置の出力電圧補償装置は、
交流電源の各相と交流負荷の１つの相を該交流電源の各相に別個に設置したスイッチング素子を介して接続する回路を前記交流負荷の各相ごとに設けて直接変換器を構成し、電圧指令を発生する電圧指令発生回路と，この電圧指令に対応して前記各スイッチング素子のスイッチングパターンを発生するパルスパターン発生回路と，デッドタイムにより各スイッチング素子の転流動作を円滑にする転流回路とを備えて前記直接変換器を制御する交流／交流直接形電力変換装置は、
前記交流電源の電圧および交流負荷の電流を入力し、前記交流電源の線間電圧と前記交流電源の電圧極性に基づいて、前記スイッチング素子のスイッチング周期とデッドタイム時間から出力電圧の誤差を補償する出力電圧誤差補償回路を、前記電圧指令発生回路の後段または前記パルスパターン発生回路の後段または前記転流回路の後段のいずれかに備える。
【００１７】
前記出力電圧誤差補償回路は、交流電源の線間電圧を判定する線間電圧判定回路と，この交流電源の線間電圧の極性に対応して＋１，零，−１のいずれかを出力する電圧符号判定回路と，線間電圧判定回路の出力と電圧符号判定回路の出力との積を演算する第１乗算器と，前記スイッチング素子のデッドタイム時間をスイッチング周期で除した値をゲインとするゲイン回路と，前記第１乗算器の演算結果をこのゲイン回路でゲイン倍した値を補償前の電圧指令値から減算する第１加算器とを備える。
【００１８】
前記出力電圧誤差補償回路は、交流電源の線間電圧を判定する線間電圧判定回路と，交流負荷電流の極性に対応して＋１，零，−１のいずれかを出力する電流符号判定回路と，線間電圧判定回路の出力と電流符号判定回路の出力との積を演算する第２乗算器と，前記スイッチング素子のデッドタイム時間をスイッチング周期で除した値をゲインとするゲイン回路と，前記第２乗算器の演算結果をこのゲイン回路でゲイン倍した値と補償前の電圧指令値とを加算する第２加算器とを備える。
【００２０】
【発明の実施の形態】
図１は本発明の第１実施例を表したブロック回路図であって、請求項１に対応しているが、この第１実施例回路は、図１０で既述の従来例回路に出力電圧誤差補償回路２０を追加した構成である。
直接変換器２は電圧指令発生回路１０により発生した電圧指令と，スイッチングパターンと，電源電圧極性もしくは負荷電流極性に応じて発生する出力電圧誤差を出力電圧誤差補償回路２０で補償し、補償後の出力電圧指令に基づいてパルスパターン発生回路１１がスイッチングパターンを生成し、このスイッチングパターンから転流回路１２は各スイッチング素子に与えるゲートパターンを得て、直接変換器２を駆動する。なお、ここでいう出力電圧指令とは、パルス幅変調制御前の電圧指令だけではなく、パルス幅変調制御以後のパルスパターンとゲートパルスも含んでいる。それ故出力電圧誤差補償回路２０を設置する位置は、図１に図示の電圧指令発生回路１０とパルスパターン発生回路１１の間だけではなく、パルスパターン発生回路１１と転流回路１２との間であっても，あるいは転流回路１２と直接変換器２の間であってもかまわない。すなわち、出力電圧指令からスイッチングパターンを得て、各スイッチング素子のスイッチングパターンと出力電圧との誤差がなくなるように、転流動作に基づいてゲートパルスを直接補償してもよい。
【００２１】
図２は本発明の第２実施例を表したブロック回路図であって、図１に記載の出力電圧誤差補償回路の構成を表しており、請求項２に対応する。
図３は負荷電流極性に応じて転流させる際の動作を表したタイムチャートであって、図３▲１▼は電流極性の変化、図３▲２▼，▲３▼は双方向スイッチング素子１Ｓ，２Ｓの指令パルスの変化、図３▲４▼〜▲７▼はスイッチング素子１Ｓａ，２Ｓａ，１Ｓｂ，２Ｓｂのゲートパターンの変化、図３▲８▼はＲ−Ｓ線間電圧ｖrs＞０のとのき出力電圧の変化、図３▲９▼はＲ−Ｓ線間電圧ｖrs＜０のときの出力電圧の変化を、それぞれが表している。この図３のタイムチャートと既述した図１１（直接変換器２のＵ相部分の構成を示した回路図）を使って、Ｕ相においてスイッチング素子１Ｓからスイッチング素子２Ｓへの転流を、負荷電流極性に応じて転流させる場合の動作を、第２実施例の動作説明に先立って説明する。
【００２２】
すなわち、スイッチング素子１Ｓａとスイッチング素子２Ｓｂとが同時にオンしているときにＲ−Ｓ線間電圧ｖrsが正極性ならば、スイッチング素子２Ｓｂのダイオードは逆バイアスされる一方で、スイッチング素子１Ｓａは導通するから、出力電圧はＲ相電圧ｖr となる。またＲ−Ｓ線間電圧ｖrsが負極性ならば、スイッチング素子１Ｓａのダイオードが逆バイアスされてスイッチング素子２Ｓｂが導通し、Ｓ相電圧ｖs が出力電圧となる。すなわち電源のＲ−Ｓ線間電圧ｖrsが正極性のときの実際の出力電圧パルスは、指令パルスＴW の幅よりもデッドタイム時間Ｔd だけ長くなるし、Ｒ−Ｓ線間電圧ｖrsが負極性のときの実際の出力電圧パルスは、指令パルスＴW の幅よりもデッドタイム時間Ｔd だけ短くなることが、図３のタイムチャートから分かる。
【００２３】
すなわち、ある１つの相から他の相へ転流させる際に、負荷電流の極性に応じた転流を用いる場合に発生する誤差電圧ｖerr は、スイッチング周期（またはキャリア周期）をＴC とすれば、次の数式１で示される。ただし sign(z)は符号関数であって、ｚ＞０で sign(z)＝１，ｚ＜０で sign(z)＝１，ｚ＝０で sign(z)＝０である。
【００２４】
【数１】
従って、補正後のＵ相出力電圧指令ｖu **は、下記の数式２で求めることができる。但しｖu * は補正前のＵ相出力電圧指令である。
【００２６】
【数２】
図２に図示の第２実施例回路は、数式２の演算を実現する回路であって、線間電圧判定回路３１，符号判定回路３２，第１乗算器３３，ゲイン回路３４（ゲイン＝Ｔd ／ＴC ）と第１加算器３５で構成しており、この回路により補正前の出力電圧指令の誤差を補償することができる。
図４は本発明の第３実施例を表したブロック回路図であって、図１に記載の出力電圧誤差補償回路の構成を表しており、請求項３に対応する。
【００２８】
図５は電源電圧極性に応じて転流させる際の動作を表したタイムチャートであって、図５▲１▼は電圧極性の変化、図５▲２▼，▲３▼は双方向スイッチング素子１Ｓ，２Ｓの指令パルスの変化、図５▲４▼〜▲７▼はスイッチング素子１Ｓａ，２Ｓａ，１Ｓｂ，２Ｓｂのゲートパターンの変化、図５▲８▼はＲ−Ｓ線間電圧ｖrs＞０のとのき出力電圧の変化、図３▲９▼はＲ−Ｓ線間電圧ｖrs＜０のときの出力電圧の変化を、それぞれが表している。この図５のタイムチャートと既述した図１１（直接変換器２のＵ相部分の構成を示した回路図）を使って、Ｕ相においてスイッチング素子１Ｓからスイッチング素子２Ｓへの転流を、電源電圧極性に応じて転流させる場合の動作を、第３実施例の動作説明に先立って説明する。
【００２９】
すなわち、スイッチング素子１Ｓａとスイッチング素子２Ｓａとが同時にオフしているときに、スイッチング素子１Ｓｂとスイッチング素子２Ｓｂは共にオンしているから、Ｕ相負荷電流ｉu が正極性ならば、スイッチング素子１Ｓｂのダイオードは逆バイアスされる一方で、スイッチング素子２Ｓｂは導通するから、出力電圧はＳ相電圧ｖs となる。またＵ相負荷電流ｉu が負極性ならば、スイッチング素子２Ｓｂのダイオードが逆バイアスされてスイッチング素子１Ｓｂが導通し、Ｒ相電圧ｖr が出力電圧となる。すなわちＵ相負荷電流ｉu が正極性のときの実際の出力電圧パルスは、指令パルスＴW の幅よりもデッドタイム時間Ｔd だけ短くなるし、Ｕ相負荷電流ｉu が負極性のときの実際の出力電圧パルスは、指令パルスＴW の幅よりもデッドタイム時間Ｔd だけ長くなることが、図５のタイムチャートから分かる。
【００３０】
すなわち、ある１つの相から他の相へ転流させる際に、電源電圧の極性に応じた転流を用いる場合に発生する誤差電圧ｖerr は、スイッチング周期（またはキャリア周期）をＴC とすれば、次の数式３で示される。ただし sign(z)は符号関数であって、ｚ＞０で sign(z)＝１，ｚ＜０で sign(z)＝１，ｚ＝０で sign(z)＝０である。
【００３１】
【数３】
従って、補正後のＵ相出力電圧指令ｖu **は、下記の数式４で求めることができる。但しｖu * は補正前のＵ相出力電圧指令である。
【００３３】
【数４】
図４に図示の第３実施例回路は、数式４の演算を実現する回路であって、線間電圧判定回路４１，Ｕ相負荷電流ｉu を入力してその符号を判定する符号判定回路４２，第２乗算器４３，ゲイン回路４４（ゲイン＝Ｔd ／ＴC ）と第２加算器４５で構成しており、この回路により補正前の出力電圧指令の誤差を補償することができる。
【００３５】
図６は本発明の第４実施例を表したブロック回路図であって、請求項４に対応する。
この第４実施例回路は、直接変換器２の出力側に出力電圧検出器５１を設け、これで検出した出力電圧と電圧指令発生回路１０が出力する出力電圧指令との偏差を加算器５２で演算して電圧調節回路５３へ入力する。電圧調節回路５３は比例制御や比例積分制御などにより、入力偏差を零にする制御信号を新たな指令値としてパルスパターン発生回路１１へ出力するから、この第４実施例回路では転流に伴う出力電圧誤差の補償だけではなく、スイッチング素子のオン電圧降下に伴う電圧誤差の補償も併せて行うことができる。
【００３６】
【発明の効果】
従来の交流／交流直接形電力変換装置では、負荷端の開放や相間短絡の発生を防止するために、転流の際に各スイッチング素子間にデッドタイム時間を設けており、このデッドタイム時間が原因で出力電圧に誤差を生じていた。この誤差は、例えば負荷が電動機の場合は回転むらやトルクリップルとなって現れるため、各種の不具合を生じていた。また、電動機負荷の場合に電力変換装置の出力電圧を当該電動機の速度や位置の制御に利用する場合は、この誤差が原因で制御精度が悪化してしまうので、やむを得ず電動機に速度検出器や位置検出器を取り付けることになる。これに対して本発明ではデッドタイム時間に起因する誤差を、電源電圧に応じた転流の場合でも負荷電流に応じた転流の場合でも補償できる回路を付加するので、出力電圧指令に含まれる誤差を補償できる。よって負荷が電動機であっても回転むらやトルクリップルが発生する恐れはない。
【００３７】
請求項１乃至請求項３の発明では、出力電圧誤差を補償していることから、電動機に速度検出器や位置検出器をつけなくても高い精度で制御をすることができる効果が得られるし、請求項４の発明では、転流に伴う出力電圧誤差の補償だけてはなく、スイッチング素子のオン電圧降下に伴う電圧誤差も補償できる効果が得られる。
【図面の簡単な説明】
【図１】本発明の第１実施例を表したブロック回路図
【図２】本発明の第２実施例を表したブロック回路図
【図３】負荷電流極性に応じて転流させる際の動作を表したタイムチャート
【図４】本発明の第３実施例を表したブロック回路図
【図５】電源電圧極性に応じて転流させる際の動作を表したタイムチャート
【図６】本発明の第４実施例を表したブロック回路図
【図７】交流／交流直接形電力変換装置の電力変換部分である直接変換器の構成を示した構成図
【図８】双方向スイッチング素子の構成の一例を示した回路図
【図９】双方向スイッチング素子の構成の別の一例を示した回路図
【図１０】交流／交流直接形電力変換装置の従来例を示したブロック回路図
【図１１】図７に図示の直接変換器のＵ相部分の構成を示した回路図
【図１２】負荷電流に応じた転流の場合で負荷電流が正のときの各スイッチング素子の動作を示したタイムチャート
【図１３】負荷電流に応じた転流の場合で負荷電流が負のときの各スイッチング素子の動作を示したタイムチャート
【図１４】電源電圧に応じた転流の場合で電源電圧が正のときの各スイッチング素子の動作を示したタイムチャート
【図１５】電源電圧に応じた転流の場合で電源電圧が負のときの各スイッチング素子の動作を示したタイムチャート
【符号の説明】
１ 交流電源
１Ｓ〜９Ｓ 双方向スイッチング素子
１Ｓａ，１Ｓｂ スイッチング素子
２ 直接変換器
２Ｓａ，２Ｓｂ スイッチング素子
３ 交流負荷
４ 電圧検出器
５ 電流検出器
１０ 電圧指令発生回路
１１ パルスパターン発生回路
１２ 転流回路
２０ 出力電圧誤差補償回路
３１，４１ 線間電圧判定回路
３２，４２ 符号判定回路
３４，４４ ゲイン回路
５１ 出力電圧検出器
５２ 加算器
５３ 電圧調節回路
Claims (3)
- 交流電源の各相と交流負荷の１つの相を該交流電源の各相に別個に設置したスイッチング素子を介して接続する回路を前記交流負荷の各相ごとに設けて直接変換器を構成し、電圧指令を発生する電圧指令発生回路と，この電圧指令に対応して前記各スイッチング素子のスイッチングパターンを発生するパルスパターン発生回路と，デッドタイムにより各スイッチング素子の転流動作を円滑にする転流回路とを備えて前記直接変換器を制御する交流／交流直接形電力変換装置において、
前記交流電源の電圧および交流負荷の電流を入力し、前記交流電源の線間電圧と前記交流電源の電圧極性に基づいて、前記スイッチング素子のスイッチング周期とデッドタイム時間から出力電圧の誤差を補償する出力電圧誤差補償回路を、前記電圧指令発生回路の後段または前記パルスパターン発生回路の後段または前記転流回路の後段のいずれかに備えることを特徴とする交流／交流直接形電力変換装置の出力電圧補償装置。 - 請求項１に記載の交流／交流直接形電力変換装置の出力電圧補償装置において、
前記出力電圧誤差補償回路は、交流電源の線間電圧を判定する線間電圧判定回路と，この交流電源線間電圧の極性に対応して＋１，零，−１のいずれかを出力する電圧符号判定回路と，線間電圧判定回路の出力と電圧符号判定回路の出力との積を演算する第１乗算器と，前記スイッチング素子のデッドタイム時間をスイッチング周期で除した値をゲインとするゲイン回路と，前記第１乗算器の演算結果をこのゲイン回路でゲイン倍した値を補償前の電圧指令値から減算する第１加算器とを備えることを特徴とする交流／交流直接形電力変換装置の出力電圧補償装置。 - 請求項１に記載の交流／交流直接形電力変換装置の出力電圧補償装置において、
前記出力電圧誤差補償回路は、交流電源の線間電圧を判定する線間電圧判定回路と，交流負荷電流の極性に対応して＋１，零，−１のいずれかを出力する電流符号判定回路と，線間電圧判定回路の出力と電流符号判定回路の出力との積を演算する第２乗算器と，前記スイッチング素子のデッドタイム時間をスイッチング周期で除した値をゲインとするゲイン回路と，前記第２乗算器の演算結果をこのゲイン回路でゲイン倍した値と補償前の電圧指令値とを加算する第２加算器とを備えることを特徴とする交流／交流直接形電力変換装置の出力電圧補償装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002161009A JP3994796B2 (ja) | 2002-06-03 | 2002-06-03 | 交流／交流直接形電力変換装置の出力電圧補償装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002161009A JP3994796B2 (ja) | 2002-06-03 | 2002-06-03 | 交流／交流直接形電力変換装置の出力電圧補償装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004007929A JP2004007929A (ja) | 2004-01-08 |
| JP3994796B2 true JP3994796B2 (ja) | 2007-10-24 |
Family
ID=30430199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002161009A Expired - Fee Related JP3994796B2 (ja) | 2002-06-03 | 2002-06-03 | 交流／交流直接形電力変換装置の出力電圧補償装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3994796B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4876600B2 (ja) * | 2006-02-01 | 2012-02-15 | 富士電機株式会社 | 交流直接変換器の制御方法 |
| JP5915751B2 (ja) * | 2012-07-31 | 2016-05-11 | 株式会社安川電機 | マトリクスコンバータ |
| JP5907140B2 (ja) * | 2013-10-15 | 2016-04-20 | 株式会社安川電機 | マトリクスコンバータ |
| JP2015096019A (ja) | 2013-11-14 | 2015-05-18 | 株式会社安川電機 | マトリクスコンバータおよび出力電圧誤差の補償方法 |
| JP2015096020A (ja) | 2013-11-14 | 2015-05-18 | 株式会社安川電機 | マトリクスコンバータおよび出力電圧誤差の補償方法 |
| JP2016067168A (ja) | 2014-09-25 | 2016-04-28 | 株式会社安川電機 | マトリクスコンバータ、発電システムおよび電力変換方法 |
| WO2023062943A1 (ja) * | 2021-10-14 | 2023-04-20 | 富士電機株式会社 | 電力変換装置および双方向スイッチ |
-
2002
- 2002-06-03 JP JP2002161009A patent/JP3994796B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004007929A (ja) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4985395B2 (ja) | 電流制御装置とその電流オフセット補正方法 | |
| JP5683760B2 (ja) | 電力変換装置 | |
| JPWO2005088822A1 (ja) | モータ制御装置とそのｐｗｍインバータの変調波指令作成方法 | |
| US8159851B2 (en) | Matrix converter | |
| JP2010213407A (ja) | 電力変換装置及びその制御方法 | |
| WO2005119893A1 (ja) | Ｐｗｍサイクロコンバータおよびその制御方法 | |
| JP2008048550A (ja) | マトリクスコンバータ | |
| JP4019979B2 (ja) | 交流−交流電力変換装置 | |
| JP4247467B2 (ja) | 交流／交流直接形電力変換装置の出力電圧補償方法 | |
| JP3994796B2 (ja) | 交流／交流直接形電力変換装置の出力電圧補償装置 | |
| JP4622840B2 (ja) | 交流交流直接変換器の制御装置 | |
| JP4779565B2 (ja) | インバータ制御回路 | |
| JP4664166B2 (ja) | 多相対多相電力変換装置 | |
| JP3733986B2 (ja) | 出力電流方向判別方法およびその方法を用いたインバータ | |
| JP2010154726A (ja) | 電力変換器の制御方法 | |
| JP3788346B2 (ja) | 電圧形ｐｗｍインバータの制御装置 | |
| JP2005130611A (ja) | 補助共振ｐｗｍ電力変換装置 | |
| JP4661197B2 (ja) | 電圧形インバータの制御方法 | |
| JP2006074951A (ja) | 交流電動機の制御装置 | |
| JP4529525B2 (ja) | 直接変換器の制御装置 | |
| JPH0824426B2 (ja) | パルス幅変調形インバ−タ装置 | |
| JP4448294B2 (ja) | 電力変換装置 | |
| JP2011172387A (ja) | 電力変換制御装置、コンバータ制御回路、電力変換制御方法、電力変換制御用プログラム及び記録媒体 | |
| JPH0670549A (ja) | 電圧形インバータ装置 | |
| JP2006204064A (ja) | インバータ制御装置とその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040415 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070424 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070611 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070710 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100810 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110810 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120810 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130810 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |