JP3993172B2 - 高周波受動素子 - Google Patents

高周波受動素子 Download PDF

Info

Publication number
JP3993172B2
JP3993172B2 JP2004006705A JP2004006705A JP3993172B2 JP 3993172 B2 JP3993172 B2 JP 3993172B2 JP 2004006705 A JP2004006705 A JP 2004006705A JP 2004006705 A JP2004006705 A JP 2004006705A JP 3993172 B2 JP3993172 B2 JP 3993172B2
Authority
JP
Japan
Prior art keywords
layer
insulating
conductor layer
insulating protrusions
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004006705A
Other languages
English (en)
Other versions
JP2005203493A (ja
Inventor
敏史 牧岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004006705A priority Critical patent/JP3993172B2/ja
Priority to US11/034,218 priority patent/US20050189611A1/en
Publication of JP2005203493A publication Critical patent/JP2005203493A/ja
Application granted granted Critical
Publication of JP3993172B2 publication Critical patent/JP3993172B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5228—Resistive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は半導体基板等の基板上に形成された高周波受動素子に関し、特にＭＭＩＣ（マイクロ波モノリシックＩＣ）における高周波受動素子の低損失化に適用しうるものである。
ＭＭＩＣ等に代表されるような半導体装置は、年々、小型化および高密度化が進みつつある。特に、半導体装置を構成する配線やインダクタ等の受動素子は、半導体装置の大部分の面積を占めることから、それら配線や受動素子のさらなる小型化および高密度化が望まれている。
スパイラルインダクタはプレーナ型インダクタンス素子の一種であり、ＭＭＩＣの回路素子として、インピーダンス整合、高周波チョークの用途に用いられる。プレーナ型インダクタンス素子には、上記スパイラルインダクタの他に、高インピーダンスライン、メアンダラインがある。ストレートライン（高インピーダンス）は、形成可能なライン幅の限界から、得られるインダクタンスは限られるので、高インダクタンスを得るには面積が大きくなる。また、メアンダラインは、小面積を得ようとすると隣接線路間の負の相互インダクタンスによるカップリングのために所望のインダクタンスを得るには面積が大きくなってしまう。両インダクタンス素子のこのような欠点に対して、スパイラルインダクタは小面積で高インダクタンスを得るのに有効である。
一般に、Ｓｉ基板（半導体基板）を用いたスパイラルインダクタは、第２層配線（Ａｕメッキ）で引き回し、スパイラルインダクタの中心から第２層配線と交差した第１層配線、あるいはエアブリッジを用いて引き出し配線を外部に引き出す構造となっている。
図６（ａ）は従来のスパイラルインダクタを上から見た平面図、図６（ｂ）は同図（ａ）のＤ−Ｄ’線の断面図である。本従来例のスパイラルインダクタの配線、すなわち第１導体層に形成された配線、および第２導体層に形成された配線は、配線幅が５ミクロン、配線高さが１ミクロン、配線間隔が５ミクロンに設けられている。
このスパイラルインダクタは、図６（ａ），（ｂ）に示すように、Ｓｉ基板５の主面に第１配線金属２として蒸着によりＴｉ／Ｐｔ／Ａｕを形成した後、絶縁膜９としてＳｉＮ層を形成し、その後ビア３を開ける。スパイラル（渦巻き）状の形状に第２配線金属１をＡｕメッキにより形成し、上記のビア３で引き出し配線になる第２配線金属２に接続している。
なお、図６において、符号６はＳｉ基板５の裏面に形成されたグラウンド導体層である。
特開２０００−２１６３５号公報 特開２００１−２２３３３１号公報
しかし、従来のような構成では、Ｓｉ基板５は、０．１〜１００Ωｃｍ程度の導電性を有しており、スパイラルインダクタは、第２配線金属１が絶縁膜（誘電体）９を通して寄生容量として働き、Ｑ値を低下させてしまう。
なお、従来例の中であげた特許文献１および２においては、シリコン基板に空洞をあけることで、シリコン中のキャリアの相互誘導効果を抑え、また、シリコンの実効誘電率を低減している。ところが、大きな効果を得るためには深い溝が必要であること、空洞を埋めるために酸化膜でおおっているが、カバレージの問題から表面に大きな段差ができる、また、プロセスが複雑であることなどの問題がある。
本発明は、上記問題点に鑑みて、寄生容量を少なくできる高周波受動素子を提供することを目的とする。
本発明はスパイラルインダクタの寄生容量を小さくし、そのＱ値を改善する構成を提供するものである。また、本発明はスパイラルインダクタに限らず、ＭＩＭ（metal-insulate-metal）キャパシタや抵抗器にも用いることができ、その寄生容量を小さくするものである。
上記課題を解決するために、第１の発明の高周波受動素子は、基板と、基板上に互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成される絶縁体層と、絶縁体層上に直接形成され、らせん状もしくは渦巻き状パターンに形成されたインダクタ導体層とを備えていて、スパイラルインダクタを構成している。
この構成によれば、基板とインダクタ導体層との間に存在する絶縁体層が、互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成されるので、絶縁体層の実効誘電率が、絶縁体層の本来の値より小さくなる。その結果、絶縁体層を誘電体とし、インダクタ導体層を一方の電極とする寄生容量を小さく抑えることが可能となる。その結果、寄生容量の存在によるＱ値の低下を抑えることができる。
上記第１の発明の構成においては、基板と絶縁体層との間に引き出し配線導体層を設け、インダクタ導体層におけるらせんもしくは渦巻きの中心側端部の直下の位置で絶縁体層にビアホールを設け、ビアホールを通してインダクタ導体層におけるらせんもしくは渦巻きの中心側端部を引き出し配線導体層と接続していることが好ましい。
この構成によれば、インダクタ導体層の中心側からの配線の引き出しが容易となる。
また、上記第１の発明の高周波受動素子においては、絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起を、インダクタ導体層におけるらせんもしくは渦巻きの中心から周縁部へ向かって放射状に配置することが好ましい。
この構成によれば、下部誘電体である絶縁体層の電磁界の乱れが少なくなり、特性が向上する。
また、上記第１の発明の高周波受動素子においては、絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起を、前記インダクタ導体層の端面に沿って、かつ前記インダクタ導体層の端面から一定の距離離して形成することが好ましい。
この構成によれば、表皮効果により電界集中している部分を避けることができ、下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
第２の発明の高周波受動素子は、基板と、基板上に互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成される絶縁体層と、絶縁体層上に形成されたキャパシタ下部電極導体層と、キャパシタ下部電極導体層上に形成されたキャパシタ誘電体層と、キャパシタ誘電体層上に直接形成されたキャパシタ上部電極導体層とを備えていて、キャパシタを構成している。
この構成によれば、基板とキャパシタ下部電極導体層との間に存在する絶縁体層が、互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成されているので、絶縁体層の実効誘電率が、絶縁体層の本来の値より小さくなる。その結果、絶縁体層を誘電体とし、キャパシタ下部電極導体層を一方の電極とする寄生容量を小さく抑えることが可能となる。
上記第２の発明の構成においては、絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起を、キャパシタ下部電極導体層の中心から周縁部へ向かって放射状に配置することが好ましい。
この構成によれば、下部誘電体である絶縁体層の電磁界の乱れが少なくなり、特性が向上する。
また、上記第２の発明の構成においては、絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起を、キャパシタ下部電極導体層の端面に沿って、かつキャパシタ下部電極導体層の端面から一定の距離離して形成することが好ましい。
この構成によれば、表皮効果により電界集中している部分を避けることができ、下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
第３の発明の高周波受動素子は、基板と、基板上に互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成される絶縁体層と、絶縁体層上に直接形成された抵抗導体層とを備えていて、抵抗器を構成している。
この構成によれば、基板と抵抗導体層との間に存在する絶縁体層が、互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成されているので、絶縁体層の実効誘電率が、絶縁体層の本来の値より小さくなる。その結果、絶縁体層を誘電体とし、抵抗導体層を一方の電極とする寄生容量を小さく抑えることが可能となる。
上記第３の発明の構成においては、絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起を、抵抗導体層の中心から周縁部へ向かって放射状に配置することが好ましい。
この構成によれば、下部誘電体である絶縁体層の電磁界の乱れが少なくなり、特性が向上する。
また、上記第３の発明の構成においては、絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起を、抵抗導体層の端面に沿って、かつ抵抗導体層の端面から一定の距離離して形成することが好ましい。
この構成によれば、表皮効果により電界集中している部分を避けることができ、下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
本発明の高周波受動素子は、基板上に形成した絶縁体層が互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成されているので、絶縁体層を誘電体とする寄生容量を容易に低減でき、かつ、十分な機械的強度を得ることができる。
以下、本発明の実施の形態を、図面を参照しながら説明する。
（第１の実施の形態）
本発明の第１の実施の形態について、図１を用いて詳しく説明する。
図１（ａ）は本発明の第１の実施の形態であるスパイラルインダクタ（高周波受動素子）の一例を上から見た平面図であり、図１（ｂ）は同図（ａ）のＡ−Ａ’線における断面図である。
このスパイラルインダクタは、図１（ａ），（ｂ）に示すように、Ｓｉ基板５の主面に第１配線金属層２として蒸着によりＴｉ／Ｐｔ／Ａｕによる引き出し配線（引き出し配線導体層）が形成されている。この第１配線金属層２上にＳｉＮ層からなる絶縁体層（絶縁膜）４が形成されており、その上にＡｕメッキによる第２配線金属層１によりインダクタ導体層が形成されている。このインダクタ導体層は、スパイラルインダクタを構成するためにらせん状もしくは渦巻き状パターンに形成されている。
上記の絶縁体層４は、Ｓｉ基板５上に互いに所定間隔をあけた状態で形成された多数の直線状の絶縁突条から構成される。これらの絶縁突条は、平行に配置されている。
上記の第２配線金属層１と前記の第１配線金属層２に形成された引き出し配線とはスパイラルの中心で絶縁体層４に穴をあけたビアホール３を介して互いに接続されている。つまり、インダクタ導体層におけるらせんもしくは渦巻きの中心側端部の直下の位置で絶縁体層４にビアホール３が設けられ、ビアホール３を通してインダクタ導体層におけるらせんもしくは渦巻きの中心側端部が引き出し配線導体層と接続されている。図１において、符号６は、Ｓｉ基板５の裏面に形成されたグラウンド導体層である。
図１では、絶縁体層４は、一定の間隔をあけて平行に配置した多数の絶縁突条で構成していたが、一定の間隔をあけて縦横に整列配置した多数の絶縁突起で構成してもよい。
図２は本実施の形態のスパイラルインダクタの製造方法を示した工程順断面図である。以下、図２を参照しながら製造方法を説明する。
まず、図２（ａ）に示す裏面にグラウンド導体層６を有するＳｉ基板５に対して、図２（ｂ）に示すように、蒸着によりＴｉ／Ｐｔ／Ａｕによりスパイラルインダクタの引き出し配線導体層となる第１配線金属層２を形成する。
つぎに、図２（ｃ）に示すように、位相シフト露光法やＥＢ露光法などで非常に幅の狭いスリット状のレジスト７を形成する。この工程は、一般に高周波用のパワーＦＥＴに用いられているマルチフィンガのゲート作成工程と同じであり、ごく一般的にサブミクロン（例えば０．２μｍ）の幅で狭いピッチ（例えば０．６μｍ）で形成が可能である。櫛の溝深さは深いほど実効誘電率の低減効果は大きくなるが、後の工程でエッチング除去する際の条件で決定される。
つぎに、図２（ｄ）に示すように、ＳｉＯ2やＳｉＮなどの誘電率の小さな絶縁膜８をこのレジスト７上に例えばＴＥＯＳ等でちょうどレジスト７が覆われる程度に形成する。この際、ドライエッチングなどで表面をレジスト７の上部が出るまでエッチングする。
つぎに、図２（ｅ）に示すように、第１配線金属層２の真上の位置にビアホール３を形成し、ビアホール３内に金属を埋め込む。
つぎに、図２（ｆ）に示すように、Ａｕメッキにより第２配線金属層１を形成し、スパイラル状パターンに加工する。この第２配線金属層１はスパイラルインダクタとして機能する。この第２配線金属層１は、ビアホール３の位置がスパイラルインダクタの中心側端部となるようにパターン加工される。
つぎに、図２（ｇ）に示すように、ウェットエッチングによりレジスト７を除去する。これにより、多数の絶縁突条が平行に並んで配置されて各絶縁突条間にスリットを有する絶縁体層４の上にスパイラルインダクタを構成するインダクタ導体層がのる形になる。
なお、本実施の形態では、Ｓｉ基板５上に形成されたスパイラルインダクタについて説明しているが、ＳｉＧｅ、ＧａＡｓ、ＧａＮ等の他の半導体基板、あるいは、アルミナ等のセラミック基板、樹脂基板においても同様にスパイラルインダクタを構成できるのは言うまでもない。
また、本実施の形態では、Ｔｉ／Ｐｔ／Ａｕ、Ａｕメッキ等の金属配線により引き出し配線層、およびインダクタ導体層が構成されているが、他の導体金属でも同様の効果が得られるのはいうまでもない。
また、絶縁体層４の物質に関しても他の誘電体材料により構成されていても同様の効果がある。
本実施の形態では、絶縁突条が平行に配置されているが、絶縁突条を高周波受動素子の中央部から周縁部に向かって放射状に配置することで、下部誘電体である絶縁体層の電磁界の乱れが少なくなり特性が向上する。
本実施の形態では、絶縁体層４を構成する絶縁突条が平行に配置されているが、たとえば図７（ａ），（ｂ）に示すように、絶縁突条を、その上に形成されている金属、つまり第２配線金属層１の端面に沿って、かつ、金属の端面から一定の距離を離して形成してもよい。このように構成することにより表皮効果により電界集中している部分を避けることができ、下部誘電体である絶縁体層４の影響が小さくなり、特性が向上する。
なお、図７（ａ）は本発明の第１の実施の形態であるスパイラルインダクタ（高周波受動素子）の他の例を上から見た平面図であり、図７（ｂ）は同図（ａ）のＥ−Ｅ’線における断面図を示している。
また、本実施の形態において、ウェットエッチングに用いる材料および温度、時間等を適切にすることで、絶縁突条の断面形状を図５に示すように逆台形状、つまり先端部が太幅で根元部が細幅にすることができる。これによって、スパイラルインダクタを構成するインダクタ導体層の保持密着性が向上し、しかも下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
また、絶縁突条を形成する方法としてＳｉナノ結晶やＳｉＧｅ等のデポジション、またはレーザーアブレーション法にて形成し、選択エッチングする方法を用いても同様の構成が得られるのは言うまでもない。
また、本実施の形態の高周波受動素子では、一般的に用いられる０．１〜１００Ωｃｍ程度比抵抗の基板を使用しているが、より高抵抗の基板を用いても同様であるのは言うまでもない。
（第２の実施の形態）
本発明の第２の実施の形態について、図３を用いて詳しく説明する。
図３（ａ）は本発明の第２の実施の形態であるＭＩＭ（metal-insulator-metal）キャパシタ（高周波受動素子）の一例を上から見た平面図であり、図３（ｂ）は同図（ａ）のＢ−Ｂ’線における断面図である。
このＭＩＭキャパシタは、図３（ａ），（ｂ）に示すように、Ｓｉ基板５の主面にＳｉＮ層からなる絶縁体層（絶縁膜）４が形成されており、その上に第１配線金属層１として蒸着によりＴｉ／Ｐｔ／Ａｕによるキャパシタ下部電極（キャパシタ電極導体層）が形成されている。この第１配線金属層２上にＳｉＮ層からなる絶縁膜（キャパシタ誘電体層）１０が形成されており、その上にＡｕスパッタにより第２配線金属層９によるキャパシタ上部電極（キャパシタ上側電極導体層）が形成されている。この第２配線金属層９によるキャパシタ上部電極と第１配線金属層１に形成されたキャパシタ下部電極とは絶縁膜１０とともに、キャパシタを構成している。
上記の絶縁体層４は、Ｓｉ基板５上に互いに所定間隔をあけた状態で形成された多数の直線状の絶縁突条から構成される。これらの絶縁突条は、平行に配置されている。
本実施の形態では、Ｓｉ基板５上に形成されたＭＩＭキャパシタについて説明しているが、ＳｉＧｅ、ＧａＡｓ、ＧａＮ等の他の半導体基板、あるいは、アルミナ等のセラミック基板、樹脂基板においても同様にＭＩＭキャパシタを構成できるのは言うまでもない。
また、本実施の形態ではＴｉ／Ｐｔ／Ａｕ、Ａｕ等の金属配線により、キャパシタ下部電極およびキャパシタ上部電極が構成されているが、他の導体金属でも同様の効果が得られるのはいうまでもない。
また、絶縁体層４の物質に関しても他の誘電体材料により構成されていても同様の効果があるのはいうまでもない。
本実施の形態では、絶縁突条が平行に配置されているが、絶縁突条を高周波受動素子の中央部から周縁部に向かって放射状に配置することで、下部誘電体である絶縁体層の電磁界の乱れが少なくなり特性が向上するのは言うまでもない。
本実施の形態では、絶縁突条が平行に配置されているが、図７（ａ），（ｂ）の構成と同様に、絶縁突条を、その上に形成されている金属の端面に沿って、かつ、金属の端面から一定の距離を離して形成してもよい。このように構成することにより表皮効果により電界集中している部分を避けることができ、下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
また、本実施の形態において、ウェットエッチングに用いる材料および温度、時間等を適切にすることで、スリットの形状を図５に示すように逆台形、つまり先端部が太幅で根元部が細幅にすることができる。これによって、ＭＩＭキャパシタを構成するキャパシタ下部電極の保持密着性が向上し、しかも下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
また、絶縁突条を形成する方法としてＳｉナノ結晶やＳｉＧｅ等のデポジション、またはレーザーアブレーション法にて形成し、選択エッチングする方法を用いても同様の構成が得られるのは言うまでもない。
また、本実施の形態の高周波受動素子では、一般的に用いられる０．１〜１００Ωｃｍ程度比抵抗の基板を使用しているが、より高抵抗の基板を用いても同様であるのは言うまでもない。
（第３の実施の形態）
本発明の第３の実施の形態について、図４を用いて詳しく説明する。
図４（ａ）は本発明の第３の実施の形態である抵抗器（高周波受動素子）の一例を上から見た平面図であり、図４（ｂ）は同図（ａ）のＣ−Ｃ’線における断面図である。
この抵抗器は、図４に示すように、Ｓｉ基板５の主面にＳｉＮ層からなる絶縁体層（絶縁膜）４が形成されており、抵抗となるＡｕ等の金属体１１が形成されている。この抵抗となる金属体１１の上にＡｕスパッタにより引き出し配線（引き出し配線導体層）１３が形成されている。この引き出し配線１３と上記の抵抗となる金属体１１とはコンタクトホール１２を介して接続されている。
上記の絶縁体層４は、Ｓｉ基板５上に互いに所定間隔をあけた状態で形成された多数の直線状の絶縁突条から構成される。これらの絶縁突条は、平行に配置されている。
本実施の形態では、Ｓｉ基板５上に形成された抵抗器について説明しているが、ＳｉＧｅ、ＧａＡＳ、ＧａＮ等の他の半導体基板、あるいは、アルミナ等のセラミック基板、樹脂基板においても同様に抵抗器を構成できるのは言うまでもない。
また、本実施の形態ではＡｕ等の金属配線により抵抗導体層が構成されているが、他の導体金属でも同様の効果が得られるのはいうまでもない。
また、絶縁体層４の物質に関しても他の誘電体材料により構成されていても同様の効果があるのはいうまでもない。
本実施の形態では、絶縁突条が平行に配置されているが、絶縁突条を高周波受動素子の中央部から周縁部に向かって放射状に配置することで、下部誘電体である絶縁体層の電磁界の乱れが少なくなり特性が向上する。
本実施の形態では、絶縁突条が平行に配置されているが、図７（ａ），（ｂ）の構成と同様に、絶縁突条を、その上に形成されている金属の端面に沿って、かつ、金属の端面から一定の距離を離して形成してもよい。このように構成することにより表皮効果により電界集中している部分を避けることができ、下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
また、本実施の形態において、ウェットエッチングに用いる材料および温度、時間等を適切にすることで、絶縁突条の断面形状を図５に示すように逆台形状、つまり先端部が太幅で根元部が細幅にすることができる。これによって、抵抗器を構成する抵抗導体層の保持密着性が向上し、しかも下部誘電体である絶縁体層の影響が小さくなり、特性が向上する。
また、絶縁突条を形成する方法としてＳｉナノ結晶やＳｉＧｅ等のデポジション、またはレーザーアブレーション法にて形成し、選択エッチングする方法を用いても同様の構成が得られるのは言うまでもない。
また、本実施の形態の高周波受動素子では、一般的に用いられる０．１〜１００Ωｃｍ程度比抵抗の基板を使用しているが、より高抵抗の基板を用いても同様であるのは言うまでもない。
本発明にかかる高周波受動素子は、寄生容量を少なくできるという効果を有し、ＭＭＩＣ等に組み込む場合に好適である。
（ａ），（ｂ）は本発明の実施の形態１における高周波受動素子の構成を示す平面図および断面図である。 （ａ）〜（ｇ）は本発明の実施の形態２における高周波受動素子の製造工程を示す工程順断面図である。 （ａ），（ｂ）は本発明の実施の形態２における高周波受動素子の構成を示す平面図および断面図である。 （ａ），（ｂ）は本発明の実施の形態３における高周波受動素子の構成を示す平面図および断面図である。 逆台形型のオーバーハングにエッチングされた状態を示す絶縁体層の断面図である。 （ａ），（ｂ）は従来のスパイラルインダクタの構成を示す平面図および断面図である。 （ａ），（ｂ）は本発明の実施の形態１における高周波受動素子の他の例の構成を示す平面図および断面図である。
符号の説明
１ 第２層配線
２ 第１層配線
３ ビア
４ 絶縁体層
５ Ｓｉ基板
６ グラウンド導体層
７ レジスト
８ 絶縁膜
９ 第２配線金属層
１０ 絶縁膜
１１ 抵抗となる金属体
１２ コンタクトホール
１３ 引き出し配線

Claims (10)

  1. 基板と、前記基板上に互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成される絶縁体層と、前記絶縁体層上に直接形成され、らせん状もしくは渦巻き状パターンに形成されたインダクタ導体層とを備えた高周波受動素子。
  2. 前記基板と前記絶縁体層との間に引き出し配線導体層を有し、前記インダクタ導体層におけるらせんもしくは渦巻きの中心側端部の直下の位置で前記絶縁体層にビアホールを有し、前記ビアホールを通して前記インダクタ導体層におけるらせんもしくは渦巻きの中心側端部が前記引き出し配線導体層と接続されている請求項１記載の高周波受動素子。
  3. 前記絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起は、前記インダクタ導体層におけるらせんもしくは渦巻きの中心から周縁部へ向かって放射状に配置されている請求項１記載の高周波受動素子。
  4. 前記絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起は、前記インダクタ導体層の端面に沿って、かつ前記インダクタ導体層の端面から一定の距離離して形成されている請求項１記載の高周波受動素子。
  5. 基板と、前記基板上に互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成される絶縁体層と、前記絶縁体層上に直接形成されたキャパシタ下部電極導体層と、前記キャパシタ下部電極導体層上に形成されたキャパシタ誘電体層と、前記キャパシタ誘電体層上に形成されたキャパシタ上部電極導体層とを備えた高周波受動素子。
  6. 前記絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起は、前記キャパシタ下部電極導体層の中心から周縁部へ向かって放射状に配置されている請求項５記載の高周波受動素子。
  7. 前記絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起は、前記キャパシタ下部電極導体層の端面に沿って、かつ前記キャパシタ下部電極導体層の端面から一定の距離離して形成されている請求項５記載の高周波受動素子。
  8. 基板と、前記基板上に互いに所定間隔をあけた状態で形成された多数の絶縁突条もしくは多数の絶縁突起から構成される絶縁体層と、前記絶縁体層上に直接形成された抵抗導体層とを備えた高周波受動素子。
  9. 前記絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起は、前記抵抗導体層の中心から周縁部へ向かって放射状に配置されている請求項８記載の高周波受動素子。
  10. 前記絶縁体層を構成する多数の絶縁突条もしくは多数の絶縁突起は、前記抵抗導体層の端面に沿って、かつ前記抵抗導体層の端面から一定の距離離して形成されている請求項８記載の高周波受動素子。
JP2004006705A 2004-01-14 2004-01-14 高周波受動素子 Expired - Fee Related JP3993172B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004006705A JP3993172B2 (ja) 2004-01-14 2004-01-14 高周波受動素子
US11/034,218 US20050189611A1 (en) 2004-01-14 2005-01-13 High frequency passive element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004006705A JP3993172B2 (ja) 2004-01-14 2004-01-14 高周波受動素子

Publications (2)

Publication Number Publication Date
JP2005203493A JP2005203493A (ja) 2005-07-28
JP3993172B2 true JP3993172B2 (ja) 2007-10-17

Family

ID=34820589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004006705A Expired - Fee Related JP3993172B2 (ja) 2004-01-14 2004-01-14 高周波受動素子

Country Status (2)

Country Link
US (1) US20050189611A1 (ja)
JP (1) JP3993172B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294848A (ja) * 2006-03-30 2007-11-08 Eudyna Devices Inc キャパシタおよび電子回路
US7863665B2 (en) * 2007-03-29 2011-01-04 Raytheon Company Method and structure for reducing cracks in a dielectric layer in contact with metal

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936312A (ja) * 1995-07-18 1997-02-07 Nec Corp インダクタンス素子およびその製造方法
US6541367B1 (en) * 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
EP1408539A1 (en) * 2001-06-29 2004-04-14 Rohm Co., Ltd. Semiconductor device and production method therefor

Also Published As

Publication number Publication date
JP2005203493A (ja) 2005-07-28
US20050189611A1 (en) 2005-09-01

Similar Documents

Publication Publication Date Title
US6395637B1 (en) Method for fabricating a inductor of low parasitic resistance and capacitance
NL1010905C2 (nl) Inductorinrichting op een siliciumsubstraat en werkwijze voor het vervaardigen daarvan.
US6180995B1 (en) Integrated passive devices with reduced parasitic substrate capacitance
WO2018003445A1 (ja) キャパシタ
JP6579502B2 (ja) キャパシタ
JP6372640B2 (ja) キャパシタ
JP3939112B2 (ja) 半導体集積回路
JP3993172B2 (ja) 高周波受動素子
KR20030030958A (ko) 인덕턴스 및 그 제조방법
JPH08222695A (ja) インダクタ素子及びその製造方法
JP2004506320A (ja) 集積化インダクタンス
KR19980014335A (ko) 산화막 다공성 실리콘 기판을 이용한 초고주파 소자
JP4797980B2 (ja) 薄膜トランスおよびその製造方法
KR100331226B1 (ko) 다공성 산화 실리콘 기둥을 이용하여 형성한 초고주파용 소자
JP2002015917A (ja) インダクタ
JP4382684B2 (ja) ストリップライン構造
JP2006261297A (ja) 半導体装置及びその製造方法
JP2000021635A (ja) スパイラルインダクタおよびそれを用いた集積回路
JPH10270248A (ja) スパイラルインダクタ
JP5214094B2 (ja) 電界効果型トランジスタとその製造方法
JP4644949B2 (ja) 半導体装置及びそのスパイラルインダクタ製造方法
JPH11265983A (ja) 半導体装置
JP4717411B2 (ja) 半導体装置
JPH11340420A (ja) マイクロ波半導体集積回路装置
JP2024039353A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060127

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070109

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070607

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070725

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees