JP3988448B2 - 窒化物半導体素子の製造方法及び該製造方法により得られたパターン体 - Google Patents
窒化物半導体素子の製造方法及び該製造方法により得られたパターン体 Download PDFInfo
- Publication number
- JP3988448B2 JP3988448B2 JP2001369977A JP2001369977A JP3988448B2 JP 3988448 B2 JP3988448 B2 JP 3988448B2 JP 2001369977 A JP2001369977 A JP 2001369977A JP 2001369977 A JP2001369977 A JP 2001369977A JP 3988448 B2 JP3988448 B2 JP 3988448B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- semiconductor layer
- substrate
- manufacturing
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、窒化物半導体素子の製造方法及び該製造方法により得られたパターン体に関する。
【０００２】
【従来の技術】
近年、紫外線や短波長の光の工業的利用は多方面に渡っている。例えば、紫外線は、半導体集積素子の製造工程において、露光時の解像度の向上を図るために盛んに利用されており、近年の半導体集積素子の超微細化に伴って、製造工程の縮小光学系によるフォトリソ工程において使用される紫外線の光源は、水銀灯（３６５ｎｍ）から、さらに短波長のエキシマーレーザのＫｒＦ（２４８ｎｍ）やＡｒＦ（１９３ｎｍ）へと変化してきている。
【０００３】
III−Ｖ族化合物半導体は直接遷移型半導体であり、光吸収係数が大きく、バンドギャップを組成により変化させることができるという特徴を有しており、特に、III族−窒化物半導体（以下、単に「窒化物半導体」という場合がある。）は、可視領域から紫外領域まで広くバンドギャップを変えることができるため、紫外線や短波長の光の発光素子や受光素子として利用が進んでいる。これらの半導体素子は、一般に、単数または複数の半導体層をサファイア基板等の表面に結晶成長させることにより得られるが、電流導入あるいは出力電流の引き出し用には、ｎ型やｐ型の窒化物半導体層を使用する。この場合、例えば前記窒化物半導体層に電極（第一電極）を設ける必要があるが、通常の半導体素子の製造においては、結晶成長が約１０００℃の高温で行われることが多いため、前記電極形成には、高温までの耐熱性を有しないマスクを用いることができず、エッチング工程を用いる必要がある。しかし、エッチング工程にはフォトリソグラフィによるパターン形成工程と剥離工程とが必要になるため、製造工程が複雑になり、素子のコストアップ等の原因となるという問題があった。
【０００４】
【発明が解決しようとする課題】
本発明は、前記従来における問題を解決し、以下の目的を達成することを課題とする。すなわち、本発明の目的は、窒化物半導体素子を前記エッチング工程を用いずに、簡易に、かつ、低コストで製造する製造方法及び該製造方法により得られたパターン体を提供することである。
【０００５】
【課題を解決するための手段】
上記目的を達成するための手段は、以下の通りである。すなわち、
＜１＞ 片側のみに電極端子を有する複数の電極が複数の行及び列をなすよう配列され、行ごとに前記電極端子の向きを同一の列方向に揃え一行おきに該電極端子の向きを反転させた電極パターンをパターニングした１枚の基板表面に、少なくともＡｌ、Ｇａ、Ｉｎの内の１以上の元素及び窒素を含む複数の半導体層を、マスクを用いて形成することにより複数の行及び列をなして素子が配列されてなるパターン体を作製し、これを前記電極端子同士が対向する行間で２行ごとに、及び、２以上の列ごとに切断することにより、二次元に素子が配列された状態とすることを特徴とする窒化物半導体素子の製造方法である。
【０００６】
＜２＞ １枚の基板表面に、片側のみに電極端子を有する複数の素子が行及び列をなすように配列され、行ごとに前記電極端子の向きを同一の列方向に揃え一行おきに該電極端子の向きを反転して配列されたパターン体であって、複数の電極をパターニングした電極パターンを形成した１枚の基板表面に、少なくともＡｌ、Ｇａ、Ｉｎの内の１以上の元素及び窒素を含む複数の半導体層をマスクを用いて形成することにより、前記複数の素子を配列させる窒化物半導体素子の製造方法により作製されたことを特徴とするパターン体である。
【００１１】
【発明の実施の形態】
本発明の窒化物半導体素子の製造方法（以下、単に「本発明の製造方法」という場合がある。）は、基板表面に、少なくともＡｌ、Ｇａ、Ｉｎの内の１以上の元素及び窒素を含む半導体層を、マスクを用いて形成することを特徴とするものである。また、本発明は、前記製造方法により、基板表面に複数の素子が配列されるように作製されたパターン体を、二次元の素子に切断する製造方法に関するものである。さらに、本発明は、複数の電極をパターニングした電極パターンに従い、前記半導体層をマスクを用いて形成することで、１枚の基板表面に複数の素子が配列されてなるパターン体についても提案するものである。
【００１２】
図１〜図３は、本発明により製造される窒化物半導体素子（以下、単に「素子」という場合がある。）の構造を例示する拡大断面図である。図１において、２０は基板であり、３０は半導体層、４０は第二電極である。図２においては、基板２０と半導体層３０との間に第一電極２１が設けられている。図３においては、半導体層３０が３層から構成されている。第一電極については、基板２０が導電性である場合には、図１、３に示す素子のように基板２０そのものを第一電極としてもよいし、基板２０が絶縁性である場合には、図２に示す素子のようにその表面に第一電極２１を設けてもよい。半導体層３０は、図３に示すように複数の層からなっていてもよい。図３において、例えば３１はｎ型半導体、３２はｉ型半導体、３３はｐ型半導体である。この場合、積層される順序が逆であってもよい。
以下に、本発明の製造方法を基板２０、半導体層３０の形成、第二電極４０の形成の順に説明する。
【００１３】
−基板−
本発明で使用する基板２０は、導電性であっても絶縁性であってもよいが、１枚の基板表面に複数の素子が配列されたパターン体を作製するという観点からは、絶縁性であることが好ましい。また、基板２０は結晶性であるか非晶性であるかを問わない。導電性の基板２０としては、アルミニウム、ステンレススチール、ニッケル、クロム等の金属及びその合金結晶、Ｓｉ、ＧａＡｓ、ＧａＰ、ＧａＮ、ＳｉＣ、ＺｎＯなどの半導体を挙げることができる。また、絶縁性の基板２０としては、高分子フィルム、ガラス、石英、セラミック等を挙げることができる。
【００１４】
また、基板２０側から光を入射する場合、前記基板２０は透光性を有する必要がある。この場合、用いられる透光性を有する基板２０としては、ガラス、石英、サファイア、ＭｇＯ、ＳｉＣ、ＺｎＯ、ＬｉＦ、ＣａＦ2等の透明な無機材料；フッ素樹脂、ポリエステル、ポリカーボネート、ポリエチレン、エポキシ樹脂等の透明な有機樹脂；のフィルムまたは板状体、さらに、オプチカルファイバー、セルフォック光学プレート等が使用できる。
【００１５】
上記透光性の基板２０は一般に絶縁性であるため、基板２０の表面に第一電極２１を設ける。第一電極２１としては、Ａｌ、Ｎｉ、Ａｕ、Ｃｏ、Ａｇ等の金属を、蒸着やスパッタリングにより形成したものを用いることができる。またＩＴＯ、酸化亜鉛、酸化錫、酸化鉛、酸化インジウム、ヨウ化銅等の透明導電性材料を用い、蒸着、イオンプレーティング、スパッタリング等の方法により形成したもの、あるいはＡｌ、Ｎｉ、Ａｕ等の金属を蒸着やスパッタリングにより、マスクを用いてパターン形成したものを用いることができる。
【００１６】
この場合、本発明は半導体層３０もマスクを用いて形成するものであるため、上記マスクを用いて電極パターンを形成した基板を用いることは、エッチング工程が不要となるためコスト低減の観点から好ましいものである。また、前記第一電極２１のパターンを、複数の電極をパターニングしたものとし、該電極パターンに従って複数の半導体層を形成することは、複数の素子をパターン体として一度に作製できるため、さらなる低コスト化を図る上で好ましいものである。
【００１７】
−半導体層−
半導体層３０は、少なくともＡｌ、Ｇａ、Ｉｎの内の１以上の元素及び窒素を含む材料からなり、必要に応じてその他の成分を含有してもよい。このような材料を用い、基板２０表面に低温で成膜することによって、基板２０に用いられる材料の自由度が高まり、低コストで、形状、サイズに制限がなく、高機能なオプトエレクトロニクスデバイスを作製することができる。
【００１８】
本発明の製造方法で使用する窒化物半導体は、非単結晶状であっても、単結晶状であってもよい。非単結晶状である場合には、非晶質相からなるものであってもよいし、微結晶相からなるものであってもよい。また、微結晶相と非晶質相との混合状態からなるものであってもよい。なお、微結晶の大きさは５ｎｍから５μｍであり、Ｘ線回折や電子線回折、及び断面の電子顕微鏡写真を用いた形状測定などによって測定することができる。結晶系は、立方晶系あるいは六方晶系のいずれか一つであっても、複数の結晶系が混合された状態であってもよい。また、結晶は柱状成長したものでもよいし、Ｘ線回折スペクトルで単一ピークを示す、結晶面方位が高度に配向したものであってもよく、また単結晶であってもよい。
【００１９】
半導体層３０の原料としては、Ａｌ、Ｇａ及びＩｎの内から選ばれる１以上の元素を含む有機金属化合物を用いることができる。
前記有機金属化合物としては、例えば、トリメチルアルミニウム、トリエチルアルミニウム、ターシャリーブチルアルミニウム、トリメチルガリウム、トリエチルガリウム、ターシャリーブチルガリウム、トリメチルインジウム、トリエチルインジウム、ターシャリーブチルインジウムなどの液体や固体を気化して、単独にあるいはキャリアガスでバブリングすることによって混合状態で使用することができる。キャリアガスとしては、水素；Ｎ2；メタン、エタンなどの炭化水素；ＣＦ4、Ｃ2Ｆ6などのハロゲン化炭素；などを用いることができる。
【００２０】
窒素原料としては、Ｎ2、ＮＨ3、ＮＦ3、Ｎ2Ｈ4、メチルヒドラジンなどの気体または液体を、気化あるいはキャリアガスでバブリングすることによって使用することができる。
【００２１】
半導体層３０の組成において、III族元素の量の総和ｍと、窒素の量ｎとの関係が、０．５／１．０≦ｍ／ｎ≦１．０／０．５を満たすことが好ましく、この範囲を外れると、III族元素とＶ族元素（Ｎ）との結合において四面体型結合を取る部分が少なく、欠陥が多くなり、良好な半導体層として機能しなくなる場合がある。
【００２２】
半導体層３０の光学ギャップは、III族元素の混合比によって任意に変えることができる。ＧａＮ：Ｈを基準にすると、例えば、３．２〜３．５ｅＶより大きくする場合には、Ａｌを加えることによって、２００ｎｍ〜３３０ｎｍの波長領域を、吸収可能な（波長領域に感度を持つ）バンドギャップ（例えば６．５ｅＶ）程度まで大きくすることができる。また、Ｉｎを加えることでも、それぞれに透明のまま、波長域を吸収可能なバンドギャップに変化させことができる。例えば、Ｉｎを加えることによって、バンドギャップを３．２ｅＶ以下に変化させることができる。
【００２３】
ここで、光学ギャップは波長（ｅＶ）に対する吸収係数（αｅ）の２乗のプロットより、低エネルギーの直線部分を外挿した点から求める。あるいは、吸収係数が１００００ｃｍ-1の波長（ｅＶ）としてもよい。吸収係数は、バックグランドを除外した吸光度を用い、膜厚依存性を測定して求められる。
【００２４】
また、半導体層３０はｐ、ｎ制御のために、元素を膜中にドープすることができる。
ドープし得るｎ型用の元素としてはＩａ族のＬｉ；Ｉｂ族のＣｕ、Ａｇ、Ａｕ；IIａ族のＭｇ；IIｂ族のＺｎ；IVａ族のＳｉ、Ｇｅ、Ｓｎ、Ｐｂ；VIａ族のＳ、Ｓｅ、Ｔｅ；を用いることができる。
【００２５】
ドープし得るｐ型用の元素としては、Ｉａ族のＬｉ、Ｎａ、Ｋ；Ｉｂ族のＣｕ、Ａｇ、Ａｕ；IIａ族のＢｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ；IIｂ族のＺｎ、Ｃｄ、Ｈｇ；IVａ族のＣ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ；VIａ族のＳ、Ｓｅ、Ｔｅ；VIｂ族のＣｒ、Ｍｏ、Ｗ；VIIIａ族のＦｅ、Ｃｏ、Ｎｉ；などを用いることができる。
【００２６】
半導体層３０中の水素は、ドーパントに結合し不活性化しないように、欠陥準位をパッシベーションするための水素が、ドーパントよりもIII族元素および窒素元素に選択的に結合する必要があり、この点から、特に、ｎ型用の元素としては、特に、Ｃ、Ｓｉ、Ｇｅ、Ｓｎが好ましく、ｐ型用の元素としては、特に、Ｂｅ、Ｍｇ、Ｃａ、Ｚｎ、Ｓｒが好ましい。
【００２７】
ドーピングの際には、ｎ型用としては、ＳｉＨ4、Ｓｉ2Ｈ6、ＧｅＨ4、ＧｅＦ4、ＳｎＨ4を、ｐ型用としては、ＢｅＨ2、ＢｅＣｌ2、ＢｅＣｌ4、シクロペンタジエニルマグネシウム、ジメチルカルシウム、ジメチルストロンチウム、ジメチル亜鉛、ジエチル亜鉛などを、ガス状態で使用できる。また、これらの元素を半導体層３０にドーピングするには、熱拡散法、イオン注入法等の公知の方法を採用することができる。
【００２８】
半導体層３０は、少なくともＡｌ、Ｇａ、Ｉｎの内の１以上の元素と窒素と水素とを含むｎ型あるいはｐ型の半導体から構成されてもよい。さらに高濃度のドーピングを行った膜ｐ+あるいはｎ+層を挿入してもよいし、低濃度のドーピングを行った膜ｐ-あるいはｎ-層を挿入してもよい。
【００２９】
また、半導体層３０は、単層構造であるだけでなく、順次積層した多層構造であってもよい。この場合、半導体層３０は、透明性や障壁の形成のために、各層は、それぞれ異なるＡｌxＧａyＩｎz（ｘ＝０〜１．０、ｙ＝０〜１．０、ｚ＝０〜１．０）で表されるＡｌ、Ｇａ、ＩｎとＮとの組成であってもよい。
【００３０】
以下、図を参照して、半導体層３０の形成方法を説明するが、これに限定されるものではない。
図４は、半導体層３０を形成する層形成装置の概略構成図である。なお、この層形成装置は、プラズマを活性化手段とするものである。図４において、１は真空に排気しうる容器、２は排気口、３は基板ホルダー、４は基板加熱用のヒーター、５及び６は容器１に接続された石英管であり、それぞれガス導入管９、１０に連通している。また、石英管５にはガス導入管１１に接続され、石英管６にはガス導入管１２が接続されている。
【００３１】
この装置においては、窒素元素源として、例えばＮ2 を用い、ガス導入管９から石英管５に導入する。マグネトロンを用いたマイクロ波発振器（図示せず）に接続されたマイクロ導波管８に、２．４５ＧＨｚのマイクロ波が供給され、石英管５内に放電を発生させる。別のガス導入口１０から、例えばＨ2 を石英管６に導入する。高周波発振器（図示せず）から高周波コイル７に１３．５６ＭＨｚの高周波を供給し、石英管６内に放電を発生させる。放電空間の下流側より、トリメチルガリウムをガス導入管１２より導入することによって、基板２０の表面に窒化ガリウム半導体を形成（成膜）することができる。
【００３２】
なお、前記ガス導入管１２から導入されるトリメチルガリウムの代わりに、インジウム、アルミニウムを含む有機金属化合物を用いることもできるし、またそれらを混合して用いることもできる。また、これらの有機金属化合物は、ガス導入管１１から別々に導入してもよい。
【００３３】
基板２０の温度としては、１００℃〜６００℃が好ましい。基板２０の温度が高い場合、及び／または、III族原料ガスの流量が少ない場合には、微結晶の半導体層３０が形成されやすい。また、基板２０の温度が３００℃より低い場合には、III族原料ガスの流量が少ない場合に微結晶の半導体層３０が形成されやすく、基板２０の温度が３００℃より高い場合には、前記低温条件の場合より、III族原料ガスの流量が多い場合でも微結晶の半導体層３０が形成されやすい。さらに、例えばＨ2放電を行った場合には、行なわない場合よりも半導体層３０の微結晶化を進めることができる。
【００３４】
また、Ｃ、Ｓｉ、Ｇｅ、Ｓｎから選ばれた少なくとも１以上の元素を含むガス、あるいはＢｅ、Ｍｇ、Ｃａ、Ｚｎ、Ｓｒから選ばれた少なくとも１以上の元素を含むガスを、放電空間の下流側（ガス導入管１１またはガス導入管１２）から導入することによって、ｎ型、ｐ型などの任意の伝導型の非晶質あるいは微結晶の窒化物半導体を得ることができる。Ｃ元素を導入する場合には、条件によっては有機金属化合物の炭素を使用してもよい。
【００３５】
上述のような装置において、放電エネルギーにより形成される活性窒素あるいは活性水素を独立に制御してもよいし、ＮＨ3のような窒素原子と水素原子とを同時に含むガスを用いてもよい。さらにＨ2を加えてもよい。また、有機金属化合物から活性水素が遊離生成する条件を用いることもできる。このようにすることによって、基板２０の表面には活性化されたIII族原子、窒素原子が制御された状態で存在し、かつ、水素原子がメチル基やエチル基をメタンやエタン等の不活性分子にするために、低温にもかかわらず、炭素がほとんど入らないか、入っても極低量の、膜欠陥が抑えられた非晶質あるいは微結晶の膜が生成できる。
【００３６】
上述の装置において、活性化手段としては、高周波発振器、マイクロ波発振器、エレクトロサイクロトロン共鳴方式やヘリコンプラズマ方式が挙げられ、これらを１つ用いてもよいし、２つ以上用いてもよい。また、２つともマイクロ波発振器であってもよいし、２つとも高周波発振器であってもよい。なお、高周波放電の場合は、誘導型でも容量型でもよい。さらに、２つともエレクトロンサイクロトロン共鳴方式やヘリコンプラズマ方式を用いてもよい。
【００３７】
異なる活性化手段（励起手段）を用いる場合には、同じ圧力で同時に放電が生起できるようにする必要があり、放電内と容器１内の層形成部（成膜部）との間に圧力差を設けてもよい。また同一圧力で行う場合、異なる活性化手段（励起手段）、例えば、マイクロ波発振器と高周波発振器とを用いると、励起種の励起エネルギーを大きく変えることができ、膜質制御に有効である。
半導体層３０は反応性蒸着法やイオンプレーイング、リアクティブスパッターなど、少なくとも水素が活性化された雰囲気で成膜を行うことも可能である。
【００３８】
−第二電極−
半導体層３０の表面に設ける第二電極４０としては、Ａｌ、Ａｇ、Ｃｕ、Ｐｔ、Ｔｉ、Ｎｉ、Ａｕ、Ｃｏ等の金属を、蒸着やスパッタリングにより、マスクを用いてパターン形成したものが用いられる。また、ＩＴＯ、酸化亜鉛、酸化錫、酸化鉛、酸化インジウム、ヨウ化銅等の透明導電性材料を用い、同様に蒸着、イオンプレーティング、スパッタリング等の方法によりパターン形成したものも用いることができる。
なお、上記第二電極４０の厚さは、５〜５０００ｎｍであることが好ましい。
【００３９】
−半導体素子の作製−
図５〜図８に、本発明に用いられるマスクの一例を示す。図５は、第一電極形成用マスク５０であり、図６は、半導体層形成用マスク６０であり、図７は、第二電極形成用マスク７０である。また、図８は、これらマスクを用いることで作製される複数の素子が配列されたパターン体である。
【００４０】
図５においては、５１は第一電極２１及びその端子を形成するための孔であり、５２は第二電極４０の端子を形成するための孔である。このような孔が複数設けられた第一電極形成用マスク５０を、基板２０の片面に密着させ、当該面に対し前記スパッタリング等を行い、基板２０の表面に複数の第一電極２１及びその端子並びに第二電極４０の端子を形成させる。次に、当該第一電極２１等が形成された面に、半導体層３０を形成するための孔６１が設けられた半導体層形成用マスク６０を密着させ、当該面に対し前記半導体層の形成方法により、複数の第一電極表面に半導体層３０を形成させる。このとき、形成された半導体層３０は、複数の第一電極２１の表面に跨ることとなる。さらに、当該半導体層３０が形成された面に、第二電極４０を形成するための孔が複数設けられた第二電極４０形成用マスク７０を密着させ、当該面に対し前記蒸着等を行い、半導体層３０の表面に複数の第二電極４０を形成させる。このとき、第一電極と第二電極は、１つ１つが重なり合うこととなる。図８は、このようにして基板２０の表面に第一電極２１、半導体層３０及び第二電極４０が形成され、８×９個の素子が作製され配列されたパターン体である。図８に示されるように、第二電極４０は第二電極の端子８３と接続されている。なお、８２は第一電極の端子である。
【００４１】
本発明で使用するマスクの材料としては、Ａｌ、Ｃｕ、Ｃｒ、Ｎｉ、Ｃｏ、Ｆｅ、ステンレススチール、インコネル、真鍮などの金属や、ガラス、石英、セラミックスなどの無機材料、高分子フイルム、樹脂、紙などの有機材料を使用することができる。
前記マスクは打ち抜き加工、切削機械加工、レーザ加工、電鋳加工などにより作製することができる。
【００４２】
前記のように、本発明においては、半導体層３０を基板２０の表面に、例えば図６に示すようなマスクを用いて形成する。
この場合、簡単には、前記金属等により形成された第一電極表面に、単層の半導体層３０を形成することによってショットキー型の素子とすることもできるし、前記半導体層３０を、材料の組成を変えて繰り返すことにより積層形成し、ｐｎダイオード構成の素子やｐｉｎ構成の素子などとし、さらに高効率化することもできる。
【００４３】
以上のように、本発明では、結晶成長が前記のように３００〜５００℃程度の低温で行われるため、上記のように半導体層３０を積層して形成する場合にも、すべてマスクを用いて層形成することができる。このため、第一電極２１の形成等のためのエッチング工程が不要であり、工程が簡易化できるだけでなく、素子製造全体の低コスト化も図ることができるものである。
【００４４】
また、本発明は、前記のように基板２０の表面に複数の第一電極が形成されている場合には、複数の素子を、パターン体として一度に作製することができるものである。
【００４５】
上記各素子の大きさは、０．１×０．１ｍｍ〜１００×１００ｍｍであることが好ましく、また、前記パターン体の大きさは、３×３ｍｍ〜１０００×１０００ｍｍであることが好ましい。
【００４６】
このパターン体における複数の素子は、１個１個が、電極間から電流をとりだすことができる構造となっており、前記パターン体はそのような素子の集合体であるため、この集合体を二次元に切り離すだけで素子として使用することができるという特徴を有する。
【００４７】
ここで、二次元の素子とは、前記複数の素子が、複数の行及び列として面状に配列された状態となっているものをいう。
【００４８】
素子の切断、即ち個片化は、例えば、ダイシングソー、ワイヤーソー、レーザ等の個片化手段により行うことができる。また、個片化の際には、切断面に水を流しながら行うことが、個片化の際に生じる粉塵などを洗い流せる等の理由から好適である。このような観点から、個片化として最も好ましいのは、通常水を流しながらダイシングソーを用いて切断を行う方法である。
【００４９】
この切り離した素子の各端子には、直接他の測定端子や配線を接続してもよいし、配線を通して測定端子と接続してもよい。また、この素子をモールドやケースに入れてもよいし、そのまま使用してもよい。さらに、必要に応じて、素子の表面に保護層を設けてもよい。
【００５０】
以上の本発明の製造方法及びそれを用いたパターン体は、受光素子、太陽電池、トランジスタ、発光素子などの製造に好適に用いることができるものである。
【００５１】
【実施例】
以下、本発明を、実施例を挙げてさらに具体的に説明する。但し、これら各実施例は、本発明を制限するものではない。
（実施例１）
洗浄した３０ｍｍ×３０ｍｍのコーニング＃７０５９ガラス（コーニング社製）表面に、図５に示す３．０ｍｍ×３．５ｍｍ（端子が設けられる辺が短辺）の素子を形成できる、Ｎｉ電鋳法によって形成した厚さ０．３ｍｍのパターンマスクを重ね、スパッター法により厚みが２０００ÅのＩＴＯ電極（第一電極）を形成した。その表面に、図６に示す形状にＧａＮが成膜できるような、厚さ０．８ｍｍのステンレススチール製のマスクを密着させた。このマスクを密着させたガラスを、図４に示す層形成装置の基板ホルダー３に載せ、排気口２を介して容器１内を真空排気後、ヒーター４により基板を４００℃に加熱した。Ｎ2ガスをガス導入管９より直径２５ｍｍの石英管５内に２０００ｓｃｃｍ導入し、マイクロ波導波管８を介して、２．４５ＧＨｚのマイクロ波を出力２５０Ｗにセットしチューナでマッチングを取り放電を行った。この時の反射波は０Ｗであった。Ｈ2ガスは、ガス導入管１０より直径３０ｍｍの石英管６内に１０００ｓｃｃｍ導入した。１３．５６ＭＨｚの高周波電力の出力を１００Ｗにセットしたところ、反射波は０Ｗであった。この状態で、ガス導入管１２より０℃で保持されたトリメチルガリウム（ＴＭＧａ）の蒸気を、水素をキヤリアガスとして用いバブリングしながら、マスフローコントローラーを通して０．３ｓｃｃｍ導入した。さらに、水素をキヤリアガスとしたシクロペンタジエニルマグネシウムを１ｓｃｃｍ導入した。この時、バラトロン真空計で測定した反応圧力は６６．７Ｐａであった。成膜を６０分間行い、０．２μｍのｉ型のＧａＮ：Ｈ膜を作製した。
【００５２】
上記ＧａＮ：Ｈ膜表面に、図７に示すレーザ加工により作製された厚さ０．５ｍｍのステンレススチール製のマスクを重ね、厚み２００ｎｍのＡｕ電極（第二電極）を蒸着法で形成し、図８に示す８×９個の素子が配列されたパターン体を作製した。作製された複数の素子のいくつかについて、素子の端子に電流計のプロ−ブを接触させ、紫外線光源（ＬＡＸ１００：朝日分光社製）を用いて、波長３４０ｎｍ、照度１．５ｍＷ／ｃｍ2の紫外線を照射し光電流を測定したところ、いずれの素子も１．５μＡを示し、問題なく同一の素子群が作製されていることを確認した。
【００５３】
この素子群が配列されたパターン体を、パターニング（各素子構成）に従ってダイシングソーによる切断を行って１つ１つ切り離し、３．０ｍｍ×３．５ｍｍの大きさの素子を７２個得た。この窒化物半導体素子は、受光部が一つのセンサーである。得られた素子は、いずれも感度低下や半導体層の基板からの剥れ等を生じることなく個片化されていた。ダイシングソーによる切断においては、１０ＭΩ以上とした純水を、イオナイザーを通して０．２ＭΩとした水を用いた。切断中に水を浴びた時間は１０分間程度である。
【００５４】
（参考例１）
実施例１で作製したパターン体を用いて、実施例１と同様の手法によりパターン体を切断し、１×５個の素子が配列された一次元センサーを作製した。得られた素子は、感度低下や半導体層の基板からの剥れ等を生じることなく個片化されていた。
【００５５】
（実施例２）
実施例１で作製したパターン体を用いて、実施例１と同様の手法によりパターン体を切断し、２×２個の素子が配列された二次元センサーを作製した。得られた素子は、感度低下や半導体層の基板からの剥れ等を生じることなく個片化されていた。
【００５６】
これらの結果から、本発明の製造方法によれば、窒化物半導体素子及びその素子の集合体であるパターン体を、マスクを用いて半導体層を形成することにより、エッチング工程を必要とせずに得られることがわかった。
【発明の効果】
本発明の製造方法によれば、エッチング工程を用いずに、成膜時のマスク使用によるパターン形成と切断のみで素子を作製できるため安価なセンサーを提供することができる。
【００５７】
【図面の簡単な説明】
【図１】 本発明により作製される窒化物半導体素子の一例を示す概略構成図である。
【図２】 本発明により作製される窒化物半導体素子の他の一例を示す概略構成図である。
【図３】 本発明により作製される窒化物半導体素子の他の一例を示す概略構成図である。
【図４】 本発明の窒化物半導体素子を製造するための、半導体層形成装置の一例を示す概略構成図である。
【図５】 本発明に用いられる第一電極（電極）形成用マスクの一例を示す概略構成図である。
【図６】 本発明に用いられる半導体層形成用マスクの一例を示す概略構成図である。
【図７】 本発明に用いられる第二電極形成用マスクの一例を示す概略構成図である。
【図８】 本発明のパターン体の一例を示す概略構成図である。
【符号の説明】
１ 容器
２ 排気口
３ 基板ホルダー
４ 基板加熱用ヒーター
５ 石英管
７ 高周波コイル
８ マイクロ導波管
９〜１２ ガス導入管
２０ 基板
２１ 第一電極
３０ 半導体層
３１ ｎ型半導体層
３２ ｉ型半導体層
３３ ｐ型半導体層
４０、８１ 第二電極
５０ 第一電極形成用マスク
５１ 第一電極及びその端子を形成するための孔
５２ 第二電極端子を形成するための孔
６０ 半導体層形成用マスク
６１ 半導体層を形成するための孔
７０ 第二電極形成用マスク
７１ 第二電極を形成するための孔
８０ パターン体
８２ 第一電極端子
８３ 第二電極端子
【発明の属する技術分野】
本発明は、窒化物半導体素子の製造方法及び該製造方法により得られたパターン体に関する。
【０００２】
【従来の技術】
近年、紫外線や短波長の光の工業的利用は多方面に渡っている。例えば、紫外線は、半導体集積素子の製造工程において、露光時の解像度の向上を図るために盛んに利用されており、近年の半導体集積素子の超微細化に伴って、製造工程の縮小光学系によるフォトリソ工程において使用される紫外線の光源は、水銀灯（３６５ｎｍ）から、さらに短波長のエキシマーレーザのＫｒＦ（２４８ｎｍ）やＡｒＦ（１９３ｎｍ）へと変化してきている。
【０００３】
III−Ｖ族化合物半導体は直接遷移型半導体であり、光吸収係数が大きく、バンドギャップを組成により変化させることができるという特徴を有しており、特に、III族−窒化物半導体（以下、単に「窒化物半導体」という場合がある。）は、可視領域から紫外領域まで広くバンドギャップを変えることができるため、紫外線や短波長の光の発光素子や受光素子として利用が進んでいる。これらの半導体素子は、一般に、単数または複数の半導体層をサファイア基板等の表面に結晶成長させることにより得られるが、電流導入あるいは出力電流の引き出し用には、ｎ型やｐ型の窒化物半導体層を使用する。この場合、例えば前記窒化物半導体層に電極（第一電極）を設ける必要があるが、通常の半導体素子の製造においては、結晶成長が約１０００℃の高温で行われることが多いため、前記電極形成には、高温までの耐熱性を有しないマスクを用いることができず、エッチング工程を用いる必要がある。しかし、エッチング工程にはフォトリソグラフィによるパターン形成工程と剥離工程とが必要になるため、製造工程が複雑になり、素子のコストアップ等の原因となるという問題があった。
【０００４】
【発明が解決しようとする課題】
本発明は、前記従来における問題を解決し、以下の目的を達成することを課題とする。すなわち、本発明の目的は、窒化物半導体素子を前記エッチング工程を用いずに、簡易に、かつ、低コストで製造する製造方法及び該製造方法により得られたパターン体を提供することである。
【０００５】
【課題を解決するための手段】
上記目的を達成するための手段は、以下の通りである。すなわち、
＜１＞ 片側のみに電極端子を有する複数の電極が複数の行及び列をなすよう配列され、行ごとに前記電極端子の向きを同一の列方向に揃え一行おきに該電極端子の向きを反転させた電極パターンをパターニングした１枚の基板表面に、少なくともＡｌ、Ｇａ、Ｉｎの内の１以上の元素及び窒素を含む複数の半導体層を、マスクを用いて形成することにより複数の行及び列をなして素子が配列されてなるパターン体を作製し、これを前記電極端子同士が対向する行間で２行ごとに、及び、２以上の列ごとに切断することにより、二次元に素子が配列された状態とすることを特徴とする窒化物半導体素子の製造方法である。
【０００６】
＜２＞ １枚の基板表面に、片側のみに電極端子を有する複数の素子が行及び列をなすように配列され、行ごとに前記電極端子の向きを同一の列方向に揃え一行おきに該電極端子の向きを反転して配列されたパターン体であって、複数の電極をパターニングした電極パターンを形成した１枚の基板表面に、少なくともＡｌ、Ｇａ、Ｉｎの内の１以上の元素及び窒素を含む複数の半導体層をマスクを用いて形成することにより、前記複数の素子を配列させる窒化物半導体素子の製造方法により作製されたことを特徴とするパターン体である。
【００１１】
【発明の実施の形態】
本発明の窒化物半導体素子の製造方法（以下、単に「本発明の製造方法」という場合がある。）は、基板表面に、少なくともＡｌ、Ｇａ、Ｉｎの内の１以上の元素及び窒素を含む半導体層を、マスクを用いて形成することを特徴とするものである。また、本発明は、前記製造方法により、基板表面に複数の素子が配列されるように作製されたパターン体を、二次元の素子に切断する製造方法に関するものである。さらに、本発明は、複数の電極をパターニングした電極パターンに従い、前記半導体層をマスクを用いて形成することで、１枚の基板表面に複数の素子が配列されてなるパターン体についても提案するものである。
【００１２】
図１〜図３は、本発明により製造される窒化物半導体素子（以下、単に「素子」という場合がある。）の構造を例示する拡大断面図である。図１において、２０は基板であり、３０は半導体層、４０は第二電極である。図２においては、基板２０と半導体層３０との間に第一電極２１が設けられている。図３においては、半導体層３０が３層から構成されている。第一電極については、基板２０が導電性である場合には、図１、３に示す素子のように基板２０そのものを第一電極としてもよいし、基板２０が絶縁性である場合には、図２に示す素子のようにその表面に第一電極２１を設けてもよい。半導体層３０は、図３に示すように複数の層からなっていてもよい。図３において、例えば３１はｎ型半導体、３２はｉ型半導体、３３はｐ型半導体である。この場合、積層される順序が逆であってもよい。
以下に、本発明の製造方法を基板２０、半導体層３０の形成、第二電極４０の形成の順に説明する。
【００１３】
−基板−
本発明で使用する基板２０は、導電性であっても絶縁性であってもよいが、１枚の基板表面に複数の素子が配列されたパターン体を作製するという観点からは、絶縁性であることが好ましい。また、基板２０は結晶性であるか非晶性であるかを問わない。導電性の基板２０としては、アルミニウム、ステンレススチール、ニッケル、クロム等の金属及びその合金結晶、Ｓｉ、ＧａＡｓ、ＧａＰ、ＧａＮ、ＳｉＣ、ＺｎＯなどの半導体を挙げることができる。また、絶縁性の基板２０としては、高分子フィルム、ガラス、石英、セラミック等を挙げることができる。
【００１４】
また、基板２０側から光を入射する場合、前記基板２０は透光性を有する必要がある。この場合、用いられる透光性を有する基板２０としては、ガラス、石英、サファイア、ＭｇＯ、ＳｉＣ、ＺｎＯ、ＬｉＦ、ＣａＦ2等の透明な無機材料；フッ素樹脂、ポリエステル、ポリカーボネート、ポリエチレン、エポキシ樹脂等の透明な有機樹脂；のフィルムまたは板状体、さらに、オプチカルファイバー、セルフォック光学プレート等が使用できる。
【００１５】
上記透光性の基板２０は一般に絶縁性であるため、基板２０の表面に第一電極２１を設ける。第一電極２１としては、Ａｌ、Ｎｉ、Ａｕ、Ｃｏ、Ａｇ等の金属を、蒸着やスパッタリングにより形成したものを用いることができる。またＩＴＯ、酸化亜鉛、酸化錫、酸化鉛、酸化インジウム、ヨウ化銅等の透明導電性材料を用い、蒸着、イオンプレーティング、スパッタリング等の方法により形成したもの、あるいはＡｌ、Ｎｉ、Ａｕ等の金属を蒸着やスパッタリングにより、マスクを用いてパターン形成したものを用いることができる。
【００１６】
この場合、本発明は半導体層３０もマスクを用いて形成するものであるため、上記マスクを用いて電極パターンを形成した基板を用いることは、エッチング工程が不要となるためコスト低減の観点から好ましいものである。また、前記第一電極２１のパターンを、複数の電極をパターニングしたものとし、該電極パターンに従って複数の半導体層を形成することは、複数の素子をパターン体として一度に作製できるため、さらなる低コスト化を図る上で好ましいものである。
【００１７】
−半導体層−
半導体層３０は、少なくともＡｌ、Ｇａ、Ｉｎの内の１以上の元素及び窒素を含む材料からなり、必要に応じてその他の成分を含有してもよい。このような材料を用い、基板２０表面に低温で成膜することによって、基板２０に用いられる材料の自由度が高まり、低コストで、形状、サイズに制限がなく、高機能なオプトエレクトロニクスデバイスを作製することができる。
【００１８】
本発明の製造方法で使用する窒化物半導体は、非単結晶状であっても、単結晶状であってもよい。非単結晶状である場合には、非晶質相からなるものであってもよいし、微結晶相からなるものであってもよい。また、微結晶相と非晶質相との混合状態からなるものであってもよい。なお、微結晶の大きさは５ｎｍから５μｍであり、Ｘ線回折や電子線回折、及び断面の電子顕微鏡写真を用いた形状測定などによって測定することができる。結晶系は、立方晶系あるいは六方晶系のいずれか一つであっても、複数の結晶系が混合された状態であってもよい。また、結晶は柱状成長したものでもよいし、Ｘ線回折スペクトルで単一ピークを示す、結晶面方位が高度に配向したものであってもよく、また単結晶であってもよい。
【００１９】
半導体層３０の原料としては、Ａｌ、Ｇａ及びＩｎの内から選ばれる１以上の元素を含む有機金属化合物を用いることができる。
前記有機金属化合物としては、例えば、トリメチルアルミニウム、トリエチルアルミニウム、ターシャリーブチルアルミニウム、トリメチルガリウム、トリエチルガリウム、ターシャリーブチルガリウム、トリメチルインジウム、トリエチルインジウム、ターシャリーブチルインジウムなどの液体や固体を気化して、単独にあるいはキャリアガスでバブリングすることによって混合状態で使用することができる。キャリアガスとしては、水素；Ｎ2；メタン、エタンなどの炭化水素；ＣＦ4、Ｃ2Ｆ6などのハロゲン化炭素；などを用いることができる。
【００２０】
窒素原料としては、Ｎ2、ＮＨ3、ＮＦ3、Ｎ2Ｈ4、メチルヒドラジンなどの気体または液体を、気化あるいはキャリアガスでバブリングすることによって使用することができる。
【００２１】
半導体層３０の組成において、III族元素の量の総和ｍと、窒素の量ｎとの関係が、０．５／１．０≦ｍ／ｎ≦１．０／０．５を満たすことが好ましく、この範囲を外れると、III族元素とＶ族元素（Ｎ）との結合において四面体型結合を取る部分が少なく、欠陥が多くなり、良好な半導体層として機能しなくなる場合がある。
【００２２】
半導体層３０の光学ギャップは、III族元素の混合比によって任意に変えることができる。ＧａＮ：Ｈを基準にすると、例えば、３．２〜３．５ｅＶより大きくする場合には、Ａｌを加えることによって、２００ｎｍ〜３３０ｎｍの波長領域を、吸収可能な（波長領域に感度を持つ）バンドギャップ（例えば６．５ｅＶ）程度まで大きくすることができる。また、Ｉｎを加えることでも、それぞれに透明のまま、波長域を吸収可能なバンドギャップに変化させことができる。例えば、Ｉｎを加えることによって、バンドギャップを３．２ｅＶ以下に変化させることができる。
【００２３】
ここで、光学ギャップは波長（ｅＶ）に対する吸収係数（αｅ）の２乗のプロットより、低エネルギーの直線部分を外挿した点から求める。あるいは、吸収係数が１００００ｃｍ-1の波長（ｅＶ）としてもよい。吸収係数は、バックグランドを除外した吸光度を用い、膜厚依存性を測定して求められる。
【００２４】
また、半導体層３０はｐ、ｎ制御のために、元素を膜中にドープすることができる。
ドープし得るｎ型用の元素としてはＩａ族のＬｉ；Ｉｂ族のＣｕ、Ａｇ、Ａｕ；IIａ族のＭｇ；IIｂ族のＺｎ；IVａ族のＳｉ、Ｇｅ、Ｓｎ、Ｐｂ；VIａ族のＳ、Ｓｅ、Ｔｅ；を用いることができる。
【００２５】
ドープし得るｐ型用の元素としては、Ｉａ族のＬｉ、Ｎａ、Ｋ；Ｉｂ族のＣｕ、Ａｇ、Ａｕ；IIａ族のＢｅ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｒａ；IIｂ族のＺｎ、Ｃｄ、Ｈｇ；IVａ族のＣ、Ｓｉ、Ｇｅ、Ｓｎ、Ｐｂ；VIａ族のＳ、Ｓｅ、Ｔｅ；VIｂ族のＣｒ、Ｍｏ、Ｗ；VIIIａ族のＦｅ、Ｃｏ、Ｎｉ；などを用いることができる。
【００２６】
半導体層３０中の水素は、ドーパントに結合し不活性化しないように、欠陥準位をパッシベーションするための水素が、ドーパントよりもIII族元素および窒素元素に選択的に結合する必要があり、この点から、特に、ｎ型用の元素としては、特に、Ｃ、Ｓｉ、Ｇｅ、Ｓｎが好ましく、ｐ型用の元素としては、特に、Ｂｅ、Ｍｇ、Ｃａ、Ｚｎ、Ｓｒが好ましい。
【００２７】
ドーピングの際には、ｎ型用としては、ＳｉＨ4、Ｓｉ2Ｈ6、ＧｅＨ4、ＧｅＦ4、ＳｎＨ4を、ｐ型用としては、ＢｅＨ2、ＢｅＣｌ2、ＢｅＣｌ4、シクロペンタジエニルマグネシウム、ジメチルカルシウム、ジメチルストロンチウム、ジメチル亜鉛、ジエチル亜鉛などを、ガス状態で使用できる。また、これらの元素を半導体層３０にドーピングするには、熱拡散法、イオン注入法等の公知の方法を採用することができる。
【００２８】
半導体層３０は、少なくともＡｌ、Ｇａ、Ｉｎの内の１以上の元素と窒素と水素とを含むｎ型あるいはｐ型の半導体から構成されてもよい。さらに高濃度のドーピングを行った膜ｐ+あるいはｎ+層を挿入してもよいし、低濃度のドーピングを行った膜ｐ-あるいはｎ-層を挿入してもよい。
【００２９】
また、半導体層３０は、単層構造であるだけでなく、順次積層した多層構造であってもよい。この場合、半導体層３０は、透明性や障壁の形成のために、各層は、それぞれ異なるＡｌxＧａyＩｎz（ｘ＝０〜１．０、ｙ＝０〜１．０、ｚ＝０〜１．０）で表されるＡｌ、Ｇａ、ＩｎとＮとの組成であってもよい。
【００３０】
以下、図を参照して、半導体層３０の形成方法を説明するが、これに限定されるものではない。
図４は、半導体層３０を形成する層形成装置の概略構成図である。なお、この層形成装置は、プラズマを活性化手段とするものである。図４において、１は真空に排気しうる容器、２は排気口、３は基板ホルダー、４は基板加熱用のヒーター、５及び６は容器１に接続された石英管であり、それぞれガス導入管９、１０に連通している。また、石英管５にはガス導入管１１に接続され、石英管６にはガス導入管１２が接続されている。
【００３１】
この装置においては、窒素元素源として、例えばＮ2 を用い、ガス導入管９から石英管５に導入する。マグネトロンを用いたマイクロ波発振器（図示せず）に接続されたマイクロ導波管８に、２．４５ＧＨｚのマイクロ波が供給され、石英管５内に放電を発生させる。別のガス導入口１０から、例えばＨ2 を石英管６に導入する。高周波発振器（図示せず）から高周波コイル７に１３．５６ＭＨｚの高周波を供給し、石英管６内に放電を発生させる。放電空間の下流側より、トリメチルガリウムをガス導入管１２より導入することによって、基板２０の表面に窒化ガリウム半導体を形成（成膜）することができる。
【００３２】
なお、前記ガス導入管１２から導入されるトリメチルガリウムの代わりに、インジウム、アルミニウムを含む有機金属化合物を用いることもできるし、またそれらを混合して用いることもできる。また、これらの有機金属化合物は、ガス導入管１１から別々に導入してもよい。
【００３３】
基板２０の温度としては、１００℃〜６００℃が好ましい。基板２０の温度が高い場合、及び／または、III族原料ガスの流量が少ない場合には、微結晶の半導体層３０が形成されやすい。また、基板２０の温度が３００℃より低い場合には、III族原料ガスの流量が少ない場合に微結晶の半導体層３０が形成されやすく、基板２０の温度が３００℃より高い場合には、前記低温条件の場合より、III族原料ガスの流量が多い場合でも微結晶の半導体層３０が形成されやすい。さらに、例えばＨ2放電を行った場合には、行なわない場合よりも半導体層３０の微結晶化を進めることができる。
【００３４】
また、Ｃ、Ｓｉ、Ｇｅ、Ｓｎから選ばれた少なくとも１以上の元素を含むガス、あるいはＢｅ、Ｍｇ、Ｃａ、Ｚｎ、Ｓｒから選ばれた少なくとも１以上の元素を含むガスを、放電空間の下流側（ガス導入管１１またはガス導入管１２）から導入することによって、ｎ型、ｐ型などの任意の伝導型の非晶質あるいは微結晶の窒化物半導体を得ることができる。Ｃ元素を導入する場合には、条件によっては有機金属化合物の炭素を使用してもよい。
【００３５】
上述のような装置において、放電エネルギーにより形成される活性窒素あるいは活性水素を独立に制御してもよいし、ＮＨ3のような窒素原子と水素原子とを同時に含むガスを用いてもよい。さらにＨ2を加えてもよい。また、有機金属化合物から活性水素が遊離生成する条件を用いることもできる。このようにすることによって、基板２０の表面には活性化されたIII族原子、窒素原子が制御された状態で存在し、かつ、水素原子がメチル基やエチル基をメタンやエタン等の不活性分子にするために、低温にもかかわらず、炭素がほとんど入らないか、入っても極低量の、膜欠陥が抑えられた非晶質あるいは微結晶の膜が生成できる。
【００３６】
上述の装置において、活性化手段としては、高周波発振器、マイクロ波発振器、エレクトロサイクロトロン共鳴方式やヘリコンプラズマ方式が挙げられ、これらを１つ用いてもよいし、２つ以上用いてもよい。また、２つともマイクロ波発振器であってもよいし、２つとも高周波発振器であってもよい。なお、高周波放電の場合は、誘導型でも容量型でもよい。さらに、２つともエレクトロンサイクロトロン共鳴方式やヘリコンプラズマ方式を用いてもよい。
【００３７】
異なる活性化手段（励起手段）を用いる場合には、同じ圧力で同時に放電が生起できるようにする必要があり、放電内と容器１内の層形成部（成膜部）との間に圧力差を設けてもよい。また同一圧力で行う場合、異なる活性化手段（励起手段）、例えば、マイクロ波発振器と高周波発振器とを用いると、励起種の励起エネルギーを大きく変えることができ、膜質制御に有効である。
半導体層３０は反応性蒸着法やイオンプレーイング、リアクティブスパッターなど、少なくとも水素が活性化された雰囲気で成膜を行うことも可能である。
【００３８】
−第二電極−
半導体層３０の表面に設ける第二電極４０としては、Ａｌ、Ａｇ、Ｃｕ、Ｐｔ、Ｔｉ、Ｎｉ、Ａｕ、Ｃｏ等の金属を、蒸着やスパッタリングにより、マスクを用いてパターン形成したものが用いられる。また、ＩＴＯ、酸化亜鉛、酸化錫、酸化鉛、酸化インジウム、ヨウ化銅等の透明導電性材料を用い、同様に蒸着、イオンプレーティング、スパッタリング等の方法によりパターン形成したものも用いることができる。
なお、上記第二電極４０の厚さは、５〜５０００ｎｍであることが好ましい。
【００３９】
−半導体素子の作製−
図５〜図８に、本発明に用いられるマスクの一例を示す。図５は、第一電極形成用マスク５０であり、図６は、半導体層形成用マスク６０であり、図７は、第二電極形成用マスク７０である。また、図８は、これらマスクを用いることで作製される複数の素子が配列されたパターン体である。
【００４０】
図５においては、５１は第一電極２１及びその端子を形成するための孔であり、５２は第二電極４０の端子を形成するための孔である。このような孔が複数設けられた第一電極形成用マスク５０を、基板２０の片面に密着させ、当該面に対し前記スパッタリング等を行い、基板２０の表面に複数の第一電極２１及びその端子並びに第二電極４０の端子を形成させる。次に、当該第一電極２１等が形成された面に、半導体層３０を形成するための孔６１が設けられた半導体層形成用マスク６０を密着させ、当該面に対し前記半導体層の形成方法により、複数の第一電極表面に半導体層３０を形成させる。このとき、形成された半導体層３０は、複数の第一電極２１の表面に跨ることとなる。さらに、当該半導体層３０が形成された面に、第二電極４０を形成するための孔が複数設けられた第二電極４０形成用マスク７０を密着させ、当該面に対し前記蒸着等を行い、半導体層３０の表面に複数の第二電極４０を形成させる。このとき、第一電極と第二電極は、１つ１つが重なり合うこととなる。図８は、このようにして基板２０の表面に第一電極２１、半導体層３０及び第二電極４０が形成され、８×９個の素子が作製され配列されたパターン体である。図８に示されるように、第二電極４０は第二電極の端子８３と接続されている。なお、８２は第一電極の端子である。
【００４１】
本発明で使用するマスクの材料としては、Ａｌ、Ｃｕ、Ｃｒ、Ｎｉ、Ｃｏ、Ｆｅ、ステンレススチール、インコネル、真鍮などの金属や、ガラス、石英、セラミックスなどの無機材料、高分子フイルム、樹脂、紙などの有機材料を使用することができる。
前記マスクは打ち抜き加工、切削機械加工、レーザ加工、電鋳加工などにより作製することができる。
【００４２】
前記のように、本発明においては、半導体層３０を基板２０の表面に、例えば図６に示すようなマスクを用いて形成する。
この場合、簡単には、前記金属等により形成された第一電極表面に、単層の半導体層３０を形成することによってショットキー型の素子とすることもできるし、前記半導体層３０を、材料の組成を変えて繰り返すことにより積層形成し、ｐｎダイオード構成の素子やｐｉｎ構成の素子などとし、さらに高効率化することもできる。
【００４３】
以上のように、本発明では、結晶成長が前記のように３００〜５００℃程度の低温で行われるため、上記のように半導体層３０を積層して形成する場合にも、すべてマスクを用いて層形成することができる。このため、第一電極２１の形成等のためのエッチング工程が不要であり、工程が簡易化できるだけでなく、素子製造全体の低コスト化も図ることができるものである。
【００４４】
また、本発明は、前記のように基板２０の表面に複数の第一電極が形成されている場合には、複数の素子を、パターン体として一度に作製することができるものである。
【００４５】
上記各素子の大きさは、０．１×０．１ｍｍ〜１００×１００ｍｍであることが好ましく、また、前記パターン体の大きさは、３×３ｍｍ〜１０００×１０００ｍｍであることが好ましい。
【００４６】
このパターン体における複数の素子は、１個１個が、電極間から電流をとりだすことができる構造となっており、前記パターン体はそのような素子の集合体であるため、この集合体を二次元に切り離すだけで素子として使用することができるという特徴を有する。
【００４７】
ここで、二次元の素子とは、前記複数の素子が、複数の行及び列として面状に配列された状態となっているものをいう。
【００４８】
素子の切断、即ち個片化は、例えば、ダイシングソー、ワイヤーソー、レーザ等の個片化手段により行うことができる。また、個片化の際には、切断面に水を流しながら行うことが、個片化の際に生じる粉塵などを洗い流せる等の理由から好適である。このような観点から、個片化として最も好ましいのは、通常水を流しながらダイシングソーを用いて切断を行う方法である。
【００４９】
この切り離した素子の各端子には、直接他の測定端子や配線を接続してもよいし、配線を通して測定端子と接続してもよい。また、この素子をモールドやケースに入れてもよいし、そのまま使用してもよい。さらに、必要に応じて、素子の表面に保護層を設けてもよい。
【００５０】
以上の本発明の製造方法及びそれを用いたパターン体は、受光素子、太陽電池、トランジスタ、発光素子などの製造に好適に用いることができるものである。
【００５１】
【実施例】
以下、本発明を、実施例を挙げてさらに具体的に説明する。但し、これら各実施例は、本発明を制限するものではない。
（実施例１）
洗浄した３０ｍｍ×３０ｍｍのコーニング＃７０５９ガラス（コーニング社製）表面に、図５に示す３．０ｍｍ×３．５ｍｍ（端子が設けられる辺が短辺）の素子を形成できる、Ｎｉ電鋳法によって形成した厚さ０．３ｍｍのパターンマスクを重ね、スパッター法により厚みが２０００ÅのＩＴＯ電極（第一電極）を形成した。その表面に、図６に示す形状にＧａＮが成膜できるような、厚さ０．８ｍｍのステンレススチール製のマスクを密着させた。このマスクを密着させたガラスを、図４に示す層形成装置の基板ホルダー３に載せ、排気口２を介して容器１内を真空排気後、ヒーター４により基板を４００℃に加熱した。Ｎ2ガスをガス導入管９より直径２５ｍｍの石英管５内に２０００ｓｃｃｍ導入し、マイクロ波導波管８を介して、２．４５ＧＨｚのマイクロ波を出力２５０Ｗにセットしチューナでマッチングを取り放電を行った。この時の反射波は０Ｗであった。Ｈ2ガスは、ガス導入管１０より直径３０ｍｍの石英管６内に１０００ｓｃｃｍ導入した。１３．５６ＭＨｚの高周波電力の出力を１００Ｗにセットしたところ、反射波は０Ｗであった。この状態で、ガス導入管１２より０℃で保持されたトリメチルガリウム（ＴＭＧａ）の蒸気を、水素をキヤリアガスとして用いバブリングしながら、マスフローコントローラーを通して０．３ｓｃｃｍ導入した。さらに、水素をキヤリアガスとしたシクロペンタジエニルマグネシウムを１ｓｃｃｍ導入した。この時、バラトロン真空計で測定した反応圧力は６６．７Ｐａであった。成膜を６０分間行い、０．２μｍのｉ型のＧａＮ：Ｈ膜を作製した。
【００５２】
上記ＧａＮ：Ｈ膜表面に、図７に示すレーザ加工により作製された厚さ０．５ｍｍのステンレススチール製のマスクを重ね、厚み２００ｎｍのＡｕ電極（第二電極）を蒸着法で形成し、図８に示す８×９個の素子が配列されたパターン体を作製した。作製された複数の素子のいくつかについて、素子の端子に電流計のプロ−ブを接触させ、紫外線光源（ＬＡＸ１００：朝日分光社製）を用いて、波長３４０ｎｍ、照度１．５ｍＷ／ｃｍ2の紫外線を照射し光電流を測定したところ、いずれの素子も１．５μＡを示し、問題なく同一の素子群が作製されていることを確認した。
【００５３】
この素子群が配列されたパターン体を、パターニング（各素子構成）に従ってダイシングソーによる切断を行って１つ１つ切り離し、３．０ｍｍ×３．５ｍｍの大きさの素子を７２個得た。この窒化物半導体素子は、受光部が一つのセンサーである。得られた素子は、いずれも感度低下や半導体層の基板からの剥れ等を生じることなく個片化されていた。ダイシングソーによる切断においては、１０ＭΩ以上とした純水を、イオナイザーを通して０．２ＭΩとした水を用いた。切断中に水を浴びた時間は１０分間程度である。
【００５４】
（参考例１）
実施例１で作製したパターン体を用いて、実施例１と同様の手法によりパターン体を切断し、１×５個の素子が配列された一次元センサーを作製した。得られた素子は、感度低下や半導体層の基板からの剥れ等を生じることなく個片化されていた。
【００５５】
（実施例２）
実施例１で作製したパターン体を用いて、実施例１と同様の手法によりパターン体を切断し、２×２個の素子が配列された二次元センサーを作製した。得られた素子は、感度低下や半導体層の基板からの剥れ等を生じることなく個片化されていた。
【００５６】
これらの結果から、本発明の製造方法によれば、窒化物半導体素子及びその素子の集合体であるパターン体を、マスクを用いて半導体層を形成することにより、エッチング工程を必要とせずに得られることがわかった。
【発明の効果】
本発明の製造方法によれば、エッチング工程を用いずに、成膜時のマスク使用によるパターン形成と切断のみで素子を作製できるため安価なセンサーを提供することができる。
【００５７】
【図面の簡単な説明】
【図１】 本発明により作製される窒化物半導体素子の一例を示す概略構成図である。
【図２】 本発明により作製される窒化物半導体素子の他の一例を示す概略構成図である。
【図３】 本発明により作製される窒化物半導体素子の他の一例を示す概略構成図である。
【図４】 本発明の窒化物半導体素子を製造するための、半導体層形成装置の一例を示す概略構成図である。
【図５】 本発明に用いられる第一電極（電極）形成用マスクの一例を示す概略構成図である。
【図６】 本発明に用いられる半導体層形成用マスクの一例を示す概略構成図である。
【図７】 本発明に用いられる第二電極形成用マスクの一例を示す概略構成図である。
【図８】 本発明のパターン体の一例を示す概略構成図である。
【符号の説明】
１ 容器
２ 排気口
３ 基板ホルダー
４ 基板加熱用ヒーター
５ 石英管
７ 高周波コイル
８ マイクロ導波管
９〜１２ ガス導入管
２０ 基板
２１ 第一電極
３０ 半導体層
３１ ｎ型半導体層
３２ ｉ型半導体層
３３ ｐ型半導体層
４０、８１ 第二電極
５０ 第一電極形成用マスク
５１ 第一電極及びその端子を形成するための孔
５２ 第二電極端子を形成するための孔
６０ 半導体層形成用マスク
６１ 半導体層を形成するための孔
７０ 第二電極形成用マスク
７１ 第二電極を形成するための孔
８０ パターン体
８２ 第一電極端子
８３ 第二電極端子
Claims (2)
- 片側のみに電極端子を有する複数の電極が複数の行及び列をなすよう配列され、行ごとに前記電極端子の向きを同一の列方向に揃え一行おきに該電極端子の向きを反転させた電極パターンをパターニングした１枚の基板表面に、少なくともＡｌ、Ｇａ、Ｉｎの内の１以上の元素及び窒素を含む複数の半導体層を、マスクを用いて形成することにより複数の行及び列をなして素子が配列されてなるパターン体を作製し、これを前記電極端子同士が対向する行間で２行ごとに、及び、２以上の列ごとに切断することにより、二次元に素子が配列された状態とすることを特徴とする窒化物半導体素子の製造方法。
- １枚の基板表面に、片側のみに電極端子を有する複数の素子が行及び列をなすように配列され、行ごとに前記電極端子の向きを同一の列方向に揃え一行おきに該電極端子の向きを反転して配列されたパターン体であって、複数の電極をパターニングした電極パターンを形成した１枚の基板表面に、少なくともＡｌ、Ｇａ、Ｉｎの内の１以上の元素及び窒素を含む複数の半導体層をマスクを用いて形成することにより、前記複数の素子を配列させる窒化物半導体素子の製造方法により作製されたことを特徴とするパターン体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001369977A JP3988448B2 (ja) | 2001-12-04 | 2001-12-04 | 窒化物半導体素子の製造方法及び該製造方法により得られたパターン体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001369977A JP3988448B2 (ja) | 2001-12-04 | 2001-12-04 | 窒化物半導体素子の製造方法及び該製造方法により得られたパターン体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003173972A JP2003173972A (ja) | 2003-06-20 |
| JP3988448B2 true JP3988448B2 (ja) | 2007-10-10 |
Family
ID=19179280
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001369977A Expired - Fee Related JP3988448B2 (ja) | 2001-12-04 | 2001-12-04 | 窒化物半導体素子の製造方法及び該製造方法により得られたパターン体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3988448B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010010447A (ja) * | 2008-06-27 | 2010-01-14 | Disco Abrasive Syst Ltd | 半導体デバイスの電極形成方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS577925A (en) * | 1980-06-18 | 1982-01-16 | Matsushita Electric Ind Co Ltd | Manufacture of thin film integrated circuit |
| JPH07142403A (ja) * | 1993-11-19 | 1995-06-02 | Hikari Gijutsu Kenkyu Kaihatsu Kk | 選択成長用マスクの形成方法 |
| JP3890726B2 (ja) * | 1998-02-24 | 2007-03-07 | 富士電機ホールディングス株式会社 | Ｉｉｉ族窒化物半導体の製造方法 |
-
2001
- 2001-12-04 JP JP2001369977A patent/JP3988448B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003173972A (ja) | 2003-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4214585B2 (ja) | 半導体デバイス、半導体デバイスの製造方法及び製造装置 | |
| JP3659101B2 (ja) | 窒化物半導体素子及びその製造方法 | |
| US20100117070A1 (en) | Textured semiconductor light-emitting devices | |
| JPH04267568A (ja) | 光起電力素子 | |
| US5007971A (en) | Pin heterojunction photovoltaic elements with polycrystal BP(H,F) semiconductor film | |
| JP4465941B2 (ja) | 紫外線受光素子 | |
| CN112802890A (zh) | 一种半导体外延结构及其应用与制造方法 | |
| JP4126812B2 (ja) | 光半導体素子 | |
| JP3988448B2 (ja) | 窒化物半導体素子の製造方法及び該製造方法により得られたパターン体 | |
| JP3769921B2 (ja) | 半導体受光素子とその製造方法、およびそれを用いた光センサ | |
| JP3695049B2 (ja) | 微結晶化合物光半導体の製造方法 | |
| JP4103346B2 (ja) | 半導体素子の製造方法 | |
| JP3753811B2 (ja) | 非晶質光半導体及びその製造方法並びに光半導体素子 | |
| JP4182648B2 (ja) | 半導体紫外線受光素子およびその製造方法 | |
| JP4106849B2 (ja) | 太陽電池 | |
| JP4111145B2 (ja) | 光半導体素子 | |
| JPH04266067A (ja) | 光起電力素子 | |
| JP3915817B2 (ja) | 微結晶化合物光半導体、それを用いた微結晶化合物光半導体膜及び光半導体素子 | |
| JP2002022533A (ja) | 紫外線センサー | |
| JP3838121B2 (ja) | 紫外線受光素子及び紫外線光量測定装置 | |
| JP2004288758A (ja) | 素子集積体、板状素子、センサー、および、該センサーの製造方法 | |
| JP2002350228A (ja) | 紫外線センサー | |
| JP3852134B2 (ja) | 非晶質材料 | |
| JP3791462B2 (ja) | 非晶質光半導体の製造方法 | |
| JP2009076905A (ja) | 半導体デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040915 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060509 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060710 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3988448 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120727 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130727 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| LAPS | Cancellation because of no payment of annual fees | ||
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |