JP3985214B2

JP3985214B2 - 半導体加速度センサー

Info

Publication number: JP3985214B2
Application number: JP2001281644A
Authority: JP
Inventors: 正勝斎藤; 由夫池田; 茂徳田中
Original assignee: Hitachi Metals Ltd
Current assignee: Hitachi Metals Ltd
Priority date: 2001-09-17
Filing date: 2001-09-17
Publication date: 2007-10-03
Anticipated expiration: 2021-09-17
Also published as: JP2003092413A

Description

【０００１】
【発明の属する技術分野】
本発明は可撓部に形成したピエゾ抵抗素子の抵抗変化を検出する３軸の半導体型加速度センサーに関する。
【０００２】
【従来の技術】
従来の半導体加速度センサーとしては、例えば、特開２０００−１４７０００に記載されているものがあり、図７、８、９にその構造を示す。図７は平面図、図８は図７のＺ−Ｚ線断面図、図９は図７のＺ−Ｚ方向の点線で囲んだピエゾ抵抗素子部の構成例を示す図である。以下この従来技術について説明する。これはＳｉ単結晶基板の厚肉部から成る中央重錘体２とそれを取り囲むように配置した固定部１と、該重錘体２および固定部１とを連結するＳｉ単結晶基板の薄肉部よりなるダイヤフラム状の可撓部３と、該可撓部３上の２つの方向（ＸとＹ）及び該可撓部３に垂直な方向（Ｚ）に対応するように設けられた各軸４ケのピエゾ抵抗素子１１〜３４とから構成され、更に該ピエゾ抵抗素子群１１〜３４の上にはＳｉＯ_２やＳｉＮなどの薄膜から成る保護膜４１が形成され、その上にピエゾ抵抗素子の両端部にスルーホール（例えば図９の４０ａ）を介して接続されたアルミニウムなどの金属薄膜からなる引き出し電極４０が形成されてなる構造をしている。この中央の重錘体２が加速度により作用する力を受けて変位したときに、可撓部３がたわみ、該可撓部３に形成されたピエゾ抵抗素子１１〜３４に応力が加わり抵抗値が変化する。この抵抗変化を検出することで３軸方向の加速度を検出するものである。
【０００３】
次に図１０および図１１を用いて加速度の検出原理を説明する。Ｘ方向とＹ方向とは検出原理は同じなので、これらの図では、代表してＸ方向とＺ方向とを示す。図１０（ａ）は、Ｘ方向の加速度による可撓部３の変形の様子を模式的に示す断面図で、ピエゾ抵抗素子Ｒｘ１、Ｒｘ３には引っ張り応力が、Ｒｘ２、Ｒｘ４には圧縮応力が加わり、この時、ピエゾ抵抗素子Ｒｘ１、Ｒｘ３及びＲｘ２、Ｒｘ４の抵抗値はそれぞれ増加および減少する。図１０（ｂ）は、Ｚ方向の加速度による可撓部３の変形の様子を模式的に示す断面図である。また、図１１に、各軸のブリッジの組み方および検出回路を示す。図１０（ａ）において、Ｘ方向の加速度により重錘体にＦｘの力を受けた時、ピエゾ抵抗Ｒｘ１およびＲｘ３はその値が増加し、Ｒｘ２およびＲｘ４は減少するが、この変化により図１１（ａ）に示す検出回路により、Ｘ方向には電圧が出力されるが、図１１（ｂ）に示すＺ方向の電圧は、Ｘ方向とブリッジの抵抗の接続が異なるために各々の抵抗値の増減は相殺され電圧は零である。逆に、図１０（ｂ）に示したようにＺ方向の加速度によりＦｚの力を受けた時には、ピエゾ抵抗Ｒｚ１およびＲｚ２はその値が増加し、Ｒｚ２およびＲｚ３は減少するが、この変化により図１１（ｂ）に示す検出回路により、Ｚ方向には電圧が出力されるが、Ｘ方向の電圧は、Ｚ方向とブリッジの抵抗の接続が異なるために各々の抵抗値の増減は相殺され電圧は零である。このようにしてＸ、Ｙ、Ｚ方向の３軸の加速度を検出できる。
【０００４】
【発明の解決しようとする課題】
ところで上述した従来の素子構造において、各ピエゾ抵抗素子の引き出し電極４０の本数は中央の重錘体２側と周辺の固定部１側とで異なっている。すなわち、各検出軸はそれぞれ４_ケのピエゾ抵抗素子で構成されるが、その引き出し電極は、重錘体２側に引き出されたピエゾ抵抗素子の引き出し電極と固定部１側に引き出されたピエゾ抵抗素子の引き出し電極とは、ダイヤフラムの中央を折返しとする線対称のレイアウトにはなっていない。また、検出軸を中心とする線対称にもなっていない。例えば、図7のＺ軸について見ると、重錘体部２側のピエゾ抵抗素子３２、３３の引き出し電極４０の本数はそれぞれ２本と１本、また、固定部１側のピエゾ抵抗素子３１、３４の引き出し電極４０の本数はそれぞれ３本、２本であり、ダイヤフラムの中央部、検出軸のいずれにも線対称ではない。したがって、引き出し電極４０による膜応力は各ピエゾ抵抗素子３１〜３４の近傍で微妙に異なってしまい、加速度による力が加わらずとも各ピエゾ抵抗素子３１〜３４の抵抗値は微妙に異なった値となっている。先に図１０、１１を用いて説明した検出原理から考えると、加速度が印加されていない状態での各抵抗値が設計値から微妙に異なった値となると、フルブリッジを用いた検出回路でもキャンセルできず、オフセット電圧が発生してしまう。
【０００５】
更にこの引き出し電極４０は一般にアルミやアルミニウム合金薄膜が、ピエゾ抵抗の保護膜４１としてはＳｉＯ_２薄膜が使われるが、これらの材料の熱膨張率を考えると上述した引き出し電極４０の非対称性がオフセット電圧にもたらす影響は更に大きくなる。例えば、配線材料としてアルミニウム薄膜、保護膜材料としてＳｉＯ_２を使う時、それぞれの熱膨張係数は、２３Ｘ１０^−６／℃、０．３Ｘ１０^−６／℃と約１００倍も異なる。したがって、引き出し電極の非対称性により、通電時のジュール熱発生あるいは使用環境の温度変化等による熱応力の値が各ピエゾ抵抗素子によって異なるために、検出回路の抵抗バランスがくずれ、オフセット電圧が変化することになる。
【０００６】
更にまた、ここで例に挙げた一般的な材料構成の場合の熱伝導率について見てみると、
アルミニウム；２４０ｋ／Ｗ／ｍ／ｋ
Ｓｉ;１７０
Ｓｉ０２；１．４
と保護膜と配線材料とは大きく異なる。このことは引き出し電極４０の非対称性によって各部の放熱特性が違ってしまい、通電時に発生するジュール熱に対する放熱の程度が場所によって異なるため熱応力差のため、抵抗値差を拡大することになり、オフセット電圧変動の要因となる。
【０００７】
このように、従来のダイヤフラム構造における引き出し電極の非対称性がもたらす問題点について説明したが、他の従来例として、特開昭６３−１６９０７８に記載されるような梁構造のものがあり、以下に説明する。
図１２は、その梁構造の従来例を示す正面図である。本例では、Ｓｉ単結晶の厚肉部よりなる中央の重錘体部２と周辺の固定部１とは４つのＳｉ単結晶の薄肉部よりなる梁３ａ、３ｂ、３ｃ、３ｄで接続され、これらの梁部が可撓部に相当し、これらの上にピエゾ抵抗素子群１０が形成されている。同公知例では引き出し電極についての記載はなく、従来引き出し電極の応力の影響については全く配慮されていない。ダイヤフラム構造よりもこのような梁構造の方がピエゾ抵抗素子に効果的に応力集中させやすいため、小型で高感度のセンサー実現には有利であり、梁幅を薄く、かつ狭くすればするほど高感度にできる。しかし、逆に梁は、その幅が薄く、狭くなればなるほど梁上の薄膜応力によって変形し易くなる。したがって、この引き出し電極の非対称性の影響を考慮していないため、例えば２Ｇぐらいの小さい加速度を高感度で精度良く検出する場合には、オフセット電圧がよりおおきくなり、かつ変動しやすいという問題を抱えていた。
【０００８】
以上、説明したように従来技術ではピエゾ抵抗素子の引き出し電極のレイアウト、均一性については配慮されておらず、オフセット電圧の発生およびその変動をきたすという大きな問題があった。本発明は、このような事情に鑑みてなされたものであり、オフセット電圧が小さくかつ、オフセット電圧の温度による変動や、通電時の変動を改善し、高感度の３軸の加速度センサーを提供することが目的である。
【０００９】
【課題を解決するための手段】
本願第１の発明は、可撓部のほぼ中央部においてピエゾ抵抗素子の一端に接続された引出し電極から重錘体部側まで延伸された第２の電極薄膜パターンや上記引出し電極および第２の電極薄膜パターンとは独立に略同一間隔離して設けられた固定部と重錘体部にまたがる第３の電極パターンのいずれかあるいは両方を新たに設けたことである。また、第２の発明は、各検出軸に設けられた４_ケのピエゾ抵抗素子に接続された引き出し電極を、保護膜４１を介して当該ピエゾ抵抗素子上に、一方のピエゾ抵抗素子の接続端子から他の一方の接続端子近傍まで延伸してなる第４の電極薄膜パターンを設けたことである。更に第３の発明は、上記第１及び第２の発明になるそれぞれ第２の電極薄膜パターンおよび第３の電極薄膜パターンのいずれかあるいは両方の新たなパターンと第４の電極薄膜パターンとを同時に設置したことである。更にまた、第４の発明は、上記第２、第３および第４の電極薄膜パターンは引き出し電極と同一材料で、略同一膜厚、略同一パターン幅に形成されたものである。
【００１０】
【作用】
第１の発明によれば、各軸の検出回路を構成する可撓部上には、４_ケのピエゾ抵抗素子、引き出し電極および新たに設置された第２の電極薄膜パターンや第３の電極薄膜パターンのいずれかあるいは両方が設置されることにより、電極薄膜は均一なパターンレイアウトとなり、少なくとも各軸毎に４ケのピエゾ抵抗素子に加わる電極薄膜に起因する内部応力や周辺温度変化による熱応力はほぼ等しくなる。また、当然均一な電極薄膜のレイアウトにより、該薄膜電極による放熱効果もそれぞれのピエゾ抵抗素子において等しくなる。したがって、少なくとも各検出軸毎の４_ケのピエゾ抵抗素子に加わる初期の応力や放熱特性をほぼ等しくできるため、初期のピエゾ抵抗のバラツキを抑える事ができ、オフセット電圧を小さくすることができる。更に、通電や周囲温度変化による各ピエゾ抵抗素子の抵抗値の変化もほぼ等しくなり、オフセット電圧の変動も小さく抑えられる。
【００１１】
第２の発明によれば、全てのピエゾ抵抗素子上に薄い保護膜を介して設置される第４の電極薄膜パターンは引き出し電極とほぼ同じ応力および放熱特性をもたせられるため、各検出軸４_ケのピエゾ抵抗素子に加わる薄膜に起因する初期応力を略等しくできるため、オフセット電圧低減に効果がある。更に、周囲温度変化による熱応力等による抵抗変化もほぼ等しくできるため、オフセット電圧の変動を小さく抑えることができる。本発明では、ピエゾ抵抗の保護膜は電極薄膜で保護されることになるため、本センサーの製造工程における後工程において可動イオンの付着を完全になくすることができ、通電変動を効果的に抑えることができる。
【００１２】
第３の発明によれば、全てのピエゾ抵抗素子上を含め、検出回路が設置される可撓部の全領域において電極薄膜に起因する応力及び放熱特性を最も均一化できる。すなわち、全てのピエゾ抵抗素子に加わる電極薄膜に起因する応力を一定にできるため、初期の抵抗値をほぼ同じ値にでき、オフセット電圧を極小化できると共に周囲温度変化や通電による熱応力による抵抗変化を全てのピエゾ抵抗素子においてほぼ完全に等しくできるため、オフセット電圧の変動も最小化できる。
【００１３】
次に第４の発明によれば、従来の引き出し電極と上記第１および第２の発明になる第２、第３及び第４の電極薄膜パターンとは、同一のパターン幅に設計されて同一の製造工程で形成されるため、それぞれの電極薄膜による応力を容易に一定に制御でき、加速度検出特性の揃ったものを安価に製造できるようになる。
【００１４】
【発明の実施の形態】
以下、本発明を実施例を用いて詳細に説明する。図１に本発明の第１の実施例を示す。本実施例は、７図に示したダイヤフラム構造に本発明を適用したものであり、説明を分かり易くするため、両図の符号は同一部分には同一の符号を付した。すなわち、本発明は、Ｓｉ単結晶基板の厚肉部からなる中央重錘体２とそれを取り囲むように配置した固定部１と、該重錘体２および固定部１とを連結するＳｉ単結晶基板の薄肉部よりなるダイヤフラム状の可撓部３と、該可撓部３上の２つの方向（ＸとＹ方向）及び該可撓部３に垂直な方向（Ｚ方向）に対応するように設けられた各軸４_ケのピエゾ抵抗素子群１１〜３４とから構成され、更に該ピエゾ抵抗素子群の上にはＳｉＯ_２薄膜から成る保護膜４１が形成され、該保護膜上に、ピエゾ抵抗素子の両端にスルーホールを介して接続されたアルミ薄膜からなる引き出し電極群４０が形成され、更に、Ｘ、ＹおよびＺ軸方向の全てにおいて、略ダイヤフラム中央でピエゾ抵抗素子の１端に接続された引き出し電極４０から延伸されて中央重錘体２端部にかかる第２の電極パターン４０２を設け、また、Ｚ軸方向の可撓部上において、引き出し電極４０及び上記第２の電極薄膜パターン４０２とは全く独立して、固定部１の端部から重錘体２の端部まで伸びた第３の電極パターン４０３を形成したものである。これらの第２および第３の電極パターン群４０２、４０３は、本来の引き出し電極群４０を形成する時に同時に略同一パターン幅に作製した。
【００１５】
次に本実施例の製造方法について説明する。図２は、主要工程を説明するためのＸ−Ｘ方向断面の一部を示している。なお、本製造プロセスの説明においては、可撓部３の厚さを高精度に制御できるようにＳＯＩウェーハを用いた例で説明する。ＳＯＩとはＳｉｌｉｃｏｎＯｎＩｎｓｈｕｌａｔｏｒのことであり、Ｎ型のＳｉを使った。ＳＯＩウェーハとは図２に符号をつけたように、Ｓｉのベース基板６００、Ｓｉ活性層である表面のＳＯＩ層８００および両者の間にあり、エッチングストッパーとして使われるＳｉＯ_２層７００とで構成されたＳｉ半導体基板である。それぞれの厚さとしては、例えば、高感度な加速度センサー用としては、ベース基板は５００〜６２５μｍ、ＳｉＯ_２は１μｍそしてＳＯＩ層は１０μｍ前後としている。
【００１６】
製造プロセスの最初は、まず、ＳＯＩ層８００の表面に、フォトレジストあるいは熱酸化ＳｉＯ_２膜などをマスクとして所定形状のパターンを作り、イオン打ち込みなどの不純物拡散工程によってボロンを拡散したピエゾ抵抗体１１、１２を作る（図２（ａ））。表面不純物濃度としては、温度特性および感度の両方の観点から、約２Ｘ１０^１８付近を選んだ。
【００１７】
次にピエゾ抵抗体１１、１２の保護を目的として（保護膜４１０を作製する（図２（ｂ））。保護膜としては、一般に半導体で使われているＳｉＯ_２とＰＳＧ（ＰｈｏｓｐｈｏｒｏｕｓＳｉｌｉｃａｔｅｄｇｌａｓｓ）の多層膜を使い可動イオンのゲッタリング効果を持たせている。ＳｉＯ_２とＰＳＧの２層膜の代わりにＳｉＯ_２とＳｉNの２層膜を使ってもよい。保護膜の厚さは、できるだけ薄くして応力を小さくした方が高感度化の点では好ましく、０．３〜０．５μｍとした。
【００１８】
次にピエゾ抵抗体１１、１２の両端部上の保護膜４１０に電極接続用のスルーホール４００ａをフッ酸を主体にした湿式エッチングにより形成した（図２（ｃ））。
【００１９】
次に、電極配線を作るために、まずスパッターによりアルミニウム合金（アルミニウム、銅、Ｓｉなどが主組成）を成膜する。厚さは、０．３〜０．５μｍほどとしたが、この厚さもできるだけ応力は小さい方が好ましく薄い方が良い。フォトエッチングにより電極配線４００および図２には図示されていない領域に形成される第２薄膜電極パターン４０２および第３薄膜電極パターン４０３を同一幅に同時にパターニングした（図２（ｄ））。
【００２０】
次に裏面のベース基板６００に、両面アライナー装置を用いて表面のピエゾ抵抗素子１１、１２などとの位置をあわせて重錘体２および固定部１の形状にフォトレジストマスクを形成し、ドライエッチング法でＳｉベース基板６００をエッチングし、更にエッチングストッパーのＳｉＯ_２層８００を湿式エッチングで除去した（図２（ｅ））。この工程で可撓部３が形成されるが、エッチングストッパーのＳｉＯ_２を除去せず残した方が、全体の応力バランスをとるのに良い場合もあり、エッチングストッパーのＳｉＯ_２を一部残す方法も適用可能である。その後に、ウェーハ上に形成した多数の加速度センサー素子をダイサー等を用い、チップ切断し、パッケージ等の組み立て工程を経て、加速度センサーを完成させた。
【００２１】
このように第２、第３の電極パターンを設けることによって、少なくともピエゾ抵抗素子が形成される領域の可撓部３上の電極薄膜による応力分布や放熱特性は各軸ともにそれぞれ均一にすることができた。したがって、各軸ともそれぞれオフセット電圧は、図７で示した従来品に比べ１／２以下にすることができた。また、薄膜の多層構造や薄膜パターンレイアウトの対称性、均一性を確保できたことにより、使用環境や通電等による温度変化によるピエゾ抵抗素子にかかる熱応力もほぼ等しくできたため、オフセット変動も小さく抑える事ができた。更に、他の効果として、本発明になる第２、第３の薄膜電極パターンの終点を固定部１および重錘体２の厚肉部まで延ばす事によって、耐衝撃性を向上させる効果が得られた。本発明の構造は、応力が集中する可撓部３と固定部１および重錘体部２との境界部の強度を電極材料で補強するものである。この境界領域付近では全ての薄膜電極パターンをできるだけ幅を広く構成することが耐衝撃性の面では有利である。
以上説明した第１の実施例においては、Ｘ及びＹ軸は合計の電極薄膜パターンの本数は２本、また、Ｚ軸は３本であるが、ＸおよびＹ軸にＺ軸と同様に第３の電極薄膜パターン４０３を追加することで、可撓部上の全ての検出軸について軸方向および可撓部の中央部のいずれに対しても線対称にすることができたため、第1の実施例よりも応力バランスおよび放熱特性をより一層均一化することができ、オフセット電圧をより低減かつ安定なものにできた。
【００２２】
次に、第1の発明になる他の実施例を説明する。本実施例はより高感度を達成しやすいように梁構造としたものである。図３は、本実施例を示す正面図、図４は図３の点線で囲んだ梁の拡大図である。本加速度センサーは、Ｓｉ単結晶基板の厚肉部からなる中央の重錘体２と周辺の固定部１とはＳｉ単結晶基板の薄肉部からなる４本の梁３０ａ、３０ｂ、３０ｃ、３０ｄで接続され、Ｘ方向とＺ方向とを同一の梁３０ａ、３０ｃ上に、また、Ｙ方向をこれと直交する他の梁３０ｂ、３０ｄ上に形成したピエゾ抵抗素子群で検出するように、該梁上にはＸ軸（１１１、１１２、１１３、１１４）およびＺ軸（３１１、３１２、３１３、３１４）用の計８_ケ、また、他の梁上にはＹ軸の計４_ケのピエゾ抵抗素子（２１１、２１２、２１３、２１４）が形成され、各ピエゾ抵抗素子は引き出し電極４００で接続しブリッジ回路を構成した。両図に於いて、第1の発明になる第２および第３の電極薄膜パターンは、それぞれ図1と同じ符号４０２、４０３で示してあり、第２の電極薄膜パターン４０２は３軸全てに形成され、第３の電極薄膜パターン４０３は、ＸおよびＺ軸に形成され、２対の梁上の全ての電極パターンは５本と同じとした。したがって、本実施例によれば、各ピエゾ抵抗素子を形成する梁上では、電極薄膜パターンによる応力をほぼ一定、かつ放熱特性もほぼ同一とできたため、オフセット電圧およびその変動は従来比で約半減できた。
【００２３】
次に第2の発明になる実施例について説明する。本発明は、ピエゾ抵抗素子上において、引き出し電極を一方の端部から他の端部近傍まで延ばした第４の電極薄膜パターンを設け、可能な限り電極薄膜パターンの均一化を図ったものである。よりわかり易くするために、図３の実施例に本第2の発明を適用した例で説明する。図３の各検出軸の全てのピエゾ抵抗素子の上に、引き出し電極４００を一方の接続部から他の一方の近傍まで延ばし、これを第４の電極パターン４０４とした。この様子を図５および図６で説明する。図５は、図４に相当するＸおよびＺ軸用の一部拡大平面図、また図６は図５のＸ軸の断面図、である。両図において、図３および図４と同一部分については、同じ符号を付した。すなわち、１１１、１１２はＸ軸方向のピエゾ抵抗素子、３１１、３１２はＺ軸方向のピエゾ抵抗素子、４００は引き出し電極、４０２および４０３はそれぞれ第２、第３の電極薄膜パターン、４００ａは保護膜４１０のピエゾ抵抗素子と引き出し電極との接続部に設けたスルーホールである。
【００２４】
第２の発明になる第４の電極パターン４０４は、引き出し電極４００をピエゾ抵抗素子の上部において一方の接続端部からもう一方の接続部近傍まで延ばした部分をさしている。このように、第４の電極薄膜パターンの設置により、ほぼ完全に梁上の電極パターンを均一にでき、応力をそろえることができたため、オフセット電圧低減およびその変動低減に効果があった。この効果は、上記した第１の発明と組み合わせる事で更に大きくすることができ、従来品に比べ、約１／３にできた。更に本第２の発明になる付随効果として、ピエゾ抵抗素子の保護膜上をアルミニウム薄膜で覆っているため、製造工程中の汚れなどによる可動イオンの付着をなくすことができ、いわゆる通電変動を押さえる効果が得られ、ピエゾ抵抗値の変動率で見た場合、従来品に比べ約１桁低減でき安定性を向上できた。
【００２５】
以上、実施例を用いて本発明を詳細に説明したが、上記の第２、第３および第４の電極薄膜パターンは、引き出し電極と同一の製造工程で、ほぼ同一のパターン幅で形成することにより、膜厚、形状バラツキが小さく、特性のそろったものを容易に作製できる。また、第２および第４の電極薄膜パターンは、引き出し電極を延伸した例で説明したが、引き出し電極とは全く切り離して形成しても同様な効果が得られることは言うまでもない。更に本発明は、実施例で説明した引き出し電極のパターンレイアウトに限定されるものではない。
【００２６】
【発明の効果】
本発明によれば、オフセット電圧およびその通電変動の小さい、かつオフセット電圧の温度特性の悪化も小さい、更には通電変動も小さく、高感度な加速度センサーを提供することができる。
【図面の簡単な説明】
【図１】本発明になる第１の実施例を示す正面図。
【図２】本発明になる第１の実施例の製造工程を示す断面図。
【図３】本発明になる第２の実施例を示す正面図。
【図４】図３に示した本発明の第２の実施例のＸおよびＺ軸方向の１つの梁付近(点線枠内の拡大)の正面拡大図。
【図５】本発明になる第３の実施例のＸおよびＺ軸方向の１つの梁付近の断面拡大図。
【図６】図５に示した本発明の第３の実施例のＸ軸方向の構造断面図。
【図７】従来の半導体加速度センサーの例を示す正面図。
【図８】図７に示した従来例のＺ軸方向の構造断面図。
【図９】図７に示した従来例のＺ軸方向の要部の正面図。
【図１０】従来の加速度センサーのＸおよびＺ軸方向に加速度が加わった場合の状態を示す断面図。
【図１１】加速度センサーのＸ軸およびＺ軸方向の検出回路を示す電気回路図。
【図１２】従来の他の半導体加速度センサーの概略構造を示す正面図。
【符号の説明】
１固定部、２重錘体、３可撓部、４０引出し電極、４１保護膜、
４２電極端子、
１１１２１３１４２１２２２３２４３１３２３３
３４ピエゾ抵抗素子、３ａ〜３ｄ可撓部、１０ピエゾ抵抗素子、
１１１１１２１１３１１４２１１２１２２１３２１４３１１３１２３１３３１４ピエゾ抵抗素子、４００引き出し電極、
４０２第２の電極薄膜パターン、４０３第３の電極薄膜パターン、
４０４第４の電極薄膜パターン、４２０電極端子、
３０ａ３０ｂ３０ｃ３０ｄ可撓部、４１０保護膜、
４００ａ保護膜に形成したスルーホール

Claims

Ｓｉ単結晶基板の厚肉部から成る中央重錘体部と、該重錘体部を取り囲むように配置した固定部と、該重錘体部と固定部とを連結するＳｉ単結晶基板の薄肉部から成るダイヤフラム状または複数対の梁状の可撓部と、該可撓部上にある２つの直交する検出軸（ＸとＹ軸）および該可撓部に垂直な１つの検出軸（Ｚ軸）に対応して、該可撓部上に設置した各軸それぞれ４ケのピエゾ抵抗素子群とからなり、該各軸４_ケのピエゾ抵抗素子はフルブリッジ検出回路を構成するように薄膜の引き出し電極パターンで接続されてなる半導体加速度センサーであって、上記可撓部上に、固定部側から延びて可撓部の中央付近でピエゾ抵抗素子に接続されている引出し電極から延伸され、上記重錘体部に略あるいは完全にとどく第２の薄膜電極パターンや、上記引出し電極および第２の電極パターンとは独立して、該引出し電極や第２の電極パターン近傍に上記固定部側と重錘体部側に略あるいは完全にまたがる第３の薄膜電極パターン、のいずれかあるいは両方を新たに設けることによって、可撓部領域の電極薄膜パターンを略均一なレイアウトとしたことを特徴とする半導体加速度センサー。
請求項１項記載の半導体加速度センサーにおいて、上記第２の薄膜電極パターンは、上記引出し電極とは電気的および機械的に接続されていないことを特徴とする半導体加速度センサー。
Ｓｉ単結晶基板の厚肉部から成る中央重錘体部と、該重錘体部を取り囲むように配置した固定部と、該重錘体部と固定部とを連結するＳｉ単結晶基板の薄肉部から成るダイヤフラム状または複数対の梁状の可撓部と、該可撓部上にある２つの直交する検出軸（ＸとＹ軸）および該可撓部に垂直な１つの検出軸（Ｚ軸）に対応して、該可撓部上に設置した各軸それぞれ４_ケのピエゾ抵抗素子群とからなり、該各軸４_ケのピエゾ抵抗素子はフルブリッジ検出回路を構成するように薄膜の引き出し電極パターンで接続されてなる半導体加速度センサーであって、保護絶縁膜を介して各ピエゾ抵抗素子上に、少なくとも同一検出軸に対応する４_ケのピエゾ抵抗素子それぞれに接続された引出し電極の一方の電極接続部側から延伸し他の電極接続部近傍まで伸びる第４の薄膜電極パターンを設けたことを特徴とする半導体加速度センサー。
請求項１項、２項記載の半導体加速度センサーにおいて、少なくとも同一検出軸に対応する４_ケのピエゾ抵抗素子それぞれに接続された引出し電極を、保護絶縁膜を介して各ピエゾ抵抗素子上に、一方の電極接続部側から延伸し他の電極接続部近傍まで伸びる第４の薄膜電極パターンを設けたことを特徴とする半導体加速度センサー。
請求項３項および４項記載の半導体加速度センサーにおいて、上記第４の薄膜電極パターンは、上記引き出し電極とは電気的および機械的に接続されていないことを特徴とする半導体加速度センサー。
請求項１項から５項記載の半導体加速度センサーにおいて、上記引き出し電極および第２から第４の薄膜電極パターンは、同一材料からなり略同一の膜厚および略同一のパターン幅であることを特徴とする半導体加速度センサー。