JP5406487B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5406487B2
JP5406487B2 JP2008237423A JP2008237423A JP5406487B2 JP 5406487 B2 JP5406487 B2 JP 5406487B2 JP 2008237423 A JP2008237423 A JP 2008237423A JP 2008237423 A JP2008237423 A JP 2008237423A JP 5406487 B2 JP5406487 B2 JP 5406487B2
Authority
JP
Japan
Prior art keywords
chip
sensor chip
semiconductor device
sensor
controller chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008237423A
Other languages
English (en)
Other versions
JP2010073765A (ja
JP2010073765A5 (ja
Inventor
敦 藤澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008237423A priority Critical patent/JP5406487B2/ja
Publication of JP2010073765A publication Critical patent/JP2010073765A/ja
Publication of JP2010073765A5 publication Critical patent/JP2010073765A5/ja
Application granted granted Critical
Publication of JP5406487B2 publication Critical patent/JP5406487B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Pressure Sensors (AREA)
  • Dicing (AREA)

Description

本発明は半導体装置およびその製造技術に関し、特にＭＥＭＳ（Micro Electro Mechanical Systems）と呼ばれる技術を応用したセンサチップを封止体で樹脂封止した樹脂封止型の半導体装置に適用して有効な技術に関する。
近年、加速度センサや角速度センサなどの用途で、ＭＥＭＳと呼ばれる半導体微細加工技術を応用したセンサチップが用いられる。例えば、特開２００３−９２４１３号公報（特許文献１）には、Ｓｉ単結晶基板を用いた加速度センサが記載されている。
また、センサチップのパッケージ構造として、センサチップを樹脂封止した半導体装置がある。例えば、特開２００８−４５９０８号公報（特許文献２）には、センサチップを樹脂で封止した樹脂パッケージが記載されている。
特開２００３−９２４１３号公報 特開２００８−４５９０８号公報
ＭＥＭＳセンサ（ＭＥＭＳと呼ばれる技術を用いたセンサチップ）は、一例として、半導体チップの主面から裏面まで貫通する開口部、開口部の周囲に配置される支持体、および開口部内に配置され、支持体に支持される可動部を有している。ＭＥＭＳセンサは、外力により生じる可動部の動作を電気信号として検出して感知する。
この可動部の動作を電気信号として検出する方式は、ピエゾ抵抗型と静電容量型の２タイプに大きく分けられる。ピエゾ抵抗型のＭＥＭＳセンサは、可動部と支持体とを連結して支持する複数の梁部分にピエゾ抵抗素子を配置する。可動部が動くと複数の梁がそれぞれ弾性変形するが、この変形の程度に応じてピエゾ抵抗素子の抵抗値が変化するので、これを利用して電気信号に変換するものである。また、静電容量型のＭＥＭＳセンサは、可動部に形成された電極と該可動部と離間して配置される非可動部に形成された電極の間の静電容量が、可動部の動作に応じて変化することを利用して電気信号に変換するものである。
ＭＥＭＳセンサはこのように可動部の動作を電気信号として検出するので、ＭＥＭＳセンサの信頼性という観点から、感知対象である外力を印加しない状態では、可動部が所定の位置に配置されていることが重要である。
一方、近年では、このようなＭＥＭＳセンサを内蔵した半導体装置の信頼性を確保するだけでなく、製造コスト低減の要求が高まっている。コスト低減の観点から、半導体チップをリードフレームに搭載し、リードと半導体チップとをワイヤを介して接続する手段が有効である。また、半導体チップを配線基板に搭載する場合においても半導体チップと配線基板とをワイヤを介して接続する手段が有効である。このように半導体チップとリードあるいは配線基板とをワイヤを介して接続する場合、ワイヤや半導体チップを保護する必要があるが、保護手段としては樹脂でワイヤおよび半導体チップを封止して保護する方式がある。
そこで、本願発明者は、ＭＥＭＳセンサを樹脂で封止する半導体装置の構造について検討を行い以下の課題を見出した。
ＭＥＭＳセンサを樹脂封止する半導体装置の構成としては、例えば前記特許文献２に示すように、開口部（溝部）内に樹脂が侵入するのを防ぐために、シール材（蓋体）をＭＥＭＳセンサの表面に貼り付けＭＥＭＳセンサの開口部を塞ぐ構成が考えられる。
しかしながら、本願発明者が検討した所、前記特許文献２に記載される構成では、ＭＥＭＳセンサのセンサとしての特性が損なわれることが判明した。すなわち、ＭＥＭＳセンサの信頼性を低下させてしまうことが判明した。
本発明者が検討した所、この原因は以下の理由による。すなわち、ＭＥＭＳセンサを封止する樹脂の応力（収縮応力）が支持体を介して梁に伝達され、梁が歪む。例えば、前記ピエゾ抵抗型のＭＥＭＳセンサの場合、梁が歪むことでピエゾ抵抗素子の抵抗値が変化してしまうため、可動部の動作を正しく検出することができなくなる。また、静電容量型のＭＥＭＳセンサの場合、梁が歪むことで可動部と非可動部にそれぞれ形成された電極間の距離が変化するので、静電容量値が変化し、可動部の動作を正しく検出することができなくなる。
本発明は、上記課題に鑑みてなされたものであり、その目的は、センサチップの信頼性の低下を抑制することができる技術を提供することにある。
また、本願発明の他の目的は、半導体装置の製造コストを低減することを目的とする。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
すなわち、本発明の一つの実施の形態における半導体装置は、
上面、および前記上面の反対側に位置する下面を有するチップ搭載部と、
前記チップ搭載部の周囲に配置された複数のリードと、
表面、前記表面の反対側に位置する裏面、前記表面と前記裏面との間に形成された空洞、前記空洞内に配置された可動部、および前記表面に形成され、かつ前記可動部の変位量を電気信号として出力する複数の第１電極パッドを有し、前記チップ搭載部の前記上面上に搭載されるセンサチップと、
前記センサチップの表面上に配置されるキャップ材と、
前記センサチップの前記複数の第１電極パッドと前記複数のリードとをそれぞれ電気的に接続する複数のワイヤと、
前記センサチップ、および前記複数のワイヤを樹脂封止する封止体と、を含み、
前記キャップ材の一部は、前記封止体から露出しているものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
すなわち、センサチップの信頼性の低下を抑制することができる。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、銅層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、銅、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
（実施の形態１）
＜センサチップの構造＞
まず、図１〜図４を用いて本実施の形態１の半導体装置が有するセンサチップの構造について説明する。図１は、本実施の形態１の半導体装置が有するセンサチップの上面側を示す平面図、図２は図１に示すセンサチップの本体部の上面側を示す平面図、図３は図１に示すＡ−Ａ線に沿った断面図、図４は図１に示すＢ−Ｂ線に沿った断面図である。
本実施の形態１のセンサチップは、ＭＥＭＳと呼ばれる半導体微細加工技術を用いて形成されたセンサチップである。本実施の形態１では、センサチップの例として、ピエゾ抵抗型の加速度センサを取り上げて説明する。
本実施の形態１のセンサチップ（半導体センサチップ）１は、本体部１ｋ、および本体部１ｋの主面（第１主面１ａ）および裏面（第１裏面１ｂ）にそれぞれ配置された蓋部（第１シール材１ｍおよび第２シール材１ｎ）を有している。
センサチップ１の本体部１ｋは、第１主面１ａ、第１主面１ａの反対側に位置する第１裏面１ｂ、および第１主面１ａと第１裏面１ｂの間に位置する第１側面１ｃを有している。また、センサチップ１の本体部１ｋは、第１主面１ａから第１裏面１ｂに向かって貫通するように形成された（第１主面と第１裏面との間に形成された）開口部（空洞、貫通孔）１ｄ、開口部１ｄの周囲に配置される支持体１ｅ、および開口部１ｄ内に配置され、複数の梁（ビーム）１ｆを介して支持体１ｅに支持される錘部（可動部）１ｇを有している。
センサチップ１の本体部１ｋは、例えばシリコンからなり、支持体１ｅ、梁１ｆ、および錘部１ｇは一体に形成されている。また、錘部１ｇを支持する複数の梁１ｆは、それぞれ可撓性を有し、センサチップ１に、感知対象である外力（例えば慣性力や重力）が印加され、この外力によって錘部１ｇが動くと、これに伴って複数の梁１ｆが撓む（弾性変形する）。また、複数の梁１ｆには、それぞれピエゾ抵抗素子が配置され、各ピエゾ抵抗素子は、センサチップ１に形成された回路配線を介して、第１主面１ａに形成された複数のパッド（第１電極パッド）１ｈにそれぞれ電気的に接続されている。ピエゾ抵抗素子とは、応力によって、抵抗値が変化する抵抗素子である。つまり、センサチップ１では、複数の梁１ｆが撓むことにより、梁１ｆに配置されたピエゾ抵抗素子の抵抗値が変化するので、これを利用して電気信号に変換し、パッド１ｈから電気信号を取り出す加速度センサである。
また、センサチップ１は、本体部１ｋの第１主面１ａ側に配置され、開口部１ｄを第１主面１ａ側から被覆する第１シール材１ｍ、および第１裏面１ｂ側に配置され、開口部１ｄを第１裏面１ｂ側から被覆する第２シール材１ｎを有している。この第１シール材１ｍおよび第２シール材１ｎは、センサチップ１の外部機構部を外界から保護するのを防止する機能を有している。このため、第１シール材１ｍおよび第２シール材１ｎは、それぞれ開口部１ｄを覆うように配置されている。また、１シール材１ｍおよび第２シール材１ｎは、開口部１ｄと対向する領域にそれぞれ隙間１ｐを有している。センサチップ１では、隙間１ｐを形成することにより、錘部１ｇが動くためのスペースを確保している。ここで、隙間１ｐは、第１シール材１ｍ及び第２シール材をセンサチップ１に固定するために使用される接合材１ｓの厚さにより得られる。
センサチップ１は、例えば、フォトリソグラフィ技術やエッチング技術など半導体集積回路装置を製造する際に用いる微細加工技術を利用して形成することができるので、小型化できるという利点がある。例えば、本実施の形態１のセンサチップ１（本体部１ｋ）は、厚さ方向と交差する面の平面形状が四角形から成り、例えば各辺の長さが約１ｍｍ〜数ｍｍ程度の正方形である。
なお、本実施の形態１では、本体部１ｋ、第１シール材１ｍ、および第２シール材１ｎの組立体をセンサチップ１として説明するが、本体部１ｋのみでも加速度を感知することは可能である。したがって、本体部１ｋをセンサチップとし、第１シール材１ｍおよび第２シール材１ｎはセンサチップの第１主面１ａおよび第１裏面１ｂにそれぞれ固着される別部材としても考えることができる。
ここで、センサチップ１は上記のように可動部の動作を電気信号として検出するので、センサとしての信頼性という観点から、感知対象である外力を印加しない状態において、錘部１ｇが所定の位置（基準位置）に配置され、梁１ｆに撓みが発生していないことが重要である。この観点から、センサチップ１を組み込む半導体パッケージにおいては、センサチップ１の本体部１ｋに印加される感知対象以外の外力を極力低減することが好ましい。
＜半導体装置の構造＞
次に、図５〜図８を用いて、本実施の形態１の半導体装置の構成例を説明する。図５は本実施の形態１の半導体装置の上面側を示す平面図、図６は図５に示す半導体装置の下面側を示す平面図、図７は図５に示すＣ−Ｃ線に沿った断面図である。また、図８は、図５に示す半導体装置の封止体内部における平面構造を示す平面図である。このため、図８では、内部の構成が分かるように、封止体を透過して内部構造を示す平面図としている。
本実施の形態１の半導体装置は、基材であるリードフレーム（基板）のタブ（チップ搭載部）上に半導体チップが搭載されたリードフレームタイプの半導体パッケージであり、本実施の形態１ではその一例として、図５に示すようなリードフレームタイプの半導体装置であるＱＦＮ（Quad Flat Non-leaded Package）１０を取り上げて説明する。
リードフレームタイプの半導体装置は、長年に亘って蓄積されたコスト低減技術を活用することができる。また、既に構築された製造設備等のインフラストラクチャーを活用することができるので、配線基板上に半導体チップを搭載する基板タイプの半導体装置と比較して製造コストを低減することができる。
また、本実施の形態１のＱＦＮ１０は外部接続端子である複数のリード２ｂがＱＦＮ１０の下面（封止体６の下面６ｂ）側から露出している。したがって、複数のリードが半導体装置の側面から外側に導出されるＱＦＰ（Quad Flat Package）などと比較して半導体装置を小型化することができる。
図５〜図８において、本実施の形態１のＱＦＮ１０は、タブ（チップ搭載部）２ａと、タブ２ａの周囲に配置された複数のリード２ｂと、タブ２ａの上面２ａａに搭載されたコントローラチップ（制御チップ、第２の半導体チップ）３と、コントローラチップ３の第２主面３ａ上に搭載されたセンサチップ（第１の半導体チップ）１と、センサチップ１の第１シール材１ｍ上に配置されるキャップ材４と、コントローラチップ３、センサチップ１、および複数のリード２ｂをそれぞれ電気的に接続する複数のワイヤ５と、コントローラチップ３および複数のワイヤ５を封止する封止体６と、を有している。ＱＦＮ１０は、厚さ方向と交差する面の平面形状が四角形から成る。
ＱＦＮ１０は、１つのパッケージ内に、センサチップ１と、センサチップ１を制御するコントローラチップ３とを混載している。このように、１つのパッケージ内にセンサチップ１とコントローラチップ３とを混載することにより、センサチップ１とコントローラチップ３とを別々のパッケージとする場合と比較して実装面積を小さくすることができる。ここで、ＱＦＮ１０が有する各構成の詳細を説明する前に、ＱＦＮ１０の回路動作について、図９に示す回路ブロック図を用いて説明する。図９は図５〜図８に示す半導体装置における回路動作の一例を説明する回路ブロック図である。
センサチップ１はＸ軸、Ｙ軸、Ｚ軸の３軸方向の加速度をそれぞれ感知する３軸加速度センサである。したがって、Ｘ軸の加速度を感知するＸ軸センサブリッジ回路ＸＢＣ、Ｙ軸の加速度を感知するＹ軸センサブリッジ回路ＹＢＣ、およびＺ軸の加速度を感知するＺ軸センサブリッジ回路ＺＢＣを有している。各センサブリッジ回路ＸＢＣ、ＹＢＣ、ＺＢＣには、電源電位を供給する電源電位供給回路、基準電位を供給する基準電位供給回路、および各センサブリッジ回路ＸＢＣ、ＹＢＣ、ＺＢＣからの信号電流が流れる出力信号回路が接続されている。また、各センサブリッジ回路ＸＢＣ、ＹＢＣ、ＺＢＣは、それぞれピエゾ抵抗素子を有している。
一方、コントローラチップ３は、コントローラチップ３およびセンサチップ１に電源電位を供給する電源電位供給回路ＰＳＣ、センサチップ１を駆動するセンサ駆動回路ＳＤＣを有している。また、コントローラチップ３はセンサチップ１の各センサブリッジ回路ＸＢＣ、ＹＢＣ、ＺＢＣからの出力信号を処理する信号処理回路ＸＳＰＣ、ＹＳＰＣ、ＺＳＰＣを有している。また、コントローラチップ３は、コントローラチップ３およびセンサチップ１の各回路を制御する制御回路ＣＮＴＣ、メモリ回路ＭＥＭＣ、温度補償回路ＴＣＣを有している。
次に、各構成の詳細について、以下に説明する。
タブ２ａは、上面２ａａ、および上面２ａａの反対側の下面２ａｂを有している。タブ２ａの下面２ａｂは、封止体６の下面６ｂ側から露出しており、その表面には外装めっき層７が形成されている。外装めっき層７は、ＱＦＮ１０を実装基板に搭載する際の接合特性を向上させるために形成される。したがって、半導体装置を実装基板に搭載する際に用いられる接合材料、例えば、半田などの金属材料で構成される。本実施の形態１では外装めっき層７は、Ｐｂ（鉛）を実質的に含まない、所謂、鉛フリー半田であり、例えばＳｎ（錫）のみ、Ｓｎ（錫）‐Ｂｉ（ビスマス）、またはＳｎ（錫）‐Ａｇ（銀）‐Ｃｕ（銅）などである。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨｓ（Restriction of Hazardous Substances）指令の基準として定められている。また、外装めっき層７をＱＦＮ１０の外部端子である複数のリード２ｂの下面２ｂｂのみではなく、タブ２ａの下面２ａｂにも形成することにより、ＱＦＮ１０を実装基板に搭載した場合の放熱経路を確保することができるので、放熱特性を向上し、信頼性を向上することができる。
また、タブ２ａの平面形状（厚さ方向と交差する面の平面形状）は四角形からなり、本実施の形態１では、正方形である。また、タブ２ａの上面２ａａの面積は搭載されるコントローラチップ３の第２裏面３ｂの面積よりも小さい。
また、タブ２ａの周囲には、複数の吊りリード２ｃが配置され、タブ２ａはこの複数の吊りリード２ｃに支持されている。吊りリード２ｃはタブ２ａと一体に形成され、一方の端部がタブ２ａの外周縁に（図８ではタブ２ａが有する４つの角部のそれぞれに）接続され、ＱＦＮ１０の外縁方向に向かって延在している。また、吊りリード２ｃの下面側（図示は省略）にはハーフエッチング加工などの薄肉化処理が施されている。このため、吊りリード２ｃはＱＦＮ１０の下面（封止体６の下面６ｂ）側には露出せず、封止体６に封止されている。
タブ２ａの周囲に配置される複数のリード２ｂは、それぞれＱＦＮ１０の外部接続端子であり、上面２ｂａとその反対側に位置する下面２ｂｂとを有している。この下面２ｂｂは、タブ２ａの下面２ａｂと同様に封止体６の下面側から露出しており、その表面には外装めっき層７が形成されている。また、リード２ｂが有する４つの側面２ｂｃのうち、１つの側面２ｂｃは、封止体６の側面からも露出している。一方、リード２ｂの上面２ｂａはワイヤ５をボンディングするためのボンディング面であり、ワイヤ５とリード２ｂとの接合強度を向上させるため、あるいはワイヤ５とリード２ｂとの接合面での電気抵抗を低減させるため、単層あるいは複数の金属層が積層されためっき層（図示は省略）が形成されている。
前記したタブ２ａ、吊りリード２ｃおよび複数のリード２ｂはＱＦＮ１０の製造段階で用いるリードフレームの一部を構成する。つまり、ＱＦＮ１０はリードフレームのチップ搭載部であるタブ２ａにコントローラチップ３を搭載するリードフレームタイプの半導体装置である。このため、タブ２ａ、吊りリード２ｃおよび複数のリード２ｂはそれぞれ同じ金属材料で構成される。例えば、本実施の形態１では、タブ２ａ、吊りリード２ｃおよび複数のリード２ｂは、Ｃｕ（銅）合金からなる。
タブ２ａの上面２ａａ上には、コントローラチップ３が第１接着材８を介して固着されている。コントローラチップ３は、第２主面３ａ、第２主面３ａの反対側に位置する第２裏面３ｂ、および第２主面３ａと第２裏面３ｂとの間に位置する第２側面３ｃとを有し、第２裏面３ｂがタブ２ａの上面２ａａと対向するように配置されている。すなわちフェイスアップ実装である。
コントローラチップ３は、厚さ方向と交差する面の平面形状が四角形から成り、本実施の形態１では、例えば各辺の長さが数ｍｍ程度の正方形である。コントローラチップ３の材料には、シリコン（Ｓｉ）が使用されている。
コントローラチップ３の第２裏面３ｂの面積は、タブ２ａの上面２ａａの面積よりも大きく、第２裏面３ｂの外縁部はリード２ｂの上面２ｂａ上に搭載されている。これにより、ＱＦＮ１０を小型化することができる。
第１接着材８には、半導体チップのダイボンディングに一般に用いられる材料を用いることができる。例えば、本実施の形態１では、ＤＡＦ（Die Attach Film）と呼ばれる接着力を有する樹脂フィルムを用いている。例えば、ポリイミドなどの樹脂を基材として、該基材中に無機フィラーを添加し、表面に粘着層を形成したフィルムを用いることができる。
第１接着材８にＤＡＦを用いることにより、コントローラチップ３をダイボンディングする工程において、コントローラチップ３の第２裏面３ｂに第１接着材８を貼り付けた状態でダイボンディングすることができる。また、ＤＡＦはペースト状の接着材と比較して厚さやはみ出しなどの制御の観点から優れているので、コントローラチップ３を容易に複数のリード２ｂ上にもダイボンディングすることができる。
また、コントローラチップ３の第２主面３ａには、センサチップ１およびコントローラチップを制御、駆動する各種回路が形成されている。また、第２主面３ａには各種回路と電気的に接続される複数のパッド（第２電極パッド）３ｄが形成されている。複数のパッド３ｄは、それぞれ導電性部材であるワイヤ５を介して複数のリード２ｂと電気的に接続されている。
コントローラチップ３の第２主面３ａ上には、第２接着材９を介してセンサチップ１が搭載されている。センサチップ１の第１主面１ａに形成された複数のパッド１ｈは、導電性部材であるワイヤ５を介して複数のリード２ｂとそれぞれ電気的に接続されている。なお、本実施の形態１では、図７および図８に示すようにパッド１ｈとパッド３ｄとをワイヤ５を介して接続し、さらにパッド３ｄとリード２ｂとをワイヤ５を介して接続することにより、パッド１ｈとリード２ｂを電気的に接続している。つまり、センサチップ１の各パッド１ｈは、コントローラチップ３の各パッド３ｄを介してリード２ｂと電気的に接続されている。しかし、ワイヤ５による接続関係は、図７および図８に示す態様には限定されず、たとえば、パッド１ｈとリード２ｂを、ワイヤ５を介して直接接続しても良い。
ところで、センサチップ１をコントローラチップ３の第２主面３ａ上に固定する第２接着材９も第１接着材８と同様にＤＡＦと呼ばれる接着力を有する樹脂フィルムであるが、その厚さは第１接着材８よりも厚い。ＤＡＦは、樹脂を基材とするフィルムであるため、厚さを厚くするほどと、厚さ方向における応力緩和効果が向上する。
ここで、ＱＦＮ１０を実装基板に実装した場合、ＱＦＮ１０を実装した実装基板の反りなどの影響により、ＱＦＮ１０のタブ２ａ、リード２ｂなどに応力が発生する場合がある。また、封止体６の収縮応力の影響により、コントローラチップ３に応力が発生する場合がある。上述したように、センサチップ１の信頼性低下を防止する観点からは、センサチップ１の本体部１ｋに印加される感知対象以外の外力を極力低減することが好ましいので、タブ２ａ、リード２ｂあるいはコントローラチップ３に応力が発生した場合であっても、この応力がセンサチップ１に伝達されることを防止ないしは抑制することが好ましい。
そこで、本実施の形態１では、第２接着材９の厚さを第１接着材８の厚さよりも厚くする構成とした。これにより、第２接着材９は、応力緩和層として機能するため、タブ２ａ、リード２ｂあるいはコントローラチップ３に応力が発生した場合であっても、これを緩和し、センサチップ１への伝達を防止ないしは抑制することができる。したがって、ＱＦＮ１０のセンサとしての信頼性の低下を防止ないしは抑制することができる。
また、センサチップ１、コントローラチップ３、および複数のワイヤ５は封止体６により封止されている。封止体６でセンサチップ１、コントローラチップ３、および複数のワイヤ５を封止することにより、センサチップ１、コントローラチップ３、および複数のワイヤ５を保護することができる。センサチップ１、コントローラチップ３、および複数のワイヤ５を保護する方法としては、本実施の形態１で説明する樹脂封止の他に、セラミックパッケージの内部に形成されたキャビティ内にセンサチップ１などを搭載し、該キャビティをシールド板（蓋体）で封じる方法がある。しかし、セラミックパッケージを用いる場合、樹脂封止型の半導体装置と比較してコストが高くなるという問題がある。本実施の形態１では、ＱＦＮ１０を樹脂封止型の半導体装置とすることにより半導体装置の製造コストを低減することができる。
ところが、本願発明者は、センサチップ１を樹脂で封止する場合、新たな課題が生じることを見出した。すなわち、封止体６を構成するＭＥＭＳセンサを封止する樹脂の応力（主に収縮応力）が、センサチップ１に印加される問題である。
詳しく説明すると、封止体６は主に熱硬化性樹脂（例えばエポキシ系の樹脂など）で構成され、センサチップ１を構成するシリコンとは線膨脹係数が異なる。このため、ＱＦＮ１０の各製造工程、あるいは完成したＱＦＮ１０を実装基板に実装する工程で加熱プロセスを施すと、線膨脹係数の違いに起因して収縮応力が発生する。この収縮応力がセンサチップ１に印加されると、図３に示す支持体１ｅを介してセンサチップ１の内部に伝達され、梁１ｆや開口部１ｄが変形してしまう。この結果、センサチップ１の信頼性が低下してしまう。
梁１ｆや開口部１ｄの変形を防止する方法として、支持体１ｅの壁厚（幅）を厚くして強度を向上させる方法が考えられるが、封止体６の収縮力による影響を完全に排除するためには、支持体１ｅの壁厚を相当厚くする必要があるため、センサチップ１の外形サイズが大きくなるので、半導体装置の小型化に対応することが困難となる。つまり、ＭＥＭＳセンサの長所である半導体装置の小型化を犠牲にすることとなるため、支持体１ｅの壁厚を厚くすることのみによる方法には限界がある。
そこで、本願発明者は、封止体６の収縮応力がセンサチップ１に与える影響について検討し、以下の対策を見出した。すなわち、センサチップ１の第１主面１ａおよび第１裏面１ｂと対向する領域の封止体６を少なくする（薄くする）、あるいは取り除くことにより、センサチップ１の開口部１ｄ内に伝達される応力を軽減するものである。
梁１ｆや開口部１ｄの変形は、支持体１ｅが第１側面１ｃ方向から内側に押し込まれることにより発生する。ここで、センサチップ１の第１側面１ｃ方向に印加される収縮応力は、主としてセンサチップ１の第１主面１ａ側および第１裏面１ｂ側に配置された封止体６が収縮し、第１側面１ｃ側の封止体６が内側に引っ張られることにより生じる。したがって、梁１ｆや開口部１ｄの変形を防止するためには、センサチップ１の第１側面１ｃ方向から印加される応力を軽減すること、および、第１側面１ｃ方向に印加される応力に対する強度を向上させることが重要となる。
そこで、本実施の形態１では、第１シール材１ｍ上に、キャップ材４を配置する構成とした。これにより、キャップ材４を配置しない場合と比較して、センサチップ１の第１主面１ａと対向する領域に配置される封止体６の量を少なくすることができる。一方、センサチップ１の第１裏面１ｂ側には、コントローラチップ３およびタブ２ａが配置されている。このため、センサチップ１の第１裏面１ｂと対向する領域に配置される封止体６の量を少なくすることができる。このように、センサチップ１の第１主面１ａおよび第１裏面１ｂと対向する領域の封止体６を少なくすることにより、センサチップ１の開口部１ｄ内に伝達される応力を軽減することができる。つまり、センサチップ１の梁１ｆや開口部１ｄの変形を防止ないしは抑制することができるので、センサチップ１の信頼性の低下を抑制することができる。
また、上記したように、センサチップ１の第１側面１ｃ方向に印加される収縮応力は、主としてセンサチップ１の第１主面１ａ側および第１裏面１ｂ側に配置された封止体６が収縮することにより発生するので、第１側面１ｃ方向に印加される収縮応力を軽減する観点からは、センサチップ１の第１主面１ａ側および第１裏面１ｂ側には封止体６を配置しない構成とすることが好ましい。本実施の形態１では、キャップ材４の上面４ａが封止体６の上面６ａから露出している。つまり、キャップ材４の上面４ａ側には封止体６が配置されていない。一方、センサチップ１の第１裏面１ｂ側には、コントローラチップ３およびタブ２ａが配置され、タブ２ａは封止体６の下面６ｂから露出している。つまり、タブ２ａの下面２ａｂ側には、封止体６は配置されていない。このように、キャップ材４およびタブ２ａをそれぞれ封止体６の上面６ａおよび下面６ｂから露出させることにより、センサチップ１の第１側面１ｃを囲むように配置された封止体６は、センサチップ１の第１主面１ａ側および第２裏面１ｂ側において分断される。このため、センサチップ１の第１側面１ｃ方向に印加される収縮応力を大幅に低減することができる。
また、第１側面１ｃ方向から印加される応力に対する強度を向上させるという観点からは、ＱＦＮ１０は第１シール材１ｍ上にキャップ材４を配置することにより、第１シール材１ｍの強度（平面方向の強度）を補強することができる。この結果、第１側面１ｃ方向からセンサチップ１の内部に応力が印加された場合であっても、第１シール材１ｍおよびキャップ材４による補強効果によって、本体部１ｋの変形を防止ないしは抑制することができる。一方、センサチップ１の第１裏面１ｂ側は、コントローラチップ３およびタブ２ａにより第２シール材１ｎの強度（平面方向の強度）を補強することができるので、本体部１ｋの変形を防止ないしは抑制することができる。
また、収縮応力の低減、および強度向上の観点から、第１シール材１ｍおよびキャップ材４の平面寸法はできる限り大きくすることが好ましい。本実施の形態１では、センサチップ１の第１主面１ａにおいて、パッド１ｈが配置される辺は、パッド１ｈを露出させることにより、ワイヤ５をボンディングするスペースを確保しているが、パッド１ｈが配置されていない辺においては、第１主面１ａが、外縁まで、第１シール材１ｍに覆われ、この第１シール材１ｍの上面はキャップ材４に覆われている。一方、第１裏面１ｂ側には、パッドなどが形成されていないので、第１裏面１ｂ側に固定される第１シール材１ｍは、第１裏面１ｂ全体を覆っている。
また、センサチップ１の変形を防止するためには、センサチップ１の本体部１ｋの線膨脹係数と、第１主面１ａあるいは第１裏面１ｂに配置される第１、第２シール部材１ｍ、１ｎ、およびキャップ材４それぞれの線膨脹係数を近い値とすることが好ましい。線膨脹係数を揃えて、各部材間の線膨脹係数の差に起因する応力の発生を防止ないしは抑制するためである。したがって、第１、第２シール部材１ｍ、１ｎ、およびキャップ材４の材料には、本体部１ｋを構成する材料と同種の材料（例えば、本実施の形態１では、本実施の形態１では、第１、第２シール部材１ｍ、１ｎ、キャップ材４、および本体部１ｋはそれぞれＳｉ、あるいはガラスよりなる）で構成することが好ましい。なお、「同種の材料」との記載は、各部材を構成する主要な成分が共通していることを意味し、例えば、電気的特性を得るために、本体部１ｋに含まれる不純物まで完全に一致している必要はない。
同様に、センサチップ１に接着する部材、すなわち、第２接着材９および第３接着材１１についても、線膨脹係数をセンサチップ１と揃えるため、フィラー材を混合することが好ましい。また、封止体６は樹脂で構成されるが、この封止体６にも線膨張係数をセンサチップ１の線膨張係数に近づけるためのフィラー材を含有させることが好ましい。
また、本実施の形態１ではキャップ材４は第１シール材１ｍ上に第３接着材１１を介して固着されている。この第３接着材１１は、第１接着材８および第２接着材９と同様にＤＡＦと呼ばれる接着力を有する樹脂フィルムであるが、第１シール材１ｍの平面方向の強度をキャップ材４により補強する観点から、第３接着材１１の厚さは第１接着剤８よりも薄くすることが好ましい。キャップ材４よりも低弾性である第３接着材１１の厚さを薄くすることにより、第１シール材１ｍとキャップ材４の距離を近づけることができるので、キャップ材４による補強効果を効果的に得ることができる。一方、センサチップ１の第１裏面１ｂ側にはコントローラチップ３およびタブ２ａが配置されているので、第１裏面１ｂ側は、第１主面１ａ側よりも収縮応力の影響を受けにくい。このため、ＱＦＮ１０は第３接着材１１の厚さを第２接着材９の厚さよりも薄くしている。
以上説明したように本実施の形態１のＱＦＮ１０は、センサチップ１の第１主面１ａ側および第１裏面１ｂ側の封止体６を少なく（薄く）する、あるいは取り除くことによりセンサチップ１の本体部１ｋの変形を防止ないしは抑制している。したがって、支持体１ｅ（図３参照）の壁厚を過剰に厚くすることなくセンサチップ１の変形を抑制することができるので、ＱＦＮ１０の寸法（特に平面寸法）を小型化することができる。ＭＥＭＳセンサは小型化できるという点がおおきな利点の一つであり、本実施の形態１によればその利点を損なうことなく信頼性の低下を抑制することができる。
また、ＱＦＮ１０は前記の通り、コントローラチップ３がタブ２ａおよび複数のリード２ｂの上に搭載されているが、このような構成は、センサチップ１の信頼性低下抑制の観点からも好ましい。すなわち、コントローラチップ３をリード２ｂ上にも搭載することによりＱＦＮ１０の平面方向の寸法を小さくすることができる。したがって、コントローラチップ３がタブ２ａ上のみに搭載される場合と比較して、センサチップ１の第１側面１ｃの周囲に配置される封止体６の量を少なくすることができる。この結果、第１側面１ｃの周囲に配置される封止体６に起因して発生する収縮応力を低減することができるので、センサチップ１の信頼性低下を抑制することができる。
また、ＱＦＮ１０は一つのパッケージ内にコントローラチップ３とセンサチップ１が積層されている。したがって、コントローラチップ３と隣り合う側のシール材（本実施の形態１では、第２シール材１ｎ）の強度をコントローラチップ３により補強することができる。このようにコントローラチップ３をセンサチップ１の補強部材として機能させる観点からは、コントローラチップ３の平面積は、センサチップ１の平面積よりも大きい方がより好ましい。
また、ＱＦＮ１０は、コントローラチップ３がセンサチップ１よりも実装面であるリード２ｂの下面２ｂｂに近い下層側に積層している。ＱＦＮ１０を実装基板に実装した場合に、実装基板側でノイズが発生すると、該ノイズがセンサチップ１の特性に影響を与え、信頼性が低下する懸念がある。しかし、ＱＦＮ１０はセンサチップ１と実装面との間にコントローラチップ３を配置するので、コントローラチップ３が磁気シールドとして機能するので、実装基板のノイズによる影響を低減することができる。このようにコントローラチップ３をセンサチップ１の磁気シールドとして機能させる観点からは、コントローラチップ３がセンサチップ１の第２裏面１ｂ全体を覆っていることが好ましい。また、コントローラチップ３の平面積は、センサチップ１の平面積よりも大きい方がより好ましい。
＜半導体装置の製造方法＞
次に図５〜図８に示すＱＦＮ１０の製造方法について説明する。
まず、図１０〜図１２に示すリードフレーム２を準備する（リードフレーム準備工程）。図１０は本実施の形態１の半導体装置の製造に用いるリードフレームの全体構造の概要を示す平面図、図１１は図１０に示すＡ部を拡大して示す拡大断面図、図１２は図１１に示すＤ−Ｄ線に沿った拡大断面図である。
本工程で準備するリードフレーム２は、複数の製品形成領域（デバイス形成領域）１５ａ（図１０において２点鎖線で囲まれる各領域）を有し、各製品形成領域１５ａは図５〜図８に示す半導体装置（ＱＦＮ１０）１個分に相当する。各製品形成領域１５ａは枠体１５ｂによって連結されている。また、図１０に示すように各製品形成領域１５ａはマトリクス状に配置されている。図１０では列方向に１２個、行方向に１５個配置された複数の製品形成領域１５ａのブロックが、行方向に２個連結された構造を示している。
また、図１１に示すように、リードフレーム２が有する複数の製品形成領域１５ａは、それぞれタブ（チップ搭載部）２ａを支持する複数の吊りリード２ｃ、タブ２ａの周囲に配置される複数のリード２ｂを有している。また、リードフレームが有する枠体１５ｂは、複数の吊りリード２ｃおよび複数のリード２ｂと一体に形成されている。
本実施の形態１のＱＦＮ１０は、例えば、カーナビゲーション装置、ＤＶＣ（Digital Video Camera）、携帯電話、及びゲームなどに組み込まれる加速度センサであり、外部接続端子の数が比較的少ない。例えば、図５〜図８に示すＱＦＮ１０では、リード２ｂの数は２０個である。このように端子数が少ない半導体装置の場合、製造コスト低減の観点からリードフレームを用いることが好ましい。例えば、図１０〜図１２に示すリードフレーム２はプレス加工により形成されている。詳しくは、リードフレーム２の基材となる金属板を金型でプレスすることにより、タブ２ａ、リード２ｂ、吊りリード２ｃなどの形状を図１１に示すように成形している。このプレス加工は金型を用いて大量に生産することができるので、リードフレーム２の製造コストを低減することができる。なお、半導体装置の微細化が進むと、機械的な成形手段であるプレス加工では、加工精度にも限界が生じる。そこで、より精細な加工を行う方法として、化学的な成形手段であるエッチング方式を使用しても良い。
次に、図１３および図１４に示すようにコントローラチップ３を準備して、それぞれタブ２ａの上面２ａａ上に第１接着材８を介して搭載する（ダイボンディング工程）。図１３は、図１１に示すリードフレームにコントローラチップを搭載した状態を示す拡大平面図、図１４は図１３に示すＤ−Ｄ線に沿った拡大断面図である。
本工程では、まず、前記したコントローラチップ３を準備する。コントローラチップ３はウエハ（半導体ウエハ）に複数個ずつ形成する。ウエハが有する複数のチップ形成領域のそれぞれにコントローラチップ３が有する各種回路、複数のパッド３ｄなどを形成し、その後、ダイシングラインに沿ってダイシングブレードなどの切断治具を走らせてコントローラチップ３に個片化する。なお、本実施の形態１では、コントローラチップ３をボンディングする第１接着材８として、ＤＡＦを用いるので、個片化前のウエハの段階で、裏面（コントローラチップ３の第２裏面３ｂに相当）に第１接着材８を予め貼り付けておく。コントローラチップ３は前記したようにセンサチップおよびコントローラチップ３を制御、駆動する各種回路、各種回路と電気的に接続される複数のパッド３ｄ、第２主面３ａと反対側の第２裏面３ｂ、および第２主面３ａと第２裏面３ｂとの間に位置する第２側面３ｃとを有している。
次に、図１３および図１４に示すように、コントローラチップ３を、第２裏面３ｂがタブ２ａの上面２ａａおよびリード２ｂの上面２ｂａと対向させた状態で、タブ２ａの上面２ａａ全体およびリード２ｂの上面２ｂａの一部を覆うように配置する。次に、第１接着材８が貼り付けられたコントローラチップ３の第２裏面３ｂ側をタブ２ａおよびその周囲に配置された複数のリード２ｂの一部に押し付けてコントローラチップ３を固着する。
次に、図１５および図１６に示すようにコントローラチップ３の第２主面３ａ上に、第２接着材９を介してセンサチップ１を搭載する（センサチップ搭載工程）。図１５は、図１３に示すコントローラチップにセンサチップを搭載した状態を示す拡大平面図、図１６は図１５に示すＤ−Ｄ線に沿った拡大断面図である。
本工程では、まずセンサチップ１を準備する。センサチップ１の第１主面１ａ側および第１裏面１ｂ側には、それぞれ第１シール材１ｍ、第２シール材１ｎが予め接合されている。また第２シール材１ｎの下面には、フィルム状に形成された接着シートである第２接着材９が貼り付けられている。フィルム状の第２接着材９が予め貼り付けられたセンサチップ１は例えば、以下のように得られる。
すなわち、ＭＥＭＳ加工され、３層構造となったウエハ状のセンサチップ１の集合体の最下層（第２シール材１ｎに相当する構成部材の下面）に第２接着材９を貼り付ける。
次に、上記３層構造のウエハ状のセンサチップ１の集合体をチップ形成領域毎に切断し、個片化する。この個片化工程では、コントローラチップ３の個片化工程と同様に、ダイシングラインに沿ってダイシングブレードなどの切断治具を走らせる方法を用いることができる。
ただし、前記の通り、センサチップ１の信頼性低下を抑制する観点からは、個片化工程においてセンサチップ１に印加される振動あるいは衝撃などの外力を極力小さくすることが好ましい。したがって、センサチップ１の個片化工程において、ダイシングラインに沿ってダイシングブレードを移動させる第１ダイシング速度は、コントローラチップ３を個片化する際の第２ダイシング速度よりも遅くすることが好ましい。
また、個片化工程において、センサチップ１に印加される外力は、センサチップ１の厚さが厚くなる程大きくなる。つまり、第１、第２シール材１ｍ、１ｎの厚さを過剰に厚くすると、個片化工程で、本体部１ｋ（特に梁１ｆ）が破損してしまうリスクが増大する。一方、完成したＱＦＮ１０において、封止体６の収縮応力に対する強度を補強する観点からは、特に第１シール材１ｍの厚さは厚いほど良い。
そこで、本実施の形態１では、センサチップ１を個片化した後（後述するキャップ材搭載工程）で、第１シール材１ｍ上にさらにキャップ材４（図７参照）を搭載する工程とした。これにより、第１シール材１ｍを極端に厚くしなくとも、十分な補強効果を得ることができるので、個片化工程で、本体部１ｋ（特に梁１ｆ）が破損してしまうリスクを軽減することができる。すなわち、センサチップ１の信頼性低下を抑制することができる。この観点からは、図７に示すキャップ材４の厚さは、第１シール材１ｍの厚さよりも厚くすることが好ましい。
センサチップ１の本体部１ｋ、第１シール材１ｍ、第２シール材１ｎの厚さは、例えばシリコンウエハを基材とする場合は、このウエハ表面を研削加工することにより調整することができる。ウエハの厚さには業界の標準的な厚さがあり、例えば６インチウェハなら６２５μｍ、８インチウェハなら７２５μｍ、１２インチなら７７５μｍのものが入手容易である。一般に、ウエハの薄型化をする場合には、ウエハの主面に回路などを形成した後で、裏面側を研磨する。この裏面研磨技術を用いれば、数十μｍ程度の厚さまで薄型化することが可能であるが、極端な薄型化をすると、センサチップ１の動作機構部の信頼性低下、検出素子の感度低下となる懸念がある。したがって、本実施の形態１では、センサチップ１の本体部１ｋ厚さを５００μｍ〜数百μｍ前後としている。また、第１シール材１ｍおよび第２シール材１ｎの厚さについては、本体部１ｋを補強する観点から極端に薄くはせず、本実施の形態１では百μｍ〜数百μｍとなるように形成している。
次に、センサチップ１をコントローラチップ３の第２主面３ａ上に搭載する。本工程では、センサチップ１の第１裏面１ｂ側（第２接着材９が貼着された面）をコントローラチップ３の第２主面３ａと対向させた状態で、コントローラチップ３の第２主面上に配置する。センサチップ１の配置はコレットなどの治具を用いて行うが、センサチップ１をコントローラチップ３に近づける第１速度は、コントローラチップ３をダイボンディングする際に、コントローラチップ３とタブ２ａに近づける第２速度よりも遅くする方が好ましい。ダイボンディング時にセンサチップ１に印加される衝撃を少なくするためである。また、本実施の形態１では、第２接着材９の厚さは第１接着材８の厚さよりも厚いので、ダイボンディング時の衝撃を第２接着材９により緩和することができる。次に、第２接着材９が貼り付けられたセンサチップ１の第１裏面１ｂ側をコントローラチップ３の第２主面３ａに押し付けてセンサチップ１を固着する。
次に、図１７および図１８に示すようにセンサチップ１の第１主面１ａ側（詳しくは、第１シール材１ｍの上面上）に、第３接着材１１を介してキャップ材４を搭載する（キャップ材搭載工程）。図１７は、図１５に示すセンサチップにキャップ材を搭載した状態を示す拡大平面図、図１８は図１７に示すＤ−Ｄ線に沿った拡大断面図である。
本工程では、まずキャップ材４を準備する。キャップ材４は前記したように上面４ａ、上面４ａと反対側の下面４ｂ、および上面４ａと下面４ｂとの間に位置する側面４ｃを有している。
また、キャップ材４の下面４ｂには、樹脂およびフィラー材をフィルム状に形成した第３接着材１１が、予め貼り付けてある。フィルム状の第３接着材１１が予め貼り付けられたキャップ材４は例えば、以下のように得られる。
すなわち、必要とするキャップ材４よりも広い平面積を有する板材（例えばシリコンウエハ、あるいはガラスなど）を準備して、板材の裏面（下面４ｂに相当する面）にシート状の第３接着材１１を貼り付ける。その後、板材を第３接着材１１とともに切断し、例えば、図１７に示すような所定の平面寸法に個片化（ダイシング）する。この方法によれば、下面４ｂの前面が第３接着材１１で被覆されたキャップ材４が得られる。
次に、下面４ｂに第３接着材１１が貼り付けられたキャップ材４を、下面４ｂがセンサチップ１の第１シール材１ｍの上面と対向するように配置して、第３接着材１１を介してセンサチップ１上に固定する。ここで、キャップ材４をセンサチップ１上に配置する際に、センサチップ１に対して衝撃が加わることを抑制するため、キャップ材をセンサチップ１に近づける速度は、前記したコントローラチップ３をタブ２ａに近づける速度よりも遅くすることが好ましい。
次に、図１９および図２０に示すようにワイヤ５を介して、コントローラチップ３の複数のパッド３ｄ、センサチップ１の複数のパッド１ｈおよび複数のリード２ｂを相互に電気的に接続する（ワイヤボンディング工程）。図１９は、図１７に示すパッドとリードとをそれぞれワイヤを介して電気的に接続した状態を示す拡大平面図、図２０は図１９に示すＤ−Ｄ線に沿った拡大断面図である。
本実施の形態１では、ワイヤ５の接合方法として超音波および熱圧着を併用して行っており、ワイヤボンディングの順序としては、例えば、センサチップ１のパッド１ｈとコントローラチップ３のパッド３ｄを接続し、次にコントローラチップ３のパッド３ｄとリード２ｂを接続する。また、先に上段側のボンディング領域（パッド１ｈ、パッド３ｄ）にワイヤ５の一端部を接続してから下段側のボンディング領域（パッド３ｄ、リード２ｂ）に他端部を接続する、所謂正ボンディング方式でボンディングしている。
また、図２０に示すように、コントローラチップ３のパッド３ｄ上には、キャピラリ（図示は省略）の先端部から突出したワイヤ５の一端部を放電させることで形成されたボール部が、キャピラリの荷重により接合されている。このボール部をワイヤ５の一端部に形成しておくことで、１ｓｔ側であるパッド１ｈ、３ｄと、ワイヤ５との接合強度をより向上することができる。
ここで、前記の通り、センサチップ１の信頼性低下を抑制する観点から、ワイヤボンディング工程においても、センサチップ１に印加される外力は極力低減することが好ましい。特に、小型のセンサチップ１においてはパッド１ｈと梁１ｆとの距離が近いため、ワイヤボンディング時にパッド１ｈに強い荷重を加えると、梁１ｆは変形する虞がある。
つまり、センサチップ１のパッド１ｈとワイヤ５とを接合する際に印加する第１の荷重をコントローラチップ３のパッド３ｄとワイヤ５とを接合する際に印加する第２の荷重よりも小さくすることが好ましい。
そこで、ボンディング強度を確保するため、パッド１ｈの表面に、ワイヤ５と同じ金属材料よりなる金属膜を形成することが好ましい。本実施の形態１では、ワイヤ５にＡｕ（金）を用いている。
なお、本実施の形態１では、本工程（ワイヤボンディング工程）は前記したキャップ材搭載工程の後で行う。換言すれば、前記キャップ材搭載工程はワイヤボンディング工程の前に行う。これは以下の理由による。
すなわち、本実施の形態１の工程順序を入れ替えてワイヤボンディング工程をキャップ材搭載工程の前に行うと、キャップ材搭載工程は、複数のワイヤ５がパッド１ｈに接合された状態で行うこととなる。このため、キャップ材４を搭載する際にキャップ材４あるいはこれを搭載するコレットなどの治具がワイヤ５と接触する可能性がある。この場合、ワイヤ５の接合部がパッド１ｈから外れ、導通不良となる虞がある。また、パッド１ｈから外れなくともワイヤ５が変形し、隣り合うワイヤ５同士が接触すると、短絡する虞がある。導通不良や短絡は、ＱＦＮ１０の信頼性低下の原因となる。
そこで、本実施の形態１では、ワイヤボンディング工程を、既にキャップ材４が搭載された状態で行う。これにより信頼性低下の原因となる導通不良や短絡を防止することができる。
次に、図２１および図２２に示すようにセンサチップ１、コントローラチップ３、キャップ材４、および複数のワイヤ５を樹脂で封止し、封止体（一括封止体）を形成する（封止工程）。図２１は、図１９に示すセンサチップ、コントローラチップ、キャップ材、および複数のワイヤを樹脂で封止し、封止体を形成した状態を示す拡大平面図、図２２は図２１に示すＤ−Ｄ線に沿った拡大断面図である。
本実施の形態１では、複数の製品形成領域１５ａをまとめて封止する、所謂、一括モールド方式（一括トランスファモールド方式）により、一括封止体１６を形成し、後述する個片化工程で、図５〜図８に示す各ＱＦＮ１０に分割する。このような製造方法はＭＡＰ（Mold Array Process）方式と呼ばれる。このＭＡＰ方式は、一回の封止工程でマトリクス状に配置された多数の製品形成領域１５ａを封止することができるので、生産効率が向上し、製造コストを低減させる観点から好ましい。なお、図２１および図２２に示す一括封止体１６を製品形成領域１５ａ毎に分割すると、図５〜図８に示す封止体６が得られる。
本工程では、まず、図２３に示すように、上型１７ａおよび上型１７ａと対向する下型１７ｂを有する成形金型１７を準備する（成形金型準備工程）。図２３は本実施の形態１の半導体装置の封止体の形成に用いる成形金型に図２０に示すリードフレームを搭載した状態の要部拡大断面図である。
上型１７ａは、上型面１７ｃと、この上型面１７ｃに形成されたキャビティ１７ｄと、このキャビティ１７ｄに連通するように上型１７ａに形成され、樹脂を供給するためのゲート部１７ｅと、このゲート部１７ｅとキャビティ１７ｄを介して対向する位置であり、上型１７ａに形成されたエアベント部（図示は省略）とを有している。また、キャビティ１７ｄの側面は外側から内側に向かって傾斜しており、これにより、成形金型１７から、一括封止体１６が形成されたリードフレーム２を取り出す際の離型性を向上させている。
一方、下型１７ｂは、上型１７ａの上型面１７ｃと対向する下型面１７ｆを有している。また、下型１７ｂのリードフレーム搭載領域は段差部を有し、この段差部の側面１７ｇでリードフレーム２の位置合わせを行う構造となっている。
また、成形金型１７は、上型１７ａと下型１７ｂとを型合わせすることにより形成されるポット部１７ｈを有している。ポット部１７ｈは、ゲート部１７ｅなどの樹脂流路を介してキャビティ１７ｄと連通されている。また、ポット部１７ｈには、一括封止体１６を形成するための樹脂を充填するためのプランジャ１７ｊが配置されている。
次に、上型１７ａと下型１７ｂとの間にフィルム（上型面被覆フィルム）１８を配置する（フィルム配置工程）。フィルム１８は、上型１７ａの上型面１７ｃを覆うように配置する。また、フィルム１８は上型１７ａの上型面１７ｃよりも大きい面積を有し、上型面１７ｃ全体を覆うように配置されていることが好ましい。
次に、センサチップ１、コントローラチップ３およびキャップ材４が搭載されたリードフレーム２を、フィルム１８と下型１７ｂとの間に配置する（リードフレーム配置工程）。本工程ではリードフレーム２の下面が下型１７ｂの下型面１７ｆと対向し、複数のコントローラチップ３が上型１７ａのキャビティ１７ｄの内部に位置するように、リードフレーム２の位置合わせをして成形金型１７の内部に配置する。この位置合わせは、リードフレーム２の端部を下型１７ｂの段差部の側面に合わせることで、容易に位置合わせを行うことができる。
なお、リードフレーム配置工程と前記したフィルム配置工程は、工程順序を入れ替えて行うことも可能であるが、この時点では、ワイヤ５が露出した状態であるため、フィルム１８を配置する際にワイヤ５と接触するリスクを回避する観点からは、リードフレーム配置工程をフィルム配置工程の後で行うことが好ましい。
次に、上型１７ａおよび下型１７ｂの距離を近づけて、フィルム１８の下面をキャップ材４の上面４ａに当接させる（クランプ工程）。本工程では、上型１７ａと下型１７ｂとの距離を近づけて、上型１７ａ、下型１７ｂとで、コントローラチップ３、センサチップ１、およびキャップ材４が搭載されたリードフレーム２を挟み込む。ここで、フィルム１８は、キャップ材４よりも柔らかい（硬度が低い）、例えばポリイミドなどの樹脂材料で構成される。このため、フィルム１８の下面とキャップ材４の上面４ａとを当接させた後、さらに上型１７ａと下型１７ｂとの距離を近づけると、フィルム１８の下面１８ｂ側は変形し、キャップ材４の一部がフィルム１８に食い込むこととなる。このようにフィルム１８の下面をキャップ材４に食い込ませることにより、キャップ材４の上面４ａを一括封止体１６から確実に露出させることができる。
ただし、本工程で過剰に強いクランプ力でクランプすると、キャップ材４を介してセンサチップ１に荷重が印加されるので、センサチップ１の変形防止の観点からは、クランプ力はできる限り小さくし、フィルム１８がキャップ材４に僅かに食い込む程度に留めることが好ましい。
次に、フィルム１８および下型１７ｂとの間に封止用の樹脂１６ａを供給し、一括封止体１６を形成する（一括封止体形成工程）。本工程では、封止用の樹脂１６ａをキャビティ１７ｄ内に供給し、これを熱硬化させて一括封止体１６とする。封止用の樹脂１６ａは、図１９に示すようにタブレット状に形成されたものを、予め加熱することにより、粘度を低下させてポット部１７ｈに投入しておく。また、成形金型１７をあらかじめ加熱しておくことにより樹脂１６ａはポット部１７ｈ内でさらに粘度が低下する。次に、プランジャ１７ｊにより樹脂１６ａを押し出してゲート部１７ｅを介してキャビティ１７ｄ内に供給（注入）する。注入された樹脂１６ａは、キャビティ１７ｄ内の隙間を順次埋めながら充填される。
また、図２３において、タブ２ａの下面２ａｂは、下型１７ｂの下型面１７ｆと接触している。したがって、タブ２ａｂの下面が一括封止体１６の下面側から露出するように封止される。
なお、成形金型１７は、ゲート部１７ｅの反対側に図示しないエアベント部を有しているので、たとえ供給された樹脂１６ａに空気（気泡）が巻き込まれていたとしても、この空気（気泡）はキャビティ１７ｄ内に残留することなく、エアベント部を介して外部に抜けるため、形成される一括封止体１６にボイドの問題が発生することはない。
樹脂１６ａが充填された状態で、成形金型１７を介して樹脂１６ａを加熱した状態で保持すると、樹脂１６ａが硬化して一括封止体１６が形成される。
ここで、封止用の樹脂１６ａにはフィラー材を含有させておくことが好ましい。詳しくは、本工程で形成される一括封止体１６の線膨張係数を低減し、センサチップ１の線膨張係数に近づけるためのフィラー材を含有させることが好ましい。完成後の封止体６の線膨張係数をセンサチップ１の線膨張係数と近づけて収縮応力の発生を抑制するためである。
次に、上型１７ａおよび下型１７ｂを型開きし、一括封止体１６が形成されたリードフレーム２を成形金型１７から取り出して図１４および図１５に示すように一括封止体１６の上面６ａからキャップ材４の上面４ａが露出したリードフレーム２が得られる（型開き工程）。
次に、図２４に示すように一括封止体１６から露出した複数のリード２ｂのそれぞれの下面２ｂｂに外装めっき層（金属層）７を形成する（外装めっき形成工程）。図２４は、図２２に示す一括封止体から露出した複数のリードおよびタブの下面に外装めっき層を形成した状態を示す拡大断面図である。
本工程では、例えば、図２２に示す一括封止体１６が形成されたリードフレーム２を図示しないめっき槽に投入し、リードフレーム２をめっき液に浸した状態で、電気めっきを施すことによりリード２ｂの下面２ｂｂ側にめっき層を成長させることにより外装めっき層７を形成する。ここで、本実施の形態１では、タブ２ａの下面２ａｂも、リード２ｂの下面２ｂｂと同様に一括封止体の下面６ｂ側から露出しているので、タブ２ａの下面２ａｂにも外装めっき層７が形成される。
次に、図２５および図２６に示すように複数の吊りリードおよび複数のリード２ｂのそれぞれと枠体１５ｂとの間をそれぞれ切断する（個片化工程）。図２５は図２４に示すリードフレームを個々の半導体装置として切断する切断ラインを示す拡大平面図、図２６は図２５に示すＤ−Ｄ線に沿った拡大断面図である。
本工程は、例えば図２６に示すように、一括封止体１６を上方に向けた状態、言い換えると、一括封止体１６の下面側をダイシングテープ２２で固定した状態で行われ、一括封止体１６の上面６ａ側からダイシングブレード２１を走らせて、分割する。このとき、一括封止体１６だけでなく、ダイシングテープ２２の一部までダイシングブレード２１を到達させることで、リードフレーム２および一括封止体１６を完全に分割することができる。ダイシングブレード２１は、図２５に示すダイシングライン（切断ライン）２０に沿ってリードフレーム２および一括封止体１６を切断しながら移動させる。この工程により、複数のＱＦＮ１０（図５〜図８参照）を取得する。
最後に、個片化されたＱＦＮ１０の外観を検査し、外装めっき層７の剥離や、封止体６とタブ２ａ、リード２ｂ、あるいはキャップ材４との間に隙間やクラックが生じていないことを確認し、半導体装置の製造が完了する。
＜変形例＞
次に本実施の形態１の変形例について説明する。
図２７は本実施の形態１の第１の変形例である半導体装置の内部構造を示す透視平面図、図２８は図２７に示すＥ−Ｅ線に沿った断面図である。図２７および図２８に示すＱＦＮ２３と図３に示すＱＦＮ１０との相違点は、キャップ材４の外縁が、センサチップ１の外縁よりも外側に延出している点である。
詳しく説明すると、ＱＦＮ２３は、センサチップ１の第１主面１ａが有する４つの辺のうち、パッド１ｈが配置されていない２辺において、キャップ材４がセンサチップ１の第１主面１ａの外縁よりも外側に延出されている。このようにキャップ材４を延出させると、センサチップ１の第１主面１ａ上の封止体６の量をＱＦＮ１０と比較してさらに低減することができる。したがって、センサチップ１の第１側面１ｃ側から加わる収縮応力をさらに低減することができるので、センサチップ１の変形を抑制することができる。
センサチップ１の第１シール材１ｍ、第２シール材１ｎは、前記の通りウエハ状態で積層した後で一括して切断する。したがって、第１シール材１ｍ、第２シール材１ｎの平面寸法は、センサチップ１の第１主面１ａよりも大きくすることができない。一方、キャップ材４はセンサチップ１を個片化した後で搭載する。したがって、キャップ材４はセンサチップ１の平面サイズ（第１主面１ａのサイズ）の制約を受けず、任意の大きさで形成することができる。つまり、センサチップ１を個片化した後でキャップ材４を搭載することにより、キャップ材４の外縁をセンサチップ１の第１主面１ａの外縁よりも外側に延出させることができる。
次に、図２９は、本実施の形態１の第２の変形例である半導体装置の内部構造を示す透視平面図、図３０は図２９に示すＦ−Ｆ線に沿った断面図である。図２９および図３０に示すＱＦＮ２４と図５〜図８に示すＱＦＮ１０との相違点は、ＱＦＮ２４のキャップ材４は、センサチップ１の第１主面１ａの全体を覆っている点である。つまり、センサチップ１の第１主面１ａが有する４つの辺の全てにおいて、キャップ材４をセンサチップ１の外縁よりも延出している。ＱＦＮ２４では、パッド１ｈが配置される辺においてもキャップ材４をセンサチップ１の外縁よりも延出しているので、キャップ材４の形状を例えば図２９に示すように正方形とすることができる。このため、封止体６の上面６ａにおける封止体６の配置量のバランスを略均等とすることができるので、センサチップ１の一部に応力が集中することを抑制することができる。
ここで、ＱＦＮ２４では、キャップ材４がパッド１ｈを覆うこととなるので、ワイヤ５とキャップ材４の干渉を防止するためにワイヤループの頂点（ワイヤ５の最高到達点）よりもキャップ材４の下面４ｂが上側となるように配置する必要がある。
ここで、第１シール材１ｍや第３接着材１１の厚さを厚くすれば、キャップ材４の下面４ｂをワイヤループの頂点よりも上側に配置することができるが、この場合、パッケージ全体の厚さが厚くなってしまい、結果として封止体６の使用量が増加する。したがって、図３０に示すようにワイヤループの高さを低くすることにより、キャップ材４とワイヤ５の干渉を防止することがより好ましい。図３０では、ワイヤループの高さを低くする方法の一例として、パッド１ｈとパッド３ｄとを接続するワイヤ５を所謂逆ボンディングによって接続する例を示している。つまり、ＱＦＮ２４の製造工程のうち、ワイヤボンディング工程では、パッド３ｄ、パッド１ｈの順でワイヤ５を接続する。これにより、正ボンディングの場合と比較してワイヤループの高さを低く抑えることができるので、キャップ材４とワイヤ５の干渉を防止することができる。このように逆ボンディングを行うためには、パッド１ｈ上にバンプ電極１ｒを形成しておくことが好ましい。バンプ電極１ｒを形成しておくことにより、第２ボンディング側であるパッド１ｈへのボンディングを容易に行うことができる。また、このバンプ電極１ｒは、ワイヤ５と同種の金属（本実施の形態１では金）で形成することが好ましい。ワイヤボンディング時の荷重を低減するためである。
なお、ＱＦＮ２４を製造する際のワイヤボンディング工程は、キャップ材搭載工程の前に行う。キャピラリ（図示は省略）などのボンディング治具の作業スペースを確保するためである。また、キャップ材４及び第３接着材１１が絶縁体から成る場合は、上記したような逆ボンディング法に限るものではなく、キャップ材４の下面４ｂ、又は第３接着材１１でワイヤ５を押し潰してもよい。これにより、半導体装置１０の薄型化を図ることができる。
次に、図３１は、本実施の形態１の第３の変形例である半導体装置の断面図である。図３１に示すＱＦＮ２５と図３に示すＱＦＮ１０との相違点は、キャップ材４が、センサチップ１の第１シール材１ｍに金属接合されている点である。第１シール材１ｍの上面およびキャップ材４の下面４ｂには、それぞれ表面に金属層が形成され、キャップ材４の下面４ｂは第１シール材１ｍの上面と対向接触した状態で金属接合されている。金属接合の例としては、例えば第１シール材１ｍの表面にＡｕ膜を、キャップ材４の下面４ｂの表面にＳｎを形成したＡｕ−Ｓｎ接合を例示することができる。
このようにキャップ材４と第１シール材１ｍとを金属接合により固定することで、キャップ材４による第１シール材１ｍの補強効果を向上させることができる。また、樹脂材料を含む第３接着材１１を用いることなくキャップ材４を固定できるので、線膨張係数の相違に起因する応力の発生を抑制することができる。
（実施の形態２）
図３２は本実施の形態２の半導体装置であるＱＦＮ３０の上面側を示す平面図、図３３は図３２に示すＧ−Ｇ線に沿った断面図である。なお、本実施の形態２のＱＦＮ３０は、キャップ材４の上面４ａが封止体６に封止されている点を除き、前記実施の形態１で説明したＱＦＮ１０と同様な構造である。したがって、前記実施の形態１と重複する説明は省略する。また、本実施の形態２のＱＦＮ３０の変形例として、前記実施の形態１で説明した第１〜第３の変形例を適用することができるが、重複する説明は省略する。
本実施の形態２のＱＦＮ３０と前記実施の形態１で説明したＱＦＮ１０との相違点はキャップ材４の上面４ａが封止体６に封止されている点である。前記実施の形態１で説明したようにセンサチップ１上の封止体６の量を減らすという観点からは、キャップ材４を露出させる方が好ましい。しかし、センサパッケージであるＱＦＮ１０の使用環境によっては、キャップ材４と封止体６の間のわずかな隙間からの水分などの侵入が問題となる場合がある。そこで、ＱＦＮ３０のようにキャップ材４を封止すれば、気密性を向上させることができるので、水分の侵入を防止することができる。
ただし、本実施の形態２では、センサチップ１の上側に封止体６が配置されることとなるので、収縮応力低減の観点から以下の態様が特に好ましい。
すなわち、第１に、キャップ材４の厚さと第１シール材４の厚さの合計を、第２シール材の厚さよりも厚くすることが好ましい。センサチップ１の第１裏面１ｂ側は、コントローラチップ３やタブ２ａにより補強されているため、第２シール材１ｎの厚さは比較的薄くすることができるが、第１主面１ａ側は、第１シール材１ｍおよびキャップ材４によって補強する必要があるからである。
また、第２に、キャップ材４の厚さと第１シール材１ｍの厚さの合計をキャップ材４上に配置される封止体６の厚さよりも厚くすることが好ましい。センサチップ１の上側に配置される封止体６の量を機密性を確保が可能な範囲で最低限に抑えるとともに、キャップ材４および第１シール材１ｍについては、平面方向の外力に対する強度を確保するためである。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、実施の形態１では半導体装置の製造方法の例としてＭＡＰについて説明した。しかし半導体装置の製造工程はこれに限定されるものではなく、例えば、リードフレーム２における製品形成領域１５ａの数に対応して複数のキャビティを有する金型を用いて封止する方法（個片モールドと呼ばれる）で製造する方法に適用することができる。
また例えば、実施の形態１および実施の形態２では、センサチップ１とコントローラチップ３とが個別に形成され、これらを１個の半導体パッケージ内に積載する例について説明したが、変形例として、図３４に示すセンサチップ３２のように、実施の形態１で説明したセンサチップ１の機能およびコントローラチップ３の機能を兼ねる半導体チップを用いることもできる。図３４はセンサ機能とコントローラ機能とを有する半導体チップを搭載した半導体装置の構造例を示す断面図である。
この場合、センサチップ３２の主面３２ａ側にキャップ材４を配置することにより、第１シール部材１ｍの平面方向の外力に対する強度を補強することができる。一方、センサチップ３２の裏面３２ｂ側は、タブ２ａにより補強することとなる。
また、センサ機能とコントローラ機能を兼ねることにより、センサチップ３２の平面寸法は、実施の形態１で説明したコントローラチップ３と同程度にまで大きくなる。したがって、センサチップ３２の開口部の周囲に配置される支持体の壁厚を実施の形態１で説明したセンサチップ１と比較して大きくすることができるので、側面方向から印加される外力に対する強度を向上させることができる。
また、センサ機能とコントローラ機能を兼ねることにより、ＱＦＮ３１は実施の形態１で説明したＱＦＮ１０と比較してさらに薄型化することができる。これにより、センサチップ３２の周囲に配置される封止体６の量をさらに少なくすることができるので、封止体６による収縮応力を低減することができる。
また、実施の形態１および実施の形態２では、センサチップ１の例として、センサチップ１の第１主面１ａが有する４つの辺のうち、対向する２辺にパッド１ｈが配置される構造について説明した。
しかし、第１主面１ａにおけるパッド１ｈの配置構造はこれに限定されない。例えば、図３５に示すセンサチップ３３のように第１主面１ａが有する４つの辺のうち、いずれか１辺のみに沿ってパッド１ｈを配置する構造としても良い。図３５は、センサチップのパッド配列の変形例を示す半導体装置であるＱＦＮ３４の断面図である。
この場合、パッド１ｈが配置されていない辺においては、第１シール材１ｍを第１主面１ａの外縁まで配置することができる。また、キャップ材４を第１主面１ａの外縁よりも外側に延出させることができる。したがって、第１シール材１ｍの強度（平面方向の強度）を補強することができる。また、封止体６の量を低減することにより、発生する収縮応力を低減することができる。
本発明は、センサチップを封止体で樹脂封止した樹脂封止型の半導体装置に利用可能である。
本発明の一実施の形態である半導体装置が有するセンサチップの上面側を示す平面図である。 図１に示すセンサチップの本体部の上面側を示す平面図である。 図１に示すＡ−Ａ線に沿った断面図である。 図１に示すＢ−Ｂ線に沿った断面図である。 本発明の一実施の形態である半導体装置の上面側を示す平面図である。 図５に示す半導体装置の下面側を示す平面図である。 図５に示すＣ−Ｃ線に沿った断面図である。 図５に示す半導体装置の封止体内部における平面構造を示す平面図である。 図５〜図８に示す半導体装置における回路動作を説明する回路ブロック図である。 本発明の一実施の形態である半導体装置の製造に用いるリードフレームの全体構造の概要を示す平面図である。 図１０に示すＡ部を拡大して示す拡大断面図である。 図１１に示すＤ−Ｄ線に沿った拡大断面図である。 図１１に示すリードフレームにコントローラチップを搭載した状態を示す拡大平面図である。 図１３に示すＤ−Ｄ線に沿った拡大断面図である。 図１３に示すコントローラチップにセンサチップを搭載した状態を示す拡大平面図である。 図１５に示すＤ−Ｄ線に沿った拡大断面図である。 図１５に示すセンサチップにキャップ材を搭載した状態を示す拡大平面図である。 図１７に示すＤ−Ｄ線に沿った拡大断面図である。 図１７に示すパッドとリードとをそれぞれワイヤを介して電気的に接続した状態を示す拡大平面図である。 図１９に示すＤ−Ｄ線に沿った拡大断面図である。 図１９に示すセンサチップ、コントローラチップ、キャップ材、および複数のワイヤを樹脂で封止し、封止体を形成した状態を示す拡大平面図である。 図２１に示すＤ−Ｄ線に沿った拡大断面図である。 封止体の形成に用いる成形金型に図２０に示すリードフレームを搭載した状態の要部拡大断面図である。 図２２に示す一括封止体から露出した複数のリードおよびタブの下面に外装めっき層を形成した状態を示す拡大断面図である。 図２４に示すリードフレームを個々の半導体装置として切断する切断ラインを示す拡大平面図である。 図２５に示すＤ−Ｄ線に沿った拡大断面図である。 本発明の第１の変形例である半導体装置の内部構造を示す透視平面図である。 図２７に示すＥ−Ｅ線に沿った断面図である。 本発明の第２の変形例である半導体装置の内部構造を示す透視平面図である。 図２９に示すＦ−Ｆ線に沿った断面図である。 本発明の第３の変形例である半導体装置の断面図である。 本発明の他の実施の形態である半導体装置の上面側を示す平面図である。 図３２に示すＧ−Ｇ線に沿った断面図である。 センサ機能とコントローラ機能とを有する半導体チップを搭載した半導体装置の構造例を示す断面図である。 センサチップのパッド配列の変形例を示す半導体装置の断面図である。
符号の説明
１、３２、３３ センサチップ（第１の半導体チップ）
１ａ 第１主面
１ｂ 第１裏面
１ｃ 第１側面
１ｄ 開口部（空洞、貫通孔）
１ｅ 支持体
１ｆ 梁
１ｇ 錘部（可動部）
１ｈ パッド（第１電極パッド）
１ｋ 本体部
１ｍ 第１シール材
１ｎ 第２シール材
１ｐ 隙間
１ｒ バンプ電極
１ｓ 接合材
２ リードフレーム
２ａ タブ（チップ搭載部）
２ａａ 上面
２ａｂ 下面
２ｂ リード
２ｂａ 上面
２ｂｂ 下面
２ｂｃ 側面
２ｃ 吊りリード
３ コントローラチップ（制御チップ、第２の半導体チップ）
３ａ 第２主面
３ｂ 第２裏面
３ｃ 第２側面
３ｄ パッド（第２電極パッド）
４ キャップ材
４ａ 上面
４ｂ 下面
４ｃ 側面
５ ワイヤ（導電性部材）
６ 封止体
６ａ 上面
６ｂ 下面
７ 外装めっき層（金属層）
８ 第１接着材
９ 第２接着材
１０、２３、２４、２５、３０、３１、３４ ＱＦＮ（半導体装置）
１１ 第３接着材
１５ リードフレーム
１５ａ 製品形成領域（デバイス形成領域）
１５ｂ 枠体
１６ 一括封止体
１６ａ 樹脂
１７ 成形金型
１７ａ 上型
１７ｂ 下型
１７ｃ 上型面
１７ｄ キャビティ
１７ｄａ 側面
１７ｅ ゲート部
１７ｆ 下型面
１７ｇ 側面
１７ｈ ポット部
１７ｊ プランジャ
１８ フィルム（上型面被覆フィルム、第１フィルム）
２０ ダイシングライン
２１ ダイシングブレード（切断治具）
２２ ダイシングテープ

Claims (8)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）上面および前記上面と反対側の下面を有するチップ搭載部、前記チップ搭載部を支持する複数の吊りリード、前記チップ搭載部の周囲に配置された複数のリード、および前記複数の吊りリードおよび前記複数のリードと一体に形成された枠体とを備えたリードフレームを準備する工程；
    （ｂ）主面、前記主面の反対側に位置する裏面、前記主面に形成された複数の第２電極パッドを有するコントローラチップを、前記コントローラチップの前記裏面が前記チップ搭載部の前記上面と対向するように、第１接着材を介して前記チップ搭載部の前記上面上に搭載する工程；
    （ｃ）表面、前記表面の反対側に位置する裏面、前記表面と前記裏面との間に形成された空洞、前記空洞内に配置された可動部、および前記表面に形成され、前記可動部の変位量を電気信号として出力する複数の第１電極パッドを有するセンサチップを、前記センサチップの前記裏面が前記コントローラチップの前記主面と対向するように、第２接着材を介して前記コントローラチップの前記主面上に搭載する工程；
    （ｄ）上面、および前記上面と反対側の下面を有するキャップ材を、前記下面が前記センサチップの前記表面と対向するように、第３接着材を介して前記センサチップの前記表面上に搭載する工程；
    （ｅ）前記コントローラチップの複数の第２電極パッド、前記センサチップの複数の第１電極パッドおよび複数のリードを複数のワイヤを介して相互に電気的に接続する工程；
    （ｆ）前記キャップ材の一部が露出するように、前記コントローラチップ、前記センサチップ、および前記複数のワイヤを樹脂で封止し、封止体を形成する工程；
    （ｇ）前記封止体から露出した前記複数のリードのそれぞれの前記下面に金属層を形成する工程；
    （ｈ）前記複数の吊りリードおよび前記複数のリードのそれぞれと前記枠体との間をそれぞれ切断する工程。
  2. 請求項１において、
    前記コントローラチップおよび前記センサチップは、それぞれダイシングラインに沿ってダイシングブレードを移動させることにより、ウエハを切断することにより形成され、
    前記センサチップを形成する際にダイシングブレードを移動させる第１ダイシング速度は、前記コントローラチップを形成する際にダイシングブレードを移動させる第２ダイシング速度よりも遅いことを特徴とする半導体装置の製造方法。
  3. 請求項１において、
    前記（ｃ）工程において、前記センサチップを前記コントローラチップに近づける第１速度は、前記（ｂ）工程において、前記コントローラチップを前記チップ搭載部に近づける第２速度よりも遅いことを特徴とする半導体装置の製造方法。
  4. 請求項１において、
    前記封止体を形成する前記樹脂は、フィラー材を含有していることを特徴とする半導体装置の製造方法。
  5. 請求項１において、
    前記（ｅ）工程では、
    前記センサチップの第１電極パッドと前記ワイヤとを接合する際に印加する第１の荷重は、前記コントローラチップの前記第２電極パッドと前記ワイヤとを接合する際に印加する第２の荷重よりも小さいことを特徴とする半導体装置の製造方法。
  6. 請求項５において、
    前記第１電極パッドの表面には、前記ワイヤと同じ金属材料よりなる金属膜が形成されていることを特徴とする半導体装置の製造方法。
  7. 請求項１において、
    前記（ｆ）工程では、第１型と第２型との間に配置されたフィルムに前記キャップ材の前記一部を食い込ませた状態で前記フィルムと前記第２型との間に前記樹脂を供給することで、前記キャップ材の前記一部を前記封止体から突出させることを特徴とする半導体装置の製造方法。
  8. 請求項７において、
    前記（ｆ）工程では、さらに、前記第２型に前記チップ搭載部の前記下面を接触させた状態で前記フィルムと前記第２型との間に前記樹脂を供給することを特徴とする半導体装置の製造方法。
JP2008237423A 2008-09-17 2008-09-17 半導体装置の製造方法 Active JP5406487B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008237423A JP5406487B2 (ja) 2008-09-17 2008-09-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008237423A JP5406487B2 (ja) 2008-09-17 2008-09-17 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2010073765A JP2010073765A (ja) 2010-04-02
JP2010073765A5 JP2010073765A5 (ja) 2011-09-22
JP5406487B2 true JP5406487B2 (ja) 2014-02-05

Family

ID=42205310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008237423A Active JP5406487B2 (ja) 2008-09-17 2008-09-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5406487B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5357100B2 (ja) * 2010-04-09 2013-12-04 アルプス電気株式会社 フォースセンサパッケージ及びその製造方法
JP5771915B2 (ja) * 2010-08-03 2015-09-02 大日本印刷株式会社 Ｍｅｍｓデバイス及びその製造方法
US8476720B2 (en) * 2011-06-29 2013-07-02 Honeywell International Inc. Systems and methods for vertically stacking a sensor on an integrated circuit chip
WO2014042055A1 (ja) * 2012-09-13 2014-03-20 アルプス電気株式会社 半導体装置
CN204045565U (zh) * 2013-07-24 2014-12-24 精材科技股份有限公司 晶片封装体
JP2024012731A (ja) * 2020-12-21 2024-01-31 アルプスアルパイン株式会社 歪みセンサ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3985214B2 (ja) * 2001-09-17 2007-10-03 日立金属株式会社 半導体加速度センサー
JP4578087B2 (ja) * 2003-11-10 2010-11-10 Ｏｋｉセミコンダクタ株式会社 加速度センサ
JP4244920B2 (ja) * 2004-12-14 2009-03-25 株式会社デンソー 半導体センサ
JP2008070312A (ja) * 2006-09-15 2008-03-27 Hitachi Metals Ltd マルチレンジ加速度センサー
JP5112659B2 (ja) * 2006-08-11 2013-01-09 ローム株式会社 加速度センサならびにセンサチップおよびその製造方法
JP2009241164A (ja) * 2008-03-28 2009-10-22 Torex Semiconductor Ltd 半導体センサー装置およびその製造方法

Also Published As

Publication number Publication date
JP2010073765A (ja) 2010-04-02

Similar Documents

Publication Publication Date Title
JP5191915B2 (ja) 半導体装置およびその製造方法
US11370656B2 (en) Stacked-die MEMS resonator
US9165886B2 (en) Sensor packaging method and sensor packages
US8378435B2 (en) Pressure sensor and method of assembling same
JP4705784B2 (ja) イメージセンサデバイスの製造方法
JP5732286B2 (ja) 半導体装置の製造方法
JP4097403B2 (ja) 半導体装置
US8802474B1 (en) Pressure sensor and method of packaging same
JP5406487B2 (ja) 半導体装置の製造方法
US9475694B2 (en) Two-axis vertical mount package assembly
US20170110416A1 (en) Chip package having a protection piece compliantly attached on a chip sensing surface
EP2388816A1 (en) Semiconductor sensor device, method of manufacturing semiconductor sensor device, package, method of manufacturing package, module, method of manufacturing module, and electronic device
WO2007058074A1 (ja) 両面電極パッケージ及びその製造方法
US8643158B2 (en) Semiconductor package and lead frame therefor
US9365414B2 (en) Sensor package having stacked die
US20100102438A1 (en) Semiconductor device and method of manufacturing the same
US9964560B2 (en) Transfer mold type sensor device
EP3647755A1 (en) Sensor device with flip-chip die and interposer
JP2003188263A (ja) 半導体集積回路チップの製造方法とその半導体集積回路チップを用いた半導体パッケージ
JP2015015477A (ja) 半導体装置
US8604595B2 (en) Multi-chip electronic package with reduced stress
US9638596B2 (en) Cavity-down pressure sensor device
US20080038872A1 (en) Method of manufacturing semiconductor device
JP3140804U (ja) ３軸加速度センサー
JPH0693469B2 (ja) 樹脂封止型半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130814

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131008

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131101

R150 Certificate of patent or registration of utility model

Ref document number: 5406487

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350