JP5093070B2

JP5093070B2 - 加速度センサ及びそれを用いた半導体装置

Info

Publication number: JP5093070B2
Application number: JP2008297836A
Authority: JP
Inventors: 正史平林
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 2008-11-21
Filing date: 2008-11-21
Publication date: 2012-12-05
Anticipated expiration: 2028-11-21
Also published as: JP2010122144A

Description

本発明は、加速度センサとそれを用いた半導体装置に関する。なお、本明細書において半導体装置とは、半導体技術を利用して機能しうる装置全般を指し、電子部品および電子機器も半導体装置の範囲に含まれるものとする。

近年、ＭＥＭＳ（ＭｉｃｒｏＥｌｅｃｔｒｏＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍｓ）技術を用いて小型で単純な構造を有するセンサとして、ピエゾ抵抗を検出素子としたセンサが実用化されている。このようなセンサは加速度や圧力などの物理量検出を行なうセンサである。ピエゾ抵抗型の加速度センサはＨＤＤ（ハードディスクドライブ）の落下検出装置、車載用エアバック装置、携帯電話などの携帯端末、ゲーム機などの幅広い分野に用いられている。

従来の加速度センサとしては、例えば特許文献１に記載されているものがある。互いに直交する２対の梁（可撓部）を有し、梁よりも厚肉の錘部とその周辺に配置したフレーム部とを梁で接続し、Ｘ軸方向とＺ軸方向とを同一の梁に、また、Ｙ軸方向をこれと直交する他の梁に形成したピエゾ抵抗素子を用いて加速度を検出する加速度センサが示されている。梁はＳｉなどの半導体の自立薄膜によって構成されている。

従来の加速度センサでは、Ｚ軸負方向（下方）に錘部の過度の変位によって可撓部が破損するのを防止するために、ストッパーとしての支持基板を備えている。しかしながら、錘部が可撓部の強度を超えてＺ軸正方向（上方）に変位する場合には、ストッパーがないために可撓部の破損が起こってしまう。

そこで、上方へ錘部が過剰に変位することによる可撓部の破損を防ぐ技術として以下に挙げる技術が提案されている（特許文献２〜４）。特許文献２（段落００２４など）では、オフセット電圧低減のために配置された調整用電極を可撓部とフレーム部および可撓部と錘部の境界まで伸ばして配置する技術が開示されている。特許文献３ではＳＯＩ基板の活性層（可撓部を構成する薄膜）を加工し、フレーム部の四隅に錘部と係合するような上方ストッパを設ける技術が開示されている。特許文献４では加速度センサとは別体の基板を上方ストッパとして設ける技術が開示されている。
特開２００７−３２２２９７号公報特許第３９８５２１４号特開２００４−１９８２４３号公報特開２００６−０２９８２７号公報

しかし、特許文献２における調整用電極はブリッジ回路を実質的に構成するものではなく、ブリッジ回路を構成する配線から分岐させている。ブリッジ回路を構成する配線は、各検出軸ごと、各辺ごとに抵抗値を略等しくすることが好ましいが、調整用電極の寄生抵抗によって、ブリッジ回路の不均一性を招いたり、配線抵抗の設計が煩雑になるなどの問題が生じる。また、可撓部の長手方向全体にわたって調整用電極が配置されているので、可撓部上でのバイメタル領域の面積が大きくなり、材料間の熱膨張係数差に起因したオフセット電圧を誘引してしまう。

特許文献３では上方ストッパと錘部とを離間させ、錘部を可動な状態にする必要があり、上方ストッパと錘部とが重なり合う位置に存在するＢＯＸ（ＢｕｒｒｉｅｄＯｘｉｃｉｄｅ）層を除去しなくてはならない。ＢＯＸ層はシリコン酸化膜であり、その除去には酸薬液を用いたウェットエッチングを行う。そのため、上方ストッパには多数の薬液通行用の孔が形成されている。このような薬液通行用の孔が存在すると、上方ストッパの物理的強度が脆弱になり、可撓部の破損以前に上方ストッパの破損が起こる。そのため上方ストッパを補強するための処置が必要となる。

また、特許文献４では加速度センサとは別体の基板を上方ストッパとして設けるが、このような構成によると加速度センサの高さ（厚さ）が大きくなり、実装の障害となる可能性がある。特に加速度センサは携帯端末への実装が期待されており、加速度センサの厚みの増加は避けるべきである。また、加速度センサと上方ストッパとを接合する工程の増加や、新たな材料の追加によるコストの増加が懸念される。

そこで上記に鑑み、本発明の目的はセンサ特性の低下を抑え、かつ簡単な構成で加速度センサの耐衝撃性を向上させることにある。

本発明に係る加速度センサは、枠状のフレーム部と、前記フレーム部の内側に位置する錘部と、前記フレーム部と前記錘部とを接続する可撓部と、前記可撓部及び前記フレーム部の両方またはいずれか一方に配置された複数の歪検出部と、前記フレーム部上に配置された複数の電極パッドと、前記可撓部及び前記フレーム部上に配置され、前記歪検出部同士の間を接続する配線部及び前記歪検出部と前記電極パッドとの間を接続する配線部と、を備え、前記歪検出部と前記電極パッドとの間を接続する配線部のいずれかは、第１の折返し部と第２の折返し部とを含む複数回の折返し形状を有し、前記第１の折返し部は前記フレーム部上に位置し、前記第２の折返し部は前記可撓部上に位置することを特徴とする。

本発明によれば、センサ特性の低下を抑え、かつ簡単な構成で耐衝撃性を向上させた加速度センサを提供することができる。

以下、図面を参照して本発明に係る加速度センサの一態様である、半導体３軸加速度センサに関して説明する。図１は本発明に係る加速度センサの全体斜視図である。
図１に示すように加速度センサ１は略直方体であり、半導体基板からなるセンサ本体２と、ガラスなどからなる支持基板３により構成されている。図では加速度センサの面内に直交する２軸（Ｘ軸とＹ軸）を設定し、この２軸に垂直な方向をＺ軸と定めている。センサ本体２はＳＯＩ（ＳｉｌｉｃｏｎＯｎＩｎｓｕｌａｔｏｒ）基板１１０からなり、シリコン膜１２０、シリコン酸化膜１３０、シリコン基板１４０が順に積層して構成されている。略中央に重錘体（錘部１４２）が配置され、重錘体の周囲に開口を有する枠状のフレーム（フレーム部１２１およびフレーム部１４１）が位置し、重錘体とフレームとを連結する可撓性を有する梁（可撓部１２３）を有する構成である。なお、２対の梁で重錘体を支持した構造を例示しているが、可撓部は薄膜ダイアフラム状であってもよい。支持基板３はセンサ本体２を支持する台座としての機能と、重錘体の下方（Ｚ軸負方向）への過剰な変位を規制するストッパ基板としての機能を併せもっている。センサ本体２をパッケージ基板（図示しない）へ直接実装する場合には、支持基板３を必ずしも必要としない。

図２は加速度センサの分解斜視図である。シリコン膜１２０は、固定された枠状のフレーム部１２１（フレーム上部）と、フレーム部１２１内に配置された錘接合部１２２と、フレーム部１２１と錘接合部１２２とを接続する２対（計４本）の可撓部１２３を備えている。フレーム部１２１、錘接合部１２２、可撓部１２３は開口１２４によって画定されている。フレーム部１２１はシリコン酸化膜１３０を介して枠状のフレーム部１４１（フレーム下部）と接合されている。また、錘接合部１２２はシリコン酸化膜１３０を介して上面視略クローバー形状の錘部１４２と接合されている。錘部１４２はフレーム部１４１内に離間して配置されている。

支持基板３は例えばガラス基板からなり、センサ本体２と陽極接合により接合されている。支持基板はガラス基板に限定されず、金属板（ステンレス、Ｆｅ−３６％Ｎｉ合金からなるインバーなど）、絶縁性樹脂板、Ｓｉなどの半導体基板を用いることができる。接合方法として、直接接合、共晶接合、接着剤による接合などから適宜選択することができる。

図３は加速度センサの平面図及び断面図である。図３（Ａ）は加速度センサの平面図であり、４本の可撓部１２３上には３軸（ＸＹＺ）方向の加速度を検出するための歪検出部Ｒｘ〜Ｒｚが配設されている。歪検出部Ｒｘ〜Ｒｚは、可撓部１２３がフレーム部１２１および錘接合部１２２と接続する領域に配置されている。図面ではＸ軸に沿った方向に配置した１対の可撓部には、Ｘ方向およびＺ方向の加速度を検出するために歪検出部Ｒｘ１〜Ｒｘ４およびＲｚ１〜Ｒｚ４が配置される。一方、Ｙ軸に沿った方向に配置した１対の可撓部にはＹ方向の加速度を検出するための歪検出部Ｒｙ１〜Ｒｙ４が配置されている。なお、Ｙ軸に沿った方向に配置した１対の可撓部に歪検出部Ｒｚ１〜Ｒｚ４を配置してもよい。

図３（Ｂ）は加速度センサをＡ−Ａに沿った断面図であり、錘部１４２の下面はフレーム部１４１の下端よりも高くされており、支持基板３との間にギャップによりＺ負方向に一定量の変位可能なように設定されている。図３（Ｃ）は加速度センサをＢ−Ｂに沿った断面図であり、可撓部１２３は可撓性をもった自立薄膜である。

図３（Ａ）では歪検出部Ｒを可撓部１２３の幅中心線を境に、一方の側にＲｘ１〜Ｒｘ４、他方の側にＲｚ１〜Ｒｚ４を配置しているが、この配置に限定されるものではない。例えば、歪検出部Ｒｘ（Ｒｙ，Ｒｚでもよい）を錘部１４２の中心に対して点対称に配置してもよく、その場合には加速度によって生じた可撓部１２３の捻れ（錘部１４２の回転）による、検出したくない方向の物理量変動の検出（他軸感度）を抑えることができる。したがって、検出信号の精度を向上させることができる。

また、Ｙ軸に沿った可撓部１２３に歪検出部Ｒｙを配置しているが、Ｘ軸に沿った可撓部１２３と同様のレイアウトとなるように歪検出部Ｒｙとダミー歪検出部（図示しない）とを設け、可撓部の幅中心線に対称に配置してもよい。ダミー歪検出部を配置することで、可撓部上における歪検出部Ｒ及び配線部１５２のレイアウトを対称性良くすることが可能になり、オフセット電圧を低減することができる。

図４は歪検出部の詳細を説明する図面である。図４（Ａ）は歪検出部が配置された可撓部の平面図であり、図４（Ｂ）は図４（Ａ）の平面図のＣ−Ｃにおける断面図である。歪検出部Ｒは可撓部１２３の応力集中部（可撓部１２３が、フレーム部あるいは錘部と接続する境界領域）付近に置かれており、例えばピエゾ抵抗素子からなる。歪検出部Ｒの一端が、可撓部１２３とフレーム部１２１が接続する境界、および可撓部１２３と錘接合部１２２が接続する境界に接するように配置している。なお、境界を跨ぐように歪検出部Ｒを配置してもよいし、各軸ごと出力差に応じて配置位置を変更することも可能である。

歪検出部Ｒ上には絶縁層１５０が形成されており、絶縁層１５０は開孔したコンタクトホール１５１を有している。このコンタクトホールを介して歪検出部Ｒと配線部１５２とが電気的に接続されている。接続抵抗を下げるためにコンタクトホール１５１によって露出した部分に、高濃度拡散領域（ピエゾ抵抗素子領域よりも１桁程以上度濃度が高い不純物領域）を設けて接続してもよい。なお、Ｒｘ１〜Ｒｘ４、Ｒｙ１〜Ｒｙ４、Ｒｚ１〜Ｒｚ４の計１２個の歪検出部は検出方向ごとに接続されて、ブリッジ回路を構成している。フレーム部１２１上には外部回路と接続するための電極パッドＰを有し、配線部１５２と電極パッドＰと接続して加速度に伴う電気信号を外部回路へ取り出している。配線部１５２を保護するために、配線部１５２上に保護層１５３を形成している。

歪検出部Ｒと電極パッドＰとを接続する配線部１５２は、第１の折返し部１６１と第２の折返し部１６２を含む複数回の折返し形状を有している。加速度センサ１に対して上方へ強い衝撃を加えた場合に、上方への変位制限機構がないため錘部は可能な限り変位する。この変位によって可撓部１２３の付根（フレーム部１２１と可撓部１２３の境界付近）に過大なストレスが加わると、可撓部１２３の破損してしまう。本発明によれば、配線部１５２が折返し構造を有し、該配線部がフレーム部１２１と可撓部１２３とが接続する箇所（フレーム部と可撓部の境界線）を跨いでいる。上記の境界線を跨ぐ配線部によって可撓部が補強され、可撓部の強度を向上させることができる。なお、折返し回数は図面の例は２回であるが、これに限定されるものではなく、折返し回数は多い方が好ましい。

次に図５を参照して、本発明に係る配線及び電極パッドのレイアウトの一例について説明する。
図５は配線及び電極パッドのレイアウトを示す図面である。図面の見易さのため、配線部１５２の折返し部分は図示を省略している。図示したように各歪検出部Ｒ間、そして歪検出部Ｒと電極パッドＰとを配線部１５２で接続し、後述するブリッジ回路を構成している。Ｖｄは駆動用電極パッド、ＸＧ〜ＺＧはグラウンド用電極パッド、Ｘ₊，Ｘ_-，Ｙ₊，Ｙ_-，Ｚ₊，Ｚ_-はブリッジ回路の両辺の出力を測定する電極パッドである。実装基板（図示せず）側のＩＣなどの素子と接続するための電極パッドＰが配線部１５２に接続された状態でフレーム部１２１上に配置されている。電極パッドＰは導電性材料からなり、例えば金属材料である。電極パッドＰはワイヤボンディングなどの手段により外部素子との接続のために用いるため、保護層１５３が開孔されて表面が露出している。電極パッドＰの表面は導電性を有するバリア導電層（図示せず）により保護することで表面劣化を防ぐ構成としてもよい。

図６は検出回路（ブリッジ回路）を示す回路図である。各パッドと歪検出部は配線部を介して接続し、ブリッジ回路を構成している。ブリッジ回路では以下の式（１）〜（３）で表される入力電圧Ｖｉｎ（Ｖｄ）に対する出力電圧Ｖｏｕｔ（｜Ｘ₊−Ｘ_-間の電圧｜，｜Ｙ₊−Ｙ_-間の電圧｜，｜Ｚ₊−Ｚ_-間の電圧｜）の関係から加速度を検出できる。
Ｖｘｏｕｔ／Ｖｘｉｎ＝
［Ｒｘ４／（Ｒｘ１＋Ｒｘ４）−Ｒｘ３／（Ｒｘ２＋Ｒｘ３）］ ……式（１）
Ｖｙｏｕｔ／Ｖｙｉｎ＝
［Ｒｙ４／（Ｒｙ１＋Ｒｙ４）−Ｒｙ３／（Ｒｙ２＋Ｒｙ３）］ ……式（２）
Ｖｚｏｕｔ／Ｖｚｉｎ＝
［Ｒｚ３／（Ｒｚ１＋Ｒｚ３）−Ｒｚ４／（Ｒｚ２＋Ｒｚ４）］ ……式（３）

ブリッジ回路の各辺の配線抵抗はそれぞれ略等しいことが好ましい。加えて、各検出軸間の配線抵抗もそれぞれ略等しいことが好ましい。実装時における接続（例えばワイヤボンディング）を考えると、電極パッドＰの配置には制約が生まれる。すると、ブリッジ回路の各辺の配線長が不均一となり、配線抵抗にバラツキが生じる。各軸検出軸間の配線長についても上記同様の問題を抱えている。
ブリッジ回路の各辺の配線抵抗、あるいは各検出軸間の配線抵抗がそれぞれバランスが取れていることが好ましい。本発明では、可撓部とフレーム部との接続箇所において配線部１５２を折返して跨ぐように引回すことでセンサの耐衝撃性を向上させ、そして配線を折返すことで配線長を調整し、配線抵抗のバラツキを抑えている。このようにブリッジ回路に関する配線の長さに着目して配線抵抗を調整することで、各配線の抵抗値を算出して設計することが可能である。
これに対して、従来のようにブリッジ接続に関する配線から分岐して延伸させた場合には、寄生抵抗により配線抵抗の計算が煩雑となり、全体の配線抵抗バランスをとるのが困難になる。また、可撓部の長手方向全体にわたって調整用電極が配置されているので、可撓部上でのバイメタル領域の面積が大きくなり、材料間の熱膨張係数差に起因したオフセット電圧を誘引してしまう。

次に図７および図８を参照して、本発明の変形例について説明する。
（変形例１）
図７は配線部の変形例を説明する平面図および断面図である。配線部１５２は上記と略同様に第１の折返し部１６１と第２の折返し部１６２を含む折返し形状を有している。上記と異なるのは、図７（Ａ）に示したように第１、第２の折返し部の間の配線部は、フレーム部１２１と可撓部１２３の境界線Ｌ上において幅広に構成されていることである。より具体的には、第１、第２の折返し部間の配線部の幅（ｗ）が、複数の歪検出部の間を接続する配線部の幅（ｗ₀）よりも大きいことである。境界線Ｌ上にある配線部を幅を大きくすることにより、耐衝撃性をさらに向上させることができる。高い耐衝撃性を得るには、ｗ≧２ｗ₀であることが好ましい。このような構成とすることにより、レイアウトの制限によって折返し数を増やせない場合であっても所望の耐衝撃性を得ることができる。図７（Ｂ）は図７（Ａ）のＤ−Ｄ断面図である。図７（Ｂ）に示すようにフレーム部１２１と可撓部１２３の境界線Ｌは、可撓部１２３の付根位置を指している。

（変形例２）
図８は配線部の別の変形例を説明する平面図および断面図である。配線部１５２は上記と略同様に第１の折返し部１６１と第２の折返し部１６２を含む折返し形状を有している。上記と異なるのは、図８（Ｂ）に示したように第１、第２の折返し部の間の配線部は、フレーム部１２１と可撓部１２３の境界線Ｌ上において厚膜に構成されていることである。図８（Ｂ）は図８（Ａ）のＥ−Ｅ断面図である。
具体的には、第１、第２の折返し部間の配線部の厚さ（ｄ）が、複数の歪検出部の間を接続する配線部の厚さ（ｄ₀）よりも大きいことである。境界線Ｌ上にある配線部を厚くすることにより、耐衝撃性をさらに向上させることができる。より高い耐衝撃性を得るには、ｄ≧１．５ｄ₀であることが好ましい。一方、厚さが大きくなりすぎると可撓部の変位量を制限したり、また膜応力による剥離が生じる可能性があるため、ｄ≦３ｄ₀であることが好ましい。このような構成とすることにより、レイアウトの制限によって折返し数を増やせない場合であっても所望の耐衝撃性を得ることができる。

上記実施形態（変形例１〜２を含む）において、可撓部上に配置する折返し部が、境界線Ｌから可撓部の全長の１／４以内の領域にあることが好ましい。折返し部が、境界線Ｌから可撓部の全長の１／４よりも離れた領域に存在する場合、可撓部上でのＳｉと配線（金属）のバイメタル構造となる領域が大きくなる。そのため、駆動時に各材料間の熱膨張係数差により、可撓部の不要な変位を生じさせてしまうからである。

次に図９および図１０を参照して、実施形態に係る加速度センサの製造方法について述べる。図９および図１０は本発明に係る実施形態の製造方法を示す図面である。
（１）ＳＯＩ基板の準備（図９（Ａ）参照）
シリコン膜１２０、酸化シリコン膜１３０、シリコン基板１４０を積層してなるＳＯＩ基板１１０を用意する。上述したように、シリコン膜１２０はフレーム部１２１、錘接合部１２２、可撓部１２３を構成する層である。酸化シリコン膜１３０は、シリコン膜１２０とシリコン基板１４０とを接合する層であり、かつエッチングストッパ層として機能する層である。シリコン基板１４０はフレーム部１４１、錘部１４２を構成する層である。ＳＯＩ基板１１０は、ＳＩＭＯＸないし、貼り合せ法等により作成される。ＳＯＩ基板１１０は、シリコン膜１２０、シリコン酸化膜１３０、シリコン基板１４０の厚みがそれぞれ、５μｍ、２μｍ、６００μｍである。なお、外周が１〜２ｍｍ程度の加速度センサ１が直径１５０ｍｍ〜２００ｍｍのウエハに多面付けで複数個配置されている。

（２）歪検出部の形成（図９（Ｂ）参照）
ＳＯＩ基板１１０のシリコン膜１２０側に不純物拡散用のマスクを形成する（図示せず）。このマスク材としては、例えばシリコン窒化膜（Ｓｉ₃Ｎ₄）やシリコン酸化膜（ＳｉＯ₂）、レジストなどを用いることができる。ここではシリコン酸化膜をシリコン膜１２０全面に熱酸化あるいはプラズマＣＶＤ（ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ：化学気相成長）法により成膜した後、シリコン窒化膜を成膜し、シリコン窒化膜上にレジストパターン（図示せず）を形成し、シリコン窒化膜、シリコン酸化膜に検出部Ｒに対応する開口をＲＩＥ（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）及びフッ酸などのウエットエッチングにより形成する。拡散用マスクはシリコン膜１２０側からシリコン酸化膜、シリコン窒化膜の２層構造とした。シリコン窒化膜は後述する拡散剤の拡散防止用のために用いている。

シリコン膜１２０上にＢ（ボロン）などを含む拡散剤を塗布する。そして熱処理（約１０００℃）を施して、シリコン膜１２０内に拡散（ドライブイン）させ、ピエゾ抵抗素子を形成する。不要な拡散剤は、フッ酸などを用いて除去する。その後、シリコン窒化膜（Ｓｉ₃Ｎ₄）は熱リン酸によって、エッチング除去する。また上述の塗布拡散法以外にも、ＢＢｒ₃などのドーパントガスを使用したガス拡散法を用いることもできる。
なお、熱拡散法以外にイオン注入法によってピエゾ抵抗素子を形成してもよい。イオン注入法の場合には、レジストをマスクとして用いることができる。

（３）絶縁層およびコンタクトホールの形成（図９（Ｃ）参照）
シリコン膜１２０上に絶縁層１５０を形成する。例えば、シリコン膜１２０の表面を熱酸化することで、絶縁層をＳｉＯ₂の層により形成できる。絶縁層はプラズマＣＶＤ法で形成してもよい。絶縁層１５０上にレジストをマスクとしたＲＩＥによってコンタクトホール１５１を形成する。なお、コンタクトホール１５１の形成はシリコン基板１４０の加工後であってもよい。

（４）ギャップ形成（図９（Ｄ）参照）
フレーム部１４１の内枠に沿った開口を有するマスク（図示せず）を用いて、シリコン基板１４０をエッチングしてギャップ１７０を形成する。ギャップ１７０は、錘部１４２が下方（支持基板３側）へ変位するために必要な間隔であり、例えば、５〜１０μｍである。ギャップ１７０の値は、センサのダイナミックレンジに応じて適宜設定することができる。

（５）シリコン基板の加工（図９（Ｅ）参照）
次に、フレーム部１４１、錘部１４２に画定するためのマスク（図示せず）をシリコン基板１４０の下面に形成する。このマスクを用いてシリコン基板１４０をシリコン酸化膜１３０の下面が露出するまでエッチングを行なう。エッチングにはＤＲＩＥ（ＤｅｅｐＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）を用いるのが好適である。

（６）配線部、電極パッドの作成（図１０（Ｆ）参照）
配線部１５２、電極パッドＰを形成する。これらはＡｌ，Ａｌ−Ｓｉ合金，Ａｌ−Ｎｄ合金などの金属材料を蒸着法、スパッタ法などによって、例えば、０．１μｍ〜１．０μｍの厚さに成膜し、それをパターニングすることで得られる。配線部の幅は適宜設定しうるが、例えば２μｍ〜５μｍ程度である。また、電極パッドの面積はセンサのサイズなどによって適宜設定しうる値をとるものとする。Ｃｕ，Ａｕなどの金属材料を用いることもできるが、Ｃｕを用いた場合には金属拡散の可能性があり、Ａｕを用いた場合には製造コストが嵩んでしまう。製品の信頼性および製造コストの点でＡｌ系の材料が好ましい。なお、配線部１５２と歪検出部Ｒとの間でオーミックコンタクトを形成するために、熱処理（３８０℃〜４００℃）を施す。

電極パッドＰ上にバリア導電層（図示せず）としてＴｉ、ＴｉＮ、Ｃｒなどを設けておくことで、表面劣化を防止することができる。なお、バリア導電層はスパッタ法により０．１μｍ〜０．５μｍの厚さで形成する。

変形例１に示した構成の配線部を得るには、少なくとも境界線Ｌ上における配線部が幅広に設定されたマスクを用いてパターニングすればよい。また、変形例２に示した構成の配線部を得るには、一度所定の厚さの配線部を構成した後、厚膜にしたい箇所が開口したレジストパターンを形成し、該レジスト上に金属材料を堆積させ、リフトオフによる不要な部分を除くことによって得ることができる。

配線部１５２上に保護層１５３としてシリコン窒化膜（Ｓｉ₃Ｎ₄）などの膜を設ける。電極パッドＰを覆う部分についてはＲＩＥまたはウェットエッチングによって開孔しておく。保護層１５３は高感度化のためになるべく薄く設定することが好ましい、例えば０．３μｍ〜０．６μｍであると好適である。

（７）シリコン膜の加工（図１０（Ｇ）参照）
シリコン膜１２０をシリコン酸化膜１３０の上面が露出するまでＲＩＥによりエッチングして開口１２４を形成して、フレーム部１２１、錘接合部１２２、可撓部１２３を画定する。

（８）不要なシリコン酸化膜の除去（図１０（Ｈ）参照）
エッチングストッパとして用いた部分の不要なシリコン酸化膜をＲＩＥあるいはウェットエッチングにより除去する。これにより、シリコン酸化膜１３０は、フレーム部１２１とフレーム部１４１、錘接合部１２２と錘部１４２の間に存在している。

（９）ガラス基板の接合（図１０（Ｉ）参照）
センサ本体２と支持基板３とを接合する。支持基板３は、Ｎａイオンなどの可動イオンを含む、いわゆるパイレックス（登録商標）ガラスであって、ＳＯＩ基板１１０との接合には陽極接合を用いる。なお、陽極接合時の静電引力により錘部１４２が支持基板３の上面にスティッキングするのを防ぐために、支持基板３の上面にスパッタ法によりＣｒなどのスティッキング防止膜（図示せず）を形成しておいてもよい。これによりセンサ本体２と支持基板３が接合され、加速度センサ１が構成される。

（１０）個片化
加速度センサ１をダイシングソー等でダイシングし、個々の加速度センサ１に個片化する。本明細書ではウエハに多面付け配置された「加速度センサ」と、個片化された「加速度センサ」とを特に区別せず加速度センサ１と呼んでいる。以上は本発明に係る加速度センサの製造方法の一例であって、適宜順序は変更可能であり、上記に限られない。

本実施形態に係る加速度センサでは、配線部が境界線Ｌを複数回跨ぐように構成したことにより、新たな材料を追加することなく、簡便な構成で耐衝撃性を向上することができる。また、製造工程を大幅に変更、追加することがないため製造上優れる。

（応用例）
以下、加速度センサ１の応用例について説明する。加速度センサ１はチップ単体としても流通するが、ＩＣなどの能動素子を搭載したパッケージ基板／回路基板と組み合わせて、電子部品として流通する。電子部品としての加速度センサ１は、ゲーム機やモバイル端末機（例えば、携帯電話、ノートＰＣ、ＰＤＡ）等の様々な用途で利用可能である。なお、加速度センサ１の電極パッドＰとパッケージ基板／回路基板とは、ワイヤボンディング、フリップチップ等の方法によって電気的に接続される。

図１１は、加速度センサの信号を処理する処理回路の模式図示す。加速度センサ１からの出力（Ｓｅｎｓｏｒ）、は増幅器２０１（Ａｍｐｌｉｆｉｅｒ）により信号増幅され、サンプル／ホールド機能を有する回路（図示せず）などを経る。その後、出力抵抗とキャパシタを含むフィルター回路２０２（ｆｉｌｔｅｒ）を介して加速度検出信号が出力される。処理回路２００は、少なくとも出力、増幅器、フィルター回路を含むものである。

図１２は、加速度センサと処理回路を実装したセンサモジュール３００の一例を示す図である。図１２において、センサモジュール３００は、処理回路を含む信号処理チップ３０１と、メモリチップ３０２と、加速度センサ１を含むセンサチップ３０３と、が基板３０４上に実装されている。各チップ３０１，３０２，３０３は、ボンディングワイヤ３０５により接続されている。メモリチップ３０２は、信号処理チップ３０１の制御用のプログラムやパラメータ等を記憶するメモリである。センサモジュールは携帯情報端末や携帯電話などに搭載される。

図１３はセンサモジュールを実装したモバイル端末機の一例である。半導体装置の一例であるモバイル端末機４００は、筐体４０１、ディスプレイ４０２と、キーボード４０３、から構成される。センサモジュール３００は、モバイル端末機内に実装されている。モバイル端末機４００は、その内部に各種プログラムを記憶し、各種プログラムにより通信処理や情報処理等を実行する機能を有する。このモバイル端末機４００では、センサモジュール３００により検出される加速度をアプリケーションプログラムで利用することにより、例えば、落下時の加速度を検出して電源をオフさせる等の機能を付加することが可能になる。

（実施例）
ＳＯＩ基板（５μｍ／２μｍ／６２５μｍ）に１．５ｍｍ正方の加速度センサを多面付けで作製した。１．５ｍｍ×１．５ｍｍ内に可撓部の幅を８０μｍ、可撓部の長さを３００μｍ、配線幅を２μｍ、歪検出部Ｒｘ，Ｒｚと電極パッドとを接続する配線部における折返し回数を４回、歪検出部Ｒｙと電極パッドとを接続する配線部における折返し回数を８回とした加速度センサを得た。なお、折返し部はフレーム部と可撓部の境界線から５０μｍ以内（可撓部の全長の１／４以内）となるように配置した。

加速度センサに対して、衝撃試験装置（ＡＶＥＸ社製ＳＭ−１０５−ＭＰ）を用いてＺ軸方向で５０００Ｇ衝撃試験を行った。衝撃試験を行った後の加速度センサを顕微鏡で観察し、可撓部の破損の有無を調べた。２００個の加速度センサにつき試験を行ったところ、可撓部が破損した加速度センサは２０個であった。また、センサ特性の低下は製品の許容範囲内であった。

（比較例）
配線部に折返し構造を有しない従来の加速度センサ（構成は実施例と略同様）について、上記と同様の衝撃試験を行った。衝撃試験を行った後の加速度センサを顕微鏡で観察し、可撓部の破損の有無を調べた。２００個の加速度センサにつき試験を行ったところ、可撓部が破損した加速度センサの数は１０１個あった。

本発明に係る加速度センサの全体斜視図である。加速度センサの分解斜視図である。加速度センサの平面図および断面図である。歪検出部の詳細を説明する図面である。配線部および電極パッドのレイアウトを説明する図面である。。検出回路（ブリッジ回路）を示す回路図である。配線部の変形例を説明する平面図および断面図である。配線部の別の変形例を説明する平面図および断面図である。本発明に係る加速度センサの製造方法を表す図面である。本発明に係る加速度センサの製造方法を表す図面である。加速度センサの信号を処理する処理回路の模式図である。加速度センサと処理回路を実装したセンサモジュールの一例を示す図である。センサモジュールを実装したモバイル端末機の一例を示す図である。

符号の説明

１：加速度センサ
２：センサ本体
３：支持基板
１１０：ＳＯＩ基板
１２０：シリコン膜
１２１：フレーム部
１２２：錘接合部
１２３：可撓部
１２４：開口
１３０：シリコン酸化膜
１４０：シリコン基板
１４１：フレーム部
１４２：錘部
１５０：絶縁層
１５１：コンタクトホール
１５２：配線部
１５３：保護層
１６１：第１の折返し部
１６２：第２の折返し部
１７０：ギャップ
２００：処理回路
２０１：増幅器
２０２：フィルター回路
３００：センサモジュール
３０１：信号処理チップ
３０２：メモリチップ
３０３：センサチップ
３０４：基板
３０５：ボンディングワイヤ
４００：モバイル端末機
４０１：筐体
４０２：ディスプレイ
４０３：キーボード
Ｌ：境界線
Ｒ：歪検出部
Ｒｘ：Ｘ軸方向検出用歪検出部
Ｒｘ：Ｙ軸方向検出用歪検出部
Ｒｚ：Ｚ軸方向検出用歪検出部
Ｐ：電極パッド
Ｖｄ：入力用端子
Ｘ₊，Ｘ_-，Ｙ₊，Ｙ_-，Ｚ₊，Ｚ_-：出力用端子
ＸＧ，ＹＧ，ＺＧ：グラウンド端子

Claims

枠状のフレーム部と、
前記フレーム部の内側に位置する錘部と、
前記フレーム部と前記錘部とを接続する可撓部と、
前記可撓部及び前記フレーム部の両方またはいずれか一方に配置された複数の歪検出部
と、
前記フレーム部上に配置された複数の電極パッドと、
前記可撓部及び前記フレーム部上に配置され、前記歪検出部同士の間を接続する配線部及び前記歪検出部と前記電極パッドとの間を接続する配線部と、を備え、
前記歪検出部と前記電極パッドとの間を接続する配線部のいずれかは、第１の折返し部と第２の折返し部とを含む複数回の折返し形状を有し、
前記第１の折返し部は前記フレーム部上に位置し、
前記第２の折返し部は前記可撓部上に位置することを特徴とする加速度センサ。
前記第１の折り返し部と前記第２の折返し部との間の配線部は、前記フレーム部と前記可撓部とが接続される箇所において前記歪検出部同士の間を接続する配線部よりも幅が大きいことを特徴とする請求項１記載の加速度センサ。
前記第１の折り返し部と前記第２の折返し部との間の配線部は、前記フレーム部と前記可撓部とが接続される箇所において複数の前記歪検出部同士の間を接続する配線部よりも厚さが大きいことを特徴とする請求項１又は２に記載の加速度センサ。
加速度センサと、
前記加速度センサにより検出される加速度検出信号を処理する処理回路と、を少なくとも含み、
前記加速度センサは、
枠状のフレーム部と、
前記フレーム部の内側に位置する錘部と、
前記フレーム部と前記錘部とを接続する可撓部と、
前記可撓部及び前記フレーム部の両方またはいずれか一方に配置された複数の歪検出部と、
前記フレーム部上に配置された複数の電極パッドと、
前記可撓部及び前記フレーム部上に配置され、前記歪検出部同士の間を接続する配線部及び前記歪検出部と前記電極パッドとの間を接続する配線部と、を備え、
前記歪検出部と前記電極パッドの間を接続する配線部のいずれかは、第１の折返し部と第２の折返し部とを含む複数回の折返し形状を有し、
前記第１の折返し部は前記フレーム部上に位置し、
前記第２の折返し部は前記可撓部上に位置することを特徴とする半導体装置。