JP3970528B2 - 多孔質層を用いたデバイス及びその製造方法 - Google Patents
多孔質層を用いたデバイス及びその製造方法 Download PDFInfo
- Publication number
- JP3970528B2 JP3970528B2 JP2001030853A JP2001030853A JP3970528B2 JP 3970528 B2 JP3970528 B2 JP 3970528B2 JP 2001030853 A JP2001030853 A JP 2001030853A JP 2001030853 A JP2001030853 A JP 2001030853A JP 3970528 B2 JP3970528 B2 JP 3970528B2
- Authority
- JP
- Japan
- Prior art keywords
- porous layer
- layer
- porous
- oxide film
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cold Cathode And The Manufacture (AREA)
- Formation Of Insulating Films (AREA)
Description
【発明の属する技術分野】
本発明は、多孔質層を用いたデバイス及びその製造方法に関し、特に、ナノ構造を有する微細構造体の幾何学構造を更に微細縮小した多孔質層を用いたデバイス及びその製造方法に関する。
【0002】
【従来の技術】
ナノ構造を有する微細構造体が、電気的、光学的に特異な物性を示すことから、大きく注目されるようになってきている。このようなナノ構造を有する微細構造体は、磁気メモリ、磁気デバイス、発光デバイス、フォトニックデバイス、量子効果デバイス等への応用が期待されている。
【0003】
ナノ構造を有する微細構造体として、アルミナ陽極酸化膜が古くから知られている。アルミナ陽極酸化膜は、自己組織的に形成されるナノ構造を有する微細構造体である。このようなアルミナ陽極酸化膜は、フォトリソグラフィー、電子線露光、X線露光等の微細加工技術が不要で、ナノ構造が形成可能である。従来から知られている技術によれば、アルミナ陽極酸化膜は、アルミニウム板を硫酸、シュウ酸等の酸性溶液中で陽極酸化することにより得られる。
【0004】
図7は、ナノ構造を有する微細構造体の概略構成を示す斜視図であり、一例としてアルミナ陽極酸化膜の概略図を示す。
図7において、21は多孔質基体であるアルミニウム基板であり、アルミニウム基板21上には、自己組織的にアルミナ陽極酸化膜22が形成される。
【0005】
図7に示すように、アルミニウム基板21上に形成されたアルミナ陽極酸化膜22は、直径が5〜200nm程度の細孔23を多数有し、この細孔23が規則正しく配列した構造をもっている。このような細孔23を有するアルミナ陽極酸化膜22は、陽極酸化条件により、膜厚、細孔径、細孔密度等の制御可能であり、種々の分野への応用が期待されている。
【0006】
このようなアルミナ陽極酸化膜の細孔に、様々な金属材料が充填することができる。このようなアルミナ陽極酸化膜の細孔への金属材料の充填は、電解着色技術として良く知られるものであり、玄関ドア、窓枠、自動車のネームプレート等に多く用いられている。近年、このようなナノ構造を有するアルミナ陽極酸化膜の細孔に充填された金属材料、炭素材料等が、例えば、電子放出デバイスのような電子デバイスに応用されつつある。このようなアルミナ陽極酸化膜の細孔を用いた電子デバイスは、従来から知られている微細加工技術が一切不要であることから、デバイス特性面だけでなく、コスト面においても、大きなメリットがある。
【0007】
特開2000−31462号公報によれば、アルミニウム膜を陽極酸化することにより、均一な形状で貫通した細孔を有するナノ構造体(アルミナ陽極酸化膜)が提供可能である。さらに、実質的に平行細孔を有するアルミナ陽極酸化膜が特開2000−254900号公報に開示されている。このような技術は、アルミナ陽極酸化膜に対して細孔配置規制部材を設けることにより、実質的に平行細孔を形成するものであり、更には、アルミナ陽極酸化のパターニングを可能にしている。
【0008】
【発明が解決しようとする課題】
しかしながら、このような従来の多孔質層は、基板上に連続的に形成された多孔質層に関するものであり、この多孔質層を所望形状の幾何学形状にパターニング、配設したデバイスはあまりなかった。
また、特開2000−254900号公報に開示されているアルミナ陽極酸化膜は、パターニングを可能にしているものの、細孔配置部材に対するアルミニウム膜の埋め込みが困難であるという課題があった。
【0009】
さらに、ナノ構造を有する多孔質層を単純に幾何学形状に加工すると、幾何学形状の端部(エッジ部)がシャープに加工できず、幾何学形状の中心部とエッジ部との間でのデバイス特性が異なるという課題が、本出願人の実験的な検証で明らかになっている。また、このような課題は、幾何学構造の微細化に伴い、顕著になった。
【0010】
また、特開2000−31462号公報で開示されるようなアルミナ陽極酸化膜を多孔質層として電子デバイスに用いる場合、アルミニウムからアルミナへの化学変化に伴う体積変化が生じ、下地からのアルミナ陽極酸化膜の剥離という課題があった。このような多孔質層の剥離は、熱工程を通過することにより、顕著に発生する。
本発明は、このような問題に鑑みてなされたものであって、微細化した幾何学構造を有する多孔質層を用いたデバイス及びその製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明の多孔質層を用いたデバイスの製造方法は、多孔質層基体に規則的な構造を有する多孔質層を形成する工程と、前記多孔質層の端面及び表面の少なくとも一部を被覆する工程とを含むことを特徴とする。
さらに、前記形成された多孔質層の一部を除去する工程と、除去した部分の端面と、前記端面に接する、除去されなかった多孔質層の表面の少なくとも一部を被覆する工程とを含むものであってもよい。
【0012】
本発明の多孔質層を用いたデバイスの製造方法は、多孔質層基体の表面にマスクを形成する工程と、前記マスクによって窓開けされた多孔質基体の領域に、選択的に、規則的な構造を有する多孔質層を形成する工程とを含むものであってもよい。
より好ましくは、前記多孔質層を形成する工程では、酸性溶液を用いた陽極酸化を行うものである。
さらに、前記多孔質層を形成した後、前記マスクを除去する工程を含むものであってもよい。
【0013】
本発明の多孔質層を用いたデバイスは、規則的な構造部分を有する多孔質層を備えたデバイスであって、前記多孔質層の規則的な構造部分のみがデバイスの機能を発現するデバイス活性領域であることを特徴とする。
本発明の多孔質層を用いたデバイスは、多孔質基体を処理して形成された多孔質層を備えたデバイスであって、前記多孔質層が前記多孔質基体の一部に選択的に形成された多孔質層であることを特徴とする。
【0014】
本発明の多孔質層を用いたデバイスは、多孔質基体を処理して形成された多孔質層を備えたデバイスであって、前記多孔質層の周囲に処理されなかった前記多孔質基体が残存していることを特徴とする。
本発明の多孔質層を用いたデバイスは、多孔質基体を処理して形成された多孔質層と、前記多孔質層を被覆する被覆層とを備えたデバイスであって、前記多孔質層と前記被覆層とがオーバーラップしており、前記オーバーラップ領域の幅がWOVERLAP、前記多孔質層の膜厚がTPOROUSであるとき、次の関係式を満足するものであってもよい。
WOVERLAP≧TPOROUS
【0015】
より好ましくは、前記被覆層が、前記多孔質層を被覆してデバイスの機能の発現を防止するデバイス非活性材料で構成されるものである。
また、前記被覆層が、電極材料で構成されるものであってもよい。
また、前記多孔質層が、陽極酸化膜であってもよく、前記多孔質層の細孔に、電子放出材料を充填するものであってもよい。
また、好ましい具体的な態様としては、前記電子放出材料が、炭素で構成されるものであってもよい。
【0016】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の好適な実施の形態について詳細に説明する。
まず、本発明の基本的な考え方について説明する。
本発明による幾何学構造を有する多孔質層を設けたデバイスは、実質的に規則的な構造部分のみをデバイス活性領域として用いる構成を有する。デバイス活性領域とは、実質的にデバイス動作を行う領域を指し示すものであり、本発明におけるデバイスは、規則的な構造を有する多孔質層のデバイス領域を形成するのではなく、形成された多孔質層から積極的に不規則な構造部分をマスキングし、実質的に規則的な構造部分のみをデバイス活性領域として用いる。このようなデバイス活性領域は、例えば、磁気メモリであれば、情報記録領域を示すものである。例えば、磁気メモリの場合、多孔質層の表面には、電極配線が形成されるが、このような多孔質層の表面が空間的に露出していても構わない。例えば、真空マイクロデバイスの場合、多孔質層表面は、空間に露出し、空間に露出したデバイス活性領域からは、冷電子放出が起る。
【0017】
本発明のデバイスは、以下のような2つの構成を有する。
一つの構成は、図2(b)に示すように、多孔質基体の一部分に、多孔質層を選択的に形成する。多孔質基体と多孔質層との主成分は同一である。さらに、多孔質層の周囲には、多孔質基体が存在する構成を有する。すなわち、多孔質基体に対して、酸化等の化学的変化、又は、相転移等の物理的変化させ、多孔質層を形成せしめ、化学変化、物理変化していない領域を残存させる。このような構成の多孔質層は、例えば、荷電粒子照射で物理的に多孔質基体に損傷を与えることによって多孔質層が形成されるデバイスに適用可能なものである。
【0018】
もう一つの構成は、図5(b)に示すように、多孔質層の実質的に不規則な構造部分を被覆層で覆う構成を有する。被覆層は、絶縁材料、金属材料、半導体材料のどれでも選択可能である。電子デバイスを代表例として説明すると、被覆層が絶縁材料であれば、ゲート絶縁層として用いられ、金属材料であれば、ゲート電極として用いられる。
【0019】
また、本発明のデバイスは、多孔質層と前記被覆層とがオーバーラップする領域に対して、以下のような定義を与える。オーバーラップ領域の幅をWOVERLAP、多孔質層の膜厚をTPOROUSとすると、
WOVERLAP≧TPOROUS
の関係が与えられる。ここで、図5(a)で示す不規則な構造部分12のテーパー(膜面方向に対する多孔質層の端面の角度)は45度を仮定している。このようなテーパー角(45度)は加工方法で決定されたものである。本仮定は、数μm程度の膜厚を有する多孔質層に好ましく適用されるものである。
【0020】
また、先述のように、被覆層は、単に多孔質層の不規則な構造部分を覆うだけでなく、それ自体が機能材料(部材)として用いられる。すなわち、電子デバイスを例に採れば、被覆層を絶縁材料で構成すれば、ゲート絶縁層として用いることが可能である。一方、被覆層を金属材料で構成すれば、ゲート電極として用いることができる。
【0021】
また、多孔質層を陽極酸化膜、特に、アルミナ陽極酸化膜で構成すると、直線形状の微細な細孔を有する多孔質層を用いることができる。このアルミナ陽極酸化膜は、従来のシリコン半導体プロセスでは、実現不可能な微細な細孔が形成できる点で大きなメリットがある。陽極酸化膜は、シリコン、タンタル等で形成可能であるが、微細な直線状の細孔を形成する材料としては、アルミナ陽極酸化膜がもっとも好ましい。このようなアルミナ陽極酸化膜は、細孔の直径が20〜30nm程度であり、真空マイクロデバイスに好ましい形状を有する。すなわち、微細な直径を電子源に転写することができれば、電界集中し、低電圧で電界放出可能になると共に、配列制御された電子源を提供可能になる。
【0022】
本発明においては、多孔質層の細孔に対して、電子放出材料を充填し、高配列状態の、微細な直径を有する電子源を構成する。さらに、電子放出材料として、カーボンナノチューブ、ダイヤモンドライクカーボン、ダイヤモンド、グラファイト、アモルファスカーボン等の炭素材料、低仕事関数を有する金属炭化物等を用いることにより、信頼性の高い、より低電圧駆動可能な電子源が提供可能となる。
【0023】
また、本発明のデバイスの製造方法は、多孔質基体に多孔質層を形成し、その多孔質層の端面、表面の少なくとも一部を被覆する工程を含む。支持基板全面をデバイスとして用いる場合、被覆する領域は、支持基板(ガラス基板、半導体基板等)のエッジ(外周部)部分である。
【0024】
また、支持基板全面に多孔質層を設けないデバイスの製造方法も提供する。このような製造方法は、多孔質層を形成し、多孔質層の一部を除去し、除去した部分の端面、端面に接する除去されなかった多孔質層の表面の一部を被覆層で覆う工程を含む。実デバイスとしては、このようにパターニングした多孔質層を用いる場合が多い。この場合、不規則な構造部分とは、パターニングした多孔質層の端部(多孔質層が不連続性を示す部分)を示し、この不規則な構造部分を被覆層で覆う。したがって、上述のように、多孔質層をパターニング後、その不規則部分のみを被覆層で覆う工程を用いることにより、不規則な構造部分を被覆層で覆ったデバイスが製造可能になる。
【0025】
また、別の構成を有するデバイスの製造方法を提供する。多孔質基体の表面の一部を窓開けしたマスクを形成し、選択的に窓開け部分のみに多孔質層を形成する。多孔質基体を形成するだけで、選択的に多孔質層が形成でき、工程簡略化される。多孔質層の形成は、多孔質基体が連続層であるため、化学的変化を伴う製造方法では難しい。すなわち、この場合、物理的変化を利用するイオン打ち込み等を利用する。
また、多孔質層の形成は、陽極酸化法が好ましい。陽極酸化法は、従来のシリコン半導体プロセスに対して、高価な装置が不要であり、微細加工が可能であり、更に、大面積なデバイスの製造も可能である。
【0026】
また、幾何学構造を有する多孔質層の細孔を簡略に、低コストに製造するために、多孔質層形成を陽極酸化法で行うことを特徴とする。このような陽極酸化法は、従来のシリコン半導体プロセスに代表されるような高価な製造装置、複雑な製造工程が不要とすることが可能となる。また、このような陽極酸化法を安定に、再現性良く制御するために、多孔質層表面に発泡が観測された時間を終点とする。このような発泡は、特に、シリコン系材料の場合、良好に観測され、水の電気分解により引き起こされる。
【0027】
また、本発明のデバイス構成は、真空マイクロデバイス、磁気メモリ、磁気デバイス、発光デバイス、フォトニックデバイス、量子効果デバイス等に適用可能である。これらのデバイスの中でも、真空マイクロデバイスが好ましく、微細なデバイス活性領域を必要とする表示素子に最適な構成である。
【0028】
以下、上記基本的な考え方に従って本発明の実施の形態について詳細に説明する。
第1の実施の形態
図1及び図2は、本発明の第1の実施の形態の同一膜内の多孔質基体の一部に多孔質層を設けたデバイスの製造方法の工程断面図である。
まず、同一膜内の多孔質基体の一部に多孔質層を設けた、換言すれば、多孔質層の周囲に多孔質基体を設けたデバイスの製造方法について説明する。
【0029】
図1(a)において、支持基板1上に電極材料2、高抵抗層3、多孔質層を形成可能な材料である多孔質基体4を順次積層する。なお、高抵抗層3は、不要であれば、削除してもよく、また、多孔質基体4は、被覆層と同一材料でも構わない。本実施の形態では、支持基板であるガラス基板1上に、EB蒸着法で3000Åの電極材料としてニオブ2を堆積し、スパッタ法で3000Åのシリコン層3(高抵抗層)を堆積し、スパッタ法で20000Åのアルミニウム4(多孔質基体)をそれぞれ順次堆積した。
【0030】
図1(b)では、多孔質層を選択的に形成するために、ゲート開口部6のみを窓開けした陽極酸化マスク5を形成する。本実施の形態においては、陽極酸化マスクとしてシリコン酸化膜5を形成し、フォトリソグラフィー及び希フッ酸を用いたウェットエッチングにより、ゲート開口部6を形成した。シリコン酸化膜5(陽極酸化マスク)の膜厚は、5000Å程度であり、ゲート開口径は100μm程度であった。
【0031】
図2(a)では、ゲート開口部6に選択的に多孔質層7と細孔8を形成する。本実施の形態においては、シリコン酸化膜5を用い、陽極酸化法で多孔質層としてアルミナ陽極酸化膜7を形成した。陽極酸化は、硫酸化成液を用い、化成液の温度を0℃とし、20Vの電圧印加を10分間程度行った。陽極酸化で形成したアルミナ陽極酸化膜7(多孔質層)の細孔8の口径は、20〜30nm程度であり、ナノ構造を有する幾何学構造9をデバイス表面上に選択的に形成することができた。このナノ構造を有する幾何学構造9は、デバイス活性領域となる。
【0032】
図2(b)では、マスク5を除去し、アルミナ陽極酸化膜7と被覆層10から構成されるデバイスを形成する。本実施の形態においては、シリコン酸化膜をフッ酸溶液でエッチング除去し、被覆層10を露出した。引き続き、フォトリソグラフィーを用い、選択的に形成された多孔質層(アルミナ陽極酸化膜7)の周囲に多孔質基体を残存された形状をパターニングする。本実施の形態においては、選択的に形成されたアルミナ陽極酸化膜7の周囲のアルミニウムを残存させ、パターニングした。パターニングは、リン酸/硝酸/酢酸の混酸を用い、ウェットエッチングした。
【0033】
以上のような製造方法により、概同一膜厚内の多孔質基体の一部に多孔質層を形成することができた。この幾何学構造9を有するデバイスを600℃程度の熱処理を行ったが、従来のデバイスに見られた多孔質層の剥離が全く見られなくなったことを確認した。
【0034】
図3は、上記デバイスの製造方法により製造した幾何学構造を有する多孔質層を用いたデバイスの構成を示す斜視図である。幾何学構造を有する多孔質層を用いたデバイスとしては、真空マイクロデバイス、磁気メモリ、磁気デバイス、発光デバイス、フォトニックデバイス、量子効果デバイス等に応用可能である。本実施の形態においては、真空マイクロデバイスを代表例として説明する。
【0035】
図3において、デバイスの支持基板1上に、カソード電極層2を形成する。真空マイクロデバイスの中でも、電流制御機構が必要な場合、カソード電極層2上に高抵抗層3を形成する。高抵抗層3上には、多孔質層からなる幾何学構造9と被覆層10からなる電子放出領域が形成される。このような電子放出領域は、デバイスの種類により、例えば、データ蓄積領域であったり、発光領域であったりする。多孔質層からなる幾何学構造9は、多孔質層7と細孔8により形成される。
【0036】
また、本実施の形態においては、多孔質層からなる幾何学構造9と被覆層10とから構成される機能単位に素子分離されているが、被覆層が連続的に形成されていても構わない。さらに、被覆層10は、金属、絶縁物、半導体を用いることができ、上述のそれぞれのデバイス構成に最適な材料が選択される。
【0037】
また、多孔質層からなる幾何学構造9は、当業者により、所望のサイズの幾何学構造に設計されるものであり、その幾何学構造の多孔質層からなる幾何学構造9の側面は、被覆層10により覆われる。本出願人の実験的な検証によれば、多孔質層からなる幾何学構造9の側面は形状が乱れ、幾何学構造を微細化するに従い、デバイス特性に及ぼす形状の乱れの効果が大きくなった。本実施の形態で説明するように、多孔質層からなる幾何学構造9の側面を被覆層10で覆うことにより、このようなデバイス特性のバラツキが解決された。
【0038】
多孔質層からなる幾何学構造9の基本構造は、多孔質層7と細孔8とで構成される。多孔質層7は設計する機能に対して不活性であること、例えば、電子デバイスであれば、絶縁物、半導体等で構成される。この多孔質層7には、ナノレベルの直径を持つ、細孔8が形成され、場合によっては、この細孔8内部に機能材料を充填し、デバイスを構成することもできる。このような多孔質層7と細孔8とで構成される多孔質層からなる幾何学構造9は、その側面を被覆層10で覆うことにより、前述のようなデバイス特性のバラツキが解決されるだけでなく、下地(本実施の形態においては、高抵抗層3)に対する多孔質層からなる幾何学構造9の付着力の向上が可能となる。
【0039】
本出願人の実験的検証によれば、多孔質層からなる幾何学構造9は、下地材料にはあまり依存せず、付着力が弱く、特に熱工程を通過すると、容易にカール、剥離してしまうことが分かっている。本実施の形態のように、多孔質層からなる幾何学構造9の側面を被覆層10で覆うことにより、600℃程度の熱工程通過後に剥離していた多孔質層からなる幾何学構造9が、剥離しないようになったことを確認した。
【0040】
また、多孔質層からなる幾何学構造9と被覆層10とは、同一膜面内に形成すると、被覆の効果が大きく、また、製造方法も簡便、低コストになる。しかし、このような同一膜面内に多孔質層からなる幾何学構造9と被覆層10とを形成する構成は、多孔質層からなる幾何学構造9と被覆層10と境界領域の多孔質層9の周期構造の乱れが多少発生すること、多孔質層からなる幾何学構造9と被覆層10とを構成可能な材料種が多くないことが欠点である。このような周期構造の乱れは、多孔質層からなる幾何学構造9と被覆層10の境界領域で多く見られ、境界領域の細孔密度は、多孔質層からなる幾何学構造9内部と比較すると、小さくなり、細孔はランダムな位置に発生することが実験的に検証されている。一方、同一膜面内に形成せず、幾何学形状の多孔質層からなる幾何学構造9を形成後、被覆層10を堆積し、研磨して構成しても構わないが、多孔質層からなる幾何学構造9が研磨ダメージを受けることが欠点であり、好ましい製造方法ではない。
【0041】
本実施の形態においては、多孔質層からなる幾何学構造9と被覆層10とは、同一膜面内に形成しており、多孔質層からなる幾何学構造9としてアルミナ陽極酸化皮膜、被覆層10としてアルミニウムを用いた。このようなアルミナ陽極酸化皮膜7(多孔質層)は、直径が数nm〜数百nm程度の細孔8を有し、その細孔8の密度が1010個/cm2程度である。このようなアルミナ陽極酸化皮膜7の他に、シリコン(Si)、タンタル(Ta)の陽極酸化皮膜が利用可能である。また、このようなアルミナ陽極酸化皮膜7は、被覆層10の所望の領域に選択的に形成される。さらに、これらのような陽極酸化膜の他に、高エネルギー荷電粒子を被覆層10に照射・エッチングし、選択的に多孔質層からなる幾何学構造9に細孔8を形成可能である。この場合、多孔質層からなる幾何学構造9と被覆層10の材質は同一であり、多孔質層からなる幾何学構造9の細孔8の規則性は、アルミナ陽極酸化膜の細孔8と比較すると、多少劣化する。しかし、材料種に限定されることなく、多孔質層からなる幾何学構造9が形成可能である点で利点がある。
【0042】
第2の実施の形態
図4乃至図6は、本発明の第2の実施の形態の多孔質層のエッジを被覆層で覆ったデバイスの製造方法の工程断面図である。本実施の形態の説明にあたり、図1及び図2と同一構成部分には同一符号を付している。
【0043】
図4(a)において、図1(a)と同様に、支持基板1上に電極材料2、高抵抗層3、多孔質基体4を順次積層する。本実施の形態も第1の実施の形態と同様、支持基板であるガラス基板1上に、EB蒸着法で3000Åの電極材料としてニオブ2を堆積し、スパッタ法で3000Åのシリコン層3(高抵抗層)を堆積し、スパッタ法で20000Åのアルミニウム4(多孔質基体)をそれぞれ順次堆積した。
【0044】
図4(b)では、多孔質層7を形成する。本実施の形態においては、多孔質層7の形成方法として、シュウ酸化成液を用い、化成液の温度を25℃とし、20Vの電圧印加を10分間程度行うことにより、直径が20nm〜30nm程度の細孔8を有するアルミナ陽極酸化膜7を得た。第1の実施の形態のように、硫酸化成液でアルミナ陽極酸化膜7を形成しても構わない。また、必要であれば、下層のシリコン層3及びカソード電極層2を所望の形状に加工しても構わない。本実施の形態で説明したシュウ酸化成液を用いた陽極酸化の場合、下層にシリコン層3を設けると、陽極酸化終点で、アノード電極(サンプル側)からの発泡が観測される。この発泡が観測された時間を終点とすることが好ましい。この発泡が観測された後、長時間陽極酸化を継続すると、アルミナ陽極酸化膜7が化成液中に剥離することがある。また、この発泡前に陽極酸化を終了すると、アルミナ陽極酸化膜7と、その下層(本実施の形態の場合、シリコン層3)との界面に存在するバリア層が残存し、電気的に十分に接続が取れない場合がある。このように、陽極酸化の終点は、あらかじめ実験的な予備検討を十分に行い、注意して決定すべきである。
【0045】
図5(a)では、アルミナ陽極酸化膜(多孔質層)7を所望の幾何学形状に加工する。本実施の形態においては、フォトレジスト11をエッチングマスクとし、リン酸/塩酸の混酸を用いたウェットエッチングと、ウェットエッチングに引き続き行う超音波処理を用い、アルミナ陽極酸化膜7を数百μm各程度に島状に加工した。リン酸/塩酸/水の重量比を6:2:92程度まで減少すると、エッチングレートが激減し、エッチングに伴う下地層であるシリコン層3のダメージ及び、レジスト11のダメージが問題となる。
【0046】
一方、リン酸/塩酸/水の重量比を6:2:2程度まで増加すると、リン酸増加に伴う粘性の増加が見られ、微細パターンの加工が不利であった。また、レジスト11のダメージが見られる場合もあった。リン酸/塩酸の混酸は、リン酸/塩酸/水の重量比が3:1:6程度付近(前記混酸の重量が10%〜80%、好ましくは約40%程度)が好ましかった。エッチング温度は、70〜80℃であり、エッチング時間は5分間であった。引き続き行う超音波処理は、1分間であった。
【0047】
この超音波処理を行わないと、アルミナ陽極酸化膜7の剥離残りが発生した。また、超音波処理が3分間を越えると、超音波に伴う下地層であるシリコン層3のダメージが見られた。多孔質層7のパターニング後、フォトレジスト11を剥離した。レジスト11の残りがアルミナ陽極酸化膜7上に発生する場合、アッシング(例えば、酸素プラズマアッシング)が効果的である。アルミナ陽極酸化膜7が2000Å〜3000Å程度であれば、ドライエッチングでも幾何学形状にパターニング可能である。例えば、RIE(反応性イオンエッチング)を用いると、30〜60分程度でパターニングが完了する。なお、エッチング条件を最適化することにより、エッチング時間の短縮が可能である。アルミナ陽極酸化膜7の膜厚がμmオーダーになると、ドライエッチング時間が増加するため、レジストの後退、レジストの焼き付き等の問題が発生する。したがって、ドライエッチング法を用いたアルミナ陽極酸化膜7の加工は、膜厚が5000Å程度以下の場合に適用することが好ましい。
【0048】
エッチングされたアルミナ陽極酸化膜7のエッジの領域は、構造が乱れた、実質的に不規則な構造のアルミナ陽極酸化膜12(多孔質層)が存在し、このような不規則な構造を有する多孔質層12が、デバイス特性の劣化となる。例えば、電子放出材料をアルミナ陽極酸化膜7(多孔質層)の細孔8に充填したデバイスを例に採って説明すると、不規則な構造を有するアルミナ陽極酸化膜12の細孔に充填された電子放出材料は、配向状態が劣化し、側面方向へと電子放出するサイトが著しく増加する。したがって、デバイス特性の均一性向上に対して好ましい構造とは言えない。また、多孔質層7を微細化するに従い、エッジ効果が強調され、デバイス特性の均一性に深刻な影響を与える結果となる。
【0049】
図5(b)では、多孔質層7のエッジを被覆層13で覆う構造を形成する。本実施の形態においては、被覆層13をシリコン酸化膜で形成し、被覆層13により覆われた多孔質層7の実質的に規則的な構造部分14をフォトリソ、BHFエッチャントを用いたウェットエッチングで形成した。このような被覆層により形成された多孔質層の実質的に規則的な構造部分14は以下のように設計される。すなわち、多孔質層7の膜厚をTPOROUS、多孔質層7と被覆層10のオーバーラップ幅をTPOROUSとすると、次式(1)に示す関係式が得られる。
WOVERLAP≧TPOROUS …(1)
これは、本出願人の実験的検証によるものであり、製造方法のコストアップ、製造工程の複雑化を許すことにより、WOVERLAPに対するTPOROUSの依存性は緩和されていく方向となる。
【0050】
一方、デバイス設計の指針を与える関係式(2)を説明する。被覆層により形成された多孔質層の実質的に規則的な構造部分14(WGH)は、図5(b)に示す不規則的な構造部分12を含む多孔質層の幅17(WPOROUS)、多孔質層の膜厚16(TPOROUS)を用い、次式(2)で表わすことができる。
WGH≦WPOROUS−2TPOROUS …(2)
関係式(2)に示すように、多孔質層7と被覆層13から構成されるオーバーラップ幅15は、最小で多孔質層の膜厚16(TPOROUS)を有することが理解できる。
以上のような構成を有する幾何学形状の多孔質層7は、優れた特性を示すデバイスとなる。本出願人が試作した一例を図6を用いて説明する。
【0051】
図6は、本実施の形態の多孔質層のエッジを被覆層で覆ったデバイスの構造を示す斜視図である。
試作したデバイスは、フィールドエミッションディスプレイであり、パネル対角が5インチ、ピクセル数が320×240であった。ガラス基板1上にカソード電極ライン2、高抵抗層3を形成した後、100μm角の多孔質層7(膜厚:2μm)を形成した。多孔質層7には、直径が30nm程度の細孔8が密度:1010個/cm2程度で存在する。また、多孔質層7と被覆層13(ゲート絶縁層)のオーバーラップを2μmとした。また、多孔質層7の細孔8には、電子放出材料を充填し、被覆層13上にカソード電極ライン2と直交するようにゲート電極ライン17を形成した。このような電子放出材料を設けた多孔質層7と対向するようにアノード電極(図示略)を配設し、カソード電極2とアノード電極間に電圧を印加し、ゲート電極17で電子放出を制御し、電子放出電流を観測した。多孔質層7と被覆層13のオーバーラップをほぼ0μm(オーバーラップ無し)としたパネルと比較すると、電子放出特性を著しく向上させることができた。さらに、アノード電極上に蛍光体を設け、その発光輝度を観測したところ、多孔質層7と被覆層13のオーバーラップを2μmとしたパネルの発光は、多孔質層7と被覆層13のオーバーラップをほぼ0μm(オーバーラップ無し)としたパネルと比較し、均一に発光していることを確認した。このように、多孔質層7と被覆層13をオーバーラップさせ、上述の関係式(1)の実験的に示される定義により、デバイスの特性が大幅に向上することを確認できた。
【0052】
【発明の効果】
以上、詳述したように、本発明によれば、幾何学構造を有する多孔質層を用いて形成したデバイスは、デバイス活性領域面内のデバイス特性の均一性を大幅に向上させることができ、多孔質層のパターニングを簡便な構造、簡略化されたプロセスで実現することができる。また、幾何学構造を有する多孔質層からなるデバイスの製造工程におけるプロセスダメージを低減することができ、デバイス特性面、及び製造面の信頼性を向上させることができる。
【0053】
すなわち、本発明の幾何学構造を有する多孔質層を用いて形成したデバイスは、実質的に規則的な構造部分のみをデバイス活性領域として用いる。その構成の一つは、概同一膜内の多孔質基体の一部に多孔質層を設けることである。このように、多孔質基体と多孔質層とを連続層とすることにより、従来のパターニングされた多孔質層と比較して、製造工程を簡略化することができ、低コスト化を図ることができる。もう一つの構成としては、実質的に不規則な構造部分が被覆層に覆われることである。このように、多孔質層と被覆層をオーバーラップさせることにより、デバイス活性領域の特性を均一化させることができる。特に、多孔質層と被覆層のオーバーラップ幅は、多孔質層の膜厚か、それ以上に設計することにより、デバイス活性領域を可能にした。さらに、電子デバイスに適用する場合、被覆層を非デバイス活性材料(例えば、絶縁材料)にすれば、ゲート絶縁層として用いることが可能であり、一方、被覆層を金属材料にすれば、ゲート電極層として用いることができ、デバイス構造を簡略化することができる。
【0054】
また、自己組織的に形成される陽極酸化膜を多孔質層として用いることにより、従来の微細加工技術が不要となり、プロセス簡略化、低コスト化を図ることができる。特に、電子デバイス、中でも、真空マイクロデバイスに応用する場合、従来のシリコン半導体の微細加工技術では不可能な細孔が加工可能であり、デバイス特性を大幅に向上させることができる。このような真空マイクロデバイスは、多孔質層の細孔に電子放出材料を充填して構成され、好ましくは、このような電子放出材料はダイヤモンド、カーボンナノチューブ、グラファイト、アモルファスカーボン等の炭素で構成する。
【0055】
また、本発明の幾何学構造を有する多孔質層を用いたデバイスを製造するために、多孔質基体に多孔質層を形成後、又は、同時に被覆層を形成することにより、実質的に規則的な構造部分だけを活性領域とするデバイスを製造可能とする。一つの製造方法としては、多孔質層を形成後、加工された多孔質層の端面と、端面に接する、除去されなかった多孔質層の表面の少なくとも一部を被覆することにより、不規則な構造部分をマスキングするだけではなく、被覆層をゲート絶縁層、ゲート電極等の機能層として用いることが可能なデバイスの製造方法を実現することができる。もう一つの製造方法としては、多孔質基体の表面の一部を窓開けしたマスクを形成後、多孔質層を形成することにより、従来の多孔質層間の埋め込み工程が不要となり、工程簡略化、低コスト化を実現することができる。
【0056】
また、多孔質層形成を陽極酸化法で行うことにより、従来のシリコン半導体プロセスに代表されるような高価な製造装置、複雑な製造工程が不要となる。さらに、陽極酸化法を用いたデバイスの製造方法においては、多孔質層表面の発泡を持って終点とすることにより、工程管理を容易にするだけではなく、陽極酸化膜のバラツキに伴うデバイス特性の不均一性を抑制することができる。
【0057】
また、本発明の幾何学構造を有する多孔質層を用いたデバイスは、そのデバイス活性領域を微細化することができるため、高精細表示デバイスに好ましい構成であるばかりではなく、デバイス活性領域内、及びデバイス活性領域間の均一性が高いことから、大型表示デバイスにも最適な構成を実現することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態の同一膜内の多孔質基体の一部に多孔質層を設けたデバイスの製造方法の工程断面図である。
【図2】本実施の形態の同一膜内の多孔質基体の一部に多孔質層を設けたデバイスの製造方法の工程断面図である。
【図3】本実施の形態の幾何学構造を有する多孔質層を用いたデバイスの構成を示す斜視図である。
【図4】本発明の第2の実施の形態の多孔質層のエッジを被覆層で覆ったデバイスの製造方法の工程断面図である。
【図5】本実施の形態の多孔質層のエッジを被覆層で覆ったデバイスの製造方法の工程断面図である。
【図6】本実施の形態の多孔質層のエッジを被覆層で覆ったデバイスの製造方法の工程断面図である。
【図7】ナノ構造を有する微細構造体の概略構成を示す斜視図である。
【符号の説明】
1 支持基板
2 電極層(カソード電極層)
3 高抵抗層
4 多孔質基体(アルミニウム層、又は、基板)
5 陽極酸化マスク
6 窓開け部分(デバイス活性領域)
7 多孔質層(アルミナ陽極酸化膜)
8 細孔
9 幾何学構造(デバイス活性領域)
10 被覆層
11 エッチングマスク(フォトレジスト)
12 不規則な構造を有する多孔質層
13 被覆層(ゲート絶縁層、又は、ゲート電極)
14 被覆層により形成された多孔質層の実質的に規則的な構造部分
15 多孔質層と被覆層のオーバーラップ幅(デバイス活性領域)
16 多孔質層の膜厚
17 多孔質層の幅
Claims (8)
- 多孔質層を用いたデバイスの製造方法であって、
支持基板上に、少なくとも電極材料及び多孔質基体としてのアルミニウム層を順次積層する第1の工程と、
前記アルミニウム層上にシリコン酸化膜を形成し、当該シリコン酸化膜にゲート開口部を形成することで、陽極酸化膜マスクを形成する第2の工程と、
前記ゲート開口部に、規則的な構造を有し、アルミナ陽極酸化膜と細孔とで構成される多孔質層からなる幾何学構造を、陽極酸化法で選択的に形成する第3の工程と、
前記第3の工程の後、前記陽極酸化膜マスクを除去する第4の工程と、
前記選択的に形成された前記多孔質層からなる幾何学構造の側面に多孔質基体が残存された形状をパターニングして、当該側面を覆う被覆層を形成する第5の工程と、
を備えることを特徴とする多孔質層を用いたデバイスの製造方法。 - 多孔質層を用いたデバイスの製造方法であって、
支持基板上に、少なくとも電極材料及び多孔質基体としてのアルミニウム層を順次積層する第1の工程と、
前記アルミニウム層に、規則的な構造を有し、アルミナ陽極酸化膜と細孔とで構成される多孔質層を、陽極酸化法で形成する第2の工程と、
前記多孔質層を所望の幾何学形状にパターニング加工し、前記多孔質層のエッジの領域には不規則な構造の多孔質層が存在するものとなる第3の工程と、
前記多孔質層の前記不規則な構造の部分を覆うシリコン酸化膜からなる被覆層を形成する第4の工程と、
を備えることを特徴とする多孔質層を用いたデバイスの製造方法。 - 多孔質層を用いたデバイスであって、
支持基板と、
前記支持基板上に積層された電極材料と、
前記電極材料上に積層された多孔質基体としてのアルミニウム層の一部を処理して選択的に形成される、規則的な構造を有し、アルミナ陽極酸化膜と細孔とで構成される多孔質層からなる幾何学構造と、
処理されなかった前記多孔質基体が残存することで形成され、前記多孔質層からなる幾何学構造の側面を覆う被覆層と、を有することを特徴とする多孔質層を用いたデバイス。 - 多孔質層を用いたデバイスであって、
支持基板と、
前記支持基板上に積層された電極材料と、
前記電極材料上に積層された多孔質基体としてのアルミニウム層を処理して形成される、規則的な構造を有し、アルミナ陽極酸化膜と細孔とで構成される多孔質層を、さらに所望の幾何学形状にパターニング加工して形成される多孔質層からなる幾何学構造であって、そのエッジの領域は不規則な構造部分であり、エッジの領域以外は規則的な構造部分である多孔質層からなる幾何学構造と、
前記多孔質層からなる前記幾何学構造の前記不規則な構造部分を覆う、シリコン酸化膜で構成される被覆層と、
を有することを特徴とする多孔質層を用いたデバイス。 - 前記多孔質層と前記被覆層とがオーバーラップしており、
前記オーバーラップ領域の幅がWOVERLAP、前記多孔質層の膜厚がTPOROUSであるとき、次の関係式を満足する
WOVERLAP≧TPOROUS
ことを特徴とする請求項4に記載の多孔質層を用いたデバイス。 - さらに、前記被覆層の上に電極ラインが形成されていることを特徴とする請求項5記載の多孔質層を用いたデバイス。
- 前記多孔質層の細孔に、電子放出材料が充填されていることを特徴とする請求項3乃至6のいずれか一項に記載の多孔質層を用いたデバイス。
- 前記電子放出材料が、炭素で構成されることを特徴とする請求項7に記載の多孔質層を用いたデバイス。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001030853A JP3970528B2 (ja) | 2001-02-07 | 2001-02-07 | 多孔質層を用いたデバイス及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001030853A JP3970528B2 (ja) | 2001-02-07 | 2001-02-07 | 多孔質層を用いたデバイス及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002237586A JP2002237586A (ja) | 2002-08-23 |
JP3970528B2 true JP3970528B2 (ja) | 2007-09-05 |
Family
ID=18895015
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001030853A Expired - Fee Related JP3970528B2 (ja) | 2001-02-07 | 2001-02-07 | 多孔質層を用いたデバイス及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3970528B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102430451B1 (ko) * | 2020-08-14 | 2022-08-05 | 황인성 | 아노다이징 처리된 박판을 이용한 터치센서모듈 및 이의 제조방법 |
-
2001
- 2001-02-07 JP JP2001030853A patent/JP3970528B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002237586A (ja) | 2002-08-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7297041B2 (en) | Method of manufacturing microdischarge devices with encapsulated electrodes | |
US7279085B2 (en) | Gated nanorod field emitter structures and associated methods of fabrication | |
US6610463B1 (en) | Method of manufacturing structure having pores | |
JP3736857B2 (ja) | 電子放出デバイスの製造方法 | |
JP2005008909A (ja) | 構造体の製造方法 | |
JP2001162600A (ja) | 細孔を有する構造体、細孔を有する構造体の製造方法並びに前記細孔を有する構造体を用いたデバイス | |
JP3878439B2 (ja) | 多孔質層及びデバイス、並びにその製造方法 | |
JP2000086216A (ja) | カーボンナノチューブの製造方法、電界放出型冷陰極装置およびその製造方法 | |
JP3970528B2 (ja) | 多孔質層を用いたデバイス及びその製造方法 | |
CN100541700C (zh) | 使用阳极氧化工艺制造的具有三极管结构的电场发射器件及其制造方法 | |
JP3772703B2 (ja) | 電界放射型電子源の製造方法 | |
JP2003031116A (ja) | 電界放出型冷陰極及びその製造方法並びに電解放出型冷陰極を備えた平面画像装置 | |
JP3597739B2 (ja) | 電界放出型冷陰極及びその製造方法 | |
JP3597740B2 (ja) | 冷陰極及びその製造方法 | |
JP6876044B2 (ja) | 電子放出素子、帯電装置、および画像形成装置 | |
WO2005015596B1 (fr) | Procede de croissance localisee de nanofils ou nanotubes | |
JP2755764B2 (ja) | 冷陰極装置の製造方法 | |
RU2678192C1 (ru) | Способ изготовления полевого эмиссионного элемента | |
RU2489768C1 (ru) | Способ получения пористого слоя оксида алюминия на изолирующей подложке | |
JP3805228B2 (ja) | 電子放出素子の製造方法 | |
JP3502134B2 (ja) | 冷陰極 | |
JP4560356B2 (ja) | 多孔質体および構造体の製造方法 | |
KR19990043840A (ko) | 전계방출소자의 캐소드 어레이 형성방법 | |
JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
TWI385697B (zh) | 製備場發射裝置之陰極板之方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070606 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |