JP3772703B2 - 電界放射型電子源の製造方法 - Google Patents
電界放射型電子源の製造方法 Download PDFInfo
- Publication number
- JP3772703B2 JP3772703B2 JP2001225485A JP2001225485A JP3772703B2 JP 3772703 B2 JP3772703 B2 JP 3772703B2 JP 2001225485 A JP2001225485 A JP 2001225485A JP 2001225485 A JP2001225485 A JP 2001225485A JP 3772703 B2 JP3772703 B2 JP 3772703B2
- Authority
- JP
- Japan
- Prior art keywords
- electron source
- drift
- field emission
- manufacturing
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源の製造方法に関するものである。
【０００２】
【従来の技術】
従来より、電界放射型電子源として、例えば米国特許３６６５２４１号などに開示されているいわゆるスピント（Spindt）型電極と呼ばれるものがある。このスピント型電極は、微小な円錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。
【０００３】
しかしながら、スピント型電極は、製造プロセスが複雑であるとともに、多数の円錐状のエミッタチップを精度良く構成することが難しく、例えば平面発光装置やディスプレイなどへ応用する場合に大面積化が難しいという問題があった。また、スピント型電極は、電界がエミッタチップの先端に集中するので、エミッタチップの先端の周りの真空度が低くて残留ガスが存在するような場合、放射された電子によって残留ガスがプラスイオンにイオン化され、プラスイオンがエミッタチップの先端に衝突するから、エミッタチップの先端がダメージ（例えば、イオン衝撃による損傷）を受け、放射される電子の電流密度や効率などが不安定になったり、エミッタチップの寿命が短くなってしまうという問題が生じる。したがって、スピント型電極では、この種の問題の発生を防ぐために、高真空（約１０-5Ｐａ〜約１０-6Ｐａ）で使用する必要があり、コストが高くなるとともに、取扱いが面倒になるという不具合があった。
【０００４】
この種の不具合を改善するために、ＭＩＭ（Metal Insulator Metal)方式やＭＯＳ(Metal Oxide Semiconductor)型の電界放射型電子源が提案されている。前者は金属−絶縁膜−金属、後者は金属−酸化膜−半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放出効率を高めるためには（多くの電子を放射させるためには）、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、このような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率（引き出し効率）をあまり高くできないという不具合があった。
【０００５】
これらに対し、電子の放出効率を高めることができる電界放射型電子源として、近年では、例えば特開平８−２５０７６６号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜（導電性薄膜）よりなる表面電極を形成し、半導体基板と表面電極との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が提案されている。
【０００６】
しかしながら、上述の特開平８−２５０７６６号公報に記載の電界放射型電子源では、電子放出時にいわゆるポッピング現象が生じやすく、放出電子量にむらが起こりやすいので、平面発光装置やディスプレイ装置などに応用すると、発光むらができてしまうという不具合がある。
【０００７】
そこで、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号において、導電性基板と金属薄膜（表面電極）との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を酸化した多孔質多結晶シリコン層により構成した電界放射型電子源を提案した。この電界放射型電子源１０’は、例えば、図９に示すように、導電性基板たるｎ形シリコン基板１の主表面側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６”が形成され、強電界ドリフト層６”上に金属薄膜よりなる表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。なお、図９に示す例では、ｎ形シリコン基板１と強電界ドリフト層６”との間にノンドープの多結晶シリコン層３を介在させてあるが、多結晶シリコン層３を介在させずにｎ形シリコン基板上に強電界ドリフト層６”を形成した構成も提案されている。
【０００８】
図９に示す構成の電界放射型電子源１０’から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７をｎ形シリコン基板１（オーミック電極２）に対して高電位側（正極）となるように表面電極７とｎ形シリコン基板１との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、ｎ形シリコン基板１から注入された電子が強電界ドリフト層６”をドリフトし表面電極７を通して放出される（なお、図９中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。表面電極７には仕事関数の小さな材料（例えば、金）が採用され、表面電極７の膜厚は１０ｎｍ〜１５ｎｍ程度に設定されている。
【０００９】
上述の構成を有する電界放射型電子源１０’では、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉeと呼ぶことにすれば（図９参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉeの比率（＝Ｉe／Ｉps）が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源１０’では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００１０】
この電界放射型電子源１０’では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【００１１】
上述の電界放射型電子源１０’では、強電界ドリフト層６”が、導電性基板たるｎ形シリコン基板１上にノンドープの多結晶シリコン層を堆積させた後に、該多結晶シリコン層を陽極酸化処理にて多孔質化し、多孔質化された多結晶シリコン層（多孔質多結晶シリコン層）を急速加熱法によって例えば９００℃の温度で酸化することにより形成されている。ここにおいて、陽極酸化処理に用いる電解液としては、フッ化水素水溶液とエタノールとを略１：１で混合した液を用いている。また、急速加熱法によって酸化する工程では、ランプアニール装置を用い、基板温度を乾燥酸素中で室温から９００℃まで上昇させた後、基板温度を９００℃で１時間維持することで酸化し、その後、基板温度を室温まで下降させている。
【００１２】
上述のようにして形成された強電界ドリフト層６”は、図１０に示すように、少なくとも、柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダのシリコン微結晶６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の酸化膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、強電界ドリフト層６”は、陽極酸化処理を行う前の多結晶シリコン層に含まれていた各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されているものと考えられる。したがって、強電界ドリフト層６”に印加された電界の大部分はシリコン酸化膜６４に集中的にかかり、注入された電子はシリコン酸化膜６４にかかっている強電界により加速されグレイン５１間を表面に向かって図１０中の矢印の向き（図１０の上方向）へドリフトするので、電子放出効率を向上させることができる。強電界ドリフト層６’の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。ところで、上述の電界放射型電子源１０’では、ポッピングノイズが発生せずに高い電子放出効率で安定して電子を放出することができるが、これは動作時に強電界ドリフト層６”に発生した熱がグレイン５１を通して外部へ放熱されることで温度上昇が抑制されるからであると考えられる。
【００１３】
上述の電界放射型電子源１０’では、導電性基板としてｎ形シリコン基板を用いているが、図１１に示すように、ガラス基板からなる絶縁性基板１１の一表面に導電性層１２を形成したものを用いた電界放射型電子源１０”も提案されている。ここに、上述の電界放射型電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【００１４】
図１１に示す構成の電界放射型電子源１０”から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が導電性層１２に対して高電位側（正極）となるように表面電極７と導電性層１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、導電性層１２から注入された電子が強電界ドリフト層６”をドリフトし表面電極７を通して放出される（なお、図１１中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す。）
上述の構成を有する電界放射型電子源１０”では、表面電極７と導電性層１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉeと呼ぶことにすれば（図１１参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉeの比率（＝Ｉe／Ｉps）が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源１０”では、表面電極７と導電性層１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００１５】
しかしながら、陽極酸化処理を利用して強電界ドリフト層６”を形成した電界放射型電子源１０’，１０”は、陽極酸化処理がウェットプロセスであって多孔質化された領域の厚みやシリコン微結晶のサイズや分布が面内で不均一になってしまい、結果的に強電界ドリフト層６”中のシリコン微結晶６３のサイズや分布が不均一になってしまうので、電子放出特性（エミッション電流の電流密度、電子放出効率など）に面内分布が生じたり、局所的に欠陥が生じたりして絶縁破壊が起こり寿命が短くなってしまうという不具合や面内均一性の点で大面積化が難しいという不具合があった。
【００１６】
これに対して、陽極酸化処理を利用せずに製造でき且つ電子放出時にポッピングが起こるのを抑制できる電界放射型電子源として図１２に示す構成のものが提案されている（特開２００１−６８０１２号公報）。図１２に示す構成の電界放射型電子源は、導電性基板であるｎ形シリコン基板１の一表面側に形成された強電界ドリフト部６’を備えており、強電界ドリフト部６’が、高熱伝導性を有する放熱部６ｂ’と、埋込穴６ｃ’に充填されたナノメータサイズの多数の導電性微粒子および各導電性微粒子を覆う絶縁膜を含むドリフト部６ａ’とで構成されている。この電界放射型電子源では、強電界ドリフト部６’のうちドリフト部６ａ’に注入された電子がドリフト部６ａ’をドリフトし表面電極７を通して放出される。
【００１７】
ところで、図１２に示す構成の電界放射型電子源における強電界ドリフト部６’は、ｎ形シリコン基板１の一表面側にエッチング工程にて埋込穴６ｃ’を形成することで放熱部６ｂ’を形成し、その後、表面が絶縁膜により覆われた導電性微粒子を有機溶剤などの溶媒中に分散させてスピンコートにより埋込穴６ｃ’に充填した後、溶媒を乾燥除去することによりドリフト部６ａ’を形成している。
【００１８】
【発明が解決しようとする課題】
しかしながら、上述の図１２に示した構成の電界放射型電子源の製造方法では、ドリフト部６ａ’の膜厚が溶液（表面が絶縁膜により覆われた導電性微粒子を有機溶媒に分散させた溶液）の粘度やスピンコートする際の回転速度などで決まるので、ドリフト部６ａ’の膜厚を成膜時間などの制御しやすいプロセスパラメータで管理することができず、しかも、溶媒を除去乾燥すると膜厚がやや薄くなるので、その分を考慮して充填する必要があり、ドリフト部６ａ’の膜厚の制御が難しく、素子毎の特性のばらつきが大きくなって歩留まりが低下し、結果的に低コスト化が難しくなってしまうという不具合があった。
【００１９】
また、上記溶液をスピンコートした際に表面張力の影響でｎ形シリコン基板１の中央部に形成されている埋込穴６ｃ’と周辺部に形成されている埋込穴６ｃ’とで上記溶液の充填量に差が生じるので、電子放出量（エミッション電流の電流密度）や電子放出効率が面内でばらついてしまい、ディスプレイなどの電子源として応用した場合に画面内で輝度がばらついてしまうという不具合があった。
【００２０】
また、導電性微粒子の表面を膜厚が薄く且つ均一な絶縁膜で覆うのが難しく、製造が難しいという不具合があった。
【００２１】
本発明は上記事由に鑑みて為されたものであり、その目的は、製造が容易であり且つ信頼性が高く低コスト化が可能な電界放射型電子源の製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、導電性基板と、導電性基板の一表面側に形成された強電界ドリフト部と、強電界ドリフト部上に形成された表面電極とを備え、強電界ドリフト部が、導電性基板の厚み方向に沿った凹部が形成され高熱伝導性を有する放熱部と、凹部に充実されたナノメータオーダの多数の微粒子および各微粒子それぞれの表面を覆う多数の絶縁膜を含むドリフト部とからなり、表面電極を導電性基板に対して正極として直流電圧を印加することにより導電性基板から注入された電子がドリフト部をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、導電性基板の一表面側に凹部を形成する加工工程と、前記凹部に多数の微粒子を堆積させる堆積工程と、前記堆積工程にて前記凹部に堆積された各微粒子それぞれの表面に絶縁膜を形成する絶縁膜形成工程とを備えることを特徴とし、薄膜形成技術を用いてナノメータサイズの多数の微粒子を凹部に堆積させることができるので、陽極酸化処理やスピンコートなどの工程を行うことなく前記凹部に微粒子を充填することができ、ドリフト部の膜厚制御が容易になり、前記堆積工程にて前記凹部に堆積された各微粒子の表面に絶縁膜を絶縁膜形成工程にて形成するので、従来のようにあらかじめ微粒子の表面に絶縁膜を形成しておく場合に比べて絶縁膜を比較的容易に形成することができ、製造が容易であり且つ信頼性が高く低コスト化が可能な電界放射型電子源を提供することができる。
【００２３】
請求項２の発明は、請求項１の発明において、前記微粒子は、ナノクリスタルＳｉ若しくはナノクリスタルＳｉＣからなるので、前記微粒子を形成するための原料として一般的な半導体製造プロセスにおいて広く用いられている材料を採用することができ、低コストを図れる。
【００２４】
請求項３の発明は、請求項１または請求項２の発明において、前記堆積工程は、プラズマＣＶＤ法、ＥＣＲ−ＣＶＤ法、クラスタビーム法から選択される方法により前記微粒子を堆積させるので、前記堆積工程における成膜時のパワー、ガス流量、ガス圧力などのプロセスパラメータを制御することで、ナノメータサイズの微粒子を容易に得ることができる。
【００２６】
請求項４の発明は、請求項１ないし請求項３の発明において、前記ドリフト部が第１のサイズの微粒子を含む第１微粒子層と第２のサイズの微粒子を含む第２微粒子層とが交互に積層された構造を有し、前記堆積工程は、第１微粒子層と第２微粒子層とを交互に形成するので、第１微粒子層と第２微粒子層とのうちサイズの大きい微粒子を含む方が等価的に電極の役割を果たし、前記ドリフト部全体に均一に電界がかかるため、電子放出効率が向上する。
【００２７】
請求項５の発明は、請求項１ないし請求項４の発明において、前記加工工程は、反応性イオンエッチング法、電子ビーム加工法、サンドブラスト加工法から選択される方法により前記凹部を形成するので、前記凹部をサブμｍオーダの加工精度で形成することができる。
【００２８】
請求項６の発明は、請求項１ないし請求項５の発明において、前記導電性基板は、単結晶Ｓｉ、多結晶Ｓｉ、アモルファスＳｉ、単結晶ＳｉＣ、多結晶ＳｉＣ、アモルファスＳｉＣから選択されるので、前記導電性基板に前記凹部を容易に且つ加工精度良く形成することができる。
【００２９】
請求項７の発明は、請求項１ないし請求項６の発明において、前記絶縁膜が酸化膜であって、前記絶縁膜形成工程は、電解液中において電気化学的に酸化する工程であるので、絶縁膜を熱酸化により形成する場合に比べて低温で絶縁膜を形成することが可能となり、プロセス温度が低温になって前記導電性基板の材料の制約が少なくなり、大面積化および低コスト化が容易になる。
【００３１】
請求項８の発明は、請求項１ないし請求項７の発明において、前記強電界ドリフト部は、前記ドリフト部の表面とドリフト部周囲の表面とが同一面上に揃っているので、前記強電界ドリフト部上の前記表面電極の断線を防ぐことができ、信頼性が向上する。
【００３２】
【発明の実施の形態】
（実施形態１）
図４（ａ）に本実施形態の電界放射型電子源１０の概略構成図を、図１に電界放射型電子源１０の製造方法を説明するための主要工程断面図を示す。なお、本実施形態では、導電性基板として抵抗率が導体の抵抗率に比較的近い単結晶のｎ形シリコン基板１（例えば、抵抗率が略０．１Ωｃｍの（１００）基板）を用いている。
【００３３】
本実施形態の電界放射型電子源１０は、図４（ａ）に示すように、ｎ形シリコン基板１の主表面側（一表面側）に強電界ドリフト部６が形成され、強電界ドリフト部６上に導電性薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されている。
【００３４】
この電界放射型電子源１０では、表面電極７を真空中に配置するとともに表面電極７に対向してコレクタ電極（図示せず）を配置し、表面電極７をオーミック電極２に対して正極として直流電圧を印加するとともに、コレクタ電極を表面電極７に対して正極として直流電圧を印加することにより、ｎ形シリコン基板１から強電界ドリフト部６へ注入された電子が強電界ドリフト部６をドリフトし表面電極７を通して放出される。ここにおいて、図９に示した従来例同様、表面電極７とオーミック電極２との間に流れる電流をダイオード電流と呼び、コレクタ電極と表面電極７との間に流れる電流をエミッション電流と呼ぶことにすれば、ダイオード電流に対するエミッション電流の比率が大きいほど電子放出効率が高くなる。なお、本実施形態の電界放射型電子源１０では、表面電極７とオーミック電極２との間の直流電圧を１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００３５】
本実施形態における強電界ドリフト部６は、導電性基板たるｎ形シリコン基板１の厚み方向に沿った凹部（埋込穴）６ｃが形成され高熱伝導性を有する放熱部６ｂと、凹部６ｃに充実され上記電子がドリフトするドリフト部６ａとからなる。ここにおいて、放熱部６ｂは、ｎ形シリコン基板１の一部により構成されており、ｎ形シリコン基板１の厚み方向に直交する断面が格子状（網目状）に形成されている。要するに、ドリフト部６ａは、放熱部６ｂの網目の中に満たされており、ｎ形シリコン基板１の厚み方向に平行な角柱状に形成されている。なお、放熱部６ｂはドリフト部６ａよりも熱伝導性が高い。
【００３６】
ところで、ドリフト部６ａは、図４（ｂ）に示すように、結晶粒径がナノメータサイズの多数のシリコン微結晶（ナノクリスタルＳｉ）６３と、各シリコン微結晶６３それぞれの表面を覆う多数のシリコン酸化膜６４とで構成されている。言い換えれば、ドリフト部６ａは、表面をシリコン酸化膜６４により覆われたシリコン微結晶６３の集合からなる。ここにおいて、シリコン酸化膜６４の膜厚はシリコン微結晶６３の結晶粒径よりも小さく設定されている。本実施形態では、シリコン微結晶６３が微粒子を構成し、シリコン酸化膜６４が絶縁膜を構成している。なお、本実施形態では、微粒子としてナノクリスタルＳｉ（ナノメータサイズのシリコン微結晶）を採用しているが、ナノクリスタルＳｉＣを採用してもよい。
【００３７】
しかして、ドリフト部６ａでは、ｎ形シリコン基板１から注入された電子がシリコン微結晶６３に衝突せずにシリコン酸化膜６４にかかっている電界で加速されてドリフトし、ドリフト部６ａで発生した熱が放熱部６ｂを通して放熱されるので、電子放出時にポッピング現象が発生せず安定して高効率で電子を放出することができる。
【００３８】
なお、本実施形態では、導電性基板としてｎ形シリコン基板１を用いているが、導電性基板はｎ形シリコン基板１に限定されるものではなく、例えば、ガラス基板などの絶縁性基板の一表面上に導電性膜（クロム膜やＩＴＯ膜）を形成した基板や、金属基板などを用いてもよく、ｎ形シリコン基板１などの半導体基板を用いる場合に比べて電子源の大面積化および低コスト化が可能になる。なお、本実施形態では表面電極７を金薄膜により構成しているが、表面電極７の材料は金に限定されるものではなく、仕事関数の小さな材料であればよい。また、表面電極７は、厚み方向に積層された少なくとも二層の薄膜電極層により構成してもよい。二層の薄膜電極層により構成する場合には、上層の薄膜電極層の材料として例えば金などを採用し、下層の薄膜電極層（強電界ドリフト部６側の薄膜電極層）の材料として例えば、クロム、ニッケル、白金、チタン、イリジウムなどを採用すればよい。
【００３９】
以下、上述の電界放射型電子源１０の製造方法について図１を参照しながら説明する。
【００４０】
まず、ｎ形シリコン基板１の裏面にオーミック電極２を形成することによって、図１（ａ）に示す構造が得られる。その後、ｎ形シリコン基板１の主表面側に熱酸化法またはプラズマＣＶＤ法（以下、ＰＣＶＤ法と略称す）によりシリコン酸化膜からなるマスク材料層９を形成することによって、図１（ｂ）に示す構造が得られる。なお、マスク材料層９としては、シリコン酸化膜の代わりにシリコン窒化膜をＰＣＶＤ法により形成してもよい。
【００４１】
次に、マスク材料層９上にフォトレジスト層（図示せず）を塗布形成し、図２に示すようなフォトマスクＭを利用し上記フォトレジスト層を格子状のパターンにパターニングした後、該フォトレジスト層をマスクとして反応性イオンエッチング（ＲＩＥ）装置などを利用してマスク材料層９の露出部位をエッチングし、さらにその後、上記フォトレジスト層を除去することによって、図１（ｃ）に示す構造が得られる。なお、上記フォトマスクＭは、上記フォトレジストの開口の平面形状が微小な略正方形になるように構成されているが、上記フォトレジスト層の開口の平面形状が正方形以外の微小な多角形状、微小な円形状、微小な星形などになるように構成してもよい。
【００４２】
次に、マスク材料層９をマスクとして反応性イオンエッチング装置などを利用してｎ形シリコン基板１を所定深さまで異方性エッチングしてｎ形シリコン基板１の厚み方向に沿った縦穴よりなる凹部６ｃを形成する加工工程を行うことによって、図１（ｄ）に示す構造が得られる。ここに、図１（ｄ）中の６ｂはｎ形シリコン基板１の一部よりなる放熱部を示す。この放熱部６ｂは、ｎ形シリコン基板１の厚み方向（図１（ｄ）における上下方向）に直交する断面が格子状に形成される。なお、マスク材料層９の表面から凹部６ｃの底までの深さは、２μｍを超えない範囲で適宜設定すればよい。
【００４３】
その後、例えばＰＣＶＤ法によりナノメータサイズの微粒子であるシリコン微結晶を凹部６ｃに堆積させる堆積工程を行うことによって、図１（ｅ）に示す構造が得られる。ここに、図１（ｅ）中の５ａは凹部６ｃに充実された多数のシリコン微結晶からなる微結晶層を示す。ＰＣＶＤ法による微結晶層の成膜条件の一例としては、基板温度を２５０℃、ＳｉＨ4ガスの流量を標準状態で０．０２Ｌ／ｍｉｎ（２０ｓｃｃｍ）、Ｈ2ガスの流量を標準状態で２Ｌ／ｍｉｎ（２０００ｓｃｃｍ）、放電パワー密度を０．２８Ｗ／ｃｍ2とすればよい。なお、微結晶層を形成する堆積工程ではＰＣＶＤ法に限らず、ＥＣＲ（Electron Cyclotron Resonance）−ＣＶＤ法やクラスタビーム法などによりシリコン微結晶を堆積させるようにしてもよい。なお、ＥＣＲ−ＣＶＤ法によりシリコン微結晶を堆積させるには、例えば図３のようなＥＣＲ−ＣＶＤ装置を用いればよい。図３のＥＣＲ−ＣＶＤ装置は、マグネトロン発振器２２で発生した２．４５ＧＨｚのマイクロ波が導波管２３を通して導入されるとともに原料ガスがガス導入口３１を通して導入されるプラズマ生成室３２と、プラズマ生成室３２に８７５Ｇａｕｓｓの磁場を発生させるためのマグネットコイルＭＣと、基板支持台３４が収納されプラズマ生成室３２で生成されたプラズマがプラズマ引出口３６を通して引き出される反応室３３とを備え、交流電源ＡＣから基板支持台３４へマッチングボックス３５を介して交流バイアス電圧を印加できるようになっている。成膜条件としては、ＳｉＨ4ガスの流量を標準状態で０．００１Ｌ／ｍｉｎ（１ｓｃｃｍ）、Ｈ2ガスの流量を標準状態で０．０２Ｌ／ｍｉｎ（２０ｓｃｃｍ）、マグネットコイルＭＣに流すマグネット電流を１５５Ａ、基板支持台３４へ印加する交流バイアスのパワー密度を０．５６Ｗ／ｃｍ2とすればよい。
【００４４】
上述の堆積工程の後には、微結晶層を構成しているシリコン微結晶の表面に絶縁膜としてのシリコン酸化膜６４（図４（ｂ）参照）を形成する絶縁膜形成工程を行うことで複数のドリフト部６ａが形成され（つまり、強電界ドリフト部６が形成され）、続いて、ドリフト部６ａと放熱部６ｂとからなる強電界ドリフト部６上へ導電性薄膜（例えば、金薄膜）からなる表面電極７を例えば蒸着法により形成することによって、図１（ｆ）に示す構造が得られる。ここにおいて、ドリフト部６ａは、図４（ｂ）のようにナノメータオーダの多数のシリコン微結晶６３と各シリコン微結晶６３それぞれの表面を覆うシリコン酸化膜６４とで構成されていると考えられる。
【００４５】
なお、本実施形態における絶縁膜形成工程では、急速熱酸化法によってシリコン微結晶６３の表面にシリコン酸化膜６４を形成しているが、絶縁膜形成工程として電解液中において電気化学的に酸化する工程を採用してシリコン酸化膜６４を形成するようにしてもよい。このように電気化学的に酸化する工程を採用すれば、シリコン酸化膜６４を急速熱酸化法により形成する場合に比べて低温でシリコン酸化膜６４を形成することができ、プロセス温度が低温になって導電性基板の材料の制約が少なくなり、大面積化および低コスト化が容易になる。また、表面電極７となる導電性薄膜（例えば、金薄膜）の形成方法も蒸着法に限定されるものではなく、例えばスパッタ法を用いてもよい。
【００４６】
上述の製造方法により製造された電界放射型電子源１０は、エミッション電流の経時変化が少なくてポッピングノイズがなく、電子が安定して高い電子放出効率で放出される。また、この電界放射型電子源１０は、電子放出特性（エミッション電流、電子放出効率など）の真空度依存性が小さく、低真空度でも良好な電子放出特性が得られたので、従来のような高真空で使用する必要がないから、電界放射型電子源１０を利用する装置の低コスト化が図れるとともに取り扱いが容易になる。
【００４７】
ところで、本実施形態の電界放射型電子源１０における強電界ドリフト部６は、マスク材料層９をマスクとした異方性エッチングによって凹部６ｃを形成した後、凹部６ｃへシリコン微結晶６３を充填して、その後、シリコン微結晶６３の表面にシリコン酸化膜６４を形成することでドリフト部６ａを形成しているので、マスク材料層９のパターンによってドリフト部６ａと放熱部６ｂとのパターン形状を制御することができ、電子放出時にポッピング現象が発生せず安定して高い電子放出効率で電子を放出することが可能な電界放射型電子源１０を低コストで実現することができ、また、電気伝導性の制御性および構造的・熱的安定性からみれば、従来のように単結晶シリコン基板の主表面側の全面を多孔質化することにより得られた強電界ドリフト層よりも優れた性質をもつと考えられる。
【００４８】
本実施形態の電界放射型電子源１０では、次のようなモデルで電子放出が起こると考えられる。表面電極７をｎ形シリコン基板１（オーミック電極２）に対して正極として印加する直流電圧が所定値（臨界値）に達すると、ｎ形シリコン基板１側から強電界ドリフト部６へ熱的励起により電子が注入される。一方、強電界ドリフト部６のドリフト部６ａには結晶粒径がナノメータサイズ（例えば、１０ｎｍ程度）の微粒子であるシリコン微結晶６３が多数存在し、各シリコン微結晶６３の表面にはシリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４が形成されているので、強電界ドリフト部６に印加された電界はほとんどシリコン酸化膜６３の表面に形成されたシリコン酸化膜６４にかかるから、注入された電子はシリコン酸化膜６４にかかっている強電界により加速されドリフト部６ａ内を表面電極７へ向かってドリフトする。ここに、シリコン微結晶６３の結晶粒径は電子の平均自由行程（シリコン中の電子の平均自由行程は５０ｎｍ程度といわれている）よりも十分に小さいので、電子はシリコン微結晶６３にほとんど衝突することなくドリフト部６ａの表面に到達する。要するに、ドリフト部６ａに注入された電子は、衝突による散乱を起こすことなく、シリコン微結晶６３の表面のシリコン酸化膜６４にかかっている電界で加速されて、次のシリコン微結晶６３の表面のシリコン酸化膜６４に突入するという現象を繰り返してエネルギが増大していく。したがって、ドリフト部６ａの表面に到達した電子はホットエレクトロンであって、ホットエレクトロンは熱平衡状態よりも数ｋＴ以上のエネルギを有するので、表面電極７を容易にトンネルし真空中に放出される。また、本実施形態では、ドリフト部６ａの厚さが２μｍを超えないようにドリフト部６ａの厚さを設定してあるので、ドリフト部６ａへ注入された電子の散乱を比較的少なくすることができ、電子放出量が多くなるから、エミッション電流を増加させることができる。
【００４９】
ところで、本実施形態の電界放射型電子源１０では、ポッピング現象が発生せずに高効率で安定して電子を放出することができるが、これは、電圧の印加により強電界ドリフト部６のドリフト部６ａに発生した熱が放熱部６ｂを伝導して外部に放出され、温度上昇が抑制されるからであると考えられる。
【００５０】
以上をまとめると、強電界ドリフト部６は、強電界が存在しうる半絶縁性を備え、また、電子散乱が少なくドリフト長が大きく、さらに、ダイオード電流の熱暴走を抑えるだけの熱伝導性を有するので、高効率で安定して電子を放出することができるのだと考えられる。
【００５１】
しかして、本実施形態の電界放射型電子源１０の製造方法によれば、導電性基板の一表面側に凹部６ｃを形成する加工工程と、凹部６ｃに多数の微粒子たるシリコン微結晶６３を堆積させる堆積工程と、凹部６ｃに堆積された各シリコン微結晶６３それぞれの表面に絶縁膜たるシリコン酸化膜６４を形成する絶縁膜形成工程とを備えるので、薄膜形成技術を用いてナノメータサイズの多数の微粒子を凹部６ｃに堆積させることができるから、陽極酸化処理やスピンコートなどの工程を行うことなく凹部６ｃに微粒子を充填することができ、ドリフト部６ａの膜厚制御が容易になり、凹部に堆積された各微粒子の表面に絶縁膜を絶縁膜形成工程にて形成するから、従来のようにあらかじめ微粒子の表面に絶縁膜を形成しておく場合に比べて絶縁膜を比較的容易に形成することができ、製造が容易であり且つ信頼性が高く低コスト化が可能な電界放射型電子源１０を提供することができる。また、ドリフト部６ａの表面とマスク材料層９の表面とが同一面上に揃っているので、強電界ドリフト部６上の表面電極の断線を防ぐことができ、信頼性が向上する。
【００５２】
なお、本実施形態では、凹部６ｃを形成する加工工程において反応性イオンエッチング法を採用しているが、サンドブラスト加工法などを採用してもよく、いずれの方法でも凹部６ｃをサブμｍオーダの加工精度で形成することが可能である。また、本実施形態では、導電性基板の材料として単結晶Ｓｉを採用しているが、多結晶Ｓｉ、アモルファスＳｉ、単結晶ＳｉＣ、多結晶ＳｉＣ、アモルファスＳｉＣなどを採用してもよく、いずれの場合にも、導電性基板に凹部６ｃを容易に且つ加工精度良く形成することができる。
【００５３】
ところで、本実施形態では、上述のように、導電性基板たるｎ形シリコン基板１の主表面側の部分が放熱部６ｂを構成しているが、ｎ形シリコン基板１上に単結晶シリコン層あるいはポリシリコン層よりなり高熱伝導性を有する高熱伝導層を形成し、該高熱伝導層に凹部を形成することによって該高熱伝導層からなる放熱部を形成してもよい。
【００５４】
（実施形態２）
本実施形態の電界放射型電子源１０の基本構成および製造方法は実施形態１と略同じであって、図５に示すように、ドリフト部６ａの構造およびその製造工程が相違するだけである。本実施形態におけるドリフト部６ａは、第１のサイズの微粒子たるシリコン微結晶を含む第１微粒子層６ａ１と第２のサイズの微粒子たるシリコン微結晶を含む第２微粒子層６ａ２とがｎ形シリコン基板１の厚み方向において交互に積層された構造を有している。すなわち、第１微粒子層６ａ１および第２微粒子層６ａ２は、多数のシリコン微結晶と各シリコン微結晶それぞれの表面を覆う絶縁膜である多数のシリコン酸化膜とで構成され、且つ、第１微粒子層に含まれるシリコン微結晶の結晶粒径と第２微粒子層に含まれるシリコン微結晶の結晶粒径とを異ならせてある。
【００５５】
このようなドリフト部６ａを形成するには、実施形態１で説明した堆積工程において、成膜条件を適宜変更しながら第１微粒子層と第２微粒子層とを交互に形成すればよい。
【００５６】
しかして、本実施形態の電界放射型電子源１０では、第１微粒子層と第２微粒子層とのうちサイズの大きいシリコン微結晶６３を含む方が等価的に電極の役割を果たし、ドリフト部６ａ全体に均一に電界がかかるため、電子放出効率が向上する。
【００５７】
（実施形態３）
本実施形態の電界放射型電子源１０の基本構成は実施形態１と略同じであって、導電性基板を、図６に示すようにガラスよりなる絶縁性基板１１と絶縁性基板１１の一表面上に形成された導電性材料よりなる下部電極１２とで構成している点が相違する。ここにおいて、下部電極１２は、実施形態１におけるｎ形シリコン基板１とドリフト部６ａとの界面近傍に相当する部位に形成されている。したがって、下部電極１２は、マトリクス状に配設されている。なお、実施形態１と同様の構成要素には同一の符号を付して適宜説明を省略する。
【００５８】
本実施形態の電界放射型電子源１０は、図６に示すように、一表面上に下部電極１２が形成された絶縁性基板１１の上記一表面側に強電界ドリフト部６が形成され、強電界ドリフト部６上に導電性薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。
【００５９】
本実施形態の電界放射型電子源１０では、表面電極７を真空中に配置するとともに表面電極７に対向してコレクタ電極（図示せず）を配置し、表面電極７を下部電極１２に対して正極として直流電圧を印加するとともに、コレクタ電極を表面電極７に対して正極として直流電圧を印加することにより、下部電極１２から強電界ドリフト部６へ注入された電子が強電界ドリフト部６をドリフトし表面電極７を通して放出される。ここにおいて、表面電極７と下部電極１２との間に流れる電流をダイオード電流と呼び、コレクタ電極と表面電極７との間に流れる電流をエミッション電流と呼ぶことにすれば、ダイオード電流に対するエミッション電流の比率が大きいほど電子放出効率が高くなる。なお、本実施形態の電界放射型電子源１０では、表面電極７と下部電極１２との間の直流電圧を１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００６０】
本実施形態における強電界ドリフト部６は、導電性基板の厚み方向に沿った凹部６ｃが形成され高熱伝導性を有する高熱伝導層（例えば、ポリシリコン層若しくはアモルファスシリコン層）よりなる放熱部６ｂと、凹部６ｃに充填されたドリフト部６ａとからなる。ここにおいて、放熱部６ｂは、絶縁性基板１１の厚み方向に直交する断面が格子状（網目状）に形成されている。要するに、ドリフト部６ａは、放熱部６ｂの網目の中に満たされており、角柱状に形成されている。なお、放熱部６ｂはドリフト部６ａよりも熱伝導性が高い。
【００６１】
ところで、ドリフト部６ａは、実施形態１と同様の構成であって、図４（ｂ）に示したように、結晶粒径がナノメータサイズのシリコン微結晶６３と、シリコン微結晶６３の表面を覆うシリコン酸化膜６４とからなる。
【００６２】
しかして、ドリフト部６ａでは、導電性基板の下部電極１２から注入された電子が微粒子たるシリコン微結晶６３に衝突せずに絶縁膜たるシリコン酸化膜６４に印加されている電界で加速されてドリフトし、ドリフト部６ａで発生した熱が放熱部６ｂを通して放熱されるので、電子放出時にポッピング現象が発生せず安定して高い電子放出効率で電子を放出することができる。
【００６３】
以下、製造方法について図７および図８を参照しながら説明する。
【００６４】
まず、ガラスからなる絶縁性基板１１の一表面上に所定形状にパターニングされた導電性材料よりなる下部電極１２を形成することによって、図７（ａ）に示す構造が得られる。その後、絶縁性基板１１の上記一表面側の全面にポリシリコン薄膜よりなる高熱伝導層４を形成することによって、図７（ｂ）に示す構造が得られる。なお、ポリシリコン薄膜の代わりにアモルファスシリコン薄膜を形成してもよい。
【００６５】
次に、高熱伝導層４上にシリコン酸化膜よりなるマスク材料層９を形成した後、マスク材料層９上にフォトレジスト層（図示せず）を塗布形成し、上述の図２に示すようなフォトマスクＭを利用し上記フォトレジスト層を格子状のパターンにパターニングした後、該フォトレジスト層をマスクとして反応性イオンエッチング（ＲＩＥ）装置などを利用してマスク材料層９の露出部位をエッチングし、さらにその後、上記フォトレジスト層を除去することによって、図７（ｃ）に示す構造が得られる。なお、本実施形態では、上記フォトマスクＭは、上記フォトレジスト層の開口が下部電極１２上に位置するように構成されている。なお、マスク材料層９としてシリコン酸化膜の代わりにシリコン窒化膜を形成してもよい。
【００６６】
次に、マスク材料層９をマスクとして反応性イオンエッチング装置などを利用して高熱伝導層４を下部電極１２の表面に達する深さまで異方性エッチングして絶縁性基板１１の厚み方向に沿った縦穴よりなる凹部６ｃを形成する加工工程を行うことによって、高熱伝導層４からなる放熱部６ｂが形成され、図７（ｄ）に示す構造が得られる。ここに、この放熱部６ｂは、絶縁性基板１１の厚み方向に直交する断面が格子状に形成される。
【００６７】
その後、例えばＰＣＶＤ法によりナノメータサイズの微粒子であるシリコン微結晶を凹部６ｃに堆積させる堆積工程を行うことによって、図８（ａ）に示す構造が得られる。ここに、図８（ａ）中の５ａは凹部６ｃに充実された多数のシリコン微結晶からなる微結晶層を示す。ＰＣＶＤ法による微結晶層の成膜条件は実施形態１と同様である。また、微結晶層を形成する堆積工程ではＰＣＶＤ法に限らず、ＥＣＲ−ＣＶＤ法やクラスタビーム法などによりシリコン微結晶を堆積させるようにしてもよい。
【００６８】
上述の堆積工程の後には、微結晶層を構成しているシリコン微結晶の表面に絶縁膜としてのシリコン酸化膜６４（図４（ｂ）参照）を形成する絶縁膜形成工程を行うことで複数のドリフト部６ａが形成され（つまり、強電界ドリフト部６が形成され）、続いて、ドリフト部６ａと放熱部６ｂとからなる強電界ドリフト部６上へ導電性薄膜（例えば、金薄膜）からなる表面電極７を例えば蒸着法により形成することによって、図８（ｂ）に示す構造が得られる。ここにおいて、ドリフト部６ａは、ナノメータオーダの多数のシリコン微結晶６３と各シリコン微結晶６３それぞれの表面を覆うシリコン酸化膜６４とで構成されている。
【００６９】
なお、本実施形態における絶縁膜形成工程では、電解液中において電気化学的に酸化する工程を採用してシリコン微結晶６３の表面にシリコン酸化膜６４を形成している。また、表面電極７の膜厚は１５ｎｍとしたが、この膜厚は特に限定するものではなく、表面電極７となる導電性薄膜（例えば、金薄膜）の形成方法も蒸着法に限定されるものではなく、例えばスパッタ法を用いてもよい。
【００７０】
上述の製造方法により製造された電界放射型電子源１０は、エミッション電流の経時変化が少なくてポッピングノイズがなく、電子が安定して高い電子放出効率で放出される。また、この電界放射型電子源１０は、電子放出特性（エミッション電流、電子放出効率など）の真空度依存性が小さく、低真空度でも良好な電子放出特性が得られたので、従来のような高真空で使用する必要がないから、電界放射型電子源１０を利用する装置の低コスト化が図れるとともに取り扱いが容易になる。
【００７１】
ところで、上記各実施形態では、ドリフト部６ａにおける絶縁膜をシリコン酸化膜６４により構成しているが、シリコン酸化膜６４の代わりにシリコン窒化膜やシリコン酸窒化膜を採用してもよく、シリコン窒化膜を採用する場合にはシリコン微結晶６３の表面にシリコン酸化膜６４を形成する工程の代わりに例えば急速熱窒化によりシリコン窒化膜を形成する工程を採用すればよく、シリコン酸窒化膜を採用する場合にはシリコン微結晶６３の表面にシリコン酸化膜６４を形成する工程の代わりに例えば急速熱酸窒化によりシリコン酸窒化膜を形成する工程を採用すればよい。
【００７３】
【発明の効果】
請求項１の発明は、導電性基板と、導電性基板の一表面側に形成された強電界ドリフト部と、強電界ドリフト部上に形成された表面電極とを備え、強電界ドリフト部が、導電性基板の厚み方向に沿った凹部が形成され高熱伝導性を有する放熱部と、凹部に充実されたナノメータオーダの多数の微粒子および各微粒子それぞれの表面を覆う多数の絶縁膜を含むドリフト部とからなり、表面電極を導電性基板に対して正極として直流電圧を印加することにより導電性基板から注入された電子がドリフト部をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、導電性基板の一表面側に凹部を形成する加工工程と、前記凹部に多数の微粒子を堆積させる堆積工程と、前記堆積工程にて前記凹部に堆積された各微粒子それぞれの表面に絶縁膜を形成する絶縁膜形成工程とを備えるので、薄膜形成技術を用いてナノメータサイズの多数の微粒子を凹部に堆積させることができるから、陽極酸化処理やスピンコートなどの工程を行うことなく前記凹部に微粒子を充填することができ、ドリフト部の膜厚制御が容易になり、前記堆積工程にて前記凹部に堆積された各微粒子の表面に絶縁膜を絶縁膜形成工程にて形成するから、従来のようにあらかじめ微粒子の表面に絶縁膜を形成しておく場合に比べて絶縁膜を比較的容易に形成することができ、製造が容易であり且つ信頼性が高く低コスト化が可能な電界放射型電子源を提供することができるという効果がある。
【００７４】
請求項２の発明は、請求項１の発明において、前記微粒子は、ナノクリスタルＳｉ若しくはナノクリスタルＳｉＣからなるので、前記微粒子を形成するための原料として一般的な半導体製造プロセスにおいて広く用いられている材料を採用することができ、低コストを図れるという効果がある。
【００７５】
請求項３の発明は、請求項１または請求項２の発明において、前記堆積工程は、プラズマＣＶＤ法、ＥＣＲ−ＣＶＤ法、クラスタビーム法から選択される方法により前記微粒子を堆積させるので、前記堆積工程における成膜時のパワー、ガス流量、ガス圧力などのプロセスパラメータを制御することで、ナノメータサイズの微粒子を容易に得ることができるという効果がある。
【００７７】
請求項４の発明は、請求項１ないし請求項３の発明において、前記ドリフト部が第１のサイズの微粒子を含む第１微粒子層と第２のサイズの微粒子を含む第２微粒子層とが交互に積層された構造を有し、前記堆積工程は、第１微粒子層と第２微粒子層とを交互に形成するので、第１微粒子層と第２微粒子層とのうちサイズの大きい微粒子を含む方が等価的に電極の役割を果たし、前記ドリフト部全体に均一に電界がかかるため、電子放出効率が向上するという効果がある。
【００７８】
請求項５の発明は、請求項１ないし請求項４の発明において、前記加工工程は、反応性イオンエッチング法、電子ビーム加工法、サンドブラスト加工法から選択される方法により前記凹部を形成するので、前記凹部をサブμｍオーダの加工精度で形成することができるという効果がある。
【００７９】
請求項６の発明は、請求項１ないし請求項５の発明において、前記導電性基板は、単結晶Ｓｉ、多結晶Ｓｉ、アモルファスＳｉ、単結晶ＳｉＣ、多結晶ＳｉＣ、アモルファスＳｉＣから選択されるので、前記導電性基板に前記凹部を容易に且つ加工精度良く形成することができるという効果がある。
【００８０】
請求項７の発明は、請求項１ないし請求項６の発明において、前記絶縁膜が酸化膜であって、前記絶縁膜形成工程は、電解液中において電気化学的に酸化する工程であるので、絶縁膜を熱酸化により形成する場合に比べて低温で絶縁膜を形成することが可能となり、プロセス温度が低温になって前記導電性基板の材料の制約が少なくなり、大面積化および低コスト化が容易になるという効果がある。
【００８２】
請求項８の発明は、請求項１ないし請求項７の発明において、前記強電界ドリフト部は、前記ドリフト部の表面とドリフト部周囲の表面とが同一面上に揃っているので、前記強電界ドリフト部上の前記表面電極の断線を防ぐことができ、信頼性が向上するという効果がある。
【図面の簡単な説明】
【図１】実施形態１における電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図２】同上の電界放射型電子源の製造方法を説明するためのフォトマスクの平面図である。
【図３】同上の電界放射型電子源の製造方法を説明するための製造装置の概略説明図である。
【図４】同上の電界放射型電子源を示し、（ａ）は概略断面図、（ｂ）は要部説明図である。
【図５】実施形態２における電界放射型電子源の概略断面図である。
【図６】実施形態３における電界放射型電子源の概略断面図である。
【図７】同上の電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図８】同上の電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図９】従来例を示す電界放射型電子源の動作説明図である。
【図１０】同上の電界放射型電子源の動作説明図である。
【図１１】他の従来例を示す電界放射型電子源の動作説明図である。
【図１２】別の従来例を示す電界放射型電子源の概略断面図である。
【符号の説明】
１ ｎ形シリコン基板
２ オーミック電極
６ 強電界ドリフト部
６ａ ドリフト部
６ｂ 放熱部
６ｃ 凹部
７ 表面電極
１０ 電界放射型電子源
【発明の属する技術分野】
本発明は、電界放射により電子線を放射するようにした電界放射型電子源の製造方法に関するものである。
【０００２】
【従来の技術】
従来より、電界放射型電子源として、例えば米国特許３６６５２４１号などに開示されているいわゆるスピント（Spindt）型電極と呼ばれるものがある。このスピント型電極は、微小な円錐状のエミッタチップを多数配置した基板と、エミッタチップの先端部を露出させる放射孔を有するとともにエミッタチップに対して絶縁された形で配置されたゲート層とを備え、真空中にてエミッタチップをゲート層に対して負極として高電圧を印加することにより、エミッタチップの先端から放射孔を通して電子線を放射するものである。
【０００３】
しかしながら、スピント型電極は、製造プロセスが複雑であるとともに、多数の円錐状のエミッタチップを精度良く構成することが難しく、例えば平面発光装置やディスプレイなどへ応用する場合に大面積化が難しいという問題があった。また、スピント型電極は、電界がエミッタチップの先端に集中するので、エミッタチップの先端の周りの真空度が低くて残留ガスが存在するような場合、放射された電子によって残留ガスがプラスイオンにイオン化され、プラスイオンがエミッタチップの先端に衝突するから、エミッタチップの先端がダメージ（例えば、イオン衝撃による損傷）を受け、放射される電子の電流密度や効率などが不安定になったり、エミッタチップの寿命が短くなってしまうという問題が生じる。したがって、スピント型電極では、この種の問題の発生を防ぐために、高真空（約１０-5Ｐａ〜約１０-6Ｐａ）で使用する必要があり、コストが高くなるとともに、取扱いが面倒になるという不具合があった。
【０００４】
この種の不具合を改善するために、ＭＩＭ（Metal Insulator Metal)方式やＭＯＳ(Metal Oxide Semiconductor)型の電界放射型電子源が提案されている。前者は金属−絶縁膜−金属、後者は金属−酸化膜−半導体の積層構造を有する平面型の電界放射型電子源である。しかしながら、このタイプの電界放射型電子源において電子の放出効率を高めるためには（多くの電子を放射させるためには）、上記絶縁膜や上記酸化膜の膜厚を薄くする必要があるが、上記絶縁膜や上記酸化膜の膜厚を薄くしすぎると、上記積層構造の上下の電極間に電圧を印加した時に絶縁破壊を起こす恐れがあり、このような絶縁破壊を防止するためには上記絶縁膜や上記酸化膜の膜厚の薄膜化に制約があるので、電子の放出効率（引き出し効率）をあまり高くできないという不具合があった。
【０００５】
これらに対し、電子の放出効率を高めることができる電界放射型電子源として、近年では、例えば特開平８−２５０７６６号公報に開示されているように、シリコン基板などの単結晶の半導体基板を用い、その半導体基板の一表面を陽極酸化することにより多孔質半導体層（ポーラスシリコン層）を形成して、その多孔質半導体層上に金属薄膜（導電性薄膜）よりなる表面電極を形成し、半導体基板と表面電極との間に電圧を印加して電子を放射させるように構成した電界放射型電子源（半導体冷電子放出素子）が提案されている。
【０００６】
しかしながら、上述の特開平８−２５０７６６号公報に記載の電界放射型電子源では、電子放出時にいわゆるポッピング現象が生じやすく、放出電子量にむらが起こりやすいので、平面発光装置やディスプレイ装置などに応用すると、発光むらができてしまうという不具合がある。
【０００７】
そこで、本願発明者らは、特願平１０−２７２３４０号、特願平１０−２７２３４２号において、導電性基板と金属薄膜（表面電極）との間に介在し導電性基板から注入された電子がドリフトする強電界ドリフト層を酸化した多孔質多結晶シリコン層により構成した電界放射型電子源を提案した。この電界放射型電子源１０’は、例えば、図９に示すように、導電性基板たるｎ形シリコン基板１の主表面側に酸化した多孔質多結晶シリコン層よりなる強電界ドリフト層６”が形成され、強電界ドリフト層６”上に金属薄膜よりなる表面電極７が形成され、ｎ形シリコン基板１の裏面にオーミック電極２が形成されている。なお、図９に示す例では、ｎ形シリコン基板１と強電界ドリフト層６”との間にノンドープの多結晶シリコン層３を介在させてあるが、多結晶シリコン層３を介在させずにｎ形シリコン基板上に強電界ドリフト層６”を形成した構成も提案されている。
【０００８】
図９に示す構成の電界放射型電子源１０’から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７をｎ形シリコン基板１（オーミック電極２）に対して高電位側（正極）となるように表面電極７とｎ形シリコン基板１との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、ｎ形シリコン基板１から注入された電子が強電界ドリフト層６”をドリフトし表面電極７を通して放出される（なお、図９中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す）。表面電極７には仕事関数の小さな材料（例えば、金）が採用され、表面電極７の膜厚は１０ｎｍ〜１５ｎｍ程度に設定されている。
【０００９】
上述の構成を有する電界放射型電子源１０’では、表面電極７とオーミック電極２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉeと呼ぶことにすれば（図９参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉeの比率（＝Ｉe／Ｉps）が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源１０’では、表面電極７とオーミック電極２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００１０】
この電界放射型電子源１０’では、電子放出特性の真空度依存性が小さく且つ電子放出時にポッピング現象が発生せず安定して電子を高い電子放出効率で放出することができる。
【００１１】
上述の電界放射型電子源１０’では、強電界ドリフト層６”が、導電性基板たるｎ形シリコン基板１上にノンドープの多結晶シリコン層を堆積させた後に、該多結晶シリコン層を陽極酸化処理にて多孔質化し、多孔質化された多結晶シリコン層（多孔質多結晶シリコン層）を急速加熱法によって例えば９００℃の温度で酸化することにより形成されている。ここにおいて、陽極酸化処理に用いる電解液としては、フッ化水素水溶液とエタノールとを略１：１で混合した液を用いている。また、急速加熱法によって酸化する工程では、ランプアニール装置を用い、基板温度を乾燥酸素中で室温から９００℃まで上昇させた後、基板温度を９００℃で１時間維持することで酸化し、その後、基板温度を室温まで下降させている。
【００１２】
上述のようにして形成された強電界ドリフト層６”は、図１０に示すように、少なくとも、柱状の多結晶シリコンのグレイン５１と、グレイン５１の表面に形成された薄いシリコン酸化膜５２と、グレイン５１間に介在するナノメータオーダのシリコン微結晶６３と、シリコン微結晶６３の表面に形成され当該シリコン微結晶６３の結晶粒径よりも小さな膜厚の酸化膜であるシリコン酸化膜６４とから構成されると考えられる。すなわち、強電界ドリフト層６”は、陽極酸化処理を行う前の多結晶シリコン層に含まれていた各グレインの表面が多孔質化し各グレインの中心部分では結晶状態が維持されているものと考えられる。したがって、強電界ドリフト層６”に印加された電界の大部分はシリコン酸化膜６４に集中的にかかり、注入された電子はシリコン酸化膜６４にかかっている強電界により加速されグレイン５１間を表面に向かって図１０中の矢印の向き（図１０の上方向）へドリフトするので、電子放出効率を向上させることができる。強電界ドリフト層６’の表面に到達した電子はホットエレクトロンであると考えられ、表面電極７を容易にトンネルし真空中に放出される。ところで、上述の電界放射型電子源１０’では、ポッピングノイズが発生せずに高い電子放出効率で安定して電子を放出することができるが、これは動作時に強電界ドリフト層６”に発生した熱がグレイン５１を通して外部へ放熱されることで温度上昇が抑制されるからであると考えられる。
【００１３】
上述の電界放射型電子源１０’では、導電性基板としてｎ形シリコン基板を用いているが、図１１に示すように、ガラス基板からなる絶縁性基板１１の一表面に導電性層１２を形成したものを用いた電界放射型電子源１０”も提案されている。ここに、上述の電界放射型電子源１０’と同様の構成要素には同一の符号を付して説明を省略する。
【００１４】
図１１に示す構成の電界放射型電子源１０”から電子を放出させるには、表面電極７に対向配置されたコレクタ電極２１を設け、表面電極７とコレクタ電極２１との間を真空とした状態で、表面電極７が導電性層１２に対して高電位側（正極）となるように表面電極７と導電性層１２との間に直流電圧Ｖpsを印加するとともに、コレクタ電極２１が表面電極７に対して高電位側となるようにコレクタ電極２１と表面電極７との間に直流電圧Ｖｃを印加する。各直流電圧Ｖps，Ｖｃを適宜に設定すれば、導電性層１２から注入された電子が強電界ドリフト層６”をドリフトし表面電極７を通して放出される（なお、図１１中の一点鎖線は表面電極７を通して放出された電子ｅ-の流れを示す。）
上述の構成を有する電界放射型電子源１０”では、表面電極７と導電性層１２との間に流れる電流をダイオード電流Ｉpsと呼び、コレクタ電極２１と表面電極７との間に流れる電流をエミッション電流（放出電子電流）Ｉeと呼ぶことにすれば（図１１参照）、ダイオード電流Ｉpsに対するエミッション電流Ｉeの比率（＝Ｉe／Ｉps）が大きいほど電子放出効率が高くなる。なお、この電界放射型電子源１０”では、表面電極７と導電性層１２との間に印加する直流電圧Ｖpsを１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００１５】
しかしながら、陽極酸化処理を利用して強電界ドリフト層６”を形成した電界放射型電子源１０’，１０”は、陽極酸化処理がウェットプロセスであって多孔質化された領域の厚みやシリコン微結晶のサイズや分布が面内で不均一になってしまい、結果的に強電界ドリフト層６”中のシリコン微結晶６３のサイズや分布が不均一になってしまうので、電子放出特性（エミッション電流の電流密度、電子放出効率など）に面内分布が生じたり、局所的に欠陥が生じたりして絶縁破壊が起こり寿命が短くなってしまうという不具合や面内均一性の点で大面積化が難しいという不具合があった。
【００１６】
これに対して、陽極酸化処理を利用せずに製造でき且つ電子放出時にポッピングが起こるのを抑制できる電界放射型電子源として図１２に示す構成のものが提案されている（特開２００１−６８０１２号公報）。図１２に示す構成の電界放射型電子源は、導電性基板であるｎ形シリコン基板１の一表面側に形成された強電界ドリフト部６’を備えており、強電界ドリフト部６’が、高熱伝導性を有する放熱部６ｂ’と、埋込穴６ｃ’に充填されたナノメータサイズの多数の導電性微粒子および各導電性微粒子を覆う絶縁膜を含むドリフト部６ａ’とで構成されている。この電界放射型電子源では、強電界ドリフト部６’のうちドリフト部６ａ’に注入された電子がドリフト部６ａ’をドリフトし表面電極７を通して放出される。
【００１７】
ところで、図１２に示す構成の電界放射型電子源における強電界ドリフト部６’は、ｎ形シリコン基板１の一表面側にエッチング工程にて埋込穴６ｃ’を形成することで放熱部６ｂ’を形成し、その後、表面が絶縁膜により覆われた導電性微粒子を有機溶剤などの溶媒中に分散させてスピンコートにより埋込穴６ｃ’に充填した後、溶媒を乾燥除去することによりドリフト部６ａ’を形成している。
【００１８】
【発明が解決しようとする課題】
しかしながら、上述の図１２に示した構成の電界放射型電子源の製造方法では、ドリフト部６ａ’の膜厚が溶液（表面が絶縁膜により覆われた導電性微粒子を有機溶媒に分散させた溶液）の粘度やスピンコートする際の回転速度などで決まるので、ドリフト部６ａ’の膜厚を成膜時間などの制御しやすいプロセスパラメータで管理することができず、しかも、溶媒を除去乾燥すると膜厚がやや薄くなるので、その分を考慮して充填する必要があり、ドリフト部６ａ’の膜厚の制御が難しく、素子毎の特性のばらつきが大きくなって歩留まりが低下し、結果的に低コスト化が難しくなってしまうという不具合があった。
【００１９】
また、上記溶液をスピンコートした際に表面張力の影響でｎ形シリコン基板１の中央部に形成されている埋込穴６ｃ’と周辺部に形成されている埋込穴６ｃ’とで上記溶液の充填量に差が生じるので、電子放出量（エミッション電流の電流密度）や電子放出効率が面内でばらついてしまい、ディスプレイなどの電子源として応用した場合に画面内で輝度がばらついてしまうという不具合があった。
【００２０】
また、導電性微粒子の表面を膜厚が薄く且つ均一な絶縁膜で覆うのが難しく、製造が難しいという不具合があった。
【００２１】
本発明は上記事由に鑑みて為されたものであり、その目的は、製造が容易であり且つ信頼性が高く低コスト化が可能な電界放射型電子源の製造方法を提供することにある。
【００２２】
【課題を解決するための手段】
請求項１の発明は、上記目的を達成するために、導電性基板と、導電性基板の一表面側に形成された強電界ドリフト部と、強電界ドリフト部上に形成された表面電極とを備え、強電界ドリフト部が、導電性基板の厚み方向に沿った凹部が形成され高熱伝導性を有する放熱部と、凹部に充実されたナノメータオーダの多数の微粒子および各微粒子それぞれの表面を覆う多数の絶縁膜を含むドリフト部とからなり、表面電極を導電性基板に対して正極として直流電圧を印加することにより導電性基板から注入された電子がドリフト部をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、導電性基板の一表面側に凹部を形成する加工工程と、前記凹部に多数の微粒子を堆積させる堆積工程と、前記堆積工程にて前記凹部に堆積された各微粒子それぞれの表面に絶縁膜を形成する絶縁膜形成工程とを備えることを特徴とし、薄膜形成技術を用いてナノメータサイズの多数の微粒子を凹部に堆積させることができるので、陽極酸化処理やスピンコートなどの工程を行うことなく前記凹部に微粒子を充填することができ、ドリフト部の膜厚制御が容易になり、前記堆積工程にて前記凹部に堆積された各微粒子の表面に絶縁膜を絶縁膜形成工程にて形成するので、従来のようにあらかじめ微粒子の表面に絶縁膜を形成しておく場合に比べて絶縁膜を比較的容易に形成することができ、製造が容易であり且つ信頼性が高く低コスト化が可能な電界放射型電子源を提供することができる。
【００２３】
請求項２の発明は、請求項１の発明において、前記微粒子は、ナノクリスタルＳｉ若しくはナノクリスタルＳｉＣからなるので、前記微粒子を形成するための原料として一般的な半導体製造プロセスにおいて広く用いられている材料を採用することができ、低コストを図れる。
【００２４】
請求項３の発明は、請求項１または請求項２の発明において、前記堆積工程は、プラズマＣＶＤ法、ＥＣＲ−ＣＶＤ法、クラスタビーム法から選択される方法により前記微粒子を堆積させるので、前記堆積工程における成膜時のパワー、ガス流量、ガス圧力などのプロセスパラメータを制御することで、ナノメータサイズの微粒子を容易に得ることができる。
【００２６】
請求項４の発明は、請求項１ないし請求項３の発明において、前記ドリフト部が第１のサイズの微粒子を含む第１微粒子層と第２のサイズの微粒子を含む第２微粒子層とが交互に積層された構造を有し、前記堆積工程は、第１微粒子層と第２微粒子層とを交互に形成するので、第１微粒子層と第２微粒子層とのうちサイズの大きい微粒子を含む方が等価的に電極の役割を果たし、前記ドリフト部全体に均一に電界がかかるため、電子放出効率が向上する。
【００２７】
請求項５の発明は、請求項１ないし請求項４の発明において、前記加工工程は、反応性イオンエッチング法、電子ビーム加工法、サンドブラスト加工法から選択される方法により前記凹部を形成するので、前記凹部をサブμｍオーダの加工精度で形成することができる。
【００２８】
請求項６の発明は、請求項１ないし請求項５の発明において、前記導電性基板は、単結晶Ｓｉ、多結晶Ｓｉ、アモルファスＳｉ、単結晶ＳｉＣ、多結晶ＳｉＣ、アモルファスＳｉＣから選択されるので、前記導電性基板に前記凹部を容易に且つ加工精度良く形成することができる。
【００２９】
請求項７の発明は、請求項１ないし請求項６の発明において、前記絶縁膜が酸化膜であって、前記絶縁膜形成工程は、電解液中において電気化学的に酸化する工程であるので、絶縁膜を熱酸化により形成する場合に比べて低温で絶縁膜を形成することが可能となり、プロセス温度が低温になって前記導電性基板の材料の制約が少なくなり、大面積化および低コスト化が容易になる。
【００３１】
請求項８の発明は、請求項１ないし請求項７の発明において、前記強電界ドリフト部は、前記ドリフト部の表面とドリフト部周囲の表面とが同一面上に揃っているので、前記強電界ドリフト部上の前記表面電極の断線を防ぐことができ、信頼性が向上する。
【００３２】
【発明の実施の形態】
（実施形態１）
図４（ａ）に本実施形態の電界放射型電子源１０の概略構成図を、図１に電界放射型電子源１０の製造方法を説明するための主要工程断面図を示す。なお、本実施形態では、導電性基板として抵抗率が導体の抵抗率に比較的近い単結晶のｎ形シリコン基板１（例えば、抵抗率が略０．１Ωｃｍの（１００）基板）を用いている。
【００３３】
本実施形態の電界放射型電子源１０は、図４（ａ）に示すように、ｎ形シリコン基板１の主表面側（一表面側）に強電界ドリフト部６が形成され、強電界ドリフト部６上に導電性薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。また、ｎ形シリコン基板１の裏面にはオーミック電極２が形成されている。
【００３４】
この電界放射型電子源１０では、表面電極７を真空中に配置するとともに表面電極７に対向してコレクタ電極（図示せず）を配置し、表面電極７をオーミック電極２に対して正極として直流電圧を印加するとともに、コレクタ電極を表面電極７に対して正極として直流電圧を印加することにより、ｎ形シリコン基板１から強電界ドリフト部６へ注入された電子が強電界ドリフト部６をドリフトし表面電極７を通して放出される。ここにおいて、図９に示した従来例同様、表面電極７とオーミック電極２との間に流れる電流をダイオード電流と呼び、コレクタ電極と表面電極７との間に流れる電流をエミッション電流と呼ぶことにすれば、ダイオード電流に対するエミッション電流の比率が大きいほど電子放出効率が高くなる。なお、本実施形態の電界放射型電子源１０では、表面電極７とオーミック電極２との間の直流電圧を１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００３５】
本実施形態における強電界ドリフト部６は、導電性基板たるｎ形シリコン基板１の厚み方向に沿った凹部（埋込穴）６ｃが形成され高熱伝導性を有する放熱部６ｂと、凹部６ｃに充実され上記電子がドリフトするドリフト部６ａとからなる。ここにおいて、放熱部６ｂは、ｎ形シリコン基板１の一部により構成されており、ｎ形シリコン基板１の厚み方向に直交する断面が格子状（網目状）に形成されている。要するに、ドリフト部６ａは、放熱部６ｂの網目の中に満たされており、ｎ形シリコン基板１の厚み方向に平行な角柱状に形成されている。なお、放熱部６ｂはドリフト部６ａよりも熱伝導性が高い。
【００３６】
ところで、ドリフト部６ａは、図４（ｂ）に示すように、結晶粒径がナノメータサイズの多数のシリコン微結晶（ナノクリスタルＳｉ）６３と、各シリコン微結晶６３それぞれの表面を覆う多数のシリコン酸化膜６４とで構成されている。言い換えれば、ドリフト部６ａは、表面をシリコン酸化膜６４により覆われたシリコン微結晶６３の集合からなる。ここにおいて、シリコン酸化膜６４の膜厚はシリコン微結晶６３の結晶粒径よりも小さく設定されている。本実施形態では、シリコン微結晶６３が微粒子を構成し、シリコン酸化膜６４が絶縁膜を構成している。なお、本実施形態では、微粒子としてナノクリスタルＳｉ（ナノメータサイズのシリコン微結晶）を採用しているが、ナノクリスタルＳｉＣを採用してもよい。
【００３７】
しかして、ドリフト部６ａでは、ｎ形シリコン基板１から注入された電子がシリコン微結晶６３に衝突せずにシリコン酸化膜６４にかかっている電界で加速されてドリフトし、ドリフト部６ａで発生した熱が放熱部６ｂを通して放熱されるので、電子放出時にポッピング現象が発生せず安定して高効率で電子を放出することができる。
【００３８】
なお、本実施形態では、導電性基板としてｎ形シリコン基板１を用いているが、導電性基板はｎ形シリコン基板１に限定されるものではなく、例えば、ガラス基板などの絶縁性基板の一表面上に導電性膜（クロム膜やＩＴＯ膜）を形成した基板や、金属基板などを用いてもよく、ｎ形シリコン基板１などの半導体基板を用いる場合に比べて電子源の大面積化および低コスト化が可能になる。なお、本実施形態では表面電極７を金薄膜により構成しているが、表面電極７の材料は金に限定されるものではなく、仕事関数の小さな材料であればよい。また、表面電極７は、厚み方向に積層された少なくとも二層の薄膜電極層により構成してもよい。二層の薄膜電極層により構成する場合には、上層の薄膜電極層の材料として例えば金などを採用し、下層の薄膜電極層（強電界ドリフト部６側の薄膜電極層）の材料として例えば、クロム、ニッケル、白金、チタン、イリジウムなどを採用すればよい。
【００３９】
以下、上述の電界放射型電子源１０の製造方法について図１を参照しながら説明する。
【００４０】
まず、ｎ形シリコン基板１の裏面にオーミック電極２を形成することによって、図１（ａ）に示す構造が得られる。その後、ｎ形シリコン基板１の主表面側に熱酸化法またはプラズマＣＶＤ法（以下、ＰＣＶＤ法と略称す）によりシリコン酸化膜からなるマスク材料層９を形成することによって、図１（ｂ）に示す構造が得られる。なお、マスク材料層９としては、シリコン酸化膜の代わりにシリコン窒化膜をＰＣＶＤ法により形成してもよい。
【００４１】
次に、マスク材料層９上にフォトレジスト層（図示せず）を塗布形成し、図２に示すようなフォトマスクＭを利用し上記フォトレジスト層を格子状のパターンにパターニングした後、該フォトレジスト層をマスクとして反応性イオンエッチング（ＲＩＥ）装置などを利用してマスク材料層９の露出部位をエッチングし、さらにその後、上記フォトレジスト層を除去することによって、図１（ｃ）に示す構造が得られる。なお、上記フォトマスクＭは、上記フォトレジストの開口の平面形状が微小な略正方形になるように構成されているが、上記フォトレジスト層の開口の平面形状が正方形以外の微小な多角形状、微小な円形状、微小な星形などになるように構成してもよい。
【００４２】
次に、マスク材料層９をマスクとして反応性イオンエッチング装置などを利用してｎ形シリコン基板１を所定深さまで異方性エッチングしてｎ形シリコン基板１の厚み方向に沿った縦穴よりなる凹部６ｃを形成する加工工程を行うことによって、図１（ｄ）に示す構造が得られる。ここに、図１（ｄ）中の６ｂはｎ形シリコン基板１の一部よりなる放熱部を示す。この放熱部６ｂは、ｎ形シリコン基板１の厚み方向（図１（ｄ）における上下方向）に直交する断面が格子状に形成される。なお、マスク材料層９の表面から凹部６ｃの底までの深さは、２μｍを超えない範囲で適宜設定すればよい。
【００４３】
その後、例えばＰＣＶＤ法によりナノメータサイズの微粒子であるシリコン微結晶を凹部６ｃに堆積させる堆積工程を行うことによって、図１（ｅ）に示す構造が得られる。ここに、図１（ｅ）中の５ａは凹部６ｃに充実された多数のシリコン微結晶からなる微結晶層を示す。ＰＣＶＤ法による微結晶層の成膜条件の一例としては、基板温度を２５０℃、ＳｉＨ4ガスの流量を標準状態で０．０２Ｌ／ｍｉｎ（２０ｓｃｃｍ）、Ｈ2ガスの流量を標準状態で２Ｌ／ｍｉｎ（２０００ｓｃｃｍ）、放電パワー密度を０．２８Ｗ／ｃｍ2とすればよい。なお、微結晶層を形成する堆積工程ではＰＣＶＤ法に限らず、ＥＣＲ（Electron Cyclotron Resonance）−ＣＶＤ法やクラスタビーム法などによりシリコン微結晶を堆積させるようにしてもよい。なお、ＥＣＲ−ＣＶＤ法によりシリコン微結晶を堆積させるには、例えば図３のようなＥＣＲ−ＣＶＤ装置を用いればよい。図３のＥＣＲ−ＣＶＤ装置は、マグネトロン発振器２２で発生した２．４５ＧＨｚのマイクロ波が導波管２３を通して導入されるとともに原料ガスがガス導入口３１を通して導入されるプラズマ生成室３２と、プラズマ生成室３２に８７５Ｇａｕｓｓの磁場を発生させるためのマグネットコイルＭＣと、基板支持台３４が収納されプラズマ生成室３２で生成されたプラズマがプラズマ引出口３６を通して引き出される反応室３３とを備え、交流電源ＡＣから基板支持台３４へマッチングボックス３５を介して交流バイアス電圧を印加できるようになっている。成膜条件としては、ＳｉＨ4ガスの流量を標準状態で０．００１Ｌ／ｍｉｎ（１ｓｃｃｍ）、Ｈ2ガスの流量を標準状態で０．０２Ｌ／ｍｉｎ（２０ｓｃｃｍ）、マグネットコイルＭＣに流すマグネット電流を１５５Ａ、基板支持台３４へ印加する交流バイアスのパワー密度を０．５６Ｗ／ｃｍ2とすればよい。
【００４４】
上述の堆積工程の後には、微結晶層を構成しているシリコン微結晶の表面に絶縁膜としてのシリコン酸化膜６４（図４（ｂ）参照）を形成する絶縁膜形成工程を行うことで複数のドリフト部６ａが形成され（つまり、強電界ドリフト部６が形成され）、続いて、ドリフト部６ａと放熱部６ｂとからなる強電界ドリフト部６上へ導電性薄膜（例えば、金薄膜）からなる表面電極７を例えば蒸着法により形成することによって、図１（ｆ）に示す構造が得られる。ここにおいて、ドリフト部６ａは、図４（ｂ）のようにナノメータオーダの多数のシリコン微結晶６３と各シリコン微結晶６３それぞれの表面を覆うシリコン酸化膜６４とで構成されていると考えられる。
【００４５】
なお、本実施形態における絶縁膜形成工程では、急速熱酸化法によってシリコン微結晶６３の表面にシリコン酸化膜６４を形成しているが、絶縁膜形成工程として電解液中において電気化学的に酸化する工程を採用してシリコン酸化膜６４を形成するようにしてもよい。このように電気化学的に酸化する工程を採用すれば、シリコン酸化膜６４を急速熱酸化法により形成する場合に比べて低温でシリコン酸化膜６４を形成することができ、プロセス温度が低温になって導電性基板の材料の制約が少なくなり、大面積化および低コスト化が容易になる。また、表面電極７となる導電性薄膜（例えば、金薄膜）の形成方法も蒸着法に限定されるものではなく、例えばスパッタ法を用いてもよい。
【００４６】
上述の製造方法により製造された電界放射型電子源１０は、エミッション電流の経時変化が少なくてポッピングノイズがなく、電子が安定して高い電子放出効率で放出される。また、この電界放射型電子源１０は、電子放出特性（エミッション電流、電子放出効率など）の真空度依存性が小さく、低真空度でも良好な電子放出特性が得られたので、従来のような高真空で使用する必要がないから、電界放射型電子源１０を利用する装置の低コスト化が図れるとともに取り扱いが容易になる。
【００４７】
ところで、本実施形態の電界放射型電子源１０における強電界ドリフト部６は、マスク材料層９をマスクとした異方性エッチングによって凹部６ｃを形成した後、凹部６ｃへシリコン微結晶６３を充填して、その後、シリコン微結晶６３の表面にシリコン酸化膜６４を形成することでドリフト部６ａを形成しているので、マスク材料層９のパターンによってドリフト部６ａと放熱部６ｂとのパターン形状を制御することができ、電子放出時にポッピング現象が発生せず安定して高い電子放出効率で電子を放出することが可能な電界放射型電子源１０を低コストで実現することができ、また、電気伝導性の制御性および構造的・熱的安定性からみれば、従来のように単結晶シリコン基板の主表面側の全面を多孔質化することにより得られた強電界ドリフト層よりも優れた性質をもつと考えられる。
【００４８】
本実施形態の電界放射型電子源１０では、次のようなモデルで電子放出が起こると考えられる。表面電極７をｎ形シリコン基板１（オーミック電極２）に対して正極として印加する直流電圧が所定値（臨界値）に達すると、ｎ形シリコン基板１側から強電界ドリフト部６へ熱的励起により電子が注入される。一方、強電界ドリフト部６のドリフト部６ａには結晶粒径がナノメータサイズ（例えば、１０ｎｍ程度）の微粒子であるシリコン微結晶６３が多数存在し、各シリコン微結晶６３の表面にはシリコン微結晶６３の結晶粒径よりも小さな膜厚の絶縁膜であるシリコン酸化膜６４が形成されているので、強電界ドリフト部６に印加された電界はほとんどシリコン酸化膜６３の表面に形成されたシリコン酸化膜６４にかかるから、注入された電子はシリコン酸化膜６４にかかっている強電界により加速されドリフト部６ａ内を表面電極７へ向かってドリフトする。ここに、シリコン微結晶６３の結晶粒径は電子の平均自由行程（シリコン中の電子の平均自由行程は５０ｎｍ程度といわれている）よりも十分に小さいので、電子はシリコン微結晶６３にほとんど衝突することなくドリフト部６ａの表面に到達する。要するに、ドリフト部６ａに注入された電子は、衝突による散乱を起こすことなく、シリコン微結晶６３の表面のシリコン酸化膜６４にかかっている電界で加速されて、次のシリコン微結晶６３の表面のシリコン酸化膜６４に突入するという現象を繰り返してエネルギが増大していく。したがって、ドリフト部６ａの表面に到達した電子はホットエレクトロンであって、ホットエレクトロンは熱平衡状態よりも数ｋＴ以上のエネルギを有するので、表面電極７を容易にトンネルし真空中に放出される。また、本実施形態では、ドリフト部６ａの厚さが２μｍを超えないようにドリフト部６ａの厚さを設定してあるので、ドリフト部６ａへ注入された電子の散乱を比較的少なくすることができ、電子放出量が多くなるから、エミッション電流を増加させることができる。
【００４９】
ところで、本実施形態の電界放射型電子源１０では、ポッピング現象が発生せずに高効率で安定して電子を放出することができるが、これは、電圧の印加により強電界ドリフト部６のドリフト部６ａに発生した熱が放熱部６ｂを伝導して外部に放出され、温度上昇が抑制されるからであると考えられる。
【００５０】
以上をまとめると、強電界ドリフト部６は、強電界が存在しうる半絶縁性を備え、また、電子散乱が少なくドリフト長が大きく、さらに、ダイオード電流の熱暴走を抑えるだけの熱伝導性を有するので、高効率で安定して電子を放出することができるのだと考えられる。
【００５１】
しかして、本実施形態の電界放射型電子源１０の製造方法によれば、導電性基板の一表面側に凹部６ｃを形成する加工工程と、凹部６ｃに多数の微粒子たるシリコン微結晶６３を堆積させる堆積工程と、凹部６ｃに堆積された各シリコン微結晶６３それぞれの表面に絶縁膜たるシリコン酸化膜６４を形成する絶縁膜形成工程とを備えるので、薄膜形成技術を用いてナノメータサイズの多数の微粒子を凹部６ｃに堆積させることができるから、陽極酸化処理やスピンコートなどの工程を行うことなく凹部６ｃに微粒子を充填することができ、ドリフト部６ａの膜厚制御が容易になり、凹部に堆積された各微粒子の表面に絶縁膜を絶縁膜形成工程にて形成するから、従来のようにあらかじめ微粒子の表面に絶縁膜を形成しておく場合に比べて絶縁膜を比較的容易に形成することができ、製造が容易であり且つ信頼性が高く低コスト化が可能な電界放射型電子源１０を提供することができる。また、ドリフト部６ａの表面とマスク材料層９の表面とが同一面上に揃っているので、強電界ドリフト部６上の表面電極の断線を防ぐことができ、信頼性が向上する。
【００５２】
なお、本実施形態では、凹部６ｃを形成する加工工程において反応性イオンエッチング法を採用しているが、サンドブラスト加工法などを採用してもよく、いずれの方法でも凹部６ｃをサブμｍオーダの加工精度で形成することが可能である。また、本実施形態では、導電性基板の材料として単結晶Ｓｉを採用しているが、多結晶Ｓｉ、アモルファスＳｉ、単結晶ＳｉＣ、多結晶ＳｉＣ、アモルファスＳｉＣなどを採用してもよく、いずれの場合にも、導電性基板に凹部６ｃを容易に且つ加工精度良く形成することができる。
【００５３】
ところで、本実施形態では、上述のように、導電性基板たるｎ形シリコン基板１の主表面側の部分が放熱部６ｂを構成しているが、ｎ形シリコン基板１上に単結晶シリコン層あるいはポリシリコン層よりなり高熱伝導性を有する高熱伝導層を形成し、該高熱伝導層に凹部を形成することによって該高熱伝導層からなる放熱部を形成してもよい。
【００５４】
（実施形態２）
本実施形態の電界放射型電子源１０の基本構成および製造方法は実施形態１と略同じであって、図５に示すように、ドリフト部６ａの構造およびその製造工程が相違するだけである。本実施形態におけるドリフト部６ａは、第１のサイズの微粒子たるシリコン微結晶を含む第１微粒子層６ａ１と第２のサイズの微粒子たるシリコン微結晶を含む第２微粒子層６ａ２とがｎ形シリコン基板１の厚み方向において交互に積層された構造を有している。すなわち、第１微粒子層６ａ１および第２微粒子層６ａ２は、多数のシリコン微結晶と各シリコン微結晶それぞれの表面を覆う絶縁膜である多数のシリコン酸化膜とで構成され、且つ、第１微粒子層に含まれるシリコン微結晶の結晶粒径と第２微粒子層に含まれるシリコン微結晶の結晶粒径とを異ならせてある。
【００５５】
このようなドリフト部６ａを形成するには、実施形態１で説明した堆積工程において、成膜条件を適宜変更しながら第１微粒子層と第２微粒子層とを交互に形成すればよい。
【００５６】
しかして、本実施形態の電界放射型電子源１０では、第１微粒子層と第２微粒子層とのうちサイズの大きいシリコン微結晶６３を含む方が等価的に電極の役割を果たし、ドリフト部６ａ全体に均一に電界がかかるため、電子放出効率が向上する。
【００５７】
（実施形態３）
本実施形態の電界放射型電子源１０の基本構成は実施形態１と略同じであって、導電性基板を、図６に示すようにガラスよりなる絶縁性基板１１と絶縁性基板１１の一表面上に形成された導電性材料よりなる下部電極１２とで構成している点が相違する。ここにおいて、下部電極１２は、実施形態１におけるｎ形シリコン基板１とドリフト部６ａとの界面近傍に相当する部位に形成されている。したがって、下部電極１２は、マトリクス状に配設されている。なお、実施形態１と同様の構成要素には同一の符号を付して適宜説明を省略する。
【００５８】
本実施形態の電界放射型電子源１０は、図６に示すように、一表面上に下部電極１２が形成された絶縁性基板１１の上記一表面側に強電界ドリフト部６が形成され、強電界ドリフト部６上に導電性薄膜（例えば、金薄膜）よりなる表面電極７が形成されている。
【００５９】
本実施形態の電界放射型電子源１０では、表面電極７を真空中に配置するとともに表面電極７に対向してコレクタ電極（図示せず）を配置し、表面電極７を下部電極１２に対して正極として直流電圧を印加するとともに、コレクタ電極を表面電極７に対して正極として直流電圧を印加することにより、下部電極１２から強電界ドリフト部６へ注入された電子が強電界ドリフト部６をドリフトし表面電極７を通して放出される。ここにおいて、表面電極７と下部電極１２との間に流れる電流をダイオード電流と呼び、コレクタ電極と表面電極７との間に流れる電流をエミッション電流と呼ぶことにすれば、ダイオード電流に対するエミッション電流の比率が大きいほど電子放出効率が高くなる。なお、本実施形態の電界放射型電子源１０では、表面電極７と下部電極１２との間の直流電圧を１０〜２０Ｖ程度の低電圧としても電子を放出させることができる。
【００６０】
本実施形態における強電界ドリフト部６は、導電性基板の厚み方向に沿った凹部６ｃが形成され高熱伝導性を有する高熱伝導層（例えば、ポリシリコン層若しくはアモルファスシリコン層）よりなる放熱部６ｂと、凹部６ｃに充填されたドリフト部６ａとからなる。ここにおいて、放熱部６ｂは、絶縁性基板１１の厚み方向に直交する断面が格子状（網目状）に形成されている。要するに、ドリフト部６ａは、放熱部６ｂの網目の中に満たされており、角柱状に形成されている。なお、放熱部６ｂはドリフト部６ａよりも熱伝導性が高い。
【００６１】
ところで、ドリフト部６ａは、実施形態１と同様の構成であって、図４（ｂ）に示したように、結晶粒径がナノメータサイズのシリコン微結晶６３と、シリコン微結晶６３の表面を覆うシリコン酸化膜６４とからなる。
【００６２】
しかして、ドリフト部６ａでは、導電性基板の下部電極１２から注入された電子が微粒子たるシリコン微結晶６３に衝突せずに絶縁膜たるシリコン酸化膜６４に印加されている電界で加速されてドリフトし、ドリフト部６ａで発生した熱が放熱部６ｂを通して放熱されるので、電子放出時にポッピング現象が発生せず安定して高い電子放出効率で電子を放出することができる。
【００６３】
以下、製造方法について図７および図８を参照しながら説明する。
【００６４】
まず、ガラスからなる絶縁性基板１１の一表面上に所定形状にパターニングされた導電性材料よりなる下部電極１２を形成することによって、図７（ａ）に示す構造が得られる。その後、絶縁性基板１１の上記一表面側の全面にポリシリコン薄膜よりなる高熱伝導層４を形成することによって、図７（ｂ）に示す構造が得られる。なお、ポリシリコン薄膜の代わりにアモルファスシリコン薄膜を形成してもよい。
【００６５】
次に、高熱伝導層４上にシリコン酸化膜よりなるマスク材料層９を形成した後、マスク材料層９上にフォトレジスト層（図示せず）を塗布形成し、上述の図２に示すようなフォトマスクＭを利用し上記フォトレジスト層を格子状のパターンにパターニングした後、該フォトレジスト層をマスクとして反応性イオンエッチング（ＲＩＥ）装置などを利用してマスク材料層９の露出部位をエッチングし、さらにその後、上記フォトレジスト層を除去することによって、図７（ｃ）に示す構造が得られる。なお、本実施形態では、上記フォトマスクＭは、上記フォトレジスト層の開口が下部電極１２上に位置するように構成されている。なお、マスク材料層９としてシリコン酸化膜の代わりにシリコン窒化膜を形成してもよい。
【００６６】
次に、マスク材料層９をマスクとして反応性イオンエッチング装置などを利用して高熱伝導層４を下部電極１２の表面に達する深さまで異方性エッチングして絶縁性基板１１の厚み方向に沿った縦穴よりなる凹部６ｃを形成する加工工程を行うことによって、高熱伝導層４からなる放熱部６ｂが形成され、図７（ｄ）に示す構造が得られる。ここに、この放熱部６ｂは、絶縁性基板１１の厚み方向に直交する断面が格子状に形成される。
【００６７】
その後、例えばＰＣＶＤ法によりナノメータサイズの微粒子であるシリコン微結晶を凹部６ｃに堆積させる堆積工程を行うことによって、図８（ａ）に示す構造が得られる。ここに、図８（ａ）中の５ａは凹部６ｃに充実された多数のシリコン微結晶からなる微結晶層を示す。ＰＣＶＤ法による微結晶層の成膜条件は実施形態１と同様である。また、微結晶層を形成する堆積工程ではＰＣＶＤ法に限らず、ＥＣＲ−ＣＶＤ法やクラスタビーム法などによりシリコン微結晶を堆積させるようにしてもよい。
【００６８】
上述の堆積工程の後には、微結晶層を構成しているシリコン微結晶の表面に絶縁膜としてのシリコン酸化膜６４（図４（ｂ）参照）を形成する絶縁膜形成工程を行うことで複数のドリフト部６ａが形成され（つまり、強電界ドリフト部６が形成され）、続いて、ドリフト部６ａと放熱部６ｂとからなる強電界ドリフト部６上へ導電性薄膜（例えば、金薄膜）からなる表面電極７を例えば蒸着法により形成することによって、図８（ｂ）に示す構造が得られる。ここにおいて、ドリフト部６ａは、ナノメータオーダの多数のシリコン微結晶６３と各シリコン微結晶６３それぞれの表面を覆うシリコン酸化膜６４とで構成されている。
【００６９】
なお、本実施形態における絶縁膜形成工程では、電解液中において電気化学的に酸化する工程を採用してシリコン微結晶６３の表面にシリコン酸化膜６４を形成している。また、表面電極７の膜厚は１５ｎｍとしたが、この膜厚は特に限定するものではなく、表面電極７となる導電性薄膜（例えば、金薄膜）の形成方法も蒸着法に限定されるものではなく、例えばスパッタ法を用いてもよい。
【００７０】
上述の製造方法により製造された電界放射型電子源１０は、エミッション電流の経時変化が少なくてポッピングノイズがなく、電子が安定して高い電子放出効率で放出される。また、この電界放射型電子源１０は、電子放出特性（エミッション電流、電子放出効率など）の真空度依存性が小さく、低真空度でも良好な電子放出特性が得られたので、従来のような高真空で使用する必要がないから、電界放射型電子源１０を利用する装置の低コスト化が図れるとともに取り扱いが容易になる。
【００７１】
ところで、上記各実施形態では、ドリフト部６ａにおける絶縁膜をシリコン酸化膜６４により構成しているが、シリコン酸化膜６４の代わりにシリコン窒化膜やシリコン酸窒化膜を採用してもよく、シリコン窒化膜を採用する場合にはシリコン微結晶６３の表面にシリコン酸化膜６４を形成する工程の代わりに例えば急速熱窒化によりシリコン窒化膜を形成する工程を採用すればよく、シリコン酸窒化膜を採用する場合にはシリコン微結晶６３の表面にシリコン酸化膜６４を形成する工程の代わりに例えば急速熱酸窒化によりシリコン酸窒化膜を形成する工程を採用すればよい。
【００７３】
【発明の効果】
請求項１の発明は、導電性基板と、導電性基板の一表面側に形成された強電界ドリフト部と、強電界ドリフト部上に形成された表面電極とを備え、強電界ドリフト部が、導電性基板の厚み方向に沿った凹部が形成され高熱伝導性を有する放熱部と、凹部に充実されたナノメータオーダの多数の微粒子および各微粒子それぞれの表面を覆う多数の絶縁膜を含むドリフト部とからなり、表面電極を導電性基板に対して正極として直流電圧を印加することにより導電性基板から注入された電子がドリフト部をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、導電性基板の一表面側に凹部を形成する加工工程と、前記凹部に多数の微粒子を堆積させる堆積工程と、前記堆積工程にて前記凹部に堆積された各微粒子それぞれの表面に絶縁膜を形成する絶縁膜形成工程とを備えるので、薄膜形成技術を用いてナノメータサイズの多数の微粒子を凹部に堆積させることができるから、陽極酸化処理やスピンコートなどの工程を行うことなく前記凹部に微粒子を充填することができ、ドリフト部の膜厚制御が容易になり、前記堆積工程にて前記凹部に堆積された各微粒子の表面に絶縁膜を絶縁膜形成工程にて形成するから、従来のようにあらかじめ微粒子の表面に絶縁膜を形成しておく場合に比べて絶縁膜を比較的容易に形成することができ、製造が容易であり且つ信頼性が高く低コスト化が可能な電界放射型電子源を提供することができるという効果がある。
【００７４】
請求項２の発明は、請求項１の発明において、前記微粒子は、ナノクリスタルＳｉ若しくはナノクリスタルＳｉＣからなるので、前記微粒子を形成するための原料として一般的な半導体製造プロセスにおいて広く用いられている材料を採用することができ、低コストを図れるという効果がある。
【００７５】
請求項３の発明は、請求項１または請求項２の発明において、前記堆積工程は、プラズマＣＶＤ法、ＥＣＲ−ＣＶＤ法、クラスタビーム法から選択される方法により前記微粒子を堆積させるので、前記堆積工程における成膜時のパワー、ガス流量、ガス圧力などのプロセスパラメータを制御することで、ナノメータサイズの微粒子を容易に得ることができるという効果がある。
【００７７】
請求項４の発明は、請求項１ないし請求項３の発明において、前記ドリフト部が第１のサイズの微粒子を含む第１微粒子層と第２のサイズの微粒子を含む第２微粒子層とが交互に積層された構造を有し、前記堆積工程は、第１微粒子層と第２微粒子層とを交互に形成するので、第１微粒子層と第２微粒子層とのうちサイズの大きい微粒子を含む方が等価的に電極の役割を果たし、前記ドリフト部全体に均一に電界がかかるため、電子放出効率が向上するという効果がある。
【００７８】
請求項５の発明は、請求項１ないし請求項４の発明において、前記加工工程は、反応性イオンエッチング法、電子ビーム加工法、サンドブラスト加工法から選択される方法により前記凹部を形成するので、前記凹部をサブμｍオーダの加工精度で形成することができるという効果がある。
【００７９】
請求項６の発明は、請求項１ないし請求項５の発明において、前記導電性基板は、単結晶Ｓｉ、多結晶Ｓｉ、アモルファスＳｉ、単結晶ＳｉＣ、多結晶ＳｉＣ、アモルファスＳｉＣから選択されるので、前記導電性基板に前記凹部を容易に且つ加工精度良く形成することができるという効果がある。
【００８０】
請求項７の発明は、請求項１ないし請求項６の発明において、前記絶縁膜が酸化膜であって、前記絶縁膜形成工程は、電解液中において電気化学的に酸化する工程であるので、絶縁膜を熱酸化により形成する場合に比べて低温で絶縁膜を形成することが可能となり、プロセス温度が低温になって前記導電性基板の材料の制約が少なくなり、大面積化および低コスト化が容易になるという効果がある。
【００８２】
請求項８の発明は、請求項１ないし請求項７の発明において、前記強電界ドリフト部は、前記ドリフト部の表面とドリフト部周囲の表面とが同一面上に揃っているので、前記強電界ドリフト部上の前記表面電極の断線を防ぐことができ、信頼性が向上するという効果がある。
【図面の簡単な説明】
【図１】実施形態１における電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図２】同上の電界放射型電子源の製造方法を説明するためのフォトマスクの平面図である。
【図３】同上の電界放射型電子源の製造方法を説明するための製造装置の概略説明図である。
【図４】同上の電界放射型電子源を示し、（ａ）は概略断面図、（ｂ）は要部説明図である。
【図５】実施形態２における電界放射型電子源の概略断面図である。
【図６】実施形態３における電界放射型電子源の概略断面図である。
【図７】同上の電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図８】同上の電界放射型電子源の製造方法を説明するための主要工程断面図である。
【図９】従来例を示す電界放射型電子源の動作説明図である。
【図１０】同上の電界放射型電子源の動作説明図である。
【図１１】他の従来例を示す電界放射型電子源の動作説明図である。
【図１２】別の従来例を示す電界放射型電子源の概略断面図である。
【符号の説明】
１ ｎ形シリコン基板
２ オーミック電極
６ 強電界ドリフト部
６ａ ドリフト部
６ｂ 放熱部
６ｃ 凹部
７ 表面電極
１０ 電界放射型電子源
Claims (8)
- 導電性基板と、導電性基板の一表面側に形成された強電界ドリフト部と、強電界ドリフト部上に形成された表面電極とを備え、強電界ドリフト部が、導電性基板の厚み方向に沿った凹部が形成され高熱伝導性を有する放熱部と、凹部に充実されたナノメータオーダの多数の微粒子および各微粒子それぞれの表面を覆う多数の絶縁膜を含むドリフト部とからなり、表面電極を導電性基板に対して正極として直流電圧を印加することにより導電性基板から注入された電子がドリフト部をドリフトし表面電極を通して放出される電界放射型電子源の製造方法であって、導電性基板の一表面側に凹部を形成する加工工程と、前記凹部に多数の微粒子を堆積させる堆積工程と、前記堆積工程にて前記凹部に堆積された各微粒子それぞれの表面に絶縁膜を形成する絶縁膜形成工程とを備えることを特徴とする電界放射型電子源の製造方法。
- 前記微粒子は、ナノクリスタルＳｉ若しくはナノクリスタルＳｉＣからなることを特徴とする請求項１記載の電界放射型電子源の製造方法。
- 前記堆積工程は、プラズマＣＶＤ法、ＥＣＲ−ＣＶＤ法、クラスタビーム法から選択される方法により前記微粒子を堆積させることを特徴とする請求項１または請求項２記載の電界放射型電子源の製造方法。
- 前記ドリフト部が第１のサイズの微粒子を含む第１微粒子層と第２のサイズの微粒子を含む第２微粒子層とが交互に積層された構造を有し、前記堆積工程は、第１微粒子層と第２微粒子層とを交互に形成することを特徴とする請求項１ないし請求項３のいずれかに記載の電界放射型電子源の製造方法。
- 前記加工工程は、反応性イオンエッチング法、電子ビーム加工法、サンドブラスト加工法から選択される方法により前記凹部を形成することを特徴とする請求項１ないし請求項４のいずれかに記載の電界放射型電子源の製造方法。
- 前記導電性基板は、単結晶Ｓｉ、多結晶Ｓｉ、アモルファスＳｉ、単結晶ＳｉＣ、多結晶ＳｉＣ、アモルファスＳｉＣから選択されることを特徴とする請求項１ないし請求項５のいずれかに記載の電界放射型電子源の製造方法。
- 前記絶縁膜が酸化膜であって、前記絶縁膜形成工程は、電解液中において電気化学的に酸化する工程であることを特徴とする請求項１ないし請求項６のいずれかに記載の電界放射型電子源の製造方法。
- 前記強電界ドリフト部は、前記ドリフト部の表面とドリフト部周囲の表面とが同一面上に揃っていることを特徴とする請求項１ないし請求項７のいずれかに記載の電界放射型電子源の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225485A JP3772703B2 (ja) | 2001-07-26 | 2001-07-26 | 電界放射型電子源の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001225485A JP3772703B2 (ja) | 2001-07-26 | 2001-07-26 | 電界放射型電子源の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004247354A Division JP2004319523A (ja) | 2004-08-26 | 2004-08-26 | 電界放射型電子源の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003045325A JP2003045325A (ja) | 2003-02-14 |
| JP3772703B2 true JP3772703B2 (ja) | 2006-05-10 |
Family
ID=19058471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001225485A Expired - Fee Related JP3772703B2 (ja) | 2001-07-26 | 2001-07-26 | 電界放射型電子源の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3772703B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004086460A2 (en) * | 2003-03-21 | 2004-10-07 | North Carolina State University | Method and systems for single- or multi-period edge definition lithography |
| JP4614714B2 (ja) * | 2004-08-19 | 2011-01-19 | 株式会社ブリヂストン | 画像表示用パネルの製造方法 |
| JP2006120410A (ja) * | 2004-10-20 | 2006-05-11 | Canon Anelva Corp | 電子ビーム発生装置 |
| JP2008311585A (ja) | 2007-06-18 | 2008-12-25 | Elpida Memory Inc | 配線構造及び半導体装置、並びにそれらの製造方法 |
| JP4680305B2 (ja) * | 2009-02-05 | 2011-05-11 | シャープ株式会社 | 電子放出素子、電子放出装置、自発光デバイス、画像表示装置、冷却装置、および帯電装置 |
-
2001
- 2001-07-26 JP JP2001225485A patent/JP3772703B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003045325A (ja) | 2003-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3255960B2 (ja) | 冷陰極エミッタ素子 | |
| KR100367282B1 (ko) | 전계 방사형 전자원 및 그 제조방법 | |
| JP3487236B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3772703B2 (ja) | 電界放射型電子源の製造方法 | |
| JPH06162919A (ja) | 電界放出冷陰極素子 | |
| JP2004319523A (ja) | 電界放射型電子源の製造方法 | |
| CN111725040B (zh) | 一种场发射晶体管的制备方法、场发射晶体管及设备 | |
| KR100237178B1 (ko) | 전계방출 소자 제조방법 | |
| US20130342098A1 (en) | Corrugated Dielectric for Reliable High-current Charge-emission Devices | |
| JP3539305B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3508652B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JP3603682B2 (ja) | 電界放射型電子源 | |
| JP3487230B2 (ja) | 電界放射型電子源およびその製造方法およびディスプレイ装置 | |
| JP3985445B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3826539B2 (ja) | 冷電子放出素子の製造方法 | |
| JPH0817332A (ja) | 電界放射型電子素子およびその製造方法 | |
| JP3669291B2 (ja) | 電界放射型電子源の製造方法 | |
| JP3687520B2 (ja) | 電界放射型電子源およびその製造方法 | |
| JPH11162326A (ja) | 電界電子放出素子 | |
| JP3687527B2 (ja) | 電界放射型電子源の製造方法、電界放射型電子源 | |
| JP4093997B2 (ja) | 電子デバイスにおける電子放出を改善するための陽極酸化法 | |
| KR100205056B1 (ko) | 화산형 금속 에프이에이 제조방법 | |
| JP2001093405A (ja) | 電界放射型電子源およびその製造方法 | |
| KR100517961B1 (ko) | 전계 방출 소자 제조 방법 | |
| JP2004327686A (ja) | プラズマエッチング装置およびパターン形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050712 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051025 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090224 Year of fee payment: 3 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090224 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100224 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110224 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120224 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130224 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140224 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |