JP3964985B2 - 電力制御用半導体集積回路 - Google Patents
電力制御用半導体集積回路 Download PDFInfo
- Publication number
- JP3964985B2 JP3964985B2 JP16372798A JP16372798A JP3964985B2 JP 3964985 B2 JP3964985 B2 JP 3964985B2 JP 16372798 A JP16372798 A JP 16372798A JP 16372798 A JP16372798 A JP 16372798A JP 3964985 B2 JP3964985 B2 JP 3964985B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- control circuit
- integrated circuit
- semiconductor integrated
- emitters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の属する技術分野】
本発明は電力制御用半導体集積回路、特に熱源となるパワートランジスタとその制御回路が同一基板に配置される半導体集積回路の熱帰還による影響を低減する構成に関する。
【0002】
【従来の技術】
従来から、大電流が必要となるパワートランジスタでは、複数のエミッタが配置・形成された構成となっており、この構成の一例を図6に示す。この図6において、同一基板に配置される集積回路1に、パワーNPNトランジスタ2とその制御回路3が配置されており、このパワートランジスタ2内では例えば3個のエミッタ4,5,6が形成される。
【0003】
このエミッタ4〜6のそれぞれの面積は、図示のように同一とされるので、各エミッタ4〜6の電流密度が均等となり、このような構成のエミッタを複数形成することによって、上記制御回路3に対する熱の影響を小さくすることができる。
【0004】
即ち、図6に示されるように、パワートランジスタ2に流れる電流をIC0とすると、各エミッタ4〜6に流れる電流は均等であるから、IC4=IC5=IC6=(1/3)IC0アンペアとなる。また、このエミッタ4〜6の抵抗R4,R5,R6=R0とすると、総電力量P0は、
P0 =I2R=P4+P5+P6
=[(1/3)IC0]2・R0+[(1/3)IC0]2・R0
+[(1/3)IC0]2・R0
となる。
【0005】
ここで、パワートランジスタ2の制御回路3に対するそれぞれのエミッタ4〜6からの熱の影響度Hは、この制御回路3からの距離に反比例することから、図6に示すように制御回路3からの距離をそれぞれX,2X,3Xとすると、次の式で表される。
H=[(1/3)IC0]2・R0/X+[(1/3)IC0]2・R0/2X
+[(1/3)IC0]2・R0/3X
≒0.2037IC0 2・R0/X
【0006】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体集積回路のパワートランジスタでは、熱帰還の影響を十分に排除することができず、大電流動作時の特性を安定させるために、上記パワーNPNトランジスタ2を制御回路3からある程度離して配置しており、回路スペースの縮小化の妨げになるという問題があった。
即ち、熱の影響は距離に反比例することから、上記制御回路3からパワートランジスタ2を遠くに離せばよいが、このトランジスタ2の占める面積が大きいため、遠くに離すことにより比較的大きなスペースを無駄に使用してしまうことになる。
【0007】
本発明は上記問題点に鑑みてなされたものであり、その目的は、パワートランジスタから発生する熱に緩やかな勾配を設定して熱帰還の影響を少なくし、当該パワートランジスタと制御回路との距離を離さずに、大電流動作時の特性を向上させることができる半導体集積回路を提供することにある。
【0008】
【課題を解決するための手段】
上記目的を達成するために、請求項1に係る発明は、複数のエミッタを具備するパワートランジスタと、このパワートランジスタを駆動するために同一基板上に配置された制御回路と、を有する半導体集積回路において、上記複数のエミッタのそれぞれの抵抗成分が異なる値となるように設定し、これら複数のエミッタは、上記制御回路に対して上記エミッタ抵抗成分が小さい程遠くなるように配列し、この制御回路から遠くなるエミッタ程、このエミッタに流れる電流が大きくなるようにしたことを特徴とする。ここで、上記のエミッタ抵抗成分とは、エミッタとエミッタコンタクトの接触領域で生じる抵抗や、このエミッタやコンタクトに直接接続されるアルミ配線等の抵抗成分をいうものとする。
【0009】
請求項2に係る発明は、上記複数のエミッタに接触する各エミッタコンタクトの短冊形状の短辺を変え、これら複数のエミッタコンタクトは、上記制御回路に対して上記短冊形状の短辺が長い程、遠くなるように配列して、上記エミッタ抵抗成分が異なる値となるように設定することを特徴とする。
【0010】
請求項3に係る発明は、上記複数のエミッタに接続されるアルミ配線の抵抗成分を変えて、上記エミッタ抵抗成分を異なる値に設定することを特徴とする。
【0011】
上記の構成によれば、パワートランジスタに配置される複数のエミッタにつき、制御回路に近くなる程、エミッタ抵抗成分が大きくなり、発生する熱が小さくなるという熱勾配が設定される。この結果、パワートランジスタを制御回路に近づけることが可能となる。
【0012】
【発明の実施の形態】
図1には、実施形態の第1例に係る電力制御用半導体集積回路の構造が示されており、この第1例においても、図示されるように、集積回路1が同一基板に形成される。この集積回路1では、パワーNPNトランジスタ9とその制御回路3が近接して配置されており、このパワートランジスタ9内には、例えばn個のエミッタ16−1,16−2,…16−nが形成され、このエミッタ16(1〜n)の周囲にベース11、このベース11の周囲にコレクタ12が形成される。
【0013】
上記のエミッタ16−1,16−2,…16−nは、それぞれが短冊形状を成し、全体でストライプ形状とされ、このエミッタ16(1〜n)には、その上側にエミッタコンタクト17−1,17−2,…17−nが接触するように配置される。
【0014】
なお、上記ベース11にはベースコンタクト14、上記コレクタ12にはコレクタコンタクト15が接触するように配置される。
【0015】
また、この第1例はエミッタコンタクトのみの面積を変えたものである。図1に示されるように、当該例では、パワートランジスタ9内に形成される複数のエミッタ16−1,16−2,…16−nについて、その短辺の長さを同一として全ての面積を同一に形成する。
【0016】
一方、このエミッタ16(1〜n)の上側で接触するエミッタコンタクト17−1,17−2,…17−nについては、その短辺を、制御回路3から遠ざかる程長くなるように設定して、遠ざかる程、エミッタ16とコンタクト17が接触する面積が大きくなるようにする。
【0017】
この第1例によれば、上記制御回路3から離れる程、エミッタ抵抗成分が小さくなり、逆に近づく程、エミッタ抵抗成分が大きくなる。
【0018】
図2には、実施形態の第2例の構成が示されており(コンタクトは省略する)、この第2例はエミッタに接続される抵抗成分の値を変えたものである。図2に示されるように、エミッタ18−1,18−2,…18−nには、配線であるアルミ線が接続されるが、上記エミッタ18−1に接続されるアルミ線19−1を一番長くし、このアルミ線19−1からエミッタ18−2に接続されるアルミ線19−2,…エミッタ18−nに接続されるアルミ線19−nの順で、即ち制御回路3から遠くのエミッタ18になる程、アルミ線19の長さを短くする。なお、これらのアルミ線19(1〜n)は一本のアルミ本線20に接続される。
このような第2例の構成によっても、制御回路3から離れる程、エミッタ抵抗成分が小さくなり、逆に近づく程、エミッタ抵抗成分が大きくなる。
【0019】
図3には、上記の第1例から第2例において、3個のエミッタを配置した場合のパワートランジスタ回路が示されている。図示されるパワートランジスタ9内には、3個のNPNトランジスタ21,22,23が形成され、エミッタの面積で考えると、左側のトランジスタ21のエミッタの面積が最も小さく、次に小さいのがトランジスタ22で、右側のトランジスタ23のエミッタの面積が最も大きくなる。また、エミッタ抵抗成分で考えると、左側のトランジスタ21のエミッタ抵抗が最も大きく、右側のトランジスタ23の抵抗が最も小さくなる。
【0020】
そして、これらトランジスタ21,22,23のコレクタにコレクタ電圧24、ベースにベース電圧25が与えられると、上記トランジスタ21にはコレクタ電流IC21、上記トランジスタ22にはコレクタ電流IC22、上記トランジスタ23にはコレクタ電流IC23が流れることになる。
【0021】
図4には、上記図3の回路において、ある値のコレクタ電圧24を与えると共に、ベース電圧25を変化させたときのコレクタ電流が示されている。図示されるように、あるベース電位Vxにおけるコレクタ電流IC21,IC22,IC23の値は、エミッタ抵抗が最も大きいトランジスタ21のコレクタ電流IC21<次にエミッタ抵抗が大きいトランジスタ22のコレクタ電流IC22<エミッタ抵抗が最も小さいトランジスタ23のコレクタ電流IC23の大小関係となる。
【0022】
このことからも理解されるように、エミッタ抵抗成分を大きくすることによりコレクタ電流が制限されることになり、これによって熱の発生に勾配を与えることが可能となる。この熱勾配については、図5を参照して説明する。
【0023】
図5において、パワートランジスタ9内に第1例のエミッタ16−1から16−3の3つを配置した場合を考えると、制御回路3に近いエミッタ16−1は当該制御回路3からXの距離、次のエミッタ16−2は2Xの距離、最も遠いエミッタ16−3は3Xの距離にある。
【0024】
そして、パワートランジスタ9に流れる電流をIC0とし、例えばエミッタ16−1の抵抗R1を2R0、エミッタ16−2の抵抗R2をR0、エミッタ16−3の抵抗R3を(2/3)R0とすると、エミッタ16−1に流れる電流IC1が(1/6)ICO、エミッタ16−2に流れる電流IC2が(1/3)ICO、エミッタ16−3に流れる電流IC3が(1/2)ICOとなる。
【0025】
そして、総電力量P0は、
P0 =I2R=P1+P2+P3
=[(1/6)IC0]2・2R0+[(1/3)IC0]2・R0
+[(1/2)IC0]2・(2/3)R0
となる。
【0026】
ここで、パワートランジスタ9の制御回路3に対するそれぞれのエミッタ16−1〜16−3からの熱の影響度Hは、この制御回路3からの距離に反比例するので、次の式で表される。
H=[(1/6)IC0]2・2R0/X+[(1/3)IC0]2・R0/2X
+[(1/2)IC0]2・(2/3)R0/3X
≒0.1667IC0 2R0/X
この熱の影響度Hは、従来では、上述のように0.2037IC0 2R0/Xであったから、これと比べると、当該例では、約20%低下したことになる。
【0027】
【発明の効果】
以上説明したように、請求項1記載の発明によれば、異なるエミッタ抵抗成分を有する複数のエミッタを形成し、これらを制御回路に対してエミッタ抵抗成分が小さい程遠くなるように配列して、制御回路から遠くなる程、エミッタに流れる電流が大きくなるようにしたので、パワートランジスタから発生する熱に緩やかな勾配を設定して熱帰還の影響を少なくすることができ、このパワートランジスタとその制御回路とを近接配置できるので、無駄に回路スペースを使うことがない。しかも、熱帰還による影響が低減され、大電流動作時の特性を向上させることが可能となる。
【0028】
請求項2に係る発明によれば、エミッタコンタクトの短辺を変えて異なるエミッタ抵抗成分を設定することにより、また請求項3の発明によれば、エミッタに接続されるアルミ配線の抵抗成分を変えることにより、上記の効果を得ることが可能となる。
【図面の簡単な説明】
【図1】 本発明の実施形態の第1例に係る電力制御用半導体集積回路の構成を示す図である。
【図2】 実施形態の第2例に係る半導体集積回路の構成を示す図である。
【図3】 実施形態の各例で構成されるパワートランジスタ回路を示す図である。
【図4】 図3のパワートランジスタ回路で得られるコレクタ電流を示すグラフである。
【図5】 実施形態例の半導体集積回路での制御回路とエミッタとの関係(距離及び抵抗値等)を示す説明図である。
【図6】 従来の半導体集積回路での制御回路とエミッタとの関係を示す説明図である。
【符号の説明】
1 … 半導体集積回路、
2,9 … パワートランジスタ、
3 … 制御回路、
16(1〜n),18(1〜n) … エミッタ、
17(1〜n) … エミッタコンタクト、
19(1〜n) … アルミ線。
Claims (3)
- 複数のエミッタを具備するパワートランジスタと、このパワートランジスタを駆動するために同一基板上に配置された制御回路と、を有する半導体集積回路において、
上記複数のエミッタのそれぞれの抵抗成分が異なる値となるように設定し、
これら複数のエミッタは、上記制御回路に対して上記エミッタ抵抗成分が小さい程遠くなるように配列し、この制御回路から遠くなるエミッタ程、このエミッタに流れる電流が大きくなるようにしたことを特徴とする電力制御用半導体集積回路。 - 上記複数のエミッタに接触する各エミッタコンタクトの短冊形状の短辺を変え、これら複数のエミッタコンタクトは、上記制御回路に対して上記短冊形状の短辺が長い程、遠くなるように配列して、上記エミッタ抵抗成分が異なる値となるように設定することを特徴とする請求項1記載の電力制御用半導体集積回路。
- 上記複数のエミッタに接続されるアルミ配線の抵抗成分を変えて、上記エミッタ抵抗成分を異なる値に設定することを特徴とする請求項1記載の電力制御用半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16372798A JP3964985B2 (ja) | 1998-06-11 | 1998-06-11 | 電力制御用半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP16372798A JP3964985B2 (ja) | 1998-06-11 | 1998-06-11 | 電力制御用半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11354715A JPH11354715A (ja) | 1999-12-24 |
JP3964985B2 true JP3964985B2 (ja) | 2007-08-22 |
Family
ID=15779524
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16372798A Expired - Fee Related JP3964985B2 (ja) | 1998-06-11 | 1998-06-11 | 電力制御用半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3964985B2 (ja) |
-
1998
- 1998-06-11 JP JP16372798A patent/JP3964985B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11354715A (ja) | 1999-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4955077B2 (ja) | 半導体装置 | |
JPH11103054A (ja) | 半導体装置 | |
JP4484400B2 (ja) | 半導体装置 | |
JP2005116702A (ja) | パワー半導体モジュール | |
JP3964985B2 (ja) | 電力制御用半導体集積回路 | |
JPH0397257A (ja) | 大電力半導体装置 | |
JP2005236108A (ja) | 半導体装置 | |
JP5716702B2 (ja) | 半導体装置 | |
JP2005354864A (ja) | 半導体装置 | |
JP2001035983A (ja) | 半導体装置 | |
JP2590718B2 (ja) | バイポーラトランジスタ | |
JP2007329383A (ja) | 半導体モジュールの電極構造 | |
WO1995030245A1 (en) | Venetian blind cell layout for rf power transistor | |
JP3226512U (ja) | 放熱機能付きパワー制御器 | |
JPH0729933A (ja) | 電力用半導体装置 | |
JP2005197554A (ja) | 半導体装置 | |
JP3893328B2 (ja) | 電力用半導体装置 | |
JPS6348132Y2 (ja) | ||
JP2650133B2 (ja) | 半導体集積回路装置 | |
JPH09247960A (ja) | インバータ | |
JPH0729932A (ja) | 電力用半導体装置 | |
JP3963369B2 (ja) | トランジスタ | |
JPH0727635Y2 (ja) | 高周波混成集積回路 | |
CN111682021A (zh) | 功率半导体模块衬底及其所应用的功率半导体设备 | |
JPH06120238A (ja) | トランジスタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070416 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070516 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070525 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |