JP3963369B2 - トランジスタ - Google Patents
トランジスタ Download PDFInfo
- Publication number
- JP3963369B2 JP3963369B2 JP2002338624A JP2002338624A JP3963369B2 JP 3963369 B2 JP3963369 B2 JP 3963369B2 JP 2002338624 A JP2002338624 A JP 2002338624A JP 2002338624 A JP2002338624 A JP 2002338624A JP 3963369 B2 JP3963369 B2 JP 3963369B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- region
- pad
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、トランジスタに関し、特に、例えば電話機のスイッチング電源に利用される高耐圧パワートランジスタなどのトランジスタに関する。
【０００２】
【従来の技術】
例えば電話機のスイッチング電源に用いられる高耐圧パワートランジスタのように、大電流を必要とするパワートランジスタにあっては、その動作電流、即ち絶対最大定格であるコレクタ電流は、主としてエミッタ領域の面積及び周囲長に関係するので、動作電流を大きくするためには、このエミッタ領域の面積及び周囲長を大きくする必要がある。しかしながら、エミッタ領域の面積及び周囲長を大きくするためにトランジスタを構成するチップサイズが大きくなることは、小型機器への実装の面で不都合がある。
【０００３】
そこで、限られたチップサイズ内で、ベース領域及びエミッタ領域のコンタクト、アルミニウム配線などをできるだけ均一化し、ベース領域とエミッタ領域との接触面積及び周囲長を大きくできる工夫として、ベース領域及びエミッタ領域を櫛型に形成した構成、また、櫛歯状のエミッタ電極配線のあいだにマルチベース領域を形成した構成を有するトランジスタが提案されている。
【０００４】
図３は、このようなトランジスタにおけるベース、エミッタの電極パターンの概略平面図である。図３において、３１は半導体基板からなるトランジスタのコレクタ領域である。コレクタ領域３１にはベース領域３２が形成され、更に、ベース領域３２にはエミッタ領域３３が形成されている。また、エミッタ領域３３内には、均一な大きさである複数のマルチベース領域３４，３４…が形成されている。
【０００５】
複数のマルチベース領域３４夫々に各１個のベースコンタクト３５が形成されており、これらの横方向のベースコンタクト３５を連結した櫛歯状のベース電極配線３６がベースパッド３７に接続されている。また、ベース電極配線３６の間には、同じく横方向のエミッタコンタクト３８を連結した櫛歯状のエミッタ電極配線３９がエミッタパッド４０に接続して設けられている。
【０００６】
一方、マルチベース領域の大きさを不均一にした、具体的にはエミッタパッド近傍ではマルチベース領域の大きさを大きく、ベースパッド近傍ではその大きさを小さく設定したトランジスタも提案されている（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特許第２８９５３２７号公報
【０００８】
【発明が解決しようとする課題】
図３に示すようなベース領域及びエミッタ領域を櫛形に構成して、櫛歯状のエミッタ電極配線のあいだにマルチベース領域を形成したトランジスタにあっては、ベースコンタクト、エミッタコンタクト及びアルミニウム配線などを均一化して構成した場合、エミッタ領域に給電するためのエミッタパッドの近傍で、エミッタ電極配線からベースコンタクトへ電流が集中して、過電流破壊が生じるという問題がある。
【０００９】
本発明は斯かる事情に鑑みてなされたものであり、電流及びサージを、エミッタパッド近傍に集中させることなくチップ全体に分散させることができて、高いサージ破壊耐圧を実現できるトランジスタを提供することを目的とする。
【００１０】
本発明の他の目的は、高いサージ破壊耐圧に加えて大きな電流容量も実現できるトランジスタを提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に係るトランジスタは、コレクタ領域にベース領域が形成され、該ベース領域にエミッタ領域が形成され、該ベース領域及びエミッタ領域夫々に給電するためにベース電極配線及びエミッタ電極配線を経由してベースパッド及びエミッタパッドが形成されているトランジスタにおいて、前記エミッタパッド近傍の前記ベース領域に複数のマルチエミッタ領域が形成されており、前記ベースパッド近傍の前記エミッタ領域に複数のマルチベース領域がその大きさを均一に形成されており、前記ベース領域に前記ベース電極配線と接続するための複数のベースコンタクトが形成されており、前記マルチエミッタ領域とそれに直近の前記ベースコンタクトとの距離が、前記エミッタパッドから遠ざかるにつれて短くなるようにしたことを特徴とする。
【００１２】
請求項１のトランジスタにあっては、エミッタパッド近傍のベース領域内に複数のマルチエミッタ領域が形成され、ベース領域に形成されているベースコンタクトとマルチエミッタ領域との距離が、エミッタパッドから遠ざかるにつれて短くなるように設定している。
【００１３】
ベースコンタクトとマルチエミッタ領域との距離が、エミッタパッドの近傍では長く、ベースパッドに近い部分またはチップの端部の方では短い。不純物濃度はエミッタ領域が最も濃く、ベース領域はエミッタ領域よりも不純物濃度が薄い。従って、エミッタ領域は抵抗値が小さく、少々距離が長くなってもあまり抵抗値は増加しない。よって、ベースコンタクト，エミッタコンタクト間の抵抗値は、その間におけるエミッタ領域の長さには殆ど影響されず、その間におけるベース領域の長さに依存する。本発明では、エミッタパッドの近傍においては、他の部分に比べてベースコンタクトとマルチエミッタ領域との距離が長くなっており、他の部分に比べてベースコンタクト，エミッタコンタクト間の抵抗値が大きくなる。このようにして、ベース領域の長さ、つまりベース領域の抵抗（バラスト抵抗）の大きさを調整して、エミッタパッドの近傍と他の部分とにおいてベースコンタクト，エミッタコンタクト間の抵抗の大きさを制御している。
【００１４】
このようにすることにより、給電されるエミッタパッド近傍、即ち電流が流れ易い部分では抵抗値が大きく電流が流れにくく作用し、エミッタパッドから離れて電流が流れにくい部分では抵抗値が小さく流れ易く作用するため、相殺されてチップ全体で電流が均一に流れる。その結果、活性領域が全体的に均一化され、電流の集中部分がなくなり過電流破壊が生じにくい。つまり、エミッタパッド近傍と、エミッタパッドから離れた部分とにおいて、エミッタコンタクトとベースコンタクトとの間における電流の流れ易さは同程度になって、チップ全体に活性領域が広がり、サージも、エミッタパッド近傍に集中せずに、エミッタ領域全体で均一に分散する。この結果、高いサージ破壊耐圧が得られる。
【００１６】
また、ベースパッド近傍のエミッタ領域内に複数のマルチベース領域をその大きさを均一に形成している。このマルチベース領域の形成により、エミッタ領域の周囲長をかせいで大きな電気容量が得られる。
【００１７】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
図１は、本発明の一実施の形態であるトランジスタのベース，エミッタの電極パターンの概略平面図、図２（ａ）は図１のＡ−Ａ線における断面図、図２（ｂ）は図１のＢ−Ｂ線における断面図である。
【００１８】
図１，図２おいて、１は半導体基板からなるトランジスタのコレクタ領域であり、コレクタ領域１にベース領域２が形成され、ベース領域２にエミッタ領域３が形成されている。また、４はベース領域２に給電するためのベースパッド、５はエミッタ領域３に給電するためのエミッタパッドである。
【００１９】
エミッタパッド５近傍のベース領域２（図１の破線Ｅで囲まれた領域）には、図１及び図２（ａ）に示すように、複数のマルチエミッタ領域６が形成され、基板表面に形成された絶縁膜７に設けられたコンタクト孔によりエミッタコンタクト８が形成されている。これらのマルチエミッタ領域６の大きさは不均一である。一方、ベースパッド４近傍のエミッタ領域３には、図１及び図２（ｂ）に示すように、複数のマルチベース領域９が形成され、基板表面に形成された絶縁膜７に設けられたコンタクト孔によりベースコンタクト１０が形成されている。これらのマルチベース領域９の大きさは均一である。このように、マルチエミッタ領域６が形成されているエミッタパッド５近傍の部分と、マルチベース領域９が形成されているベースパッド４近傍の部分とに、基板全体が２分割されている。
【００２０】
横一列のベースコンタクト１０はアルムニウム膜からなる１つのベース電極配線１１にて連結されており、各ベース電極配線１１はベースパッド４に接続されている。また、横一列のエミッタコンタクト８はアルムニウム膜からなる１つのエミッタ電極配線１２にて連結されており、各エミッタ電極配線１２はエミッタパッド５に接続されている。このような構成により、ベース電極配線１１及びエミッタ電極配線１２が何れも櫛歯状に縦方向に交互に形成される。
【００２１】
本発明のトランジスタにあっては、エミッタパッド５近傍のベース領域２にマルチエミッタ領域６を形成しており、このマルチエミッタ領域６とベース領域２に形成されているベースコンタクト１０との距離が、エミッタパッド５から遠ざかるにつれて短くなるようにしている。
【００２２】
ベースコンタクト１０，エミッタコンタクト８間の抵抗の値Ｒは、その間におけるベース領域２の抵抗（バラスト抵抗）の値ＲB とエミッタ領域３の抵抗の値ＲE との和で求められる。ここで、エミッタ領域３における不純物濃度は高くて抵抗が小さいため、エミッタ領域３の長さが異なっても、ベースコンタクト１０，エミッタコンタクト８間の抵抗の値Ｒの変動にはほとんど影響を及ぼさない。これに対して、ベース領域２における不純物濃度はエミッタ領域３における不純物濃度の１／１０5 程度と低いので、ベース領域２の長さが長くなるとその抵抗の値も顕著に大きくなるため、ベース領域２の長さはベースコンタクト１０，エミッタコンタクト８間の抵抗の値Ｒに大きな影響を及ぼす。
【００２３】
本発明では、エミッタパッド５近傍では、マルチエミッタ領域６，ベースコンタクト１０間の距離を長くして、ベースコンタクト１０，エミッタコンタクト８間の抵抗を大きくし、エミッタパッド５から遠ざかるにつれてマルチエミッタ領域６，ベースコンタクト１０間の距離を短くして、ベースコンタクト１０，エミッタコンタクト８間の抵抗が小さくなるようにしている。
【００２４】
従って、エミッタパッド５近傍においては、エミッタパッド５に近くて電流が流れ易い反面、ベースコンタクト１０，エミッタコンタクト８間の抵抗が大きいために電流が流れにくい。これに対して、ベースパッド４近傍においては、エミッタパッド５から遠くて電流が流れにくい反面、ベースコンタクト１０，エミッタコンタクト８間の抵抗が小さいために電流は流れ易い。
【００２５】
このように、エミッタパッド５近傍及びベースパッド４近傍の何れにおいても、電流の流れ易さと電流の流れにくさとが相殺され、エミッタパッド５近傍とベースパッド４近傍とにおいて同程度の電流が流れる。よって、電流及びサージは、エミッタパッド５近傍に集中することがなく、全体に分散されるため、サージの集中に伴う破壊を防止することができる。
【００２６】
このようなサージ破壊の防止の観点のみから考えれば、エミッタパッド５近傍だけでなく基板全体にマルチエミッタ領域６を設けるようにしても良い。しかしながら、この構成では、限られたチップサイズにおいて十分な電流容量が得られないという課題が残る。そこで、本発明では、ベースパッド４近傍にマルチベース領域９を形成し、エミッタ領域３の周囲長が長く取れるようにして、大きな電流容量が得られるようにしている。また、マルチベース領域９を均一化しているため、大きな電流容量を容易に取ることが可能である。
【００２７】
なお、上述した例では、エミッタパッド５近傍に設けるマルチエミッタ領域６の大きさを不均一とした場合について説明したが、エミッタパッド５から遠ざかるにつれてマルチエミッタ領域６，ベースコンタクト１０間の距離を短くする条件を満たしさえすれば、マルチエミッタ領域６の大きさを均一としても良い。
【００２８】
【発明の効果】
以上のように本発明のトランジスタでは、エミッタパッド近傍のベース領域にマルチエミッタ領域を形成し、ベース領域に形成されているベースコンタクトとマルチエミッタ領域との距離が、エミッタパッドから遠ざかるにつれて短くなるようにしたので、電流の流れ易さがチップ内において均一となり、部分的な過電流による破壊が生じず、サージをエミッタパッド近傍に集中させずにチップ全体に分散させて、高いサージ破壊耐圧を実現することができる。
【００２９】
また、本発明のトランジスタでは、ベースパッド近傍のエミッタ領域にマルチベース領域を均一に形成するようにしたので、エミッタ領域の周囲長をかせいで大きな電気容量が得られて、高いサージ破壊耐圧に加えて大きな電流容量も実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるトランジスタのベース，エミッタの電極パターンの概略平面図である。
【図２】図１のＡ−Ａ線及びＢ−Ｂ線における断面図である。
【図３】従来のマルチベース構造のトランジスタの電極パターンの概略平面図である。
【符号の説明】
１ コレクタ領域
２ ベース領域
３ エミッタ領域
４ ベースパッド
５ エミッタパッド
６ マルチエミッタ領域
７ 絶縁膜
８ エミッタコンタクト
９ マルチベース領域
１０ ベースコンタクト
１１ ベース電極配線
１２ エミッタ電極配線
【発明の属する技術分野】
本発明は、トランジスタに関し、特に、例えば電話機のスイッチング電源に利用される高耐圧パワートランジスタなどのトランジスタに関する。
【０００２】
【従来の技術】
例えば電話機のスイッチング電源に用いられる高耐圧パワートランジスタのように、大電流を必要とするパワートランジスタにあっては、その動作電流、即ち絶対最大定格であるコレクタ電流は、主としてエミッタ領域の面積及び周囲長に関係するので、動作電流を大きくするためには、このエミッタ領域の面積及び周囲長を大きくする必要がある。しかしながら、エミッタ領域の面積及び周囲長を大きくするためにトランジスタを構成するチップサイズが大きくなることは、小型機器への実装の面で不都合がある。
【０００３】
そこで、限られたチップサイズ内で、ベース領域及びエミッタ領域のコンタクト、アルミニウム配線などをできるだけ均一化し、ベース領域とエミッタ領域との接触面積及び周囲長を大きくできる工夫として、ベース領域及びエミッタ領域を櫛型に形成した構成、また、櫛歯状のエミッタ電極配線のあいだにマルチベース領域を形成した構成を有するトランジスタが提案されている。
【０００４】
図３は、このようなトランジスタにおけるベース、エミッタの電極パターンの概略平面図である。図３において、３１は半導体基板からなるトランジスタのコレクタ領域である。コレクタ領域３１にはベース領域３２が形成され、更に、ベース領域３２にはエミッタ領域３３が形成されている。また、エミッタ領域３３内には、均一な大きさである複数のマルチベース領域３４，３４…が形成されている。
【０００５】
複数のマルチベース領域３４夫々に各１個のベースコンタクト３５が形成されており、これらの横方向のベースコンタクト３５を連結した櫛歯状のベース電極配線３６がベースパッド３７に接続されている。また、ベース電極配線３６の間には、同じく横方向のエミッタコンタクト３８を連結した櫛歯状のエミッタ電極配線３９がエミッタパッド４０に接続して設けられている。
【０００６】
一方、マルチベース領域の大きさを不均一にした、具体的にはエミッタパッド近傍ではマルチベース領域の大きさを大きく、ベースパッド近傍ではその大きさを小さく設定したトランジスタも提案されている（例えば、特許文献１参照）。
【０００７】
【特許文献１】
特許第２８９５３２７号公報
【０００８】
【発明が解決しようとする課題】
図３に示すようなベース領域及びエミッタ領域を櫛形に構成して、櫛歯状のエミッタ電極配線のあいだにマルチベース領域を形成したトランジスタにあっては、ベースコンタクト、エミッタコンタクト及びアルミニウム配線などを均一化して構成した場合、エミッタ領域に給電するためのエミッタパッドの近傍で、エミッタ電極配線からベースコンタクトへ電流が集中して、過電流破壊が生じるという問題がある。
【０００９】
本発明は斯かる事情に鑑みてなされたものであり、電流及びサージを、エミッタパッド近傍に集中させることなくチップ全体に分散させることができて、高いサージ破壊耐圧を実現できるトランジスタを提供することを目的とする。
【００１０】
本発明の他の目的は、高いサージ破壊耐圧に加えて大きな電流容量も実現できるトランジスタを提供することにある。
【００１１】
【課題を解決するための手段】
請求項１に係るトランジスタは、コレクタ領域にベース領域が形成され、該ベース領域にエミッタ領域が形成され、該ベース領域及びエミッタ領域夫々に給電するためにベース電極配線及びエミッタ電極配線を経由してベースパッド及びエミッタパッドが形成されているトランジスタにおいて、前記エミッタパッド近傍の前記ベース領域に複数のマルチエミッタ領域が形成されており、前記ベースパッド近傍の前記エミッタ領域に複数のマルチベース領域がその大きさを均一に形成されており、前記ベース領域に前記ベース電極配線と接続するための複数のベースコンタクトが形成されており、前記マルチエミッタ領域とそれに直近の前記ベースコンタクトとの距離が、前記エミッタパッドから遠ざかるにつれて短くなるようにしたことを特徴とする。
【００１２】
請求項１のトランジスタにあっては、エミッタパッド近傍のベース領域内に複数のマルチエミッタ領域が形成され、ベース領域に形成されているベースコンタクトとマルチエミッタ領域との距離が、エミッタパッドから遠ざかるにつれて短くなるように設定している。
【００１３】
ベースコンタクトとマルチエミッタ領域との距離が、エミッタパッドの近傍では長く、ベースパッドに近い部分またはチップの端部の方では短い。不純物濃度はエミッタ領域が最も濃く、ベース領域はエミッタ領域よりも不純物濃度が薄い。従って、エミッタ領域は抵抗値が小さく、少々距離が長くなってもあまり抵抗値は増加しない。よって、ベースコンタクト，エミッタコンタクト間の抵抗値は、その間におけるエミッタ領域の長さには殆ど影響されず、その間におけるベース領域の長さに依存する。本発明では、エミッタパッドの近傍においては、他の部分に比べてベースコンタクトとマルチエミッタ領域との距離が長くなっており、他の部分に比べてベースコンタクト，エミッタコンタクト間の抵抗値が大きくなる。このようにして、ベース領域の長さ、つまりベース領域の抵抗（バラスト抵抗）の大きさを調整して、エミッタパッドの近傍と他の部分とにおいてベースコンタクト，エミッタコンタクト間の抵抗の大きさを制御している。
【００１４】
このようにすることにより、給電されるエミッタパッド近傍、即ち電流が流れ易い部分では抵抗値が大きく電流が流れにくく作用し、エミッタパッドから離れて電流が流れにくい部分では抵抗値が小さく流れ易く作用するため、相殺されてチップ全体で電流が均一に流れる。その結果、活性領域が全体的に均一化され、電流の集中部分がなくなり過電流破壊が生じにくい。つまり、エミッタパッド近傍と、エミッタパッドから離れた部分とにおいて、エミッタコンタクトとベースコンタクトとの間における電流の流れ易さは同程度になって、チップ全体に活性領域が広がり、サージも、エミッタパッド近傍に集中せずに、エミッタ領域全体で均一に分散する。この結果、高いサージ破壊耐圧が得られる。
【００１６】
また、ベースパッド近傍のエミッタ領域内に複数のマルチベース領域をその大きさを均一に形成している。このマルチベース領域の形成により、エミッタ領域の周囲長をかせいで大きな電気容量が得られる。
【００１７】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面を参照して具体的に説明する。
図１は、本発明の一実施の形態であるトランジスタのベース，エミッタの電極パターンの概略平面図、図２（ａ）は図１のＡ−Ａ線における断面図、図２（ｂ）は図１のＢ−Ｂ線における断面図である。
【００１８】
図１，図２おいて、１は半導体基板からなるトランジスタのコレクタ領域であり、コレクタ領域１にベース領域２が形成され、ベース領域２にエミッタ領域３が形成されている。また、４はベース領域２に給電するためのベースパッド、５はエミッタ領域３に給電するためのエミッタパッドである。
【００１９】
エミッタパッド５近傍のベース領域２（図１の破線Ｅで囲まれた領域）には、図１及び図２（ａ）に示すように、複数のマルチエミッタ領域６が形成され、基板表面に形成された絶縁膜７に設けられたコンタクト孔によりエミッタコンタクト８が形成されている。これらのマルチエミッタ領域６の大きさは不均一である。一方、ベースパッド４近傍のエミッタ領域３には、図１及び図２（ｂ）に示すように、複数のマルチベース領域９が形成され、基板表面に形成された絶縁膜７に設けられたコンタクト孔によりベースコンタクト１０が形成されている。これらのマルチベース領域９の大きさは均一である。このように、マルチエミッタ領域６が形成されているエミッタパッド５近傍の部分と、マルチベース領域９が形成されているベースパッド４近傍の部分とに、基板全体が２分割されている。
【００２０】
横一列のベースコンタクト１０はアルムニウム膜からなる１つのベース電極配線１１にて連結されており、各ベース電極配線１１はベースパッド４に接続されている。また、横一列のエミッタコンタクト８はアルムニウム膜からなる１つのエミッタ電極配線１２にて連結されており、各エミッタ電極配線１２はエミッタパッド５に接続されている。このような構成により、ベース電極配線１１及びエミッタ電極配線１２が何れも櫛歯状に縦方向に交互に形成される。
【００２１】
本発明のトランジスタにあっては、エミッタパッド５近傍のベース領域２にマルチエミッタ領域６を形成しており、このマルチエミッタ領域６とベース領域２に形成されているベースコンタクト１０との距離が、エミッタパッド５から遠ざかるにつれて短くなるようにしている。
【００２２】
ベースコンタクト１０，エミッタコンタクト８間の抵抗の値Ｒは、その間におけるベース領域２の抵抗（バラスト抵抗）の値ＲB とエミッタ領域３の抵抗の値ＲE との和で求められる。ここで、エミッタ領域３における不純物濃度は高くて抵抗が小さいため、エミッタ領域３の長さが異なっても、ベースコンタクト１０，エミッタコンタクト８間の抵抗の値Ｒの変動にはほとんど影響を及ぼさない。これに対して、ベース領域２における不純物濃度はエミッタ領域３における不純物濃度の１／１０5 程度と低いので、ベース領域２の長さが長くなるとその抵抗の値も顕著に大きくなるため、ベース領域２の長さはベースコンタクト１０，エミッタコンタクト８間の抵抗の値Ｒに大きな影響を及ぼす。
【００２３】
本発明では、エミッタパッド５近傍では、マルチエミッタ領域６，ベースコンタクト１０間の距離を長くして、ベースコンタクト１０，エミッタコンタクト８間の抵抗を大きくし、エミッタパッド５から遠ざかるにつれてマルチエミッタ領域６，ベースコンタクト１０間の距離を短くして、ベースコンタクト１０，エミッタコンタクト８間の抵抗が小さくなるようにしている。
【００２４】
従って、エミッタパッド５近傍においては、エミッタパッド５に近くて電流が流れ易い反面、ベースコンタクト１０，エミッタコンタクト８間の抵抗が大きいために電流が流れにくい。これに対して、ベースパッド４近傍においては、エミッタパッド５から遠くて電流が流れにくい反面、ベースコンタクト１０，エミッタコンタクト８間の抵抗が小さいために電流は流れ易い。
【００２５】
このように、エミッタパッド５近傍及びベースパッド４近傍の何れにおいても、電流の流れ易さと電流の流れにくさとが相殺され、エミッタパッド５近傍とベースパッド４近傍とにおいて同程度の電流が流れる。よって、電流及びサージは、エミッタパッド５近傍に集中することがなく、全体に分散されるため、サージの集中に伴う破壊を防止することができる。
【００２６】
このようなサージ破壊の防止の観点のみから考えれば、エミッタパッド５近傍だけでなく基板全体にマルチエミッタ領域６を設けるようにしても良い。しかしながら、この構成では、限られたチップサイズにおいて十分な電流容量が得られないという課題が残る。そこで、本発明では、ベースパッド４近傍にマルチベース領域９を形成し、エミッタ領域３の周囲長が長く取れるようにして、大きな電流容量が得られるようにしている。また、マルチベース領域９を均一化しているため、大きな電流容量を容易に取ることが可能である。
【００２７】
なお、上述した例では、エミッタパッド５近傍に設けるマルチエミッタ領域６の大きさを不均一とした場合について説明したが、エミッタパッド５から遠ざかるにつれてマルチエミッタ領域６，ベースコンタクト１０間の距離を短くする条件を満たしさえすれば、マルチエミッタ領域６の大きさを均一としても良い。
【００２８】
【発明の効果】
以上のように本発明のトランジスタでは、エミッタパッド近傍のベース領域にマルチエミッタ領域を形成し、ベース領域に形成されているベースコンタクトとマルチエミッタ領域との距離が、エミッタパッドから遠ざかるにつれて短くなるようにしたので、電流の流れ易さがチップ内において均一となり、部分的な過電流による破壊が生じず、サージをエミッタパッド近傍に集中させずにチップ全体に分散させて、高いサージ破壊耐圧を実現することができる。
【００２９】
また、本発明のトランジスタでは、ベースパッド近傍のエミッタ領域にマルチベース領域を均一に形成するようにしたので、エミッタ領域の周囲長をかせいで大きな電気容量が得られて、高いサージ破壊耐圧に加えて大きな電流容量も実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるトランジスタのベース，エミッタの電極パターンの概略平面図である。
【図２】図１のＡ−Ａ線及びＢ−Ｂ線における断面図である。
【図３】従来のマルチベース構造のトランジスタの電極パターンの概略平面図である。
【符号の説明】
１ コレクタ領域
２ ベース領域
３ エミッタ領域
４ ベースパッド
５ エミッタパッド
６ マルチエミッタ領域
７ 絶縁膜
８ エミッタコンタクト
９ マルチベース領域
１０ ベースコンタクト
１１ ベース電極配線
１２ エミッタ電極配線
Claims (1)
- コレクタ領域にベース領域が形成され、該ベース領域にエミッタ領域が形成され、該ベース領域及びエミッタ領域夫々に給電するためにベース電極配線及びエミッタ電極配線を経由してベースパッド及びエミッタパッドが形成されているトランジスタにおいて、前記エミッタパッド近傍の前記ベース領域に複数のマルチエミッタ領域が形成されており、前記ベースパッド近傍の前記エミッタ領域に複数のマルチベース領域がその大きさを均一に形成されており、前記ベース領域に前記ベース電極配線と接続するための複数のベースコンタクトが形成されており、前記マルチエミッタ領域とそれに直近の前記ベースコンタクトとの距離が、前記エミッタパッドから遠ざかるにつれて短くなるようにしたことを特徴とするトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002338624A JP3963369B2 (ja) | 2002-11-21 | 2002-11-21 | トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002338624A JP3963369B2 (ja) | 2002-11-21 | 2002-11-21 | トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004172503A JP2004172503A (ja) | 2004-06-17 |
| JP3963369B2 true JP3963369B2 (ja) | 2007-08-22 |
Family
ID=32701782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002338624A Expired - Fee Related JP3963369B2 (ja) | 2002-11-21 | 2002-11-21 | トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3963369B2 (ja) |
-
2002
- 2002-11-21 JP JP2002338624A patent/JP3963369B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004172503A (ja) | 2004-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2711591B2 (ja) | エミッタのバラストと一体化した冷陰極電界放出素子 | |
| US7919818B2 (en) | Semiconductor device | |
| JPS6043668B2 (ja) | 半導体装置 | |
| JP4230681B2 (ja) | 高耐圧半導体装置 | |
| US6552429B2 (en) | Power switching semiconductor device with suppressed oscillation | |
| JP3963369B2 (ja) | トランジスタ | |
| JPH049378B2 (ja) | ||
| JP4577480B2 (ja) | 絶縁ゲート型半導体装置 | |
| JP4074074B2 (ja) | 半導体装置 | |
| JP3621949B2 (ja) | 電圧保護配列を組み込んだトランジスタ装置 | |
| JP2895327B2 (ja) | トランジスタ | |
| JP3916206B2 (ja) | 半導体装置 | |
| US6303973B1 (en) | Power transistor having large electric current capacity and semiconductor integrated circuit device using the same | |
| JP2004200393A (ja) | トランジスタ | |
| JP2010238993A (ja) | 半導体装置 | |
| JPS5987828A (ja) | 半導体装置 | |
| JP2590718B2 (ja) | バイポーラトランジスタ | |
| JP7410900B2 (ja) | 半導体装置 | |
| JP2003152183A (ja) | 半導体装置 | |
| JPH06333932A (ja) | トランジスタ | |
| JPH10112541A (ja) | 半導体装置 | |
| US20200035783A1 (en) | Semiconductor device | |
| JPS6115365A (ja) | トランジスタ | |
| JP2524553Y2 (ja) | 電力用半導体素子 | |
| JP2006210786A (ja) | トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050131 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061208 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070221 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070418 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070515 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070518 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |