JP2006210786A - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP2006210786A
JP2006210786A JP2005023159A JP2005023159A JP2006210786A JP 2006210786 A JP2006210786 A JP 2006210786A JP 2005023159 A JP2005023159 A JP 2005023159A JP 2005023159 A JP2005023159 A JP 2005023159A JP 2006210786 A JP2006210786 A JP 2006210786A
Authority
JP
Japan
Prior art keywords
base
emitter
electrode wiring
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005023159A
Other languages
English (en)
Inventor
Hidekazu Nakamura
秀和 中村
Shigetoshi Soda
茂稔 曽田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2005023159A priority Critical patent/JP2006210786A/ja
Publication of JP2006210786A publication Critical patent/JP2006210786A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】逆バイアスの二次破壊に強いことに加え、高速スイッチング特性を有し、高耐圧で大電流を流すことができるトランジスタを提供する。
【解決手段】ベースボンディングパッド7はトランジスタチップ活性領域中の中央付近において、エミッタボンディングパッド10間のベース電極配線6を、ベースボンディングパッド7とベース電極配線6との領域比を3対7から5対5、好ましくは4対6の領域比として、かつベース電極配線6を左右に分割して配置する。これによりエミッタボンディングパッド10近傍の単位トランジスタ領域は、ベースボンディングパッド7からベース電極配線6末端までの配線距離も短くなり、ベース電極配線6の抵抗が小さくなりエミッタ・ベース間に逆バイアス電圧を加えてターンオフさせるときにベース逆バイアス電流を引き易く、ターンオフが速くなりエミッタ電流が集中することを防ぎ、高電圧印加し大電流を流しても短絡を防止できる。
【選択図】図1

Description

本発明は、スイッチング電源などに用いる高耐圧パワートランジスタなどにおける過電流破壊および過電圧破壊を防止したトランジスタに関するものである。
従来のスイッチング電源に用いる高耐圧パワートランジスタは、微細な単位トランジスタ領域を多数個形成したマルチ/メッシュ型トランジスタの構造により、大電流化,高耐圧化,高速スイッチング化が図られている(特許文献1,2参照)。スイッチング電源用高耐圧パワートランジスタのように大電流を必要とするパワートランジスタの動作電流、すなわち絶対最大定格であるコレクタ電流Icはエミッタの面積および周囲長が関係して支配的である。コレクタ電流Icを大きくするためには、エミッタ面積および周囲長を大きくしなければならない。限られたチップサイズ内で、チップ内の各々の微細な単位トランジスタのスイッチング動作を均一にさせるため、ベースやエミッタのコンタクト、アルミニウム電極配線をできるだけ均一化して形成したマルチ/メッシュ構造がとられている。
従来のマルチ/メッシュ構造のトランジスタにおける電極パターンの概略平面図を図2(a),(b)に示す。
図2(a)に示されているように、従来のトランジスタでは複数のベースコンタクト5とエミッタコンタクト8として、コレクタ領域1上のベース領域2,マルチベース領域2’およびベース領域2上のエミッタ領域3に形成して、さらに、半導体基板の表面に絶縁膜4を設けている。
また、図2(b)に示されているように、複数のベースコンタクト5とエミッタコンタクト8はベースボンディングパッド7とエミッタボンディングパッド10を結ぶ方向にそれぞれ1列に配列されており、さらに、ベース電極配線6とエミッタ電極配線9も直線状に形成されている。また、ベースボンディングパッド7は、ベース電極配線6のベースボンディングパッド7側の末端部分を接続して形成されている。
次に、図3は図2に示したトランジスタの配線パターンの部分拡大図を示す。図3において、エミッタ電極配線9はくし歯状に形成され、エミッタボンディングパッド10(図示せず)から給電される。また、エミッタコンタクト8は、エミッタ領域3を覆う絶縁膜4に開口部を設けることにより形成されている。一方、ベース領域2,マルチベース領域2’には、ベースコンタクト5が形成され、それらを連結したベース電極配線6がベースボンディングパッド7(図示せず)に接続されている。マルチ/メッシュ構造のエミッタ領域3間には多数のマルチベース領域2’が形成されている。
図4は図3におけるA−A’線の断面図を示す図である。図4に示すように、トランジスタは例えばN型の導電体からなるコレクタ領域1上に、P型の導電体からなるベース領域2とN型の導電体からなるエミッタ領域3、絶縁膜4が形成されている。
また、絶縁膜4は多数の開口部を有し、この開口部内にそれぞれベースコンタクト5、エミッタコンタクト8が形成され、各々のコンタクトはそれぞれベース電極配線6,エミッタ電極配線9により連結されている。
このように、くし歯状となるマルチ/メッシュ構造のトランジスタでは、エミッタコンタクト8とベースコンタクト5とのあいだの抵抗値をチップ全体で均一化するため考えられた構造であり、チップ全体に活性領域が広がるのでトランジスタの安全動作領域が広がり高速スイッチング特性が実現されて、特にターンオン時間(ton)とターンオフ時間(toff)が短くなる。
特開平6−333932号公報 特開平6−120238号公報
しかしながら、このような従来のマルチ/メッシュ型トランジスタは、エミッタボンディングパッドの近傍における単位トランジスタ領域で逆バイアスによる二次破壊を起こし易い。この現象は、エミッタ電極とベース電極の配線抵抗に起因して発生する。すなわち、エミッタボンディングパッドの近傍における単位トランジスタ領域では、エミッタ電極の配線抵抗が小さいために、オン状態でのエミッタ・ベース間の順バイアス電圧が実効的に大きくなってエミッタ電流密度が高い。しかも、エミッタボンディングパッドの近傍における単位トランジスタ領域では、ベース電極の配線抵抗が大きいためにエミッタ・ベース間に逆バイアス電圧を加えてターンオフさせるときにベース逆バイアス電流を引き難く、ターンオフが遅れてエミッタ電流が集中する。これらの相乗効果により、エミッタボンディングパッドの近傍における単位トランジスタ領域が故障して破壊することが多いという課題があった。
本発明は、前記従来技術の課題を解決することに指向するものであり、逆バイアスの二次破壊に強いことに加え、高速スイッチング特性を有し、高耐圧で大電流を流すことができるトランジスタを提供することを目的とする。
前記の目的を達成するために、本発明に係るトランジスタは、半導体基板からなるコレクタ領域に形成したベース領域と、ベース領域内に微細な単位トランジスタ領域となる多数個形成したマルチ/メッシュ構造のエミッタ領域と、ベース領域およびエミッタ領域のそれぞれに給電するためにベース電極配線およびエミッタ電極配線を経由してベースボンディングパッドおよびエミッタボンディングパッドが形成されてなるトランジスタであって、ベースボンディングパッドを、トランジスタチップ活性領域中の中央付近におけるエミッタボンディングパッド間において、ベースボンディングパッドとベース電極配線の領域比を3対7から5対5として、かつベース電極配線の領域を分割して配置したことを特徴とする。
前記構成によれば、エミッタボンディングパッドの近傍における単位トランジスタ領域では、エミッタ電極の配線抵抗が小さいために、オン状態でエミッタ・ベース間の順バイアス電圧が実効的に大きくなってエミッタ電流密度が高いが、ベースボンディングパッドの近傍における単位トランジスタ領域では、ベース電極配線の抵抗が小さくなりエミッタ・ベース間に逆バイアス電圧を加えてターンオフさせるときにベース逆バイアス電流を引き易く、ターンオフが速くなりエミッタ電流が集中することを防ぐことができ、エミッタボンディングパッドの近傍における単位トランジスタ領域が破壊しにくいマルチ/メッシュ構造のトランジスタを提供できる。
本発明によれば、同一のチップサイズであっても高性能のトランジスタを得ることができ、さらに従来のトランジスタと同じ製造プロセスを用いて製造することができ、コスト面においても有利であるという効果を奏する。
以下、図面を参照して本発明における実施の形態を詳細に説明する。
図1(a),(b)は本発明の実施の形態におけるトランジスタのベース電極配線とエミッタ電極配線のパターンを示す平面図である。ここで、前記従来例を示す図2(a),(b)において説明した構成部材に対応し実質的に同等の機能を有するものには同一の符号を付してこれを示す。
図1(a)に示すように、半導体基板によりトランジスタのコレクタ領域1を構成しており、コレクタ領域1上にベース領域2を形成して、さらにベース領域2に微細な単位トランジスタ領域として多数個形成したマルチ/メッシュ構造のエミッタ領域3を形成して、さらに、半導体基板の表面に絶縁膜4を設けている。
また、図1(b)に示すように、半導体基板上のベース領域2内の絶縁膜4に設けた開口部にベースコンタクト5を形成して、アルミニウム膜などのベース電極配線6によって多数個の単位トランジスタのそれぞれベースコンタクト5を連結して、さらに各ベース電極配線6はベースボンディングパッド7に接続している。
一方、ベース電極配線6のあいだにはベースコンタクト5と同様に半導体基板のエミッタ領域3内の絶縁膜4に設けた開口部によりエミッタコンタクト8を形成して、アルミニウム膜などのエミッタ電極配線9によって多数個の単位トランジスタのそれぞれエミッタコンタクト8を連結して、さらに各エミッタ電極配線9はエミッタボンディングパッド10に接続している。
以下、本発明の実施の形態に係るマルチ/メッシュ型トランジスタについて、図1(a),(b)を参照しながら具体的に説明する。本実施の形態におけるマルチ/メッシュ型トランジスタは、多数個のマルチベース領域2’とエミッタ領域3がベースボンディングパッド7とエミッタボンディングパッド10を結ぶ方向(図1(b)において左右方向)およびこの方向に対して垂直方向にそれぞれ交互に配列する。また、ベースボンディングパッド7はトランジスタチップ活性領域中の中央付近において、エミッタボンディングパッド10間のベース電極配線6を、ベースボンディングパッド7とベース電極配線6との領域比を3対7から5対5、好ましくは4対6の領域比として、かつベース電極配線6を左右に分割して配置する。
このように、ベースボンディングパッド7とベース電極配線6の領域比を4対6にして、かつベース電極配線6を左右に分割配置することにより、エミッタボンディングパッド10近傍の単位トランジスタ領域においては、ベースボンディングパッド7からベース電極配線6末端までの配線距離も短くなるために、ベース電極配線6の抵抗が小さくなりエミッタ・ベース間に逆バイアス電圧を加えてターンオフさせるときにベース逆バイアス電流を引き易く、ターンオフが速くなりエミッタ電流が集中することを防ぐことができ、高電圧を印加して大電流を流しても短絡の発生を防止することができる。
本発明に係るトランジスタは、同一のチップサイズであっても高性能のトランジスタを得ることができ、さらに従来のトランジスタと同じ製造プロセスを用いて製造することができ、スイッチング電源などに用いる高耐圧パワートランジスタなどにおける過電流破壊および過電圧破壊を防止したトランジスタに有用である。
本発明の実施の形態におけるトランジスタの(a)はベースとエミッタの領域、(b)はベースとエミッタの電極配線のパターンを示す平面図 従来のトランジスタの(a)はベースとエミッタの領域、(b)はベースとエミッタの電極配線のパターンを示す平面図 図2に示したトランジスタの配線パターンの部分拡大図 図3に示したA−A’線の断面図
符号の説明
1 コレクタ領域
2 ベース領域
2’ マルチベース領域
3 エミッタ領域
4 絶縁膜
5 ベースコンタクト
6 ベース電極配線
7 ベースボンディングパッド
8 エミッタコンタクト
9 エミッタ電極配線
10 エミッタボンディングパッド

Claims (1)

  1. 半導体基板からなるコレクタ領域に形成したベース領域と、前記ベース領域内に微細な単位トランジスタ領域となる多数個形成したマルチ/メッシュ構造のエミッタ領域と、前記ベース領域および前記エミッタ領域のそれぞれに給電するためにベース電極配線およびエミッタ電極配線を経由してベースボンディングパッドおよびエミッタボンディングパッドが形成されてなるトランジスタであって、
    前記ベースボンディングパッドを、トランジスタチップ活性領域中の中央付近における前記エミッタボンディングパッド間において、前記ベースボンディングパッドと前記ベース電極配線の領域比を3対7から5対5として、かつ前記ベース電極配線の領域を分割して配置したことを特徴とするトランジスタ。
JP2005023159A 2005-01-31 2005-01-31 トランジスタ Pending JP2006210786A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005023159A JP2006210786A (ja) 2005-01-31 2005-01-31 トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005023159A JP2006210786A (ja) 2005-01-31 2005-01-31 トランジスタ

Publications (1)

Publication Number Publication Date
JP2006210786A true JP2006210786A (ja) 2006-08-10

Family

ID=36967251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005023159A Pending JP2006210786A (ja) 2005-01-31 2005-01-31 トランジスタ

Country Status (1)

Country Link
JP (1) JP2006210786A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5637658A (en) * 1979-09-05 1981-04-11 Hitachi Ltd Semiconductor device
JPS602832U (ja) * 1983-06-20 1985-01-10 富士電機株式会社 半導体装置
JPH0341932U (ja) * 1989-08-31 1991-04-22
JPH0582531A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 単体構造の半導体装置
JPH07161762A (ja) * 1993-10-01 1995-06-23 Philips Electron Nv 半導体デバイス
JPH08306701A (ja) * 1995-04-27 1996-11-22 Sanyo Electric Co Ltd 半導体装置
JP2001319936A (ja) * 2000-05-12 2001-11-16 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及びその製造方法
JP2003347418A (ja) * 2002-05-23 2003-12-05 Nissan Motor Co Ltd 半導体装置およびその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5637658A (en) * 1979-09-05 1981-04-11 Hitachi Ltd Semiconductor device
JPS602832U (ja) * 1983-06-20 1985-01-10 富士電機株式会社 半導体装置
JPH0341932U (ja) * 1989-08-31 1991-04-22
JPH0582531A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 単体構造の半導体装置
JPH07161762A (ja) * 1993-10-01 1995-06-23 Philips Electron Nv 半導体デバイス
JPH08306701A (ja) * 1995-04-27 1996-11-22 Sanyo Electric Co Ltd 半導体装置
JP2001319936A (ja) * 2000-05-12 2001-11-16 Matsushita Electric Ind Co Ltd バイポーラトランジスタ及びその製造方法
JP2003347418A (ja) * 2002-05-23 2003-12-05 Nissan Motor Co Ltd 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP4955078B2 (ja) 半導体装置
US20060081919A1 (en) Semiconductor device
US7821128B2 (en) Power semiconductor device having lines within a housing
JP2004022693A (ja) 半導体装置
US7919818B2 (en) Semiconductor device
JP4513770B2 (ja) 半導体装置
CN108028646B (zh) 绝缘栅型半导体装置以及绝缘栅型半导体装置的制造方法
JP2006332182A (ja) 絶縁ゲート型バイポーラトランジスタ
JP2006210786A (ja) トランジスタ
US5744854A (en) Surge protective device having a surface collector region directly shorted to a base region
JP2004363477A (ja) 絶縁ゲート型半導体装置
JP2003092414A (ja) 半導体装置
US9786653B1 (en) Self-balanced diode device
JP2009038138A (ja) 樹脂封止型半導体装置およびこれを用いた回路モジュール
JP2007329383A (ja) 半導体モジュールの電極構造
JP2005101256A (ja) 電力用半導体装置
US20220302287A1 (en) Semiconductor device
JP2895327B2 (ja) トランジスタ
WO2023228587A1 (ja) 半導体装置および電力変換装置
JP2005197554A (ja) 半導体装置
JP2003152183A (ja) 半導体装置
JP2022049656A (ja) 半導体装置
JP3963369B2 (ja) トランジスタ
JPH06333932A (ja) トランジスタ
JP3285423B2 (ja) 半導体装置の保護回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070903

A977 Report on retrieval

Effective date: 20090410

Free format text: JAPANESE INTERMEDIATE CODE: A971007

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100910

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110609

A521 Written amendment

Effective date: 20110808

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110915

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120410