JP2007329383A - 半導体モジュールの電極構造 - Google Patents
半導体モジュールの電極構造 Download PDFInfo
- Publication number
- JP2007329383A JP2007329383A JP2006160764A JP2006160764A JP2007329383A JP 2007329383 A JP2007329383 A JP 2007329383A JP 2006160764 A JP2006160764 A JP 2006160764A JP 2006160764 A JP2006160764 A JP 2006160764A JP 2007329383 A JP2007329383 A JP 2007329383A
- Authority
- JP
- Japan
- Prior art keywords
- electrode plate
- output
- electrode
- output electrode
- arm side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48111—Disposition the wire connector extending above another semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
Landscapes
- Inverter Devices (AREA)
Abstract
【解決手段】出力電極板9の右側延出部9bから中心部9aの二等辺三角形の右半部にかけて出力電極板9の下側で出力電極板9に近接して平行に重なるように正側入力電極板10が配置され、出力電極板9の左側延出部9cから中心部9aの二等辺三角形の左半部にかけて出力電極板9の上側で出力電極板9に近接して平行に重なるように負側入力電極板11が配置され、出力電極板9の出力端子9tと正側入力電極板10の正側入力端子10tと負側入力電極板11の負側入力端子11tは、互いに近接し、出力端子9tを頂点とする二等辺三角形を描くように配置される。正側入力電極板10の一端部10aが上アーム側素子1の回路基板3の導電パターン4に接合され、出力電極板9の左側延出部9cが下アーム側素子5の回路基板7の導電パターン8に接合される。
【選択図】図2
Description
この発明はこのような問題点を解消するためになされたもので、サージ電圧の発生を抑制しながらもレイアウト配置のしやすい半導体モジュールの電極構造を提供することを目的とする。
この場合、第1の延出部の下側に配置された第1の入力電極板の端部と第1の延出部との間に上アーム側素子が接続され、第2の延出部とこの第2の延出部の上側に配置された第2の入力電極板の端部との間に下アーム側素子が接続される。
図1及び図2にこの発明の実施の形態に係る半導体モジュールの電極構造を示す。上アーム側素子1を構成する6個のMOSFETからなるスイッチング素子2が回路基板3上に配列され、それぞれのスイッチング素子2の裏面電極(図示せず)が回路基板3の表面の導電パターン4上にハンダ付けされている。同様に、下アーム側素子5を構成する6個のMOSFETからなるスイッチング素子6が回路基板7上に配列され、それぞれのスイッチング素子6の裏面電極(図示せず)が回路基板7の表面の導電パターン8上にハンダ付けされている。上アーム側素子1の回路基板3と下アーム側素子5の回路基板7は、互いに並んで配置されている。
上アーム側素子1を構成する6個のスイッチング素子2のそれぞれの表面電極12がワイヤ13により出力電極板9の右側延出部9bに接続され、下アーム側素子5を構成する6個のスイッチング素子6のそれぞれの表面電極14がワイヤ15により負側入力電極板11の一端部11aに接続されている。
正側入力電極板10および負側入力電極板11がそれぞれ出力電極板9の下側および上側で出力電極板9に近接してほぼ平行に重なるように配置されている様子が図3に示されている。
なお、上記の実施の形態では、上アーム側素子1が6個のスイッチング素子2から構成されると共に下アーム側素子5が6個のスイッチング素子6から構成されていたが、スイッチング素子2および6の個数は半導体モジュール21の定格に合わせて適宜選択すればよい。また、スイッチング素子2および6としてMOSFETを用いたが、これに限るものではなく、例えばIGBTを用いることもできる。
Claims (3)
- 上アーム側素子と下アーム側素子が直列接続された半導体モジュールの電極構造において、
前記上アーム側素子と前記下アーム側素子との接続点に接続されると共に出力端子を有する出力電極板と、
前記出力電極板に近接してほぼ平行に重なるように配置され且つ前記直列接続の一端に接続されると共に第1の入力端子を有する第1の入力電極板と、
前記出力電極板に近接してほぼ平行に重なるように配置され且つ前記直列接続の他端に接続されると共に第2の入力端子を有する第2の入力電極板と
を備え、前記出力端子と前記第1の入力端子と前記第2の入力端子とが互いに近接して前記出力端子を頂点とするほぼ二等辺三角形状に配置されたことを特徴とする半導体モジュールの電極構造。 - 前記出力電極板は、ほぼ二等辺三角形の形状を有すると共に二等辺三角形の中線により第1および第2の半部に区画された中心部と、この二等辺三角形の底辺部分が2つに分岐されて互いに平行に延出された矩形状の第1および第2の延出部とを有し、
前記第1の入力電極板は、前記第1の延出部から前記中心部の第1の半部にかけて前記出力電極板の下側に配置され、前記第1の入力端子が前記中心部の第1の半部の斜辺付近に位置し、
前記第2の入力電極板は、前記第2の延出部から前記中心部の第2の半部にかけて前記出力電極板の上側に配置され、前記第2の入力端子が前記中心部の第2の半部の斜辺付近に位置する請求項1に記載の半導体モジュールの電極構造。 - 前記第1の延出部の下側に配置された前記第1の入力電極板の端部と前記第1の延出部との間に前記上アーム側素子が接続され、前記第2の延出部と前記第2の延出部の上側に配置された前記第2の入力電極板の端部との間に前記下アーム側素子が接続される請求項2に記載の半導体モジュールの電極構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006160764A JP4631810B2 (ja) | 2006-06-09 | 2006-06-09 | 半導体モジュールの電極構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006160764A JP4631810B2 (ja) | 2006-06-09 | 2006-06-09 | 半導体モジュールの電極構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007329383A true JP2007329383A (ja) | 2007-12-20 |
JP4631810B2 JP4631810B2 (ja) | 2011-02-16 |
Family
ID=38929642
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006160764A Expired - Fee Related JP4631810B2 (ja) | 2006-06-09 | 2006-06-09 | 半導体モジュールの電極構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4631810B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017005200A (ja) * | 2015-06-15 | 2017-01-05 | 三菱電機株式会社 | プレスフィット端子、半導体装置、電力変換装置、およびプレスフィット端子の製造方法 |
US9595500B2 (en) | 2013-07-03 | 2017-03-14 | Denso Corporation | Semiconductor device |
CN113380738A (zh) * | 2021-05-07 | 2021-09-10 | 西安交通大学 | 一种直接集成相变散热的碳化硅功率模块封装结构 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08340082A (ja) * | 1995-06-09 | 1996-12-24 | Origin Electric Co Ltd | 電力用半導体装置 |
JP2003133515A (ja) * | 2001-10-29 | 2003-05-09 | Mitsubishi Electric Corp | 電力用半導体装置 |
-
2006
- 2006-06-09 JP JP2006160764A patent/JP4631810B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08340082A (ja) * | 1995-06-09 | 1996-12-24 | Origin Electric Co Ltd | 電力用半導体装置 |
JP2003133515A (ja) * | 2001-10-29 | 2003-05-09 | Mitsubishi Electric Corp | 電力用半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9595500B2 (en) | 2013-07-03 | 2017-03-14 | Denso Corporation | Semiconductor device |
JP2017005200A (ja) * | 2015-06-15 | 2017-01-05 | 三菱電機株式会社 | プレスフィット端子、半導体装置、電力変換装置、およびプレスフィット端子の製造方法 |
CN113380738A (zh) * | 2021-05-07 | 2021-09-10 | 西安交通大学 | 一种直接集成相变散热的碳化硅功率模块封装结构 |
CN113380738B (zh) * | 2021-05-07 | 2024-05-07 | 西安交通大学 | 一种直接集成相变散热的碳化硅功率模块封装结构 |
Also Published As
Publication number | Publication date |
---|---|
JP4631810B2 (ja) | 2011-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6382097B2 (ja) | 半導体パワーモジュールおよびそれを用いた電力変換装置 | |
US8410640B2 (en) | Electric power converter | |
JP4597202B2 (ja) | 電力変換装置 | |
US20150222201A1 (en) | Dual-element power module and three-level power converter using the same | |
JP2010011605A (ja) | 電力変換装置 | |
JP6288769B2 (ja) | 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体 | |
JP2010011605A5 (ja) | ||
JP5207862B2 (ja) | 半導体モジュール | |
JP2010165914A (ja) | インバータ装置及びインバータ装置の製造方法 | |
JP2007234722A (ja) | 半導体装置 | |
JP4631810B2 (ja) | 半導体モジュールの電極構造 | |
JP5524986B2 (ja) | 半導体装置 | |
JP2005237118A (ja) | バスバー構造体とそれが利用されている電力変換装置 | |
JP6102668B2 (ja) | 電力変換装置 | |
JP5785119B2 (ja) | 電力供給装置 | |
JP2010199473A (ja) | 電力変換ユニット | |
US20210013183A1 (en) | Semiconductor module | |
JP6481505B2 (ja) | 電力変換装置 | |
JP6823214B1 (ja) | 回路基板、回路および空気調和装置 | |
JP2018014792A (ja) | コネクタ連結式ゲート並列接続基板 | |
JP5846929B2 (ja) | パワー半導体モジュール | |
JPWO2015133218A1 (ja) | コンデンサモジュール | |
JP4364169B2 (ja) | Fetモジュールおよび誘導加熱用インバータ | |
JP2005354864A (ja) | 半導体装置 | |
JP2013255302A (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080729 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100528 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101019 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101101 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131126 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |