JP3963970B2 - Ｄｒａｍセルおよびその形成方法 - Google Patents
Ｄｒａｍセルおよびその形成方法 Download PDFInfo
- Publication number
- JP3963970B2 JP3963970B2 JP24801795A JP24801795A JP3963970B2 JP 3963970 B2 JP3963970 B2 JP 3963970B2 JP 24801795 A JP24801795 A JP 24801795A JP 24801795 A JP24801795 A JP 24801795A JP 3963970 B2 JP3963970 B2 JP 3963970B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- trench
- silicon device
- substrate
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 239000000463 material Substances 0.000 claims abstract description 32
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 30
- 239000010703 silicon Substances 0.000 claims abstract description 30
- 238000012546 transfer Methods 0.000 claims abstract description 8
- 239000002019 doping agent Substances 0.000 claims abstract 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 34
- 229920005591 polysilicon Polymers 0.000 claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 29
- 150000004767 nitrides Chemical class 0.000 claims description 12
- 230000003647 oxidation Effects 0.000 claims description 10
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910052785 arsenic Inorganic materials 0.000 claims description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims 2
- 210000004027 cell Anatomy 0.000 description 27
- 239000003990 capacitor Substances 0.000 description 16
- 238000012545 processing Methods 0.000 description 15
- 238000004519 manufacturing process Methods 0.000 description 14
- 230000003071 parasitic effect Effects 0.000 description 13
- MWUXSHHQAYIFBG-UHFFFAOYSA-N Nitric oxide Chemical compound O=[N] MWUXSHHQAYIFBG-UHFFFAOYSA-N 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 210000000352 storage cell Anatomy 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/37—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は全体としてダイナミックランダムアクセスメモリＤＲＡＭに関しており、より詳細に云えば深いトレンチを有するＤＲＡＭセルおよびその形成方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭとはダイナミックランダムアクセスリードライトメモリの頭文字である。このメモリではデータは一時的にしか蓄積されず、メモリは絶えずリフレッシュされ、またデータがメモリ内に再書き込みされる。典型的なＤＲＡＭメモリではキャパシタが前もって決められたレベルに充電され、データが蓄積されるが、この蓄積は蓄積セル内の寄生リーク電流のために一時的である。しかし小さなサイズのＤＲＡＭメモリセルはデータ処理装置において広汎に用いられている。この分野においては、経済的かつ改善されたＤＲＡＭの製造方法、つまりこのデバイスに結びついているリーク電流を減少または除去する方法を提供するため、多くの研究が行われてきた。
【０００３】
図１に示されているように、典型的なＤＲＡＭセルはビット線４とノード６との間のチャネルに接続されたＭＯＳトランジスタ３を含む。ノード６はキャパシタ８の一方の端に接続されている。キャパシタ８の他方の端はノード１０を介して直流電圧源Ｖに接続されている。トランスファトランジスタ３のトランスファゲート１１は図示のようにワード線１２に接続されている。書き込み動作は、典型的には、完全にトランジスタ３をターンオンさせるため、ワード線１２上の電圧をハイレベルに引き上げることによって実行される。その直後にビット線４はハイまたはローで駆動され、キャパシタ８はハイレベル電圧またはローレベルの基準電圧（例えばグラウンド）のいずれかに充電される。この書き込み動作を実行した後、ワード線１２はローレベルの電圧に戻され、トランジスタ３はターンオフし、そのチャネルはローレベルのインピーダンスからハイレベルのインピーダンスへ移行する。またノード６ひいてはキャパシタ８がビット線４から分離される。キャパシタ８が書き込み動作の間に充電されていれば、ＤＲＡＭ内の固有リーク電流によってその充電は緩やかにリークする。このため、ＤＲＡＭを動作させるには、そのキャパシタがディジタル「１」または「０」を蓄積していることを示すことが出来なくなるようなレベルまで放電される前に、デバイスをリフレッシュするかまたはデバイス内にデータを再書き込みする必要がある。すなわち、リーク電流が減少されてデバイスをしばしばリフレッシュしなくてもよくなれば、ＤＲＡＭデバイスをより効率的に製造することができる。
【０００４】
図１の等価回路図のＤＲＡＭに相当する典型的なデバイス構造が図２に示されている。図２には公知のトレンチ技術を用いたＤＲＡＭ製造が示されており、ここではキャパシタセル１４が関係する半導体基板１８内に深いトレンチ１６をエッチングすることにより製造される。この例では薄い誘電体層またはノード誘電体層１９がトレンチ１６の内壁に堆積され、その後トレンチ１６が高度にｎ+ドープされたポリシリコン２０またはポリフィルによって充填される。ポリシリコン２０および半導体基板１８はＤＲＡＭのキャパシタ８の２つの電極と等価である。ｎ+にドープされた２つのウェル２２，２４はｐ-ドープされた基板１８内に形成され、これによりトランジスタ３のドレイン電極およびソース電極が形成される。まずキャパシタ８を放電させるリーク電流に寄与するのはＤＲＡＭセルの製造のための処理中にトレンチセル１６の周りに発生する転位である。
【０００５】
埋め込みプレート２６は図示のように基板１８内のｎ+ドープされた領域に設けられる。有効なキャパシタ電極としての半導体基板１８の使用を拡張するために、高濃度にドープされた埋め込みプレート２６の領域がトレンチ１６の実質的な部分を取り囲んでいる。小さな寄生トランジスタ２８が埋め込みプレート２６とＭＯＳトランスファトランジスタ３のドレイン（またはソース）との間に設けられている。ノード誘電体層１９が寄生トランジスタ２８のゲート酸化物として働くことに注意すべきである。寄生トランジスタ２８は蓄積時間中にキャパシタ８を放電させるが、極端に云えばこの寄生トランジスタ２８は基板１８内に形成されたトレンチキャパシタ８も短絡させる。
【０００６】
公知の技術では、単結晶シリコン基板内の酸化物およびポリシリコンで満たされた深いトレンチの周りの転位は制御することが難しい。半導体基板１８に対してトレンチ１６をポリシリコン２０で充填するあいだの種々の熱膨張係数によって生じるストレスがこの問題をより困難にしている。ストレスを最小にするためには、ほぼ全ての隙間を回避しつつトレンチを高度にドープされたポリシリコンで充填することが望ましい。トレンチ１６の側壁の酸化を避けるため、続く処理においても注意が必要である。現在のところ、公知の技術によっては、膨大な技術的時間を費やし、関連の処理フローを注意深く制御しなければこれらの問題を最小にすることができない。
【０００７】
しかも現在知られているＤＲＡＭトレンチ技術では、寄生トランジスタ２８は完全には除去することができない。ただし寄生トランジスタ２８は薄いノード誘電体層１９の上方部分に代えて図３に示されるカラー酸化物３０を用いれば減少させることができる。この薄いカラー酸化物３０は寄生トランジスタ２８のスレッショールド電圧をＤＲＡＭセルの通常の動作中に現れる標準的な電圧よりも高い値にまで増加させるので、寄生トランジスタ２８の悪影響が低減される。ドレイン電極またはソース電極２２をキャパシタ８の一方のプレートとなるトレンチ１６のポリシリコン２０に接続するストラップ３２を使用することもできる。
【０００８】
【発明が解決しようとする課題】
ＤＲＡＭのリーク電流を減少または除去できる、より経済的な方法を提供する。
【０００９】
【課題を解決するための手段】
この課題は請求項１の特徴を有するＤＲＡＭセルおよび請求項５の特徴を有するＤＲＡＭセルの形成方法により解決される。
【００１０】
【発明の実施の形態】
従来技術の問題を克服するために、本発明の発明者は、単純化された処理によりＳＯＩ基板（シリコンオンインシュレータ基板）を用いて製造されるＤＲＡＭセルを開発した。
本発明においては、トレンチの周囲からＭＯＳトランスファトランジスタを絶縁するために、トレンチ技術を用いてＤＲＡＭセルを製造するためにＳＯＩ基板が用いられ、セルの特性に影響を与えるトレンチ周りの転位を防止する。このようにしてトレンチ側壁に沿って寄生トランジスタが除去され、カラー酸化物の使用が回避され、処理が単純化される。本発明の別の実施形態においては、ＳＯＩ基板に対して高濃度にドープされた材料を用いることにより、埋め込みプレートを形成する必要を排除できる。
【００１１】
【実施例】
本発明の種々の実施例を、図面を参照しながら説明する。ここで同様な素子には同様の参照記号を付してある。
【００１２】
本発明で使用されるＳＯＩ半導体ウェファまたはＳＯＩ基板３６に関する典型的なパラメータが例えば図４に示されている。ここで基板は１０Ｅ１７ｃｍ3にｎ+ドープされており、そのうちＳＯＩ酸化層４０下方の最初の８ｎｍはヒ素によって表面濃度約１０Ｅ２０ｃｍ3にドープされている。また基板をｐ+ドープし、ＳＯＩ酸化層４０の厚さを３００ｎｍとしてもよい。このときには基板と反対の電導度にドープされた薄いシリコンデバイス層４２が設けられ、その典型的な厚さは１００ｎｍ以下である。
【００１３】
本発明の１つの実施例として、図４から図１２に示されている処理段階を用いてＤＲＡＭメモリセルが製造される。周知の従来の処理においては、初期の処理段階で図４に示されるようにトレンチ４４，４６がエッチングされ、トレンチ４４，４６の内壁にノード酸化によりノード誘電体層４８が形成される。図示されているようにパッド窒化層５０がシリコンデバイス層を覆うように形成される。さらにＴＥＯＳエッチマスク層５２が図示されているようにパッド窒化層５０を覆うように形成される。
【００１４】
図５によれば、次の段階では、トレンチ４４，４６の底からＴＥＯＳエッチマスク層５２のトップレベルまでが高度にドープされたｎ + ポリシリコン材料またはｐ + ポリシリコン材料５４で充填される。続いて次の段階で、図６に示されているように、一般的な技術によりＴＥＯＳエッチマスク層５２が除去される。
【００１５】
続く段階では、図７に示されているように、絶縁のためのＳＯＩ酸化層４０の中ほどのレベルまでポリシリコン材料５４がエッチダウンされ、くぼみが設けられる。さらにノード酸化物３７が薄いシリコンデバイス層４２の端部から等方性エッチングによって除去される。
【００１６】
図８によれば、次に、トレンチ４４，４６の上方部分が真性ポリシリコン材料５５によって再充填される。この真性ポリシリコン材料は特に以前のポリシリコン材料５４の上方に「ポリフィル２」として示されている。図９に示されている次の段階では、まず真性ポリシリコン材料がアクティブなシリコンデバイス層４２の中ほどのレベルまでエッチングされる。さらに公知のエッチングプロセスにより、図１０に示されているように、２つの隣接するトレンチ４４，４６間のパッド窒化層５０およびシリコンデバイス層４２がＳＯＩ酸化層４０のレベルまでエッチ除去される。続いて残っているポリシリコンスタッドが典型的には８００℃〜１０５０℃で熱酸化され、厚さ約２０ｎｍの酸化物となる。この熱酸化段階により、この実施例で高度にドープされたｎ+ポリシリコン材料５４から残っているポリシリコン材料５５を通して薄いシリコンデバイス層部分４２へ、ヒ素の外側拡散が生じる。望ましい実施例においてはこの外側拡散は約１００ｎｍにわたり、関連するＭＯＳトランジスタのドレイン（またはソース）が形成される。これは当該分野の技術者にとっては図１０に示されている埋め込みストラップ５６として知られている。
【００１７】
次の段階では、シリコンデバイス層４２の残留部分であるアクティブなシリコンアイランド間のギャップがＣＶＤ法（化学蒸着法）により酸化物５８で充填され、これがパッド窒化層５０のレベルまで平坦化される。図１１によれば窒化層５０は平坦化後に除去され、アクティブ領域が犠牲酸化によって典型的には１５ｎｍほど酸化される。
【００１８】
図１２によれば、必要なデポジション、リソグラフィおよびエッチングの段階が実行された後、ＮＭＯＳデバイスまたはＰＭＯＳデバイスの組み込みが公知の処理段階を用いて実行される。これら全ての段階が実行されると、ＤＲＡＭセルデバイス６０が得られる。ＤＲＡＭ６０は、ゲートスタック６２（この実施例においてはそれぞれｎ + 層またはｐ + 層およびその上方の真性窒素酸化物層を含んでいる）、チャネル領域６４、ソース領域およびドレイン領域６６を含んでおり、ＭＯＳトランスファトランジスタ３が形成される。
【００１９】
高濃度にドープされた材料がＳＯＩ基板３６に用いられれば、埋め込み酸化物または埋め込みストラップ５６のためのドーピング処理を省略できることに留意すべきである。このような材料は公知のウェファボンディング技術を用いることによって得られる。
【００２０】
ＭＯＳトランジスタ３はトレンチ４４，４６の周囲から完全に絶縁されており、このＭＯＳトランジスタ３の能力はトレンチ４４，４６のいかなる転位によっても影響を受けないように強化されている。しかも上述したように、従来技術のごとくカラー酸化物３０を設ける必要がなくなり、ＤＲＡＭ６０の製造処理が単純化される。ＤＲＡＭ６０は放射硬化される。ここで埋め込み酸化物または埋め込みストラップ５６の使用により、ヴァーティカルトランジスタの動作は不可能である。さらに本発明のＤＲＡＭ６０の製造方法を使用することによって、低濃度にドープされたＳＯＩ基板を用いる分野においては、高濃度にドープされた基板３６で必要とされる電圧Ｖdd／２の代わりに、０ＶでのＶplate動作が得られる。これによりラッチアップ問題が排除され、ＣＭＯＳスイッチング作用がＤＲＡＭ６０に影響しなくなる。
【００２１】
図４から図１２に示したように、本発明の実施例では、基板３６はｎ+ドープ、薄いシリコンデバイス層４２はｐ-ドープ、ポリシリコン５４はｎ+ドープ、ＭＯＳトランジスタ３のドレイン領域５６およびソース領域６６はｎ+ドープ、そのチャネル領域６４はｐ-ドープ、ゲートスタック６２の第１の層はｎ+ドープされる。別の実施例として、基板３６をｐ+ドープ、薄いシリコンデバイス層４２をｎ-ドープ、ポリシリコン５４をｐ+ドープ、ＭＯＳトランジスタ３のドレイン領域５６およびソース領域６６をｐ+ドープ、そのチャネル領域をｎ-ドープ、ゲートスタック６２の第１の層６８をｐ+ドープしてもよい。ゲートスタック６２のトップは真性材料であり、この実施例では窒素酸化物で形成される。
【００２２】
本発明の種々の実施例を説明したが、これらは本発明を限定するものではない。当該分野の技術者にとっては実施例に対する変更が可能であるが、それらの変更点は特許請求の範囲によってカバーされる。
【００２３】
【発明の効果】
トレンチ側壁における寄生トランジスタが除去され、カラー酸化物が不要となり、処理が単純化される。しかもＳＯＩ基板として高濃度にドープされた材料を用いることにより、埋め込みプレートの処理も省略できる。ＤＲＡＭのリーク電流を減少または除去できる、より経済的な方法が提供される。
【図面の簡単な説明】
【図１】 従来技術のＤＲＡＭセルの等価回路図である。
【図２】 従来技術のＤＲＡＭセルの構造の断面図である。
【図３】 寄生トランジスタ効果を減少させるために深いトレンチの上方部分に薄いカラー酸化物を組み込んだ従来技術のＤＲＡＭメモリセル構造の断面図である。
【図４】 本発明のＤＲＡＭセルの製造方法の１つの処理段階を示す縦断面図である。
【図５】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【図６】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【図７】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【図８】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【図９】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【図１０】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【図１１】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【図１２】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【符号の説明】
３ ＭＯＳトランジスタ、 ４ ビット線、 ６ ノード、 ８ キャパシタ、 １０ ノード、 １１ トランスファゲート、 １２ ワード線、 １４ キャパシタセル、 １８ 半導体基板、 １９ ノード誘電体層、 ２０ ポリシリコン、 ２２，２４ ウェル、 ２６ 埋め込みプレート、 ２８ 寄生トランジスタ、 ３０ カラー酸化物、 ３２ ストラップ、 ３６ 基板、 ３７ ノード酸化物、 ４０ ＳＯＩ酸化層、 ４２ シリコンデバイス層、 ４４，４６ トレンチ、 ４８ ノード誘電体層、 ５０ パッド窒化層、 ５２ ＴＥＯＳエッチマスク層、 ５４ ポリシリコン材料、 ５５ 真性ポリシリコン材料、 ５６ 埋め込み酸化物または埋め込みストラップ、 ５８ ＣＶＤ酸化物、 ６０ ＤＲＡＭ、 ６２ ゲートスタック、 ６４ チャネル領域、 ６６ ソース領域またはドレイン領域
【発明の属する技術分野】
本発明は全体としてダイナミックランダムアクセスメモリＤＲＡＭに関しており、より詳細に云えば深いトレンチを有するＤＲＡＭセルおよびその形成方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭとはダイナミックランダムアクセスリードライトメモリの頭文字である。このメモリではデータは一時的にしか蓄積されず、メモリは絶えずリフレッシュされ、またデータがメモリ内に再書き込みされる。典型的なＤＲＡＭメモリではキャパシタが前もって決められたレベルに充電され、データが蓄積されるが、この蓄積は蓄積セル内の寄生リーク電流のために一時的である。しかし小さなサイズのＤＲＡＭメモリセルはデータ処理装置において広汎に用いられている。この分野においては、経済的かつ改善されたＤＲＡＭの製造方法、つまりこのデバイスに結びついているリーク電流を減少または除去する方法を提供するため、多くの研究が行われてきた。
【０００３】
図１に示されているように、典型的なＤＲＡＭセルはビット線４とノード６との間のチャネルに接続されたＭＯＳトランジスタ３を含む。ノード６はキャパシタ８の一方の端に接続されている。キャパシタ８の他方の端はノード１０を介して直流電圧源Ｖに接続されている。トランスファトランジスタ３のトランスファゲート１１は図示のようにワード線１２に接続されている。書き込み動作は、典型的には、完全にトランジスタ３をターンオンさせるため、ワード線１２上の電圧をハイレベルに引き上げることによって実行される。その直後にビット線４はハイまたはローで駆動され、キャパシタ８はハイレベル電圧またはローレベルの基準電圧（例えばグラウンド）のいずれかに充電される。この書き込み動作を実行した後、ワード線１２はローレベルの電圧に戻され、トランジスタ３はターンオフし、そのチャネルはローレベルのインピーダンスからハイレベルのインピーダンスへ移行する。またノード６ひいてはキャパシタ８がビット線４から分離される。キャパシタ８が書き込み動作の間に充電されていれば、ＤＲＡＭ内の固有リーク電流によってその充電は緩やかにリークする。このため、ＤＲＡＭを動作させるには、そのキャパシタがディジタル「１」または「０」を蓄積していることを示すことが出来なくなるようなレベルまで放電される前に、デバイスをリフレッシュするかまたはデバイス内にデータを再書き込みする必要がある。すなわち、リーク電流が減少されてデバイスをしばしばリフレッシュしなくてもよくなれば、ＤＲＡＭデバイスをより効率的に製造することができる。
【０００４】
図１の等価回路図のＤＲＡＭに相当する典型的なデバイス構造が図２に示されている。図２には公知のトレンチ技術を用いたＤＲＡＭ製造が示されており、ここではキャパシタセル１４が関係する半導体基板１８内に深いトレンチ１６をエッチングすることにより製造される。この例では薄い誘電体層またはノード誘電体層１９がトレンチ１６の内壁に堆積され、その後トレンチ１６が高度にｎ+ドープされたポリシリコン２０またはポリフィルによって充填される。ポリシリコン２０および半導体基板１８はＤＲＡＭのキャパシタ８の２つの電極と等価である。ｎ+にドープされた２つのウェル２２，２４はｐ-ドープされた基板１８内に形成され、これによりトランジスタ３のドレイン電極およびソース電極が形成される。まずキャパシタ８を放電させるリーク電流に寄与するのはＤＲＡＭセルの製造のための処理中にトレンチセル１６の周りに発生する転位である。
【０００５】
埋め込みプレート２６は図示のように基板１８内のｎ+ドープされた領域に設けられる。有効なキャパシタ電極としての半導体基板１８の使用を拡張するために、高濃度にドープされた埋め込みプレート２６の領域がトレンチ１６の実質的な部分を取り囲んでいる。小さな寄生トランジスタ２８が埋め込みプレート２６とＭＯＳトランスファトランジスタ３のドレイン（またはソース）との間に設けられている。ノード誘電体層１９が寄生トランジスタ２８のゲート酸化物として働くことに注意すべきである。寄生トランジスタ２８は蓄積時間中にキャパシタ８を放電させるが、極端に云えばこの寄生トランジスタ２８は基板１８内に形成されたトレンチキャパシタ８も短絡させる。
【０００６】
公知の技術では、単結晶シリコン基板内の酸化物およびポリシリコンで満たされた深いトレンチの周りの転位は制御することが難しい。半導体基板１８に対してトレンチ１６をポリシリコン２０で充填するあいだの種々の熱膨張係数によって生じるストレスがこの問題をより困難にしている。ストレスを最小にするためには、ほぼ全ての隙間を回避しつつトレンチを高度にドープされたポリシリコンで充填することが望ましい。トレンチ１６の側壁の酸化を避けるため、続く処理においても注意が必要である。現在のところ、公知の技術によっては、膨大な技術的時間を費やし、関連の処理フローを注意深く制御しなければこれらの問題を最小にすることができない。
【０００７】
しかも現在知られているＤＲＡＭトレンチ技術では、寄生トランジスタ２８は完全には除去することができない。ただし寄生トランジスタ２８は薄いノード誘電体層１９の上方部分に代えて図３に示されるカラー酸化物３０を用いれば減少させることができる。この薄いカラー酸化物３０は寄生トランジスタ２８のスレッショールド電圧をＤＲＡＭセルの通常の動作中に現れる標準的な電圧よりも高い値にまで増加させるので、寄生トランジスタ２８の悪影響が低減される。ドレイン電極またはソース電極２２をキャパシタ８の一方のプレートとなるトレンチ１６のポリシリコン２０に接続するストラップ３２を使用することもできる。
【０００８】
【発明が解決しようとする課題】
ＤＲＡＭのリーク電流を減少または除去できる、より経済的な方法を提供する。
【０００９】
【課題を解決するための手段】
この課題は請求項１の特徴を有するＤＲＡＭセルおよび請求項５の特徴を有するＤＲＡＭセルの形成方法により解決される。
【００１０】
【発明の実施の形態】
従来技術の問題を克服するために、本発明の発明者は、単純化された処理によりＳＯＩ基板（シリコンオンインシュレータ基板）を用いて製造されるＤＲＡＭセルを開発した。
本発明においては、トレンチの周囲からＭＯＳトランスファトランジスタを絶縁するために、トレンチ技術を用いてＤＲＡＭセルを製造するためにＳＯＩ基板が用いられ、セルの特性に影響を与えるトレンチ周りの転位を防止する。このようにしてトレンチ側壁に沿って寄生トランジスタが除去され、カラー酸化物の使用が回避され、処理が単純化される。本発明の別の実施形態においては、ＳＯＩ基板に対して高濃度にドープされた材料を用いることにより、埋め込みプレートを形成する必要を排除できる。
【００１１】
【実施例】
本発明の種々の実施例を、図面を参照しながら説明する。ここで同様な素子には同様の参照記号を付してある。
【００１２】
本発明で使用されるＳＯＩ半導体ウェファまたはＳＯＩ基板３６に関する典型的なパラメータが例えば図４に示されている。ここで基板は１０Ｅ１７ｃｍ3にｎ+ドープされており、そのうちＳＯＩ酸化層４０下方の最初の８ｎｍはヒ素によって表面濃度約１０Ｅ２０ｃｍ3にドープされている。また基板をｐ+ドープし、ＳＯＩ酸化層４０の厚さを３００ｎｍとしてもよい。このときには基板と反対の電導度にドープされた薄いシリコンデバイス層４２が設けられ、その典型的な厚さは１００ｎｍ以下である。
【００１３】
本発明の１つの実施例として、図４から図１２に示されている処理段階を用いてＤＲＡＭメモリセルが製造される。周知の従来の処理においては、初期の処理段階で図４に示されるようにトレンチ４４，４６がエッチングされ、トレンチ４４，４６の内壁にノード酸化によりノード誘電体層４８が形成される。図示されているようにパッド窒化層５０がシリコンデバイス層を覆うように形成される。さらにＴＥＯＳエッチマスク層５２が図示されているようにパッド窒化層５０を覆うように形成される。
【００１４】
図５によれば、次の段階では、トレンチ４４，４６の底からＴＥＯＳエッチマスク層５２のトップレベルまでが高度にドープされたｎ + ポリシリコン材料またはｐ + ポリシリコン材料５４で充填される。続いて次の段階で、図６に示されているように、一般的な技術によりＴＥＯＳエッチマスク層５２が除去される。
【００１５】
続く段階では、図７に示されているように、絶縁のためのＳＯＩ酸化層４０の中ほどのレベルまでポリシリコン材料５４がエッチダウンされ、くぼみが設けられる。さらにノード酸化物３７が薄いシリコンデバイス層４２の端部から等方性エッチングによって除去される。
【００１６】
図８によれば、次に、トレンチ４４，４６の上方部分が真性ポリシリコン材料５５によって再充填される。この真性ポリシリコン材料は特に以前のポリシリコン材料５４の上方に「ポリフィル２」として示されている。図９に示されている次の段階では、まず真性ポリシリコン材料がアクティブなシリコンデバイス層４２の中ほどのレベルまでエッチングされる。さらに公知のエッチングプロセスにより、図１０に示されているように、２つの隣接するトレンチ４４，４６間のパッド窒化層５０およびシリコンデバイス層４２がＳＯＩ酸化層４０のレベルまでエッチ除去される。続いて残っているポリシリコンスタッドが典型的には８００℃〜１０５０℃で熱酸化され、厚さ約２０ｎｍの酸化物となる。この熱酸化段階により、この実施例で高度にドープされたｎ+ポリシリコン材料５４から残っているポリシリコン材料５５を通して薄いシリコンデバイス層部分４２へ、ヒ素の外側拡散が生じる。望ましい実施例においてはこの外側拡散は約１００ｎｍにわたり、関連するＭＯＳトランジスタのドレイン（またはソース）が形成される。これは当該分野の技術者にとっては図１０に示されている埋め込みストラップ５６として知られている。
【００１７】
次の段階では、シリコンデバイス層４２の残留部分であるアクティブなシリコンアイランド間のギャップがＣＶＤ法（化学蒸着法）により酸化物５８で充填され、これがパッド窒化層５０のレベルまで平坦化される。図１１によれば窒化層５０は平坦化後に除去され、アクティブ領域が犠牲酸化によって典型的には１５ｎｍほど酸化される。
【００１８】
図１２によれば、必要なデポジション、リソグラフィおよびエッチングの段階が実行された後、ＮＭＯＳデバイスまたはＰＭＯＳデバイスの組み込みが公知の処理段階を用いて実行される。これら全ての段階が実行されると、ＤＲＡＭセルデバイス６０が得られる。ＤＲＡＭ６０は、ゲートスタック６２（この実施例においてはそれぞれｎ + 層またはｐ + 層およびその上方の真性窒素酸化物層を含んでいる）、チャネル領域６４、ソース領域およびドレイン領域６６を含んでおり、ＭＯＳトランスファトランジスタ３が形成される。
【００１９】
高濃度にドープされた材料がＳＯＩ基板３６に用いられれば、埋め込み酸化物または埋め込みストラップ５６のためのドーピング処理を省略できることに留意すべきである。このような材料は公知のウェファボンディング技術を用いることによって得られる。
【００２０】
ＭＯＳトランジスタ３はトレンチ４４，４６の周囲から完全に絶縁されており、このＭＯＳトランジスタ３の能力はトレンチ４４，４６のいかなる転位によっても影響を受けないように強化されている。しかも上述したように、従来技術のごとくカラー酸化物３０を設ける必要がなくなり、ＤＲＡＭ６０の製造処理が単純化される。ＤＲＡＭ６０は放射硬化される。ここで埋め込み酸化物または埋め込みストラップ５６の使用により、ヴァーティカルトランジスタの動作は不可能である。さらに本発明のＤＲＡＭ６０の製造方法を使用することによって、低濃度にドープされたＳＯＩ基板を用いる分野においては、高濃度にドープされた基板３６で必要とされる電圧Ｖdd／２の代わりに、０ＶでのＶplate動作が得られる。これによりラッチアップ問題が排除され、ＣＭＯＳスイッチング作用がＤＲＡＭ６０に影響しなくなる。
【００２１】
図４から図１２に示したように、本発明の実施例では、基板３６はｎ+ドープ、薄いシリコンデバイス層４２はｐ-ドープ、ポリシリコン５４はｎ+ドープ、ＭＯＳトランジスタ３のドレイン領域５６およびソース領域６６はｎ+ドープ、そのチャネル領域６４はｐ-ドープ、ゲートスタック６２の第１の層はｎ+ドープされる。別の実施例として、基板３６をｐ+ドープ、薄いシリコンデバイス層４２をｎ-ドープ、ポリシリコン５４をｐ+ドープ、ＭＯＳトランジスタ３のドレイン領域５６およびソース領域６６をｐ+ドープ、そのチャネル領域をｎ-ドープ、ゲートスタック６２の第１の層６８をｐ+ドープしてもよい。ゲートスタック６２のトップは真性材料であり、この実施例では窒素酸化物で形成される。
【００２２】
本発明の種々の実施例を説明したが、これらは本発明を限定するものではない。当該分野の技術者にとっては実施例に対する変更が可能であるが、それらの変更点は特許請求の範囲によってカバーされる。
【００２３】
【発明の効果】
トレンチ側壁における寄生トランジスタが除去され、カラー酸化物が不要となり、処理が単純化される。しかもＳＯＩ基板として高濃度にドープされた材料を用いることにより、埋め込みプレートの処理も省略できる。ＤＲＡＭのリーク電流を減少または除去できる、より経済的な方法が提供される。
【図面の簡単な説明】
【図１】 従来技術のＤＲＡＭセルの等価回路図である。
【図２】 従来技術のＤＲＡＭセルの構造の断面図である。
【図３】 寄生トランジスタ効果を減少させるために深いトレンチの上方部分に薄いカラー酸化物を組み込んだ従来技術のＤＲＡＭメモリセル構造の断面図である。
【図４】 本発明のＤＲＡＭセルの製造方法の１つの処理段階を示す縦断面図である。
【図５】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【図６】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【図７】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【図８】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【図９】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【図１０】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【図１１】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【図１２】 本発明のＤＲＡＭセルの製造方法の別の処理段階を示す縦断面図である。
【符号の説明】
３ ＭＯＳトランジスタ、 ４ ビット線、 ６ ノード、 ８ キャパシタ、 １０ ノード、 １１ トランスファゲート、 １２ ワード線、 １４ キャパシタセル、 １８ 半導体基板、 １９ ノード誘電体層、 ２０ ポリシリコン、 ２２，２４ ウェル、 ２６ 埋め込みプレート、 ２８ 寄生トランジスタ、 ３０ カラー酸化物、 ３２ ストラップ、 ３６ 基板、 ３７ ノード酸化物、 ４０ ＳＯＩ酸化層、 ４２ シリコンデバイス層、 ４４，４６ トレンチ、 ４８ ノード誘電体層、 ５０ パッド窒化層、 ５２ ＴＥＯＳエッチマスク層、 ５４ ポリシリコン材料、 ５５ 真性ポリシリコン材料、 ５６ 埋め込み酸化物または埋め込みストラップ、 ５８ ＣＶＤ酸化物、 ６０ ＤＲＡＭ、 ６２ ゲートスタック、 ６４ チャネル領域、 ６６ ソース領域またはドレイン領域
Claims (12)
- 第１電導度にドープされたＳＯＩ基板と、
該基板の所定の領域に形成された複数のトレンチと、
各トレンチの内壁にノード酸化により形成されたノード誘電体層と、
各トレンチに接する前記基板上のＳＯＩ酸化層と、
各トレンチ内で前記ＳＯＩ酸化層を超える高さまで延在する、第１電導度にドープされたポリシリコン材料および真性ポリシリコン材料と、
該材料およびトレンチ間の前記ＳＯＩ酸化層上に設けられて平坦化されたＣＶＤ酸化層と、
前記第１電導度と反対の第２電導度を有するように初期的にドープされ、前記ＣＶＤ酸化層および前記材料の共通エッジに接して前記ＳＯＩ酸化層を覆う平坦化されたシリコンデバイス層と、
前記シリコンデバイス層のうち各トレンチの他方側に接する部分に形成され、電気的接続のために前記材料まで伸びる埋め込みストラップと、
前記シリコンデバイス層に形成されたＭＯＳトランスファトランジスタと
を含む
ことを特徴とするＤＲＡＭセル。 - 前記基板は１０ １７ ／ｃｍ ３ にドープされており、そのうちＳＯＩ酸化層下方の最初の８ｎｍではドーパントの表面濃度１０ ２０ ／ｃｍ ３ を有する、請求項１記載のＤＲＡＭセル。
- 前記ＳＯＩ酸化層の厚さは３００ｎｍであり、前記シリコンデバイス層の厚さは１００ｎｍより小さい、請求項１記載のＤＲＡＭセル。
- 前記ポリシリコン材料の上部は厚さ２０ｎｍの酸化物を含む、請求項１記載のＤＲＡＭセル。
- 基板が所定の表面濃度を有するように第１電導度のドーパントをＳＯＩ基板にドーピングする段階と、
前記基板上にＳＯＩ酸化層を形成する段階と、
前記ＳＯＩ酸化層を覆うシリコンデバイス層を形成する段階と、
該シリコンデバイス層を第１電導度と反対の第２電導度にドーピングする段階と、
該シリコンデバイス層を覆うパッド窒化層を形成する段階と、
該パッド窒化層を覆うＴＥＯＳエッチマスク層を形成する段階と、
該ＴＥＯＳエッチマスク層を用いて、前記パッド窒化層、前記シリコンデバイス層および前記ＳＯＩ酸化層を通して前記基板まで複数のトレンチをそれぞれ懸隔してエッチングする段階と、
各トレンチの内壁上にノード酸化によりノード誘電体層を形成する段階と、
第１電導度にドープされたポリシリコン材料で前記ＴＥＯＳエッチマスク層のトップレベルまで各トレンチを充填する段階と、
前記ＴＥＯＳエッチマスク層を除去する段階と、
前記ポリシリコン材料を前記ＳＯＩ酸化層の中ほどのレベルまでエッチングしてくぼみを形成する段階と、
等方性エッチングにより各トレンチ間の前記シリコンデバイス層の端部からノード誘電体層を除去する段階と、
前記トレンチに残っている第１電導度のポリシリコン材料の上方を真性ポリシリコン材料で再充填する段階と、
前記シリコンデバイス層の中ほどのレベルまで前記真性ポリシリコン材料をエッチングして各トレンチの上部にポリシリコンスタッドを形成する段階と、
トレンチ間の前記ＳＯＩ酸化層をエッチストップとして用いながらトレンチ間の前記パッド窒化層および前記シリコンデバイス層をエッチングにより除去する段階と、
あらかじめ定められた厚さまで各トレンチのポリシリコンスタッドを熱酸化し、これにより下方のドープされたポリシリコン材料から真性ポリシリコン材料の残っている部分を通してドーパント材料を外側拡散させてシリコンデバイス層のうち各トレンチの他方側に接する部分に埋め込みストラップを形成する段階と、
前記シリコンデバイス層の残っている部分の間のギャップをＣＶＤ法によりＣＶＤ酸化物で充填する段階と、
前記パッド窒化層のレベルまで前記ＣＶＤ酸化物を平坦化する段階と、
前記パッド窒化層を平坦化により除去する段階と、
前記シリコンデバイス層の残っている部分を犠牲酸化により酸化させる段階と、
隣接するチャネル領域、ドレイン領域およびソース領域とこれらの一部を覆うゲートスタックとから成るＭＯＳトランジスタスイッチを前記シリコンデバイス層へ組み込む段階と
を含む
ことを特徴とするＤＲＡＭセルの形成方法。 - 前記基板は１０ １７ ／ｃｍ ３ にドープされている、請求項５記載の方法。
- 前記基板のうち前記ＳＯＩ酸化層下方の最初の８ｎｍではヒ素ドーパントの表面濃度が１０ ２０ ／ｃｍ ３ である、請求項５記載の方法。
- 前記ＳＯＩ酸化層の厚さは３００ｎｍである、請求項５記載の方法。
- 前記シリコンデバイス層の厚さは１００ｎｍより小さい、請求項１記載の方法。
- 熱酸化段階を８００℃〜１０５０℃の温度で実行する、請求項５記載の方法。
- 熱酸化段階で前記ポリシリコンスタッドを酸化し、厚さ２０ｎｍの酸化物を生じさせる、請求項５記載の方法。
- 熱酸化段階でドーパント材料を１００ｎｍだけ前記シリコンデバイス層内へ外側拡散させる、請求項５記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/313507 | 1994-09-26 | ||
| US08/313,507 US5627092A (en) | 1994-09-26 | 1994-09-26 | Deep trench dram process on SOI for low leakage DRAM cell |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08111513A JPH08111513A (ja) | 1996-04-30 |
| JP3963970B2 true JP3963970B2 (ja) | 2007-08-22 |
Family
ID=23215977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24801795A Expired - Fee Related JP3963970B2 (ja) | 1994-09-26 | 1995-09-26 | Ｄｒａｍセルおよびその形成方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5627092A (ja) |
| EP (1) | EP0703625B1 (ja) |
| JP (1) | JP3963970B2 (ja) |
| KR (1) | KR100518157B1 (ja) |
| AT (1) | ATE268945T1 (ja) |
| DE (1) | DE69533121T2 (ja) |
| TW (1) | TW288203B (ja) |
Families Citing this family (107)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0151012B1 (ko) * | 1994-11-30 | 1998-10-01 | 김광호 | 매몰 비트라인 디램 셀 및 제조방법 |
| US5893735A (en) * | 1996-02-22 | 1999-04-13 | Siemens Aktiengesellschaft | Three-dimensional device layout with sub-groundrule features |
| US5792685A (en) * | 1996-02-22 | 1998-08-11 | Siemens Aktiengesellschaft | Three-dimensional device layout having a trench capacitor |
| KR100239414B1 (ko) * | 1996-11-07 | 2000-01-15 | 김영환 | 반도체 소자의 제조방법 |
| SE520115C2 (sv) * | 1997-03-26 | 2003-05-27 | Ericsson Telefon Ab L M | Diken med plan ovansida |
| US5953607A (en) * | 1997-06-06 | 1999-09-14 | International Business Machines Corporation | Buried strap for trench storage capacitors in dram trench cells |
| US6100131A (en) * | 1997-06-11 | 2000-08-08 | Siemens Aktiengesellschaft | Method of fabricating a random access memory cell |
| US6389063B1 (en) * | 1997-10-31 | 2002-05-14 | Hitachi, Ltd. | Signal transmission apparatus using an isolator, modem, and information processor |
| US5943581A (en) * | 1997-11-05 | 1999-08-24 | Vanguard International Semiconductor Corporation | Method of fabricating a buried reservoir capacitor structure for high-density dynamic random access memory (DRAM) circuits |
| US6124141A (en) * | 1998-01-07 | 2000-09-26 | International Business Machines Corporation | Non-destructive method and device for measuring the depth of a buried interface |
| US6190955B1 (en) | 1998-01-27 | 2001-02-20 | International Business Machines Corporation | Fabrication of trench capacitors using disposable hard mask |
| JP2002505532A (ja) * | 1998-03-06 | 2002-02-19 | エーエスエム アメリカ インコーポレイテッド | 高段差被覆性を伴うシリコン堆積方法 |
| US6261908B1 (en) * | 1998-07-27 | 2001-07-17 | Advanced Micro Devices, Inc. | Buried local interconnect |
| US6074909A (en) * | 1998-07-31 | 2000-06-13 | Siemens Aktiengesellschaft | Apparatus and method for forming controlled deep trench top isolation layers |
| US6177289B1 (en) * | 1998-12-04 | 2001-01-23 | International Business Machines Corporation | Lateral trench optical detectors |
| US6190971B1 (en) * | 1999-05-13 | 2001-02-20 | International Business Machines Corporation | Formation of 5F2 cell with partially vertical transistor and gate conductor aligned buried strap with raised shallow trench isolation region |
| US6232170B1 (en) | 1999-06-16 | 2001-05-15 | International Business Machines Corporation | Method of fabricating trench for SOI merged logic DRAM |
| US6229173B1 (en) | 1999-06-23 | 2001-05-08 | International Business Machines Corporation | Hybrid 5F2 cell layout for buried surface strap aligned to vertical transistor |
| US6096580A (en) * | 1999-09-24 | 2000-08-01 | International Business Machines Corporation | Low programming voltage anti-fuse |
| US6566177B1 (en) * | 1999-10-25 | 2003-05-20 | International Business Machines Corporation | Silicon-on-insulator vertical array device trench capacitor DRAM |
| US6396121B1 (en) * | 2000-05-31 | 2002-05-28 | International Business Machines Corporation | Structures and methods of anti-fuse formation in SOI |
| US6573137B1 (en) * | 2000-06-23 | 2003-06-03 | International Business Machines Corporation | Single sided buried strap |
| US6538299B1 (en) | 2000-10-03 | 2003-03-25 | International Business Machines Corporation | Silicon-on-insulator (SOI) trench photodiode |
| US6555891B1 (en) * | 2000-10-17 | 2003-04-29 | International Business Machines Corporation | SOI hybrid structure with selective epitaxial growth of silicon |
| US7822969B2 (en) * | 2001-04-16 | 2010-10-26 | Digimarc Corporation | Watermark systems and methods |
| TW540154B (en) * | 2001-06-04 | 2003-07-01 | Promos Technologies Inc | Deep trench capacitor structure and its manufacturing method |
| DE10128193C1 (de) | 2001-06-11 | 2003-01-30 | Infineon Technologies Ag | Ein-Transistor-Speicherzellenanordnung und Verfahren zu deren Herstellung |
| TWI230392B (en) * | 2001-06-18 | 2005-04-01 | Innovative Silicon Sa | Semiconductor device |
| US6610573B2 (en) * | 2001-06-22 | 2003-08-26 | Infineon Technologies Ag | Method for forming a single wiring level for transistors with planar and vertical gates on the same substrate |
| US6620676B2 (en) * | 2001-06-29 | 2003-09-16 | International Business Machines Corporation | Structure and methods for process integration in vertical DRAM cell fabrication |
| CN1181559C (zh) * | 2001-11-21 | 2004-12-22 | 同济大学 | 一种半导体器件 |
| US6885080B2 (en) * | 2002-02-22 | 2005-04-26 | International Business Machines Corporation | Deep trench isolation of embedded DRAM for improved latch-up immunity |
| EP1357603A3 (en) * | 2002-04-18 | 2004-01-14 | Innovative Silicon SA | Semiconductor device |
| EP1355316B1 (en) * | 2002-04-18 | 2007-02-21 | Innovative Silicon SA | Data storage device and refreshing method for use with such device |
| KR100473476B1 (ko) | 2002-07-04 | 2005-03-10 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| DE10232938B4 (de) * | 2002-07-19 | 2005-05-04 | Infineon Technologies Ag | Verfahren zur Herstellung einer vergrabenen Bitleitung für einen Halbleiterspeicher |
| DE10256973B4 (de) | 2002-12-05 | 2006-09-28 | Infineon Technologies Ag | Integrierter Halbleiterspeicher mit einem an einem Steg ausgebildeten Auswahltransistor |
| US7085153B2 (en) * | 2003-05-13 | 2006-08-01 | Innovative Silicon S.A. | Semiconductor memory cell, array, architecture and device, and method of operating same |
| US6912150B2 (en) * | 2003-05-13 | 2005-06-28 | Lionel Portman | Reference current generator, and method of programming, adjusting and/or operating same |
| US20040228168A1 (en) * | 2003-05-13 | 2004-11-18 | Richard Ferrant | Semiconductor memory device and method of operating same |
| US7335934B2 (en) * | 2003-07-22 | 2008-02-26 | Innovative Silicon S.A. | Integrated circuit device, and method of fabricating same |
| US7184298B2 (en) * | 2003-09-24 | 2007-02-27 | Innovative Silicon S.A. | Low power programming technique for a floating body memory transistor, memory cell, and memory array |
| AU2004300123B2 (en) * | 2003-11-18 | 2010-12-23 | Halliburton Energy Services, Inc. | A high temperature memory device |
| WO2005050714A2 (en) * | 2003-11-18 | 2005-06-02 | Halliburton Energy Services, Inc. | High temperature electronic devices |
| US7442932B2 (en) * | 2003-11-18 | 2008-10-28 | Halliburton Energy Services, Inc. | High temperature imaging device |
| US7476939B2 (en) * | 2004-11-04 | 2009-01-13 | Innovative Silicon Isi Sa | Memory cell having an electrically floating body transistor and programming technique therefor |
| US7251164B2 (en) * | 2004-11-10 | 2007-07-31 | Innovative Silicon S.A. | Circuitry for and method of improving statistical distribution of integrated circuits |
| WO2006065698A2 (en) | 2004-12-13 | 2006-06-22 | William Kenneth Waller | Sense amplifier circuitry and architecture to write data into and/or read data from memory cells |
| US7301803B2 (en) * | 2004-12-22 | 2007-11-27 | Innovative Silicon S.A. | Bipolar reading technique for a memory cell having an electrically floating body transistor |
| US7485910B2 (en) * | 2005-04-08 | 2009-02-03 | International Business Machines Corporation | Simplified vertical array device DRAM/eDRAM integration: method and structure |
| US20070023833A1 (en) * | 2005-07-28 | 2007-02-01 | Serguei Okhonin | Method for reading a memory cell having an electrically floating body transistor, and memory cell and array implementing same |
| US7606066B2 (en) * | 2005-09-07 | 2009-10-20 | Innovative Silicon Isi Sa | Memory cell and memory cell array having an electrically floating body transistor, and methods of operating same |
| US7227233B2 (en) * | 2005-09-12 | 2007-06-05 | International Business Machines Corporation | Silicon-on-insulator (SOI) Read Only Memory (ROM) array and method of making a SOI ROM |
| US7355916B2 (en) * | 2005-09-19 | 2008-04-08 | Innovative Silicon S.A. | Method and circuitry to generate a reference current for reading a memory cell, and device implementing same |
| US20070085140A1 (en) * | 2005-10-19 | 2007-04-19 | Cedric Bassin | One transistor memory cell having strained electrically floating body region, and method of operating same |
| US7683430B2 (en) * | 2005-12-19 | 2010-03-23 | Innovative Silicon Isi Sa | Electrically floating body memory cell and array, and method of operating or controlling same |
| US7542345B2 (en) * | 2006-02-16 | 2009-06-02 | Innovative Silicon Isi Sa | Multi-bit memory cell having electrically floating body transistor, and method of programming and reading same |
| US7492632B2 (en) | 2006-04-07 | 2009-02-17 | Innovative Silicon Isi Sa | Memory array having a programmable word length, and method of operating same |
| US7606098B2 (en) | 2006-04-18 | 2009-10-20 | Innovative Silicon Isi Sa | Semiconductor memory array architecture with grouped memory cells, and method of controlling same |
| TWI302354B (en) * | 2006-04-19 | 2008-10-21 | Promos Technologies Inc | A trench step channel cell transistor and manufacture method thereof |
| US7933142B2 (en) * | 2006-05-02 | 2011-04-26 | Micron Technology, Inc. | Semiconductor memory cell and array using punch-through to program and read same |
| US8069377B2 (en) | 2006-06-26 | 2011-11-29 | Micron Technology, Inc. | Integrated circuit having memory array including ECC and column redundancy and method of operating the same |
| US7542340B2 (en) * | 2006-07-11 | 2009-06-02 | Innovative Silicon Isi Sa | Integrated circuit including memory array having a segmented bit line architecture and method of controlling and/or operating same |
| KR101406604B1 (ko) | 2007-01-26 | 2014-06-11 | 마이크론 테크놀로지, 인코포레이티드 | 게이트형 바디 영역으로부터 격리되는 소스/드레인 영역을 포함하는 플로팅-바디 ｄｒａｍ 트랜지스터 |
| WO2009031052A2 (en) | 2007-03-29 | 2009-03-12 | Innovative Silicon S.A. | Zero-capacitor (floating body) random access memory circuits with polycide word lines and manufacturing methods therefor |
| US8064274B2 (en) | 2007-05-30 | 2011-11-22 | Micron Technology, Inc. | Integrated circuit having voltage generation circuitry for memory cell array, and method of operating and/or controlling same |
| US8085594B2 (en) * | 2007-06-01 | 2011-12-27 | Micron Technology, Inc. | Reading technique for memory cell with electrically floating body transistor |
| US8194487B2 (en) | 2007-09-17 | 2012-06-05 | Micron Technology, Inc. | Refreshing data of memory cells with electrically floating body transistors |
| US8536628B2 (en) | 2007-11-29 | 2013-09-17 | Micron Technology, Inc. | Integrated circuit having memory cell array including barriers, and method of manufacturing same |
| US8349662B2 (en) * | 2007-12-11 | 2013-01-08 | Micron Technology, Inc. | Integrated circuit having memory cell array, and method of manufacturing same |
| US20090159947A1 (en) * | 2007-12-19 | 2009-06-25 | International Business Machines Corporation | SIMPLIFIED VERTICAL ARRAY DEVICE DRAM/eDRAM INTEGRATION |
| US8773933B2 (en) | 2012-03-16 | 2014-07-08 | Micron Technology, Inc. | Techniques for accessing memory cells |
| US8014195B2 (en) * | 2008-02-06 | 2011-09-06 | Micron Technology, Inc. | Single transistor memory cell |
| US8189376B2 (en) | 2008-02-08 | 2012-05-29 | Micron Technology, Inc. | Integrated circuit having memory cells including gate material having high work function, and method of manufacturing same |
| US7749835B2 (en) * | 2008-03-14 | 2010-07-06 | International Business Machines Corporation | Trench memory with self-aligned strap formed by self-limiting process |
| US7957206B2 (en) * | 2008-04-04 | 2011-06-07 | Micron Technology, Inc. | Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same |
| US20090251960A1 (en) * | 2008-04-07 | 2009-10-08 | Halliburton Energy Services, Inc. | High temperature memory device |
| US7947543B2 (en) * | 2008-09-25 | 2011-05-24 | Micron Technology, Inc. | Recessed gate silicon-on-insulator floating body device with self-aligned lateral isolation |
| US7933140B2 (en) | 2008-10-02 | 2011-04-26 | Micron Technology, Inc. | Techniques for reducing a voltage swing |
| US7924630B2 (en) * | 2008-10-15 | 2011-04-12 | Micron Technology, Inc. | Techniques for simultaneously driving a plurality of source lines |
| US8223574B2 (en) | 2008-11-05 | 2012-07-17 | Micron Technology, Inc. | Techniques for block refreshing a semiconductor memory device |
| US8213226B2 (en) * | 2008-12-05 | 2012-07-03 | Micron Technology, Inc. | Vertical transistor memory cell and array |
| US8319294B2 (en) * | 2009-02-18 | 2012-11-27 | Micron Technology, Inc. | Techniques for providing a source line plane |
| WO2010102106A2 (en) | 2009-03-04 | 2010-09-10 | Innovative Silicon Isi Sa | Techniques for forming a contact to a buried diffusion layer in a semiconductor memory device |
| CN102365628B (zh) | 2009-03-31 | 2015-05-20 | 美光科技公司 | 用于提供半导体存储器装置的技术 |
| US8139418B2 (en) | 2009-04-27 | 2012-03-20 | Micron Technology, Inc. | Techniques for controlling a direct injection semiconductor memory device |
| US8508994B2 (en) | 2009-04-30 | 2013-08-13 | Micron Technology, Inc. | Semiconductor device with floating gate and electrically floating body |
| US8498157B2 (en) * | 2009-05-22 | 2013-07-30 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
| US8537610B2 (en) | 2009-07-10 | 2013-09-17 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
| US9076543B2 (en) | 2009-07-27 | 2015-07-07 | Micron Technology, Inc. | Techniques for providing a direct injection semiconductor memory device |
| US8199595B2 (en) | 2009-09-04 | 2012-06-12 | Micron Technology, Inc. | Techniques for sensing a semiconductor memory device |
| US8174881B2 (en) * | 2009-11-24 | 2012-05-08 | Micron Technology, Inc. | Techniques for reducing disturbance in a semiconductor device |
| US8310893B2 (en) | 2009-12-16 | 2012-11-13 | Micron Technology, Inc. | Techniques for reducing impact of array disturbs in a semiconductor memory device |
| US9059319B2 (en) * | 2010-01-25 | 2015-06-16 | International Business Machines Corporation | Embedded dynamic random access memory device and method |
| US8416636B2 (en) * | 2010-02-12 | 2013-04-09 | Micron Technology, Inc. | Techniques for controlling a semiconductor memory device |
| US8576631B2 (en) | 2010-03-04 | 2013-11-05 | Micron Technology, Inc. | Techniques for sensing a semiconductor memory device |
| US8411513B2 (en) | 2010-03-04 | 2013-04-02 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device having hierarchical bit lines |
| US8369177B2 (en) | 2010-03-05 | 2013-02-05 | Micron Technology, Inc. | Techniques for reading from and/or writing to a semiconductor memory device |
| US8547738B2 (en) | 2010-03-15 | 2013-10-01 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
| US8411524B2 (en) | 2010-05-06 | 2013-04-02 | Micron Technology, Inc. | Techniques for refreshing a semiconductor memory device |
| US8455875B2 (en) | 2010-05-10 | 2013-06-04 | International Business Machines Corporation | Embedded DRAM for extremely thin semiconductor-on-insulator |
| CN102110716B (zh) * | 2010-12-29 | 2014-03-05 | 电子科技大学 | 槽型半导体功率器件 |
| US8531878B2 (en) | 2011-05-17 | 2013-09-10 | Micron Technology, Inc. | Techniques for providing a semiconductor memory device |
| US9559216B2 (en) | 2011-06-06 | 2017-01-31 | Micron Technology, Inc. | Semiconductor memory device and method for biasing same |
| US9837271B2 (en) | 2014-07-18 | 2017-12-05 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| US9443730B2 (en) | 2014-07-18 | 2016-09-13 | Asm Ip Holding B.V. | Process for forming silicon-filled openings with a reduced occurrence of voids |
| US10460932B2 (en) | 2017-03-31 | 2019-10-29 | Asm Ip Holding B.V. | Semiconductor device with amorphous silicon filled gaps and methods for forming |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4939104A (en) * | 1984-10-31 | 1990-07-03 | Texas Instruments, Incorporated | Method for forming a buried lateral contact |
| US4694561A (en) * | 1984-11-30 | 1987-09-22 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making high-performance trench capacitors for DRAM cells |
| US4984039A (en) * | 1985-05-03 | 1991-01-08 | Texas Instruments Incorporated | Tapered trench structure and process |
| US4601779A (en) * | 1985-06-24 | 1986-07-22 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| US4864375A (en) * | 1986-02-05 | 1989-09-05 | Texas Instruments Incorporated | Dram cell and method |
| US5043778A (en) * | 1986-08-11 | 1991-08-27 | Texas Instruments Incorporated | Oxide-isolated source/drain transistor |
| US4801988A (en) * | 1986-10-31 | 1989-01-31 | International Business Machines Corporation | Semiconductor trench capacitor cell with merged isolation and node trench construction |
| JPH0797625B2 (ja) * | 1986-11-19 | 1995-10-18 | 三菱電機株式会社 | 半導体記憶装置 |
| JP2681887B2 (ja) * | 1987-03-06 | 1997-11-26 | シ−メンス、アクチエンゲゼルシヤフト | ３次元１トランジスタメモリセル構造とその製法 |
| US4916524A (en) * | 1987-03-16 | 1990-04-10 | Texas Instruments Incorporated | Dram cell and method |
| JPS645052A (en) * | 1987-06-29 | 1989-01-10 | Mitsubishi Electric Corp | Capacitor cell of semiconductor storage device |
| JPS6430259A (en) * | 1987-07-24 | 1989-02-01 | Fujitsu Ltd | Semiconductor device |
| JPH01125858A (ja) * | 1987-11-10 | 1989-05-18 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US4914740A (en) * | 1988-03-07 | 1990-04-03 | International Business Corporation | Charge amplifying trench memory cell |
| US4839309A (en) * | 1988-03-30 | 1989-06-13 | American Telephone And Telegraph Company, At&T Technologies, Inc. | Fabrication of high-speed dielectrically isolated devices utilizing buried silicide outdiffusion |
| US5105245A (en) * | 1988-06-28 | 1992-04-14 | Texas Instruments Incorporated | Trench capacitor DRAM cell with diffused bit lines adjacent to a trench |
| US4963502A (en) * | 1988-08-25 | 1990-10-16 | Texas Instruments, Incorporated | Method of making oxide-isolated source/drain transistor |
| US5057887A (en) * | 1989-05-14 | 1991-10-15 | Texas Instruments Incorporated | High density dynamic ram cell |
| US4978634A (en) * | 1989-07-25 | 1990-12-18 | Texas Instruments, Incorporated | Method of making trench DRAM cell with stacked capacitor and buried lateral contact |
| US5106777A (en) * | 1989-09-27 | 1992-04-21 | Texas Instruments Incorporated | Trench isolation process with reduced topography |
| JP3129750B2 (ja) * | 1990-09-27 | 2001-01-31 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US5065273A (en) * | 1990-12-04 | 1991-11-12 | International Business Machines Corporation | High capacity DRAM trench capacitor and methods of fabricating same |
| US5216265A (en) * | 1990-12-05 | 1993-06-01 | Texas Instruments Incorporated | Integrated circuit memory devices with high angle implant around top of trench to reduce gated diode leakage |
| JPH04328860A (ja) * | 1991-04-30 | 1992-11-17 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| US5055898A (en) * | 1991-04-30 | 1991-10-08 | International Business Machines Corporation | DRAM memory cell having a horizontal SOI transfer device disposed over a buried storage node and fabrication methods therefor |
| JP2994110B2 (ja) * | 1991-09-09 | 1999-12-27 | 株式会社東芝 | 半導体記憶装置 |
| US5264716A (en) * | 1992-01-09 | 1993-11-23 | International Business Machines Corporation | Diffused buried plate trench dram cell array |
| US5250829A (en) * | 1992-01-09 | 1993-10-05 | International Business Machines Corporation | Double well substrate plate trench DRAM cell array |
| US5234846A (en) * | 1992-04-30 | 1993-08-10 | International Business Machines Corporation | Method of making bipolar transistor with reduced topography |
| JPH0637275A (ja) * | 1992-07-13 | 1994-02-10 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JPH06104398A (ja) * | 1992-09-18 | 1994-04-15 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP3439493B2 (ja) * | 1992-12-01 | 2003-08-25 | 沖電気工業株式会社 | 半導体記憶装置の製造方法 |
| JP2791260B2 (ja) * | 1993-03-01 | 1998-08-27 | 株式会社東芝 | 半導体装置の製造方法 |
| US5422294A (en) * | 1993-05-03 | 1995-06-06 | Noble, Jr.; Wendell P. | Method of making a trench capacitor field shield with sidewall contact |
-
1994
- 1994-09-26 US US08/313,507 patent/US5627092A/en not_active Expired - Fee Related
-
1995
- 1995-09-18 DE DE69533121T patent/DE69533121T2/de not_active Expired - Fee Related
- 1995-09-18 AT AT95114657T patent/ATE268945T1/de not_active IP Right Cessation
- 1995-09-18 EP EP95114657A patent/EP0703625B1/en not_active Expired - Lifetime
- 1995-09-26 JP JP24801795A patent/JP3963970B2/ja not_active Expired - Fee Related
- 1995-09-26 KR KR1019950031832A patent/KR100518157B1/ko not_active IP Right Cessation
- 1995-12-18 TW TW084113512A patent/TW288203B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| EP0703625B1 (en) | 2004-06-09 |
| KR960012509A (ko) | 1996-04-20 |
| ATE268945T1 (de) | 2004-06-15 |
| EP0703625A3 (en) | 1999-03-03 |
| US5627092A (en) | 1997-05-06 |
| TW288203B (ja) | 1996-10-11 |
| DE69533121D1 (de) | 2004-07-15 |
| JPH08111513A (ja) | 1996-04-30 |
| EP0703625A2 (en) | 1996-03-27 |
| DE69533121T2 (de) | 2005-07-07 |
| KR100518157B1 (ko) | 2006-06-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3963970B2 (ja) | Ｄｒａｍセルおよびその形成方法 | |
| US6323082B1 (en) | Process for making a DRAM cell with three-sided gate transfer | |
| JP4074451B2 (ja) | 半導体装置の製造方法 | |
| US6350635B1 (en) | Memory cell having a vertical transistor with buried source/drain and dual gates | |
| US5620912A (en) | Method of manufacturing a semiconductor device using a spacer | |
| US5937296A (en) | Memory cell that includes a vertical transistor and a trench capacitor | |
| US7674674B2 (en) | Method of forming a dual gated FinFET gain cell | |
| US6437401B1 (en) | Structure and method for improved isolation in trench storage cells | |
| US6509599B1 (en) | Trench capacitor with insulation collar and method for producing the trench capacitor | |
| US20060022242A1 (en) | Semiconductor device and method for fabricating the same | |
| KR19990013415A (ko) | 반도체 디바이스 및 그 형성 방법 | |
| KR100562235B1 (ko) | 실리콘-온-절연체에 동적 랜덤 액세스 메모리 어레이를포함하는 집적 회로 형성 방법 및 그 집적 회로 | |
| US7250650B2 (en) | Field-effect transistor structure and associated semiconductor memory cell | |
| US20220093533A1 (en) | Method for preparing semiconductor device structure with air gap structure | |
| US6452224B1 (en) | Method for manufacture of improved deep trench eDRAM capacitor and structure produced thereby | |
| US6762447B1 (en) | Field-shield-trench isolation for gigabit DRAMs | |
| KR20030020290A (ko) | 트렌치 커패시터의 트렌치 내에 절연 칼러를 형성하는방법, 트렌치의 상위 부분에 절연 칼러를 포함하는커패시티브 저장 트렌치 디램 셀 및 커패시티브 저장트렌치 디램 셀의 저장 트렌치의 상위 부분에 절연 칼러를형성하는 방법 | |
| US6872629B2 (en) | Method of forming a memory cell with a single sided buried strap | |
| US6780707B2 (en) | Method of forming semiconductor device having contact pad on source/drain region in peripheral circuit area | |
| US6376313B1 (en) | Integrated circuit having at least two vertical MOS transistors and method for manufacturing same | |
| US7033886B2 (en) | Partial vertical memory cell and method of fabricating the same | |
| JP2000138354A (ja) | モノリシック・メモリデバイス | |
| US20030025140A1 (en) | One-transistor memory cell configuration and method for its fabrication | |
| US7091546B2 (en) | Semiconductor memory with trench capacitor and method of fabricating the same | |
| JPH0621387A (ja) | 半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050609 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050906 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050909 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060929 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20061226 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |