JP3949817B2 - 音声ミュートユニット - Google Patents
音声ミュートユニット Download PDFInfo
- Publication number
- JP3949817B2 JP3949817B2 JP13648798A JP13648798A JP3949817B2 JP 3949817 B2 JP3949817 B2 JP 3949817B2 JP 13648798 A JP13648798 A JP 13648798A JP 13648798 A JP13648798 A JP 13648798A JP 3949817 B2 JP3949817 B2 JP 3949817B2
- Authority
- JP
- Japan
- Prior art keywords
- mute
- signal
- circuit
- output
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Description
本発明は音声ミュートユニットに関する。
【0002】
【従来の技術】
ディジタル通信端末(例えば携帯電話、ディジタル電話)用オーディオ・インタフェースLSI(ディジタル・アナログ混載半導体集積回路で構成)には、図8に示すように音声ミュート回路が設けられている。ミュート回路は、通話終了時に発生するノイズを抑制するためのものである。図8は従来回路の構成例を示す図である。図において、破線で囲った部分はLSI回路内部を示している。
【0003】
マイク1で拾われた音声は、電気信号に変換され、アンプU1と抵抗よりなる増幅器2により増幅される。増幅された音声信号は、ミュート回路3に入る。該ミュート回路3はa接点とb接点を持つアナログスイッチから構成されている。4は該ミュート回路3の出力を受けてディジタルデータに変換するA/Dコンバータである。そして、該A/Dコンバータ4からディジタル出力Doutが送出される。回路のコモンラインは、Vrefであり、例えばグラウンド電位である。ここでは、(1/2)VDD=アナロググラウンドとなっている。
【0004】
ミュート回路3の共通接点は、通常はa接点側に接続されており、マイク1とA/Dコンバータ4とを接続している。A/Dコンバータ4からはディジタル信号Doutが出力される。一方、ミュートする場合には、外部より与えられる制御信号により、ミュート回路3の共通接点をb側に接続する。この時、共通接点がaからbに切り換わる時に、ノイズが発生する。b接点に切り換わった後は、A/Dコンバータ4の入力電圧は0となり、出力Doutは無音となる。
【0005】
図9は従来回路の他の構成例を示す図である。図8と同一のものは、同一の符号を付して示す。この実施の形態例では、ミュート回路をアンプU2と抵抗とで構成している。アンプU2と抵抗とで構成される加算器5の帰還抵抗はスイッチを介して複数接続されており、これら帰還抵抗を順次切り換えていくことにより、ミュート時の出力電圧を徐々に下げていくことができる。つまり、ミュートレベルの調整ができる。加算器5の帰還抵抗は、入力抵抗R3のN倍の抵抗群R3、2R3…NR3とアンプU2よりなる電子ボルュームを構成している。図9の回路では、抵抗値の決め方とスイッチの制御方法により数種類の回路が構成可能となる。
【0006】
【発明が解決しようとする課題】
図8,図9に示す従来回路では、マイク1から出力される微弱信号がアナログスイッチを通るため、S/N比劣化の原因となる。また、スイッチとの接続時に生じる過渡現象によりノイズが発生する。図8は単一スイッチのために回路構成は簡単であるが、スイッチの切り換え時に急激にアナロググラウンドまで電圧が落ちるために大きなノイズが発生し、使用中のオペレータの耳に極めて強いノイズ音が印加される。
【0007】
図9に示す回路では、図8の回路よりも徐々に電圧が落ちるために、図8程のノイズは発生しない。しかしながら、オペアンプや抵抗、スイッチが必要となるため、回路規模が大きくなってしまう。また、オペアンプを数段重ねることによりオフセットが発生し、ノイズ源となる。そして、図8、図9共にアナログスイッチを用いているため、スイッチ切り換え時のノイズの発生は避けられない。
【0008】
本発明はこのような課題に鑑みてなされたものであって、S/N比を改善し、回路規模の小さな音声ミュートユニットを提供することを目的としている。
【0009】
【課題を解決するための手段】
(1)図1は本発明の原理ブロック図である。図8と同一のものは、同一の符号を付して示す。図において、1はマイク、2は該マイク1で拾った音声信号を増幅する増幅手段としての増幅器、10は該増幅器2の出力をディジタルデータに変換するA/Dコンバータである。該A/Dコンバータ10としては、入力信号のレベルに応じて符号化データを0,1の繰り返しにすることができるあらゆるA/Dコンバータを用いることができる。例えばΣΔ型のA/Dコンバータが用いられる。20は該A/Dコンバータ10の出力、及びミュート(MUTE)信号を受けて音声をミュートするミュート手段としてのミュート回路である。21はクロックを受けて複数の分周クロックを作成してミュート回路20に与える分周器である。A/Dコンバータ10は、入力信号のレベルに応じて符号化データを0,1になるように論理構成されている。
【0010】
この発明の構成によれば、音声をミュートする場合には、外部(例えばCPU)から発せられるMUTE信号を受けて、ミュート回路20がA/Dコンバータ10の出力を無音にするため、S/N比を改善し、回路規模の小さなミュートユニットを提供することができる。
【0014】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態例を詳細に説明する。
図2はΣΔ型A/Dコンバータの構成例を示す図である。図において、11,12は入力アナログ信号を積分する積分器、13は積分器12の出力を受けるコンパレータ、14はミュート制御信号を受けて、コンパレータ13出力をミュートするミュート回路、15は該ミュート回路14の出力を受けるデシメーションフィルタ、16は該デシメーションフィルタ15の出力を受けるバンドパスフィルタ(BPF)である。このように構成された回路の動作を説明すれば、以下の通りである。
【0015】
コンパレータ13は、前の段階のビットと今回のビットとを比較する。そして、比較結果に応じて“0”か“1”の信号を出力する。ミュート回路14は、コンパレータ13からの1ビットずつ出力される信号を受けてミュート制御時に交互に“0”,“1”を出力する。
【0016】
ミュート回路14の出力は、デシメーションフィルタ15に入り、振幅の小さな信号に変換される。このデシメーションフィルタ15の出力が続くバンドパスフィルタ16に入って高周波成分ノイズを除去した後、ディジタル信号Doutとして出力される。
【0017】
例えば14ビットのデータ長の場合、MSB側(大レベル側)からレベルが小さくなるように1ビットずつデータを減算していく。特に、A/DコンバータとしてΣΔ型A/Dコンバータを用いた場合には、コンパレータ13から1ビットずつ信号が出力されるため、“0”,“1”信号を交互に出力させるようにすれば、簡単にミュート回路が可能となる。
【0018】
この実施の構成によれば、0,1符号が続くとレベルが一定となるので、ミュート回路は容易に無音とすることができる。
また、この実施の形態例によれば、音声をミュートする場合には、外部(例えばCPU)から発せられるMUTE信号を受けて、ミュート回路14がA/Dコンバータの出力を無音にするため、S/N比を改善し、回路規模の小さな音声ミュート回路を提供することができる。
【0019】
図3は図2に示すΣΔ型A/Dコンバータに使用されるミュート回路14の一実施の形態例を示す図である。図において、13は積分器の出力を“0”,“1”ビットに変換するクロックドコンパレータであり、ミュート回路14に入っている。
【0020】
ミュート回路14において、14aはその一方の入力に例えばCPUからくるミュート信号を、他方の入力にコンパレータ13の出力を受けるナンドゲート、14bはミュート信号を反転するインバータ、14cはその一方の入力にインバータ14b出力を、他方の入力にコンパレータ用クロックを受けるナンドゲート、14dはナンドゲート14a、14bの出力を受けるナンドゲートである。そして、該ナンドゲート14dから0,1信号が交互に発生される。
【0021】
図4は図3に示すミュート回路の動作を示すタイムチャートである。(a)はクロック、(b)はクロックドコンパレータ13の出力、(c)はミュート信号、(d)はナンドゲート14aの出力A、(e)はナンドゲート14cの出力B、(f)はミュート回路の出力Cである。
【0022】
通常のミュート状態では、CPUは“0”レベル信号を常時出力している。つまり、ミュート信号は“0”レベルである。この時、ナンドゲート14aは常時“1”レベルである。これに対して、ナンドゲート14cは、そのミュート信号レベルがインバータ14bにより開いているので、クロックを通し、その出力は(e)に示すようなものとなる。この信号がナンドゲート14dを通過し、(f)に示すように交互に“0”と“1”を繰り返すものとなる。
【0023】
次に、ミュート信号がアンミュートになると、その出力は“1”レベルとなる。今度はナンドゲート14aが開き、(d)に示すようなコンパレータ出力を発生する(但し反転)。一方、ナンドゲート14cはその一方の入力が“0”であるので、その出力は常時“1”である。この状態では、コンパレータ13の出力は、ナンドゲート14aを通過し、ナンドゲート14dから(f)に示す通常信号が出力される。
【0024】
ここで、ミュート信号が再び“0”になりアンMUTEとなると、今度はナンドゲート14aが“1”になり、ナンドゲート14cが開き、クロックを出力し、(f)に示すような“0”と“1”の繰り返しパルスを発生する。このようなミュート時におけるミュート回路14が“0”と“1”信号を交互に発生するため、コンパレータ13の出力タイミングに同期させた“0”,“1”信号がデシメーションフィルタ15に入り、その出力レベルは一定となる。この結果、14ビットのデシメーションフィルタ15の出力はバンドパスフィルタ16を通り、無音信号として出力される。
【0025】
なお、上述の実施の形態例において、ミュート手段が多段階で調整可能とすることができる。これによれば、ミュート時に発生するノイズを大幅に抑制することができる。
【0026】
図5はミュート動作を示すフローチャートである。音声ミュートが設定されると(S1)、通話終了でキー確認スイッチがオンになっているかどうかチェックする(S2)。そうである場合には、ミュート回路を動作させ(S4)、ミュート動作となる。そうでない場合には、通常モードの音声スルー動作を行なう(S3)。
【0027】
図6はΣΔ一次変換でのミュート減衰例を示す図である。(a)は通常の状態、(b)はミュート時の動作を示す。通常のアナログ信号が入力されると、(a)に示すようなディジタルコード(11000011)が出力される。この例では、波形の傾きが正の場合に“1”を、負の場合に“0”を出力する。ディジタルコードが“0”と“1”の繰り返しの場合の信号波形は(b)に示すようなものとなる。この繰り返しを最下位ビット(仮に14ビット)とすると、アナログ振幅が2Vp-pの場合には0.12mVとなり、音声としては聞こえないレベルとなる。
【0028】
図7は従来のミュート波形と本発明によるミュート波形の比較図である。(a)が従来例、(b)は本発明である。従来例の場合、アナログスイッチが切り換わると、(a)に示すようなダンピングが発生し、ノイズ音(異音)発生の原因となる。これに対して、本発明のミュート時には、ミュートポイント以降の振幅はほぼ0となり、ノイズ音(異音)は発生しない。
【0029】
このように、本発明によれば、音声ミュート回路としてディジタル回路を用いることにより、回路を集積化する場合にチップ面積を小さくすることができる。上述の実施の形態例では、A/DコンバータとしてΣΔ型A/Dコンバータを用いる場合を例にとったが、本発明はこれに限るものではなく、入力信号のレベルに応じて符号化データを0,1になるように構成するものであれば、どのような方式のA/Dコンバータであってもよい。
【0030】
本発明によれば、アナログスイッチを使用しないため、ノイズ対策が可能となる。また、アナログ回路より回路規模が小さいため、実装面積又はLSIチップサイズを小形化することができる。また、A/DコンバータにΣΔ型を使用すれば、いっそうの回路規模削減となる。また、ミュート調整を多段階に行なっても、ディジタル回路のため、アナログ回路と比較して回路規模が小さくなる。更に、アナログ方式で生じるオフセット電圧を防止し、音質の向上が可能となる。
【0031】
【発明の効果】
以上、説明したように、本発明によれば、
(1)ミュート信号、時間的に前後するビットの比較結果を出力するコンパレータからの信号、該コンパレータの動作クロック信号とが入力されるΣΔ型A/Dコンバータに搭載される音声ミュートユニットにおいて、前記ミュート信号が、アンミュート状態である場合に、前記コンパレータからの信号を出力し、前記ミュート信号が、ミュート状態である場合に、前記動作クロック信号と該ミュートを示す信号との演算により、該動作クロックを0,1の交番信号として出力する演算部と、該演算部からの出力との高周波成分を抑圧するフィルタと、を備えたことにより、音声をミュートする場合には、外部(例えばCPU)から発せられるMUTE信号を受けて、ミュート回路がA/Dコンバータの出力を無音にするため、S/N比を改善し、回路規模の小さなミュートユニットを提供することができる。
【0033】
このように、本発明によれば、S/N比を改善し、回路規模の小さなミュートユニットを提供することができる。
【図面の簡単な説明】
【図1】本発明の原理ブロック図である。
【図2】ΣΔ型A/Dコンバータの構成例を示す図である。
【図3】ミュート回路の一実施の形態例を示す図である。
【図4】ミュート回路の動作を示すタイムチャートである。
【図5】ミュート動作を示すフローチャートである。
【図6】ΣΔ一次変換でのミュート減衰例を示す図である。
【図7】従来のミュート波形と本発明によるミュート波形の比較図である。
【図8】従来回路の構成例を示す図である。
【図9】従来回路の他の構成例を示す図である。
【符号の説明】
1 マイク
2 増幅手段
10 A/Dコンバータ
20 ミュート回路
21 分周器
Claims (1)
- ミュート信号、時間的に前後するビットの比較結果を出力するコンパレータからの信号、該コンパレータの動作クロック信号とが入力されるΣΔ型A/Dコンバー
タに搭載される音声ミュートユニットにおいて、
前記ミュート信号が、アンミュート状態である場合に、前記コンパレータからの信号を出力し、前記ミュート信号が、ミュート状態である場合に、前記動作クロック信号と該ミュートを示す信号との演算により、該動作クロックを0,1の交番信号として出力する演算部と、
該演算部からの出力の高周波成分を抑圧するフィルタと、
を備えたことを特徴とする音声ミュートユニット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13648798A JP3949817B2 (ja) | 1998-05-19 | 1998-05-19 | 音声ミュートユニット |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13648798A JP3949817B2 (ja) | 1998-05-19 | 1998-05-19 | 音声ミュートユニット |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11327579A JPH11327579A (ja) | 1999-11-26 |
JP3949817B2 true JP3949817B2 (ja) | 2007-07-25 |
Family
ID=15176302
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13648798A Expired - Fee Related JP3949817B2 (ja) | 1998-05-19 | 1998-05-19 | 音声ミュートユニット |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3949817B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008079032A (ja) | 2006-09-21 | 2008-04-03 | Sanyo Electric Co Ltd | ミュート回路 |
JP5584097B2 (ja) * | 2010-11-12 | 2014-09-03 | 新日本無線株式会社 | ミュート回路 |
JP5908679B2 (ja) * | 2011-06-21 | 2016-04-26 | ローム株式会社 | オーディオ信号処理回路およびそれを用いたオーディオ装置 |
-
1998
- 1998-05-19 JP JP13648798A patent/JP3949817B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11327579A (ja) | 1999-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10818281B2 (en) | Digital circuit arrangements for ambient noise-reduction | |
USRE41518E1 (en) | Bandpass sigma-delta modulator | |
US20120140942A1 (en) | Reduced delay digital active noise cancellation | |
US20050200405A1 (en) | Audio signal amplification method and apparatus | |
JP3425344B2 (ja) | D/a変換器 | |
EP1133213A2 (en) | An audio A/D converter using frequency modulation | |
KR102374789B1 (ko) | 차지 펌프 잡음을 감소시키기 위한 신호 경로의 잡음 전달 함수의 제어 | |
US4982427A (en) | Integrated circuit for telephone set with signal envelope detector | |
US20140185835A1 (en) | One-bit digital-to-analog converter offset cancellation | |
JP3949817B2 (ja) | 音声ミュートユニット | |
US4787080A (en) | PCM coder and decoder circuit having digital balancing network | |
JP2005531972A (ja) | アイドルトーン低減シグマデルタ変換用回路配置および方法 | |
KR100196477B1 (ko) | A/d 변환기 | |
JP3445179B2 (ja) | Δς変調を用いるスイッチング増幅器 | |
JP2002141802A (ja) | A/d変換装置 | |
JP4648996B2 (ja) | アナログ−デジタル変換器 | |
JP3103908B2 (ja) | デジタル/アナログ変換回路 | |
JP2001203581A (ja) | ミュート回路及び電子装置並びにそのミュート方法 | |
JP2901548B2 (ja) | 1bitDACの制御回路 | |
JPH0690168A (ja) | A/d変換回路 | |
JP2000332611A (ja) | 音声信号処理装置 | |
JP3037283B1 (ja) | ディジタル/アナログ変換回路及びこの回路を含む半導体装置 | |
KR100271004B1 (ko) | 간이 교환시스템에서의 화이트 잡음 제거회로 | |
JP2008507878A (ja) | 信号変換器を備えた民生機器 | |
JPS62122329A (ja) | 信号変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031216 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20031216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20031216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060912 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061113 Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20061113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070219 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070419 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |