JPH11327579A - 音声ミュート回路 - Google Patents

音声ミュート回路

Info

Publication number
JPH11327579A
JPH11327579A JP10136487A JP13648798A JPH11327579A JP H11327579 A JPH11327579 A JP H11327579A JP 10136487 A JP10136487 A JP 10136487A JP 13648798 A JP13648798 A JP 13648798A JP H11327579 A JPH11327579 A JP H11327579A
Authority
JP
Japan
Prior art keywords
mute
circuit
output
converter
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10136487A
Other languages
English (en)
Other versions
JP3949817B2 (ja
Inventor
Michihiko Yamamoto
充彦 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13648798A priority Critical patent/JP3949817B2/ja
Publication of JPH11327579A publication Critical patent/JPH11327579A/ja
Application granted granted Critical
Publication of JP3949817B2 publication Critical patent/JP3949817B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

(57)【要約】 【課題】 本発明は音声ミュート回路に関し、S/N比
を改善し、回路規模の小さな音声ミュート回路を提供す
ることを目的としている。 【解決手段】 音声を入力して増幅する増幅手段と、該
増幅手段の出力をディジタルデータに変換するA/Dコ
ンバータと、該A/Dコンバータの出力を受け、外部か
ら入力されるミュート信号により音声をディジタル的に
ほぼ無音とするミュート手段とから構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は音声ミュート回路に
関する。
【0002】
【従来の技術】ディジタル通信端末(例えば携帯電話、
ディジタル電話)用オーディオ・インタフェースLSI
(ディジタル・アナログ混載半導体集積回路で構成)に
は、図8に示すように音声ミュート回路が設けられてい
る。ミュート回路は、通話終了時に発生するノイズを抑
制するためのものである。図8は従来回路の構成例を示
す図である。図において、破線で囲った部分はLSI回
路内部を示している。
【0003】マイク1で拾われた音声は、電気信号に変
換され、アンプU1と抵抗よりなる増幅器2により増幅
される。増幅された音声信号は、ミュート回路3に入
る。該ミュート回路3はa接点とb接点を持つアナログ
スイッチから構成されている。4は該ミュート回路3の
出力を受けてディジタルデータに変換するA/Dコンバ
ータである。そして、該A/Dコンバータ4からディジ
タル出力Doutが送出される。回路のコモンライン
は、Vrefであり、例えばグラウンド電位である。こ
こでは、(1/2)VDD=アナロググラウンドとなっ
ている。
【0004】ミュート回路3の共通接点は、通常はa接
点側に接続されており、マイク1とA/Dコンバータ4
とを接続している。A/Dコンバータ4からはディジタ
ル信号Doutが出力される。一方、ミュートする場合
には、外部より与えられる制御信号により、ミュート回
路3の共通接点をb側に接続する。この時、共通接点が
aからbに切り換わる時に、ノイズが発生する。b接点
に切り換わった後は、A/Dコンバータ4の入力電圧は
0となり、出力Doutは無音となる。
【0005】図9は従来回路の他の構成例を示す図であ
る。図8と同一のものは、同一の符号を付して示す。こ
の実施の形態例では、ミュート回路をアンプU2と抵抗
とで構成している。アンプU2と抵抗とで構成される加
算器5の帰還抵抗はスイッチを介して複数接続されてお
り、これら帰還抵抗を順次切り換えていくことにより、
ミュート時の出力電圧を徐々に下げていくことができ
る。つまり、ミュートレベルの調整ができる。加算器5
の帰還抵抗は、入力抵抗R3のN倍の抵抗群R3、2R
3…NR3とアンプU2よりなる電子ボルュームを構成
している。図9の回路では、抵抗値の決め方とスイッチ
の制御方法により数種類の回路が構成可能となる。
【0006】
【発明が解決しようとする課題】図8,図9に示す従来
回路では、マイク1から出力される微弱信号がアナログ
スイッチを通るため、S/N比劣化の原因となる。ま
た、スイッチとの接続時に生じる過渡現象によりノイズ
が発生する。図8は単一スイッチのために回路構成は簡
単であるが、スイッチの切り換え時に急激にアナロググ
ラウンドまで電圧が落ちるために大きなノイズが発生
し、使用中のオペレータの耳に極めて強いノイズ音が印
加される。
【0007】図9に示す回路では、図8の回路よりも徐
々に電圧が落ちるために、図8程のノイズは発生しな
い。しかしながら、オペアンプや抵抗、スイッチが必要
となるため、回路規模が大きくなってしまう。また、オ
ペアンプを数段重ねることによりオフセットが発生し、
ノイズ源となる。そして、図8、図9共にアナログスイ
ッチを用いているため、スイッチ切り換え時のノイズの
発生は避けられない。
【0008】本発明はこのような課題に鑑みてなされた
ものであって、S/N比を改善し、回路規模の小さな音
声ミュート回路を提供することを目的としている。
【0009】
【課題を解決するための手段】(1)図1は本発明の原
理ブロック図である。図8と同一のものは、同一の符号
を付して示す。図において、1はマイク、2は該マイク
1で拾った音声信号を増幅する増幅手段としての増幅
器、10は該増幅器2の出力をディジタルデータに変換
するA/Dコンバータである。該A/Dコンバータ10
としては、入力信号のレベルに応じて符号化データを
0,1の繰り返しにすることができるあらゆるA/Dコ
ンバータを用いることができる。例えばΣΔ型のA/D
コンバータが用いられる。20は該A/Dコンバータ1
0の出力、及びミュート(MUTE)信号を受けて音声
をミュートするミュート手段としてのミュート回路であ
る。21はクロックを受けて複数の分周クロックを作成
してミュート回路20に与える分周器である。A/Dコ
ンバータ10は、入力信号のレベルに応じて符号化デー
タを0,1になるように論理構成されている。
【0010】この発明の構成によれば、音声をミュート
する場合には、外部(例えばCPU)から発せられるM
UTE信号を受けて、ミュート回路20がA/Dコンバ
ータ10の出力を無音にするため、S/N比を改善し、
回路規模の小さな音声ミュート回路を提供することがで
きる。
【0011】(2)この場合において、前記ミュート手
段は多段階で調整可能とすることを特徴としている。こ
の発明の構成によれば、ミュート手段が多段階で調整可
能となることにより、ミュート時に発生するノイズを大
幅に抑制することができる。
【0012】(3)また、前記A/Dコンバータとして
ΣΔ型A/Dコンバータを用いることを特徴としてい
る。この発明の構成によれば、0,1符号が続くとレベ
ルが一定となるので、ミュート回路20出力を容易に無
音とすることができる。
【0013】(4)本回路を集積回路で構成する場合
に、音声ミュート回路をディジタル方式にすることを特
徴としている。この発明の構成によれば、音声ミュート
回路をディジタル方式にすることにより、回路を集積化
する場合にチップ面積を小さくすることができる。
【0014】
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。図2はΣΔ型A/Dコン
バータの構成例を示す図である。図において、11,1
2は入力アナログ信号を積分する積分器、13は積分器
12の出力を受けるコンパレータ、14はミュート制御
信号を受けて、コンパレータ13出力をミュートするミ
ュート回路、15は該ミュート回路14の出力を受ける
デシメーションフィルタ、16は該デシメーションフィ
ルタ15の出力を受けるバンドパスフィルタ(BPF)
である。このように構成された回路の動作を説明すれ
ば、以下の通りである。
【0015】コンパレータ13は、前の段階のビットと
今回のビットとを比較する。そして、比較結果に応じて
“0”か“1”の信号を出力する。ミュート回路14
は、コンパレータ13からの1ビットずつ出力される信
号を受けてミュート制御時に交互に“0”,“1”を出
力する。
【0016】ミュート回路14の出力は、デシメーショ
ンフィルタ15に入り、振幅の小さな信号に変換され
る。このデシメーションフィルタ15の出力が続くバン
ドパスフィルタ16に入って高周波成分ノイズを除去し
た後、ディジタル信号Doutとして出力される。
【0017】例えば14ビットのデータ長の場合、MS
B側(大レベル側)からレベルが小さくなるように1ビ
ットずつデータを減算していく。特に、A/Dコンバー
タとしてΣΔ型A/Dコンバータを用いた場合には、コ
ンパレータ13から1ビットずつ信号が出力されるた
め、“0”,“1”信号を交互に出力させるようにすれ
ば、簡単にミュート回路が可能となる。
【0018】この実施の構成によれば、0,1符号が続
くとレベルが一定となるので、ミュート回路は容易に無
音とすることができる。また、この実施の形態例によれ
ば、音声をミュートする場合には、外部(例えばCP
U)から発せられるMUTE信号を受けて、ミュート回
路14がA/Dコンバータの出力を無音にするため、S
/N比を改善し、回路規模の小さな音声ミュート回路を
提供することができる。
【0019】図3は図2に示すΣΔ型A/Dコンバータ
に使用されるミュート回路14の一実施の形態例を示す
図である。図において、13は積分器の出力を“0”,
“1”ビットに変換するクロックドコンパレータであ
り、ミュート回路14に入っている。
【0020】ミュート回路14において、14aはその
一方の入力に例えばCPUからくるミュート信号を、他
方の入力にコンパレータ13の出力を受けるナンドゲー
ト、14bはミュート信号を反転するインバータ、14
cはその一方の入力にインバータ14b出力を、他方の
入力にコンパレータ用クロックを受けるナンドゲート、
14dはナンドゲート14a、14bの出力を受けるナ
ンドゲートである。そして、該ナンドゲート14dから
0,1信号が交互に発生される。
【0021】図4は図3に示すミュート回路の動作を示
すタイムチャートである。(a)はクロック、(b)は
クロックドコンパレータ13の出力、(c)はミュート
信号、(d)はナンドゲート14aの出力A、(e)は
ナンドゲート14cの出力B、(f)はミュート回路の
出力Cである。
【0022】通常のミュート状態では、CPUは“0”
レベル信号を常時出力している。つまり、ミュート信号
は“0”レベルである。この時、ナンドゲート14aは
常時“1”レベルである。これに対して、ナンドゲート
14cは、そのミュート信号レベルがインバータ14b
により開いているので、クロックを通し、その出力は
(e)に示すようなものとなる。この信号がナンドゲー
ト14dを通過し、(f)に示すように交互に“0”と
“1”を繰り返すものとなる。
【0023】次に、ミュート信号がアンミュートになる
と、その出力は“1”レベルとなる。今度はナンドゲー
ト14aが開き、(d)に示すようなコンパレータ出力
を発生する(但し反転)。一方、ナンドゲート14cは
その一方の入力が“0”であるので、その出力は常時
“1”である。この状態では、コンパレータ13の出力
は、ナンドゲート14aを通過し、ナンドゲート14d
から(f)に示す通常信号が出力される。
【0024】ここで、ミュート信号が再び“0”になり
アンMUTEとなると、今度はナンドゲート14aが
“1”になり、ナンドゲート14cが開き、クロックを
出力し、(f)に示すような“0”と“1”の繰り返し
パルスを発生する。このようなミュート時におけるミュ
ート回路14が“0”と“1”信号を交互に発生するた
め、コンパレータ13の出力タイミングに同期させた
“0”,“1”信号がデシメーションフィルタ15に入
り、その出力レベルは一定となる。この結果、14ビッ
トのデシメーションフィルタ15の出力はバンドパスフ
ィルタ16を通り、無音信号として出力される。
【0025】なお、上述の実施の形態例において、ミュ
ート手段が多段階で調整可能とすることができる。これ
によれば、ミュート時に発生するノイズを大幅に抑制す
ることができる。
【0026】図5はミュート動作を示すフローチャート
である。音声ミュートが設定されると(S1)、通話終
了でキー確認スイッチがオンになっているかどうかチェ
ックする(S2)。そうである場合には、ミュート回路
を動作させ(S4)、ミュート動作となる。そうでない
場合には、通常モードの音声スルー動作を行なう(S
3)。
【0027】図6はΣΔ一次変換でのミュート減衰例を
示す図である。(a)は通常の状態、(b)はミュート
時の動作を示す。通常のアナログ信号が入力されると、
(a)に示すようなディジタルコード(1100001
1)が出力される。この例では、波形の傾きが正の場合
に“1”を、負の場合に“0”を出力する。ディジタル
コードが“0”と“1”の繰り返しの場合の信号波形は
(b)に示すようなものとなる。この繰り返しを最下位
ビット(仮に14ビット)とすると、アナログ振幅が2
Vp-pの場合には0.12mVとなり、音声としては
聞こえないレベルとなる。
【0028】図7は従来のミュート波形と本発明による
ミュート波形の比較図である。(a)が従来例、(b)
は本発明である。従来例の場合、アナログスイッチが切
り換わると、(a)に示すようなダンピングが発生し、
ノイズ音(異音)発生の原因となる。これに対して、本
発明のミュート時には、ミュートポイント以降の振幅は
ほぼ0となり、ノイズ音(異音)は発生しない。
【0029】このように、本発明によれば、音声ミュー
ト回路としてディジタル回路を用いることにより、回路
を集積化する場合にチップ面積を小さくすることができ
る。上述の実施の形態例では、A/Dコンバータとして
ΣΔ型A/Dコンバータを用いる場合を例にとったが、
本発明はこれに限るものではなく、入力信号のレベルに
応じて符号化データを0,1になるように構成するもの
であれば、どのような方式のA/Dコンバータであって
もよい。
【0030】本発明によれば、アナログスイッチを使用
しないため、ノイズ対策が可能となる。また、アナログ
回路より回路規模が小さいため、実装面積又はLSIチ
ップサイズを小形化することができる。また、A/Dコ
ンバータにΣΔ型を使用すれば、いっそうの回路規模削
減となる。また、ミュート調整を多段階に行なっても、
ディジタル回路のため、アナログ回路と比較して回路規
模が小さくなる。更に、アナログ方式で生じるオフセッ
ト電圧を防止し、音質の向上が可能となる。
【0031】
【発明の効果】以上、詳細に説明したように、本発明に
よれば、 (1)音声を入力して増幅する増幅手段と、該増幅手段
の出力をディジタルデータに変換するA/Dコンバータ
と、該A/Dコンバータの出力を受け、外部から入力さ
れるミュート信号により音声をディジタル的にほぼ無音
とするミュート手段とから構成されることにより、音声
をミュートする場合には、外部(例えばCPU)から発
せられるMUTE信号を受けて、ミュート回路がA/D
コンバータの出力を無音にするため、S/N比を改善
し、回路規模の小さな音声ミュート回路を提供すること
ができる。
【0032】(2)この場合において、前記ミュート手
段は多段階で調整可能とすることにより、ミュート手段
が多段階で調整可能となり、ミュート時に発生するノイ
ズを大幅に抑制することができる。 (3)また、前記A/DコンバータとしてΣΔ型A/D
コンバータを用いることにより、0,1符号が続くとレ
ベルが一定となるので、ミュート回路の出力を容易に無
音とすることができる。 (4)本回路を集積回路で構成する場合に、音声ミュー
ト回路をディジタル方式にすることにより、音声ミュー
ト回路をディジタル方式にして、回路を集積化する場合
にチップ面積を小さくすることができる。
【0033】このように、本発明によれば、S/N比を
改善し、回路規模の小さな音声ミュート回路を提供する
ことができる。
【図面の簡単な説明】
【図1】本発明の原理ブロック図である。
【図2】ΣΔ型A/Dコンバータの構成例を示す図であ
る。
【図3】ミュート回路の一実施の形態例を示す図であ
る。
【図4】ミュート回路の動作を示すタイムチャートであ
る。
【図5】ミュート動作を示すフローチャートである。
【図6】ΣΔ一次変換でのミュート減衰例を示す図であ
る。
【図7】従来のミュート波形と本発明によるミュート波
形の比較図である。
【図8】従来回路の構成例を示す図である。
【図9】従来回路の他の構成例を示す図である。
【符号の説明】
1 マイク 2 増幅手段 10 A/Dコンバータ 20 ミュート回路 21 分周器

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 音声を入力して増幅する増幅手段と、 該増幅手段の出力をディジタルデータに変換するA/D
    コンバータと、 該A/Dコンバータの出力を受け、外部から入力される
    ミュート信号により音声をディジタル的にほぼ無音とす
    るミュート手段とから構成される音声ミュート回路。
  2. 【請求項2】 前記ミュート手段は多段階で調整可能と
    することを特徴とする請求項1記載の音声ミュート回
    路。
  3. 【請求項3】 前記A/DコンバータとしてΣΔ型A/
    Dコンバータを用いることを特徴とする請求項1記載の
    音声ミュート回路。
  4. 【請求項4】 本回路を集積回路で構成する場合に、音
    声ミュート回路をディジタル方式にすることを特徴とす
    る請求項1記載の音声ミュート回路。
JP13648798A 1998-05-19 1998-05-19 音声ミュートユニット Expired - Fee Related JP3949817B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13648798A JP3949817B2 (ja) 1998-05-19 1998-05-19 音声ミュートユニット

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13648798A JP3949817B2 (ja) 1998-05-19 1998-05-19 音声ミュートユニット

Publications (2)

Publication Number Publication Date
JPH11327579A true JPH11327579A (ja) 1999-11-26
JP3949817B2 JP3949817B2 (ja) 2007-07-25

Family

ID=15176302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13648798A Expired - Fee Related JP3949817B2 (ja) 1998-05-19 1998-05-19 音声ミュートユニット

Country Status (1)

Country Link
JP (1) JP3949817B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098847B2 (en) 2006-09-21 2012-01-17 Semiconductor Components Industries, Llc Muting circuit
JP2012105182A (ja) * 2010-11-12 2012-05-31 New Japan Radio Co Ltd ミュート回路
JP2013005390A (ja) * 2011-06-21 2013-01-07 Rohm Co Ltd オーディオ信号処理回路およびそれを用いたオーディオ装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8098847B2 (en) 2006-09-21 2012-01-17 Semiconductor Components Industries, Llc Muting circuit
JP2012105182A (ja) * 2010-11-12 2012-05-31 New Japan Radio Co Ltd ミュート回路
JP2013005390A (ja) * 2011-06-21 2013-01-07 Rohm Co Ltd オーディオ信号処理回路およびそれを用いたオーディオ装置

Also Published As

Publication number Publication date
JP3949817B2 (ja) 2007-07-25

Similar Documents

Publication Publication Date Title
US10818281B2 (en) Digital circuit arrangements for ambient noise-reduction
JPS5972225A (ja) アナログ式及びデジタル式信号装置
JP3425344B2 (ja) D/a変換器
US4982427A (en) Integrated circuit for telephone set with signal envelope detector
KR100256378B1 (ko) 신호 처리기에서 잡음 버스트 검출 방법 및 장치
US10116473B1 (en) Controlling noise transfer function of signal path to reduce charge pump noise
JP3949817B2 (ja) 音声ミュートユニット
US4787080A (en) PCM coder and decoder circuit having digital balancing network
US4507792A (en) PCM Encoder conformable to the A-law
JP2007142996A (ja) オーディオミキシング装置
KR100196477B1 (ko) A/d 변환기
JP2005531972A (ja) アイドルトーン低減シグマデルタ変換用回路配置および方法
JP3048262B2 (ja) ミューティング装置
US20040192192A1 (en) Method and apparatus for mobile phone using semiconductor device capable of inter-processing voice signal and audio signal
JP2001326575A (ja) A/dコンバータ装置
JP2000347678A (ja) トーン発生回路
JP2000332611A (ja) 音声信号処理装置
JP2901548B2 (ja) 1bitDACの制御回路
EP3940960A1 (en) Efficient digital gain implementation in digital microphones
JPH0690168A (ja) A/d変換回路
KR100271004B1 (ko) 간이 교환시스템에서의 화이트 잡음 제거회로
JP2793520B2 (ja) 有音判定回路
JP3037283B1 (ja) ディジタル/アナログ変換回路及びこの回路を含む半導体装置
JP2937181B2 (ja) ディジタル電話機の音声調整装置
JP3702532B2 (ja) 電話装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20031216

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20031216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20031216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061113

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20061113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070219

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070417

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070419

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees