JP2013005390A - オーディオ信号処理回路およびそれを用いたオーディオ装置 - Google Patents

Abstract

【課題】オーディオ装置のＳ／Ｎ比を改善する。
【解決手段】セレクタ５０は、複数の入力ポートＰｉ_１〜Ｐｉ_３に入力されたアナログオーディオ信号Ｓ１_１〜Ｓ１_３のうち、ユーザにより指定されたひとつの入力ポートＰｉに入力されたアナログオーディオ信号を選択する。アナログゲインコントロール回路５２は、セレクタ５０からのアナログオーディオ信号Ｓ２を、入力ポートＰｉ_１〜Ｐｉ_３それぞれに対して設定される利得ｇ_１〜ｇ_３で増幅する。アナログゲインコントロール回路５２は、その利得の切りかえ時に、利得を緩やかに変化させるように構成される。Ａ／Ｄコンバータ５４は、アナログゲインコントロール回路５２の出力信号Ｓ３をデジタルオーディオ信号Ｓ４に変換する。第１オーディオ信号処理回路２００は、ひとつの半導体基板に一体集積化される。
【選択図】図２

Description

本発明は、オーディオ信号処理技術に関する。

オーディオ装置において、アナログのオーディオ信号をＡ／Ｄコンバータによって一旦デジタルのオーディオ信号に変換し、デジタル信号処理によって音量を調節したり、周波数特性を変化させたり（イコライズ）し、その後、Ｄ／Ａコンバータによりアナログのオーディオ信号に再変換する場合がある。

図１は、本発明者が検討したオーディオ装置の構成を示すブロック図である。オーディオ装置１ｒは、音源２、スピーカもしくはヘッドホンなどの電気音響変換素子（以下、単にスピーカと総称する）４および第１オーディオ信号処理回路２００ｒ、第２オーディオ信号処理回路１００、を備える。

音源２からは、アナログのオーディオ信号Ｓ１が出力される。音源２は、たとえばアナログ出力を有するＣＤプレイヤ、ＤＶＤプレイヤ、シリコンオーディオプレイヤである。第１オーディオ信号処理回路２００ｒは、複数の入力ポートＰｉ_１〜Ｐｉ_３を有し、それぞれに音源２からのオーディオ信号Ｓ１を受ける。

セレクタ５０は、ユーザが選択した入力ポートＰｉのオーディオ信号を選択する。Ａ／Ｄコンバータ５４は、セレクタ５０からのアナログオーディオ信号Ｓ２をデジタルのオーディオ信号Ｓ３に変換する。

各入力ポートに入力されるアナログオーディオ信号の振幅、すなわち音量は、音源によってばらつく。そこでデジタルゲインコントロール回路７０は、音源ごとの音量を均一化するために、各入力ポートについて、それに対して入力されるデジタルのオーディオ信号Ｓ３に、その入力ポートに設定された利得（係数）を乗算する。後段の第２オーディオ信号処理回路１００は、デジタルオーディオ信号Ｓ４に対して、さまざまなデジタル信号処理を施した後、アナログオーディオ信号Ｓ５に変換する。アナログオーディオ信号Ｓ５は、図示しないアンプやフィルタを経て、第２オーディオ信号処理回路１００の後段のスピーカ４に入力される。

特開２０００−１５１３０９号公報 特開平９−２０５４８２号公報 特開２００７−３２５０５７号公報

上述のように、音源２ごとにアナログオーディオ信号Ｓ１のレベルはばらつく。オーディオ信号Ｓ１のレベルが小さい場合、Ａ／Ｄコンバータ５４の入力電圧範囲のごく一部を利用して、デジタルオーディオ信号に変換されるため、Ｓ／Ｎ比が悪化するという問題がある。

本発明はこうした課題に鑑み似てなされたものであり、そのある態様の例示的な目的のひとつは、オーディオ装置のＳ／Ｎ比の改善にある。

本発明のある態様は、オーディオ信号処理回路に関する。このオーディオ信号処理回路は、複数の入力ポートに入力されたアナログオーディオ信号のうち、ユーザにより指定されたひとつの入力ポートに入力されたアナログオーディオ信号を選択するセレクタと、セレクタからのアナログオーディオ信号を、入力ポートそれぞれに対して設定される利得で増幅するアナログゲインコントロール回路であって、利得の切りかえ時に、利得を緩やかに変化させるように構成されたアナログゲインコントロール回路と、アナログゲインコントロール回路の出力信号をデジタルオーディオ信号に変換するＡ／Ｄコンバータと、を備え、ひとつの半導体基板に一体集積化される。アナログゲインコントロール回路とＡ／Ｄコンバータはそれぞれ、共通のマスタークロック信号を起源とする互いに整数倍の関係にあるクロック信号にもとづいて動作するように構成される。

近年、各入力ポートに接続される音源の低消費電力化にともない、入力ポートに入力されるアナログオーディオ信号の振幅は小さくなる傾向にある。この態様によると、Ａ／Ｄコンバータの前段に、いわゆるソフト遷移切りかえ機能を有するアナログゲインコントロール回路を設け、それらを集積化することにより、Ａ／Ｄコンバータに対して、その入力レンジに対して最適な信号レベルのアナログオーディオ信号を供給することができ、Ａ／Ｄコンバータの性能を最大限に発揮することができ、Ｓ／Ｎ比を改善することができる。
また、アナログゲインコントロール回路とＡ／Ｄコンバータを、共通のＩＣ（Integrated Circuit）に内蔵し、共通のマスタークロック信号を起源としたクロック信号と同期して動作させることにより、アナログゲインコントロール回路とＡ／Ｄコンバータが非同期の状態において生ずるビートノイズを低減することができる。

なお「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。また、「増幅」は利得が１より大きい場合のみでなく、１より小さい場合、すなわち「減衰」も含む。

デジタルオーディオ信号のレベルが所定のしきい値より小さいとき、アナログゲインコントロール回路の利得を、最小値に設定してもよい。
これにより、無入力あるいは無信号時のＳ／Ｎ比を大幅に改善することができる。

セレクタの切りかえに先立ち、アナログゲインコントロール回路の利得を最小値に設定し、セレクタの切りかえ完了後に、アナログゲインコントロール回路の利得を、選択後の入力ポートに対応した値に設定してもよい。
これにより、セレクタの切りかえ時にノイズが発生するのを抑制できる。

デジタルオーディオ信号のレベルがクリップしたとき、アナログゲインコントロール回路の利得を低下させてもよい。
この機能を実装することにより、各入力ポートごとの利得を予め高めに設定しておくことが可能になり、小振幅のアナログオーディオ信号が入力された場合に、より大きな振幅のオーディオ信号を、後段のＡ／Ｄコンバータに入力することができる。その結果、オーディオ信号を再生する際のＳ／Ｎ比を改善できる。

デジタルオーディオ信号に含まれる周波数成分を検出し、含まれる周波数が高いほどアナログゲインコントロール回路の利得の遷移時間を短くしてもよい。
低周波成分が支配的なオーディオ信号に対して、短時間で利得を変化させると、可聴ノイズが発生してしまう。反対に高周波成分が支配的なオーディオ信号では、短時間で利得を変化させても可聴ノイズは発生しにくい。この態様によれば、オーディオ信号の周波数成分に応じて、利得の遷移時間を最適化できる。

デジタルオーディオ信号の振幅が小さいほど、アナログゲインコントロール回路の利得の遷移時間を短くしてもよい。
振幅が大きなオーディオ信号に対して、短時間で利得を変化させると、可聴ノイズが発生してしまう。反対に振幅が小さなオーディオ信号では、短時間で利得を変化させても可聴ノイズは発生しにくい。この態様によれば、オーディオ信号の振幅に応じて、利得の遷移時間を最適化できる。

本発明の別の態様は、オーディオ装置に関する。オーディオ装置は、上述のいずれかの態様のオーディオ信号処理回路を備える。

なお、以上の構成要素を任意に組み合わせたもの、あるいは本発明の表現を、方法、装置、システムなどの間で変換したものもまた、本発明の態様として有効である。

本発明のある態様によれば、オーディオ装置のＳ／Ｎ比を改善できる。

本発明者が検討したオーディオ装置の構成を示すブロック図である。 実施の形態に係るオーディオ装置の構成を示すブロック図である。

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。

本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。

図２は、実施の形態に係るオーディオ装置１の構成を示すブロック図である。
オーディオ装置１は主として、音源２、第１オーディオ信号処理回路２００、第２オーディオ信号処理回路１００、スピーカ４、マイコン６を備える。

音源２からは、デジタルのオーディオ信号Ｓ１が出力される。音源２は、たとえばアナログ出力を有するＣＤプレイヤ、ＤＶＤプレイヤ、シリコンオーディオプレイヤであり、あるいはデジタルオーディオ信号をアナログオーディオ信号に変換するＤＳＰである。

マイコン６は、オーディオ装置１全体を統括的に制御するユニットである。マイコン６は、ユーザにより設定されたボリウムを示すボリウムデータＶＯＬを、第１オーディオ信号処理回路２００へと出力する。

第１オーディオ信号処理回路２００は、３つの入力ポートＰｉ_１〜Ｐｉ_３を備える。入力ポートの個数は任意である。各入力ポートＰｉ_１〜Ｐｉ_３には、それぞれに接続される音源２からのアナログオーディオ信号Ｓ１_１〜Ｓ１_３が入力される。

第１オーディオ信号処理回路２００は、セレクタ５０、アナログゲインコントロール回路５２、Ａ／Ｄコンバータ５４、オシレータ５６、制御部５８、デジタルボリウム回路６０を備え、ひとつの半導体基板に集積化された機能ＩＣである。

セレクタ５０には、複数の入力ポートＰｉ_１〜Ｐｉ_３に入力されたアナログオーディオ信号Ｓ１_１〜Ｓ１_３が入力される。また、マイコン６は、ユーザが指定する入力ポートＰｉ_ｋ（ｋ＝１，２，３）を示す選択データＳＥＬが入力される。セレクタ５０は、制御部５８により制御され、ユーザが指定したひとつの入力ポートＰｉ_ｋに入力されたアナログオーディオ信号Ｓ１_ｋを選択する。

アナログゲインコントロール回路５２は、セレクタ５０により選択されたアナログオーディオ信号Ｓ２を受ける。アナログゲインコントロール回路５２は、アナログオーディオ信号Ｓ２を、制御部５８により設定された利得ｇで増幅する。利得ｇは、各入力ポートＰｉ_１〜Ｐｉ_３それぞれに対して定められている。たとえば制御部５８は、各入力ポートＰｉ_１〜Ｐｉ_３と、それに対して設定すべき利得ｇ_１〜ｇ_３の関係を示すテーブルを有する。制御部５８は、選択データＳＥＬがｋ番目の入力ポートＰｉ_ｋを示すとき、アナログゲインコントロール回路５２に利得ｇ_ｋを設定する。

アナログゲインコントロール回路５２は、ソフト切りかえ機能を有し、利得ｇの切りかえ時に、利得ｇを緩やかに変化させるように構成される。アナログゲインコントロール回路５２の構成は特に限定されず、公知の技術を利用すればよい。

Ａ／Ｄコンバータ５４は、アナログゲインコントロール回路５２の出力信号Ｓ３をデジタルオーディオ信号Ｓ４に変換する。

デジタルボリウム回路６０は、ユーザが指定したボリウム値に応じた係数を、デジタルオーディオ信号Ｓ４に乗算する乗算器を含む。なおデジタルボリウム回路６０は省略されてもよい。

デジタルボリウム回路６０によりボリウム制御されたデジタルオーディオ信号Ｓ５は、出力ポートＰｏから、後段の第２オーディオ信号処理回路１００へと出力される。第２オーディオ信号処理回路１００は、デジタルオーディオ信号Ｓ５に対して、さまざまなデジタル信号処理を施した後、アナログオーディオ信号Ｓ６に変換する。アナログオーディオ信号Ｓ６は、図示しないアンプやフィルタを経て、第２オーディオ信号処理回路１００の後段のスピーカ４に入力される。スピーカ４は、ヘッドホンなど別の電気音響変換素子であってもよい。

オシレータ５６は、所定の周波数を有するマスタークロック信号ＭＣＬＫを生成する。アナログゲインコントロール回路５２はマスタークロック信号ＭＣＬＫを第１の分周比で分周して遷移用クロック信号を生成する。アナログゲインコントロール回路５２は、その利得ｇの変更時に、遷移用クロック信号と同期して、その利得ｇを初期値から目標値へと段階的に遷移させる。

Ａ／Ｄコンバータ５４は、マスタークロック信号ＭＣＬＫを第２の分周比で分周して、所定のサンプリング周波数を有する変換用クロック信号を生成する。Ａ／Ｄコンバータ５４は、変換用クロック信号を用いて、アナログオーディオ信号Ｓ３をデジタルオーディオ信号Ｓ４に変換する。

つまりアナログゲインコントロール回路５２およびＡ／Ｄコンバータ５４はそれぞれ、共通のマスタークロック信号ＭＣＬＫを起源とする互いに整数倍の関係にあるクロック信号にもとづいて動作するように構成される。

以上が第１オーディオ信号処理回路２００の基本構成である。
近年、各入力ポートＰｉ_１〜Ｐｉ_３に接続される音源２、特にポータブルオーディオプレイヤの低消費電力化にともない、入力ポートＰｉ_１〜Ｐｉ_３に入力されるアナログオーディオ信号Ｓ１_１〜Ｓ１_３の振幅は小さくなる傾向にある。
図２の第１オーディオ信号処理回路２００によれば、Ａ／Ｄコンバータ５４に対して、その入力レンジに対して最適な信号レベルのアナログオーディオ信号Ｓを供給することができ、Ａ／Ｄコンバータ５４の性能を最大限に発揮することができる。これにより、Ｓ／Ｎ比を改善することができる。

また、アナログゲインコントロール回路５２とＡ／Ｄコンバータ５４を、共通のＩＣに内蔵し、共通のマスタークロック信号ＭＣＬＫを起源としたクロック信号と同期して動作させることにより、アナログゲインコントロール回路５２とＡ／Ｄコンバータ５４が非同期の状態において生ずるビートノイズを低減することができる。

続いて、第１オーディオ信号処理回路２００のさらなる特徴を説明する。
アナログゲインコントロール回路５２の利得ｇは、デジタルオーディオ信号Ｓ２のレベルが所定のしきい値ＴＨより小さいとき、実質的にゼロである最小値に設定される。これをミュート状態と称する。

このように、デジタルオーディオ信号Ｓ４のレベルがしきい値ＴＨより低い無信号あるいは無入力状態において、アナログゲインコントロール回路５２の利得ｇを実質的にゼロとすることにより、無入力あるいは無信号時のＳ／Ｎ比を大幅に改善することができる。

また制御部５８は、セレクタ５０のポートの切りかえに先立ち、アナログゲインコントロール回路５２の利得ｇを最小値に設定し、セレクタ５０の切りかえ完了後に、アナログゲインコントロール回路５２の利得ｇを、選択後の入力ポートに対応した値に設定してもよい。これにより、セレクタ５０の切りかえ時にノイズが発生するのを抑制できる。

また、非ミュート状態（通常状態）において、デジタルオーディオ信号Ｓ４のレベルがクリップしたとき、アナログゲインコントロール回路５２の利得ｇを低下させ、クリップを回避する。具体的には制御部５８は、デジタルオーディオ信号Ｓ４のレベルを監視し、デジタルオーディオ信号Ｓ４のレベルが、所定時間最大値を継続すると、クリップ状態と判定し、アナログゲインコントロール回路５２の利得ｇを所定量低下させる。これをクリップ回避機能という。

クリップ回避機能を実装することにより、実装しない場合に比べて各入力ポートＰｉ_１〜Ｐｉ_３ごとの利得ｇ_１〜ｇ_３を高めに設定することが可能となる。そして小振幅のアナログオーディオ信号Ｓ１が入力された場合に、クリップ回避機能が無い場合よりも大きな振幅のオーディオ信号Ｓ２を、後段のＡ／Ｄコンバータ５４に入力することができる。その結果、オーディオ信号を再生する際のＳ／Ｎ比を改善できる。ある程度大きな振幅のアナログオーディオ信号Ｓ１が入力された場合には、クリップ回避機能により信号の歪みを抑制できる。

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、変形例を示す。

利得ｇの遷移時間τ_Ｔは短ければ短いほど好ましいが、低周波成分が支配的なオーディオ信号Ｓ１に対して、短時間で利得ｇを変化させると、可聴ノイズが発生してしまう。反対に高周波成分が支配的なオーディオ信号Ｓ１の場合、短時間で利得ｇを変化させても可聴ノイズは発生しにくい。

そこで制御部５８は、デジタルオーディオ信号Ｓ４に含まれる周波数成分を検出し、含まれる周波数が高いほど、アナログゲインコントロール回路５２の利得ｇの遷移時間τ_Ｔを短くしてもよい。これにより、オーディオ信号Ｓ１の周波数成分に応じて、利得ｇの遷移時間τ_Ｔを最適化できる。

また、振幅が大きなオーディオ信号に対して、短時間で利得ｇを変化させると、可聴ノイズが発生してしまう。反対に振幅が小さなオーディオ信号では、短時間で利得ｇを変化させても可聴ノイズは発生しにくい。

そこで制御部５８は、デジタルオーディオ信号Ｓ４の振幅が小さいほど、利得ｇの遷移時間τ_Ｔを短くしてもよい。これによりオーディオ信号Ｓ１の振幅に応じて、利得ｇの遷移時間τ_Ｔを最適化できる。

実施の形態にもとづき、具体的な語句を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。

１…オーディオ装置、Ｓ１，Ｓ２，Ｓ３，Ｓ４…オーディオ信号、Ｐｉ…入力ポート、Ｐｏ…出力ポート、２…音源、４…スピーカ、６…マイコン、５０…セレクタ、５２…アナログゲインコントロール回路、５４…Ａ／Ｄコンバータ、５６…オシレータ、５８…制御部、６０…デジタルボリウム回路、２００…第１オーディオ信号処理回路、１００…第２オーディオ信号処理回路。

Claims (7)

1. 複数の入力ポートに入力されたアナログオーディオ信号のうち、ユーザにより指定されたひとつの入力ポートに入力されたアナログオーディオ信号を選択するセレクタと、
   前記セレクタからの前記アナログオーディオ信号を、前記入力ポートそれぞれに対して設定される利得で増幅するアナログゲインコントロール回路であって、前記利得の切りかえ時に、前記利得を緩やかに変化させるように構成されたアナログゲインコントロール回路と、
   前記アナログゲインコントロール回路の出力信号をデジタルオーディオ信号に変換するＡ／Ｄコンバータと、
   を備え、ひとつの半導体基板に一体集積化され、
   前記アナログゲインコントロール回路と前記Ａ／Ｄコンバータはそれぞれ、共通のマスタークロック信号を起源とする互いに整数倍の関係にあるクロック信号にもとづいて動作するように構成されることを特徴とするオーディオ信号処理回路。
2. 前記デジタルオーディオ信号のレベルが所定のしきい値より小さいとき、前記アナログゲインコントロール回路の利得を、最小値に設定することを特徴とする請求項１に記載のオーディオ信号処理回路。
3. 前記セレクタの切りかえに先立ち、前記アナログゲインコントロール回路の利得を最小値に設定し、
   前記セレクタの切りかえ完了後に、前記アナログゲインコントロール回路の利得を、選択後の入力ポートに対応した値に設定することを特徴とする請求項１または２に記載のオーディオ信号処理回路。
4. 前記デジタルオーディオ信号のレベルがクリップしたとき、前記アナログゲインコントロール回路の利得を低下させることを特徴とする請求項１から３のいずれかに記載のオーディオ信号処理回路。
5. 前記デジタルオーディオ信号に含まれる周波数成分を検出し、含まれる周波数が高いほど前記アナログゲインコントロール回路の利得の遷移時間を短くすることを特徴とする請求項１から４のいずれかに記載のオーディオ信号処理回路。
6. 前記デジタルオーディオ信号の振幅が小さいほど、前記アナログゲインコントロール回路の利得の遷移時間を短くすることを特徴とする請求項１から５のいずれかに記載のオーディオ信号処理回路。
7. 請求項１から６のいずれかに記載のオーディオ信号処理回路を備えることを特徴とするオーディオ装置。

Images