JP3947903B2 - Simox法によるsoi基板製造におけるレジストパターンの形成方法 - Google Patents

Simox法によるsoi基板製造におけるレジストパターンの形成方法 Download PDF

Info

Publication number
JP3947903B2
JP3947903B2 JP2000365035A JP2000365035A JP3947903B2 JP 3947903 B2 JP3947903 B2 JP 3947903B2 JP 2000365035 A JP2000365035 A JP 2000365035A JP 2000365035 A JP2000365035 A JP 2000365035A JP 3947903 B2 JP3947903 B2 JP 3947903B2
Authority
JP
Japan
Prior art keywords
resist
substrate
main surface
oxide film
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000365035A
Other languages
English (en)
Other versions
JP2002170943A (ja
Inventor
勝 高松
隆 柴山
憲治 冨澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2000365035A priority Critical patent/JP3947903B2/ja
Publication of JP2002170943A publication Critical patent/JP2002170943A/ja
Application granted granted Critical
Publication of JP3947903B2 publication Critical patent/JP3947903B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、周囲を除くシリコン基板中に絶縁層が埋設されたSOI(Silicon-On-Insulator)基板の製造方法に関する。更に詳しくはSIMOX(Separation by Implanted Oxygen)技術によるSOI基板製造におけるレジストパターンの形成方法に関するものである。
【0002】
【従来の技術】
SOI基板を製造する方法の一つとしてSIMOX法が知られており、このSIMOX法によるSOI基板を製造する具体的な方法として、シリコン基板の周囲をレジストで被覆した後、シリコン基板の露出した主面からシリコン基板内部に酸素イオンを注入して周囲を除くシリコン基板の内部に埋込みシリコン酸化層を形成する半導体基板の製造方法が知られている(特開平4−129267)。
しかし、上記従来のSIMOXによる半導体基板の製造方法ではレジストがシリコン基板の周囲に存在する状態でイオン注入をするため、高いエネルギーを有するイオンが金属等の不純物を含有する有機物から構成されるレジストをも叩くため、注入時にレジストから有機物が叩き出されて飛散して、活性領域のSi層の表面に付着するおそれがあった。このため活性領域のSi層の表面が金属等の不純物で汚染される問題があった。
【0003】
この点を解消するためにシリコン基板の両主面及び全周面に酸化膜を形成した後、基板周囲の酸化膜にレジストパターンを形成し、レジストで被覆されていない酸化膜を除去してシリコン基板の両主面を露出させた後、レジストを除去してシリコン基板の周囲に酸化膜を残留させ、そして露出した両主面のうちの一方の主面からシリコン基板内部に酸素イオンを注入して基板の一方の主面から所定の深さの領域に埋込みシリコン酸化層を形成することが考えられる。このようにレジストを酸化膜上から除去した状態で、露出したシリコン基板内部に酸素イオンを注入して、アニール処理することにより、イオン注入時に活性領域のSi層に金属等の不純物の付着を防止できることが期待されている。
【0004】
ここで、基板周囲の酸化膜にレジストパターンを形成する従来の一般的な方法は、図4(a)〜(e)に示すように、表面に酸化膜2が形成されたシリコン基板1の一方の主面1a及び基板周面の酸化膜2にポジ型レジストからなるレジスト層3を形成し、その主面1aの周囲及び基板周面を遮蔽する遮蔽部4aが形成された透光板4によりそのレジスト層3を覆って露光し、その露光によりレジスト層3の可溶化された部分を除去する方法が知られている。この方法では、レジスト層3の可溶化された部分を除去することにより、主面1aの周囲と基板周面の酸化膜2にレジスト層3が残存し、シリコン基板1にはそのように残存するレジスト層からなるレジストパターン7が形成される。
【0005】
【発明が解決しようとする課題】
しかし、遮蔽部4aが形成された透光板4によりレジスト層3を覆って露光した場合、
図4(d)に示すようにその透光板4に塵又は埃等の遮光性のある不純物6が付着すると、その部分におけるレジスト層3は可溶化せず、図4(e)に示すようにレジスト層3の可溶化された部分を除去した後の酸化膜2上にその不純物6の存在に起因するレジスト3aが残存する不具合がある。不純物6の付着に起因して酸化膜上に残存したレジスト3aは、図4(f)に示すようにその後の酸化膜2を除去した後にシリコン基板1の主面に酸化膜2aを残存させ、その残存した酸化膜2aはその後の酸素イオンを注入する際の障害物となり、酸素イオンを注入することにより主面から所定の深さの領域に形成される図示しない埋込みシリコン酸化層にピンホールを生じさせる問題点がある。
本発明の目的は、主面の周囲の酸化膜及び基板周面の酸化膜以外の部分にレジストが残存しないレジストパターンが得られるSIMOX法によるSOI基板製造におけるレジストパターンの形成方法を提供することにある。
【0006】
【課題を解決するための手段】
請求項1に係る発明は、図1に示すように、全表面に酸化膜12が形成された円板状のシリコン基板11の一方の主面11a及びその主面11aに連続する基板周面の酸化膜12にポジ型レジストからなるレジスト層13を形成する工程と、主面11aの周囲及び基板周面を遮蔽するリング状の第1遮蔽部14aが形成された第1透光板14によりレジスト層13を覆ってレジスト層13を露光する工程と、主面11aの周囲及び基板周面を遮蔽するリング状の第2遮蔽部16aが形成された第2透光板16によりレジスト層13を覆ってレジスト層13を更に露光する工程と、露光によりレジスト層13の可溶化された部分を除去して主面11aの周囲の酸化膜12に残存するレジスト層及び基板周面の酸化膜12に残存するレジスト層からなるレジストパターン17をシリコン基板11に形成する工程とを含むSIMOX法によるSOI基板製造におけるレジストパターンの形成方法である。
【0007】
請求項1に係る発明では、第1及び第2透光板14,16を使用してレジスト層13を2度露光するので、第1透光板14を使用した露光の際にその第1透光板14に塵又は埃等の不純物が付着してその部分におけるレジスト層13が可溶化しなくても、第2透光板16を使用した2度目の露光時にその部分を可溶化させることができる。この結果、周囲を除く主面11aの全ての部分におけるレジスト層13を可溶化させることができ、主面11aの周囲の酸化膜12及び基板周面の酸化膜12以外の部分にレジストが残存することのないレジストパターン17が得られる。
【0008】
請求項2に係る発明は、請求項1に係る発明であって、第2遮蔽部16aが主面11aの周囲を第1遮蔽部14aと同一の範囲で遮蔽するSIMOX法によるSOI基板製造におけるレジストパターンの形成方法である。
この請求項2に係る発明では、第1及び第2遮光部14a,16aで遮蔽される周囲を除く主面11aの全ての部分におけるレジスト層13を確実に可溶化させることができる。
請求項3に係る発明は、請求項2に係る発明であって、第2透光板16が第1透光板14の表裏を反転させて用いられるか又は第1透光板14を同一平面内で所定の角度で回転させて用いられるSIMOX法によるSOI基板製造におけるレジストパターンの形成方法である。
この請求項3に係る発明では、単一の透光板を用意するだけで、その透光板を本発明の第1及び第2透光板として使用することができ、経済性が向上する。
【0009】
請求項4に係る発明は、請求項1に係る発明であって、図2に示すように、第2遮蔽部16aの外径Dが第1遮蔽部14aの外径Dと同一であって、第2遮蔽部16aの内径d2が第1遮蔽部14aの内径d1の50〜200%であるSIMOX法によるSOI基板製造におけるレジストパターンの形成方法である。
この請求項4に係る発明では、第2遮蔽部16aと第1遮蔽部14aが僅かにずれても周囲を除く主面11aの全ての部分におけるレジスト層13を可溶化させることができる。
【0012】
【発明の実施の形態】
本発明の実施の形態を図1に基づいて説明する。図1(a)に示すように先ず円板状のシリコン基板11を準備し、図1(b)に示すようにそのシリコン基板11の全表面、即ち両主面及び全周面に酸化膜12を熱酸化又は化学的気相堆積(CVD)法により形成する。次いで図1(c)に示すようにシリコン基板11の一方の主面11a及びその主面11aに連続する基板周面の酸化膜12にポジ型レジストからなるレジスト層13を形成する。このポジ型レジストは光照射部が可溶化するものであり、レジスト層13の形成はスピン塗布等により行われる。
【0013】
次にシリコン基板の主面11aの周囲及び基板周面を遮蔽する第1遮蔽部14aが形成された第1透光板14を準備する。この第1透光板14はレジストを可溶化させる光を透過可能なものであり、石英ガラス等が挙げられる。第1遮蔽部14aはその光を遮蔽する役割を有し、クロム等を第1透光板14に塗装及び硬化させることによりその第1透光板14に積層させる。図2に示すように第1遮蔽部14aは円板状のシリコン基板11と同心のリング状に形成され、その外径Dはのシリコン基板11の外径Wに比較して十分大きな寸法に形成される。このような第1遮蔽部14aを有する第1透光板14を図1(d)に示すようにレジスト層13を覆うようにシリコン基板11上方に位置させ、その第1透光板14の更に上方に位置する図示しない光源から光をレジスト層13に照射し、第1遮蔽部14aで遮蔽された部分以外のレジスト層13を露光させる。
【0014】
次に第1透光板14と同様な構成の第2透光板16を準備する。この第2透光板16はシリコン基板の主面11aの周囲を第1遮蔽部14aと同一の範囲で又は第1遮蔽部14aより多く遮蔽する第2遮蔽部16aが形成される。図2に示すように、第2遮蔽部16aは第1遮蔽部14aと同様にシリコン基板11と同心のリング状に形成され、その外径Dは第1遮蔽部14aの外径Dと同一に形成される。一方、第2遮蔽部16aの内径d2は第1遮蔽部14aの内径d1と同一若しくはそれより小径に形成される。第2遮蔽部16aの内径d2が第1遮蔽部14aの内径d1と同一の場合には第2遮蔽部16aがシリコン基板の主面11aの周囲を第1遮蔽部14aと同一の範囲で遮蔽するものであり、この場合、第2透光板16は第1透光板14の表裏を反転させて用いても良く、その第1透光板14を同一平面内で所定の角度で回転させて用いてもよい。
【0015】
一方、第2遮蔽部16aの内径d2が第1遮蔽部14aの内径d1より小径に形成されると、第2遮蔽部16aは第1遮蔽部14aより多く遮蔽するものである。この場合、第2遮蔽部16aの内径d2は第1遮蔽部14aの内径d1の50〜200%の範囲で形成される。第2遮蔽部16aの内径d2が第1遮蔽部14aの内径d1の50%未満又は200%を越えていると、後に形成される埋め込み酸化膜にピンホールが生じる不具合がある。第2遮蔽部16aの内径d2の更に好ましい値は第1遮蔽部14aの内径d1の75〜150%である。このような第2遮蔽部16aが形成された第2透光板16を図1(e)に示すようにレジスト層13を覆うようにシリコン基板11上方に位置させ、光源から光をレジスト層13に再度照射し、第2遮蔽部16aで遮蔽された部分以外のレジスト層13を再び露光させる。
【0016】
その後、2度の露光によりレジスト層13の可溶化された部分を除去し、図1(f)に示すように主面11aの周囲と基板周面の酸化膜12にレジスト層13を残存させる。この結果、シリコン基板11には、主面11aの周囲の酸化膜12に残存するレジスト層及び基板周面の酸化膜12に残存するレジスト層からなるレジストパターン17が形成される。
上述したレジストパターンの形成方法では、第1及び第2透光板14,16を使用してレジスト層13を2度露光するので、第1透光板14を使用した露光の際に第1透光板14に塵又は埃等の不純物が付着してその部分におけるレジスト層13が可溶化しなくても、第2透光板16を使用した2度目の露光時にその部分を可溶化させることができる。この結果、周囲を除く主面11aの全ての部分におけるレジスト層13を可溶化させることができ、主面11aの周囲の酸化膜12及び基板周面の酸化膜12以外の部分にレジストが残存することのないレジストパターン17が得られる。
【0017】
なお、図示しないが、シリコン基板11はその後フッ酸水溶液に浸漬等され、レジストパターン17で被覆されていない酸化膜12はその後除去され、シリコン基板の主面11aが露出される。次にレジストパターン17を除去してシリコン基板11の周囲にのみ酸化膜12を残留させ、露出したシリコン基板の主面11aから基板11内部に酸素イオンを注入した後、アニール処理して基板11の主面11aから所定の深さの領域に埋込みシリコン酸化層を形成し、この酸化層の上層に活性領域のSi層を形成する。本発明の方法により得られたレジストパターン17では、主面11aの周囲の酸化膜12及び基板周面の酸化膜12以外の部分にレジストが残存しないので、このようにして主面11aから所定の深さの領域に形成される埋込みシリコン酸化層にピンホールが生じることはない。
【0018】
図3は本発明の別の実施の形態を示す。この実施の形態では、先ず図3(a)に示すように円板状のシリコン基板21を準備し、図3(b)に示すようにそのシリコン基板21の全表面に酸化膜22を形成する。次いで図3(c)に示すようにシリコン基板21の一方の主面21a及びその主面21aに連続する基板周面の酸化膜22にネガ型レジストからなるレジスト層23を形成する。このネガ型レジストは光照射部が不溶化するものであり、レジスト層23の形成はスピン塗布等により行われる。
【0019】
次に周囲を除くシリコン基板の主面21aを遮蔽する円形の遮蔽部24aが形成された透光板24を準備する。この透光板24はレジストを不溶化させる光を透過可能なものであり、石英ガラス等が挙げられる、遮蔽部24aはその光を遮蔽する役割を有し、クロム等を透光板24に塗装及び硬化させることによりその透光板24に積層させる。このような遮蔽部24aを有する透光板24を図3(d)に示すようにレジスト層23を覆うようにシリコン基板21上方に位置させ、その透光板24の更に上方に位置する図示しない光源から光をレジスト層23に照射し、遮蔽部24aで遮蔽された部分以外のレジスト層23を露光させる。その後、露光によりレジスト層23の不溶化された部分以外の部分を除去し、図3(e)に示すように主面21aの周囲と基板周面の酸化膜22にレジスト層23を残存させる。この結果、シリコン基板21には、主面21aの周囲の酸化膜22に残存するレジスト層23及び基板周面の酸化膜22に残存するレジスト層23からなるレジストパターン27が形成される。
【0020】
上述したレジストパターンの形成方法では、ネガ型レジストを使用し、周囲を除く主面21aを遮蔽する遮蔽部24aが形成された透光板24によりレジスト層23を覆ってレジスト層23を露光するので、透光板24における遮蔽部24aに塵又は埃等の不純物がいくら付着しても、シリコン基板21の周囲を除く主面21aに光が照射されて不溶化することはない。この結果、周囲を除く主面21aの全ての部分におけるレジスト層23をその後除去することができ、主面21aの周囲の酸化膜22及び基板周面の酸化膜22以外の部分にレジストが残存することのないレジストパターン27が得られる。
【0021】
なお、図示しないが、シリコン基板21はその後フッ酸水溶液に浸漬等され、レジストパターン27で被覆されていない酸化膜22はその後除去され、シリコン基板の主面21aが露出される。次にレジストパターン27を除去してシリコン基板21の周囲にのみ酸化膜22を残留させ、露出したシリコン基板の主面21aから基板21内部に酸素イオンを注入した後、アニール処理して基板21の主面21aから所定の深さの領域に埋込みシリコン酸化層を形成し、この酸化層の上層に活性領域のSi層を形成する。本発明の方法により得られたレジストパターン27では、主面21aの周囲の酸化膜22及び基板周面の酸化膜22以外の部分にレジストが残存しないので、このようにして主面21aから所定の深さの領域に形成される埋込みシリコン酸化層にピンホールが生じることはない。
【0022】
【発明の効果】
以上述べたように、本発明によれば、シリコン基板の主面及び基板周面の酸化膜にポジ型レジストからなるレジスト層を形成し、主面の周囲及び基板周面を遮蔽する第1及び第2遮蔽部が形成された第1及び第2透光板によりレジスト層を2度露光して可溶化された部分を除去してレジストパターンを形成するので、第1透光板を使用した露光の際に第1透光板に塵又は埃等の不純物が付着してその部分におけるレジスト層が可溶化しなくても、第2透光板を使用した2度目の露光時にその部分を可溶化させることができる。この結果、周囲を除く主面の全ての部分におけるレジスト層を可溶化させることができ、主面の周囲の酸化膜及び基板周面の酸化膜以外の部分にレジストが残存することのないレジストパターンを得ることができる。この場合、第2透光板が第1透光板の表裏を反転させて用いられる又は第1透光板を同一平面内で所定の角度で回転させて用いられるものであれば、単一の透光板を用意するだけで足り、経済性が向上する。
【0023】
また、シリコン基板の一方の主面及びその主面に連続する基板周面の酸化膜にネガ型レジストからなるレジスト層を形成し、周囲を除く主面を遮蔽する遮蔽部が形成された透光板によりレジスト層を覆って露光し、露光により不溶化された部分以外のレジスト層を除去してレジストパターンを形成すれば、透光板における遮蔽部に塵又は埃等の不純物がいくら付着しても、シリコン基板の周囲を除く主面に光が照射されて不溶化することはない。この結果、周囲を除く主面の全ての部分におけるレジスト層をその後除去することができ、主面の周囲の酸化膜及び基板周面の酸化膜以外の部分にレジストが残存することのないレジストパターンが得られる。
【図面の簡単な説明】
【図1】本発明の実施形態のレジストパターンの形成方法を工程順に示す断面図。
【図2】その透光板に形成されるリング状の遮蔽部を示す平面図。
【図3】本発明の別の実施形態のレジストパターンの形成方法を工程順に示す断面図。
【図4】従来のレジストパターンの形成方法を工程順に示す断面図。
【符号の説明】
11,21 シリコン基板
12,22 酸化膜
13,23 レジスト層
14 第1透光板
14a 第1遮蔽部
16 第2透光板
16a 第2遮蔽部
24 透光板
24a 遮蔽部
17,27 レジストパターン

Claims (4)

  1. 全表面に酸化膜(12)が形成された円板状のシリコン基板(11)の一方の主面(11a)及び前記主面(11a)に連続する基板周面の酸化膜(12)にポジ型レジストからなるレジスト層(13)を形成する工程と、
    前記主面(11a)の周囲及び前記基板周面を遮蔽するリング状の第1遮蔽部(14a)が形成された第1透光板(14)により前記レジスト層(13)を覆って前記レジスト層(13)を露光する工程と、
    前記主面(11a)の周囲及び前記基板周面を遮蔽するリング状の第2遮蔽部(16a)が形成された第2透光板(16)により前記レジスト層(13)を覆って前記レジスト層(13)を更に露光する工程と、
    露光により前記レジスト層(13)の可溶化された部分を除去して前記主面(11a)の周囲の酸化膜(12)に残存するレジスト層及び前記基板周面の酸化膜(12)に残存するレジスト層からなるレジストパターン(17)を前記シリコン基板(11)に形成する工程と
    を含むSIMOX法によるSOI基板製造におけるレジストパターンの形成方法。
  2. 第2遮蔽部(16a)が主面(11a)の周囲を第1遮蔽部(14a)と同一の範囲で遮蔽する請求項1記載のSIMOX法によるSOI基板製造におけるレジストパターンの形成方法。
  3. 第2透光板(16)が第1透光板(14)の表裏を反転させて用いられるか又は前記第1透光板(14)を同一平面内で所定の角度で回転させて用いられる請求項2記載のSIMOX法によるSOI基板製造におけるレジストパターンの形成方法。
  4. 第2遮蔽部(16a)の外径(D)が第1遮蔽部(14a)の外径(D)と同一であって、第2遮蔽部(16a)の内径(d2)が第1遮蔽部(14a)の内径(d1)の50〜200%である請求項1記載のSIMOX法によるSOI基板製造におけるレジストパターンの形成方法。
JP2000365035A 2000-11-30 2000-11-30 Simox法によるsoi基板製造におけるレジストパターンの形成方法 Expired - Fee Related JP3947903B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000365035A JP3947903B2 (ja) 2000-11-30 2000-11-30 Simox法によるsoi基板製造におけるレジストパターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000365035A JP3947903B2 (ja) 2000-11-30 2000-11-30 Simox法によるsoi基板製造におけるレジストパターンの形成方法

Publications (2)

Publication Number Publication Date
JP2002170943A JP2002170943A (ja) 2002-06-14
JP3947903B2 true JP3947903B2 (ja) 2007-07-25

Family

ID=18835879

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000365035A Expired - Fee Related JP3947903B2 (ja) 2000-11-30 2000-11-30 Simox法によるsoi基板製造におけるレジストパターンの形成方法

Country Status (1)

Country Link
JP (1) JP3947903B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002329677A (ja) * 2001-04-27 2002-11-15 Semiconductor Energy Lab Co Ltd ドーピング装置
US20080118876A1 (en) * 2006-11-21 2008-05-22 Asml Netherlands B.V. Lithographic apparatus and method

Also Published As

Publication number Publication date
JP2002170943A (ja) 2002-06-14

Similar Documents

Publication Publication Date Title
US5233218A (en) Semiconductor wafer and process for producing same
JP2008074043A (ja) 微細成形モールド及び微細成形モールドの再生方法
JP3947903B2 (ja) Simox法によるsoi基板製造におけるレジストパターンの形成方法
US6841339B2 (en) Silicon micro-mold and method for fabrication
CN107611084B (zh) 一种阵列基板接触孔制备方法、阵列基板及显示器件
JPS6347257B2 (ja)
JPWO2004003985A1 (ja) マスクおよびその製造方法並びに半導体装置の製造方法
JP2001326169A (ja) ステンシルマスク及びその製造方法
TW200827926A (en) Photomask blank, method for manufacturing photomask blank, photomask, method for manufacturing photomask, photomask intermediate, and method for transferring pattern
KR20140092915A (ko) 전사 금형의 제조 방법, 그것에 의하여 제작된 전사 금형, 및 그 전사 금형에 의하여 제작된 부품
JP2001052979A (ja) レジストの形成方法及び基体の加工方法、並びにフィルター構造
JP3797095B2 (ja) 半導体装置の製造方法
JPH04324445A (ja) 露光用マスクおよびその製造方法
TW594868B (en) Method of removing wafer edge photo resist
CN113053741A (zh) 金属电极的制备方法、金属电极及显示面板
JP2001307996A (ja) 半導体装置の製造方法
JPH02295107A (ja) 半導体装置の製造方法
JPS6216536B2 (ja)
JP2000216369A (ja) フォトレジスト材料の除去プロセス及び該除去プロセスを使用したcmosフォトセンサ―の製造方法
JPS59102235A (ja) ホトマスク
JPH03274720A (ja) 半導体装置の形成方法
JPS62231959A (ja) フオトマスクの製造方法
JPS62163340A (ja) 半導体集積回路の配線形成法
JPH01149435A (ja) 半導体装置の製造方法
JPS62202523A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050401

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070404

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140427

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees